JP4459322B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP4459322B2 JP4459322B2 JP06611399A JP6611399A JP4459322B2 JP 4459322 B2 JP4459322 B2 JP 4459322B2 JP 06611399 A JP06611399 A JP 06611399A JP 6611399 A JP6611399 A JP 6611399A JP 4459322 B2 JP4459322 B2 JP 4459322B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- imaging
- memory
- output
- processing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は撮像装置に係り、特には、ビデオカメラやデジタルスチルカメラでの信号処理に関する。
【０００２】
【従来の技術】
この種の撮像装置としては、例えば、特開平６−３３９１０６号公報で開示された電子スチル・カメラがあり、電子スチル・カメラである撮像装置は図９で示すような構成を有するものとなっている。すなわち、図９における１１０は撮影レンズ、１１２は絞り、１１４は機械シャッタ、１１６は撮像素子、１１６ａは赤外カットフィルタ、１１６ｂは光学ローパス・フィルタ、１１６ｃはカラー・フィルタ、１１８は感度補正用アンプ、１２０はニー補正回路、１２２はＡ／Ｄ変換器、１２４はセレクタ、１２６はランダム・アクセス・メモリ（ＲＡＭ）、１２７はメモリ制御回路、１２８はディジタル信号処理回路（ＤＳＰ）、１３０はＲＡＭ、１３２はＤ／Ａ変換器、１３４はローパス・フィルタ（ＬＰＦ）、１３６は加算器、１３８はアンプ、１４２はバンドパス・フィルタ（ＢＰＦ）、１４８はマイクロ・コンピュータ（ＭＰＵ）、１５０は操作パネル、１５２はリードオンリー・メモリ（ＲＯＭ）、１５４はメモリカード、１５６はインターフェース（Ｉ／Ｆ）である。
【０００３】
そのため、この撮像装置においては、撮像素子１１６から出力されてきたアナログ信号がＡ／Ｄ変換器１２２でもって１０ビットのディジタルデータに変換されており、変換されたディジタルデータはセレクタ１２４を介したうえでＲＡＭ１２６に入力して格納される。また、セレクタ１２４を介して入力するディジタルデータは、ＤＳＰ１２８でもって輝度信号及び色差信号（ＹＣデータ）に変換された後、再びセレクタ１２４を介してＲＡＭ１２６でもって格納されることになる。さらに、ＲＡＭ１２６に格納されたＹＣデータは、Ｄ／Ａ変換器１３２によってアナログ信号に変換されたうえで出力される。
【０００４】
ところで、この際におけるメモリ１２６の割当て状態は、図１０で示すようになっている。すなわち、メモリ１２６は１６ビット語長である２つのメモリＭ１とＭ２とからなり、一方のメモリＭ１を深さ方向で２分したうえ、第１フィールド及び第２フィールドの輝度データは同一アドレスで異なる深さ位置に格納される。つまり、例えば、第２フィールドをビットＤ０〜Ｄ７に格納し、かつ、第１フィールドをビットＤ８〜Ｄ１５に格納することが行われる。これに対し、他方のメモリＭ２では、撮像素子１１６による撮影画像データが下位１０ビットのＤ０〜Ｄ９に格納されることになり、上位６ビットのＤ１０〜Ｄ１５には標準形態の色差信号がＣｒ，Ｃｂ，Ｃｒ，……というような点順次で格納される。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記従来の撮像装置では、ｍ×ｎの画像データを格納するのに際してｎ×ｍ×１６ビットのメモリを２個も要することになり、大量のメモリ容量を必要とすることが避けられないという不都合が生じていた。
【０００６】
本発明はこのような不都合に鑑みて創案されたものであり、メモリ容量の削減を図ることができ、小型であると同時に低コストである撮像装置の提供を目的としている。
【０００７】
【課題を解決するための手段】
本発明に係る撮像装置は、撮像素子からの出力をアナログ−デジタル変換（Ａ／Ｄ変換）して撮像データを出力するＡ／Ｄ変換手段と、前記撮像データを輝度信号及び色差信号（ＹＣデータ）に変換するＹＣ信号処理手段と、を少なくとも含む複数の処理手段と、前記各処理手段に共通に設けられたメモリ手段と、前記各処理手段と前記メモリ手段との間のアクセスを制御する制御手段とを具備しており、前記制御手段は、前記メモリ手段から前記撮像データを読み出し、前記ＹＣ信号処理手段から出力されるＹＣデータを、撮像データが格納されているワード数と等しいワード数でもって、前記メモリ手段の前記読み出した撮像データの格納領域に上書きして格納する。この構成であれば、ＹＣデータを撮像データに上書きして書き込むことを行うので、必要なメモリ容量を従来の半分以下とすることが可能になる。
【０００８】
【発明の実施の形態】
本発明の請求項１に係る撮像装置は、撮像素子からの出力をアナログ−デジタル変換（Ａ／Ｄ変換）して撮像データを出力するＡ／Ｄ変換手段と、前記撮像データを輝度信号及び色差信号（ＹＣデータ）に変換するＹＣ信号処理手段と、を少なくとも含む複数の処理手段と、前記各処理手段に共通に設けられたメモリ手段と、前記各処理手段と前記メモリ手段との間のアクセスを制御する制御手段とを具備しており、前記制御手段は、前記メモリ手段から前記撮像データを読み出し、前記ＹＣ信号処理手段から出力されるＹＣデータを、撮像データが格納されているワード数と等しいワード数でもって、前記メモリ手段の前記読み出した撮像データの格納領域に上書きして格納する。
【０００９】
本発明の請求項２に係る撮像装置は、撮像素子からの出力をアナログ−デジタル変換（Ａ／Ｄ変換）して撮像データを出力するＡ／Ｄ変換手段と、前記撮像データを輝度信号及び色差信号（ＹＣデータ）に変換するＹＣ信号処理手段と、を少なくとも含む複数の処理手段と、前記各処理手段に共通に設けられたメモリ手段と、前記各処理手段と前記メモリ手段との間のアクセスを制御する制御手段とを具備しており、前記Ａ／Ｄ変換手段は、１つの画素についてｐビットの撮像データを出力し、前記制御手段は、複数の画素の前記ｐビットの撮像データをそれぞれ８ビットとｐ−８ビットとに分割し、一の前記画素の８ビットまたはｐ−８ビットの撮像データと、他の前記画素の８ビットまたはｐ−８ビットの撮像データとを、前記メモリ手段の１ワードに格納し、前記制御手段は、前記メモリ手段から前記撮像データを読み出し、前記ＹＣ信号処理手段から出力されるＹＣデータを前記メモリ手段の前記読み出した撮像データの格納領域に上書きして格納する。本発明の請求項３に係る撮像装置は請求項１または２に記載したものであり、ＹＣデータを圧縮処理して圧縮符号を出力する圧縮手段を前記処理手段としてさらに含み、前記制御手段は、前記圧縮手段から出力される圧縮符号をＹＣデータの先頭アドレス近傍からＹＣデータに上書きして格納する。
【００１０】
本発明の請求項４に係る撮像装置は請求項１または２に記載したものであり、記録媒体に記録された圧縮符号を再生する再生手段と、前記再生した圧縮符号を伸長してＹＣデータを出力する伸長手段とを前記処理手段としてさらに含む。
【００１１】
本発明の請求項５に係る撮像装置は請求項４に記載したものであって、前記制御手段は、前記伸長手段から出力されるＹＣデータを前記メモリ手段に書き込み、前記再生手段から出力される圧縮符号をＹＣデータの最後尾アドレス近傍の格納領域においてＹＣデータに重ねて格納する。
【００１２】
本発明の請求項６に係る撮像装置は請求項１または２に記載したものであり、ＹＣデータに基づいて表示データを生成する表示生成手段を前記処理手段としてさらに含む。
【００１３】
本発明の請求項７に係る撮像装置は請求項６に記載したものであり、前記制御手段は、前記表示生成手段から出力される表示データをＹＣデータの先頭アドレス近傍からＹＣデータに上書きして格納する。
【００１４】
本発明の請求項８に係る撮像装置は請求項１または２に記載したものであり、前記ＹＣ処理手段は、動画処理時には、前記Ａ／Ｄ変換手段で出力される撮像データを前記メモリ手段を介さずに入力してＹＣデータを生成する一方、静止画処理時には、前記Ａ／Ｄ変換手段で出力される撮像データを前記メモリ手段から入力してＹＣデータを生成する。
【００１５】
本発明の請求項９に係る撮像装置は請求項１または２に記載したものであり、ＹＣデータを圧縮処理して圧縮符号を出力する圧縮手段を前記処理手段としてさらに含み、内部バッファを備え、前記制御手段は、前記圧縮手段で出力される圧縮符号を前記内部バッファを介して前記メモリ手段に書き込むよう制御可能であり、前記内部バッファが一杯になったか否かに応じて、前記圧縮手段と前記メモリ手段との間のアクセスを制御する。
【００１６】
本発明の請求項１０に係る撮像装置は請求項１または２に記載したものであり、圧縮符号を伸長してＹＣデータを出力する伸長手段を前記処理手段としてさらに含み、内部バッファを備え、前記制御手段は、前記伸長手段で出力されるＹＣデータを前記内部バッファを介して前記メモリ手段に書き込むよう制御可能であり、前記内部バッファが一杯になったか否かに応じて、前記伸長手段と前記メモリ手段との間のアクセスを制御する。
【００１７】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１８】
（実施の形態１）
図１は実施の形態１に係る撮像装置の構成を示すブロック図、図２はメモリ手段における撮像データのアドレス割当て状態を示す説明図、図３はメモリ手段におけるＹＣデータのアドレス割当て状態を示す説明図であり、図４はメモリ手段からの撮像データの読み出し動作とＹＣデータの書き込み動作との関係を示すタイミングチャートである。また、図５はメモリ手段の圧縮動作時におけるＪＰＥＧ符号のアドレス割当て状態を示す説明図であり、図６はメモリ手段の伸長動作時におけるＪＰＥＧ符号及び表示データのアドレス割当て状態を示す説明図である。
【００１９】
本実施の形態に係る撮像装置は、図１で示すような構成を有しており、図１中の１は撮影レンズ、２は絞り、３は撮像素子（ＣＣＤ）、４はアナログ信号処理回路（ＣＤＳ／ＡＧＣ）、５はＡ／Ｄ変換器、６はメモリ手段（ＤＲＡＭ）、７は撮像ライト・メモリ制御回路、８はメモリ制御切替手段、９は撮像リード・メモリ制御回路、１０はＹＣ信号処理回路、１１はＹＣライト・メモリ制御回路、１２はＪＰＥＧ画像メモリ制御回路、１３はＪＰＥＧ圧伸回路、１４はＪＰＥＧ符号メモリ制御回路、１５はズーム・リード・メモリ制御回路、１６はズーム回路、１７はズーム・ライト・メモリ制御回路、１８は表示リード・メモリ制御回路、１９はＯＳＤ回路、２０はビデオエンコーダ、２１はマイクロコンピュータ（ＭＰＵ）、２２は不揮発性の記録媒体であるメモリカードを示している。
【００２０】
そして、撮影レンズ１と光量を調節する絞り２とによっては被写体の光学像をＣＣＤ３上に結像する光学系が構成されており、ＣＣＤ３は結像した光学像を電気信号に変換するものである一方、アナログ信号処理回路４は、相関二重サンプリング（Correlated Double Sampling）や自動ゲイン調整（Automatic Gain Control）などから構成されている。また、Ａ／Ｄ変換器５はＣＣＤ３から出力されてきたアナログ信号をディジタル信号に変換して撮像データを出力するもの、ＤＲＡＭ６は撮像データなどを一時的に記憶するもの、撮像ライト・メモリ制御回路７は撮像データをＤＲＡＭ６に書き込むためのメモリ制御を行うものであり、メモリ制御切替手段８は撮像ライト・メモリ制御回路７など複数のメモリ制御回路から出力される制御信号を選択してＤＲＡＭ６に供給するものである。
【００２１】
さらに、撮像リード・メモリ制御回路９はＤＲＡＭ６から撮像データを読み出してＹＣ信号処理回路１０に供給するもの、ＹＣ信号処理回路１０は撮像データを輝度信号及び色差信号（ＹＣデータ）に変換したうえで出力するもの、ＹＣライト・メモリ制御回路１１はＹＣデータをＤＲＡＭ６に書き込むものであり、ＪＰＥＧ画像メモリ制御回路１２は、圧縮動作時にはＤＲＡＭ６からＹＣデータを読み出し、かつ、伸長動作時にはＤＲＡＭ６に対してＹＣデータを書き込むことになっている。そして、ＪＰＥＧ圧伸回路１３は、圧縮動作時にはＹＣデータの入力に対してＪＰＥＧ符号を出力し、伸長動作時にはＪＰＥＧ符号の入力に対してＹＣデータを出力するものであり、ＪＰＥＧ符号メモリ制御回路１４は、圧縮動作時にはＤＲＡＭ６にＪＰＥＧ符号を書き込み、伸長動作時にはＤＲＡＭ６からＪＰＥＧ符号を読み出すものである一方、ズーム・リード・メモリ制御回路１５はＤＲＡＭ６からＹＣデータを読み出してズーム回路１６に供給するものである。
【００２２】
さらにまた、ズーム回路１６は表示データ生成や画角調整のためにＹＣデータを拡大処理または縮小処理するもの、ズーム・ライト・メモリ制御回路１７はズーム回路１６が出力するＹＣデータをメモリ手段６に書き込むもの、表示リード・メモリ制御回路１８は表示データをＤＲＡＭ６から読み出すものであり、ＯＳＤ回路１９は、On Screen Displayのため、表示データに対して文字などのデータを重ねて出力するものである。そして、ビデオエンコーダ２０は、入力されたＹＣデータをＮＴＳＣやＰＡＬなどのような放送方式に合わせてクロマ変調などしたうえでビデオ信号を出力するものであり、ＭＰＵ２１は、圧縮動作時にはＤＲＡＭ６からＪＰＥＧ符号を読み出してメモリカード２２に書き込み、また、伸長動作時にはメモリカード２２からＪＰＥＧ符号を読み出してＤＲＡＭ６に書き込むものである一方、メモリカード２２はＪＰＥＧ符号を記録するものとなっている。
【００２３】
つぎに、本実施の形態に係る撮像装置の動作を、図２ないし図６に基づいて説明する。まず、撮影レンズ１及び絞り２を介して結像した被写体の光学像はＣＣＤ３で光電変換されることになり、アナログ信号処理回路４で処理されたアナログ信号はＡ／Ｄ変換器５によってｐ（＝８＋ｒ）ビットの撮像データ、例えば、１０ビットのディジタルデータに変換される。そして、この際におけるＤＲＡＭ６でのアドレス割当て状態は、図２で示すようになる。すなわち、このＤＲＡＭ６は１ワードが１６ビット幅で構成されたものであり、垂直のｍラインと水平のｎ画素とで表される撮像データを、ｍ個のローアドレスとｎ×０．７５個のコラムアドレスとからなる格納領域でもって格納している。
【００２４】
つまり、図２中のＳｉ，ｊ［ａ：ｂ］は、ｊライン目（０≦ｊ＜ｍ）の第ｉ番目（０≦ｉ＜ｎ）の画素の撮像データのｂビット目からａビット目まで（ｂ−ａ＋１）ビットのデータを示しており、０ライン目の最初の４画素の撮像データであるＳ０，０［９：０］、Ｓ１，０［９：０］、Ｓ２，０［９：０］、Ｓ３，０［９：０］のそれぞれはＭＳＢ側の８ビットとＬＳＢ側の２ビット（ｒビット）とに分割されたうえ、Ｓ０，０［９：０］の上位８ビットとＳ１，０［９：０］の上位８ビットＳが同じワードの１６ビットとして格納され、Ｓ２，０［９：０］の上位８ビットとＳ３，０［９：０］の上位８ビットとが同じワードの１６ビットとして格納される一方、これら４画素それぞれの下位２ビットであるＳ０，０［１：０］、Ｓ１，０［１：０］、Ｓ２，０［１：０］、Ｓ３，０［１：０］の合計して８ビットは次のアドレスの同一ワードに対して格納される。以下同様に、４画素を３ワードに格納するアドレス割当てを実行することにより、ｎ×ｍ画素の１０ビットの撮像データが、ｎ×ｍ×０．７５の幅１６ビットの１ワードに対して格納される。
【００２５】
そこで、撮像リード・メモリ制御回路９はＤＲＡＭ６から撮像データを読み出したうえでＹＣ信号処理回路１０へと供給することになり、このＹＣ信号処理回路１０は、入力してきた撮像データから輝度信号及び色差信号を生成し、輝度８ビット及び色差８ビットからなるＹＣデータを出力する。一方、ＹＣライト・メモリ制御回路１１は、図３で示すようなアドレス割当て状態となるようにしながらＤＲＡＭ６に対してＹＣデータを書き込むことになる。すなわち、図３はＤＲＡＭ６におけるＹＣデータのアドレス割当て状態を示しており、図３中のＹｉ，ｊ［７：０］はｊライン目（０≦ｊ＜ｍ）の第ｉ番目（０≦ｉ＜ｎ）の画素の８ビットの輝度信号を、Ｃｂｉ，ｊ［７：０］はｊライン目の第ｉ番目の画素の８ビットの（Ｂ−Ｙ）色差信号を示し、Ｃｒｉ，ｊ［７：０］はｊライン目の第ｉ番目の画素の８ビットの（Ｒ−Ｙ）色差信号を示している。
【００２６】
そのため、ＤＲＡＭ６に書き込まれるＹＣデータはＹ：Ｃｂ：Ｃｒ＝４：１：１の形式に従っており、４画素の輝度信号Ｙ０，０［７：０］、Ｙ１，０［７：０］、Ｙ２，０［７：０］、Ｙ３，０［７：０］の各々に対しては、（ＲーＹ）と（ＢーＹ）との各１画素の色差信号Ｃｂ０，０［７：０］及びＣｒ０，０［７：０］が格納される。以下同様にして４画素の輝度信号及び色差信号をＤＲＡＭ６の３ワードに割当てることにより、ｎ×ｍ画素の４：１：１の輝度信号及び色差信号がｎ×ｍ×０．７５のワードに対して格納される。
【００２７】
ところで、図４のタイミングチャートは、メモリ制御切替手段８、撮像リード・メモリ制御回路９及びＹＣライト・メモリ制御手段１１によるＤＲＡＭ６から撮像データの読み出し動作とＹＣデータの書き込み動作との関係を示しており、本実施の形態に係る撮像装置では、ＭＣＬＫの１６クロックの期間で６ワードの撮像データが読み出されることになり、次のＭＣＬＫの１６クロックの期間で６ワードのＹＣデータが書き込まれる。そして、６ワードの撮像データは８画素の撮像データに相当し、かつ、６ワードのＹＣデータは８画素のＹＣデータに相当するから、ＭＣＬＫの３２クロックの間には８画素の撮像データの読み出しと８画素のＹＣデータの書き込みとが実行されていることになり、このような動作が繰り返される結果、撮像データをＤＲＡＭ６から読み出してＹＣ信号処理回路１０へと供給し、このＹＣ信号処理回路１０から出力されたＹＣデータがＤＲＡＭ６に対して書き込まれたことになる。
【００２８】
以上説明したように、図２及び図３で示されるアドレス割当て状態と図４で示されるタイミングチャートとに従って撮像ライト・メモリ制御回路７が撮像データをＤＲＡＭ６に格納し、かつ、ＹＣライト・メモリ制御回路１２がＹＣデータをＤＲＡＭ６に格納することにより、撮像データとＹＣデータとはＤＲＡＭ６の容量が等しい格納領域に格納される。すなわち、ＹＣデータが得られた後においては撮像データが不要になり、また、ＹＣ信号処理回路１０には撮像データが読み出されてからＹＣデータが書き込まれるまでの遅延時間があるため、撮像データとＹＣデータとをＤＲＡＭ６における同一の格納領域に対して格納することが可能であり、ここでは、ｎ×ｍ×０．７５×１６ビットの格納領域に対して撮像データとＹＣデータとの両方が格納されたことになる。したがって、従来の撮像装置にあっては、図１０で示したように、ｎ×ｍ×２×１６ビットの格納領域を必要としていたのに比べると、半分以下のメモリ容量でもって同等の機能を実現できたことになる。
【００２９】
さらに、図５はＤＲＡＭ６の圧縮動作時におけるＪＰＥＧ符号のアドレス割当て状態を示しており、圧縮動作時においては、ＪＰＥＧ画像メモリ制御回路１２がＤＲＡＭ６からＹＣデータを読み出してＪＰＥＧ圧伸回路１３に供給し、このＪＰＥＧ圧伸回路１３がＪＰＥＧ符号を出力するため、ＪＰＥＧ符号メモリ制御回路１４がＪＰＥＧ符号をＤＲＡＭ６に書き込むことが実行される。なお、撮像装置が表示手段を具備しておらず、圧縮動作後のＹＣデータが不要となる際は、ＪＰＥＧ符号をＹＣデータの先頭近傍のアドレスから書き込んでもよい。ところで、ＪＰＥＧ符号のデータ量はＹＣデータの容量より少ないことと、ＪＰＥＧ圧伸回路１３にはＹＣデータの読み出しからＪＰＥＧ符号の書き込みまでの遅延時間があることから、ＪＰＥＧ符号をＹＣデータの先頭から書き込んでも圧縮動作に必要なＹＣデータが破壊されることは起こり得ないこととなる。
【００３０】
一方、撮像装置が表示手段を具備しており、圧縮動作後にもＹＣデータが必要となる際には、ＪＰＥＧ符号をＹＣデータとは別の格納領域に書き込む必要があるため、ＤＲＡＭ６がｎ×ｍ×０．７５ワード以外にもＪＰＥＧ符号の格納領域を有していなければならないが、ｎ×ｍに比較して少ない格納領域で済むことは勿論である。すなわち、例えば、６４０×４８０画素の撮像データとＹＣデータとを格納する際には、６４０×４８０×０．７５＝２２５キロワード＝４５０Ｋバイトの格納領域が必要となるが、非常に高画質の圧縮を実行する場合であってもＪＰＥＧ符号としては１５０Ｋバイトもあれば十分であるため、撮像データ及びＹＣデータのそれぞれに対して各別の格納領域を確保する場合でもＤＲＡＭ６はｎ×ｍ×１６ビットの容量を有してさえいれば十分であり、従来の撮像装置ではｎ×ｍ×２×１６ビットの格納領域が必要であったことに比較すると、メモリ容量は半分でよいこととなる。
【００３１】
さらに、ＤＲＡＭ６に書き込まれたＪＰＥＧ符号はＭＰＵ２１によって読み出されたうえ、ファイル形式に変換してメモリカード２２へと書き込まれるが、再生及び伸長動作においてはＭＰＵ２１がメモリカード２２からファイルを読み出し、ＪＰＥＧ符号を取り出したうえでＤＲＡＭ６に書き込むことが実行される。そして、ＤＲＡＭ６の伸長動作時におけるＪＰＥＧ符号及び表示データのアドレス割当て状態は、図６で示しているようになる。すなわち、ＭＰＵ２１は、ファイルサイズなどからＪＰＥＧ符号量を求めたうえ、ＹＣデータの最後尾アドレス近傍の圧縮符号を格納するのに十分な格納領域に対してＪＰＥＧ符号を格納することになり、ＪＰＥＧ符号メモリ制御回路１４は、ＤＲＡＭ６からＪＰＥＧ符号を読み出したうえでＪＰＥＧ圧伸回路１３へと供給する。
【００３２】
すると、ＪＰＥＧ圧伸回路１３は、伸長動作時には伸長画像をＹＣデータとして出力することになり、ＪＰＥＧ画像メモリ制御回路１２は、図６及び図３で示したアドレス割当て状態に従ってＹＣデータをＤＲＡＭ６へと書き込むこととなる。なお、この際においては、ＪＰＥＧ符号が書き込まれていたのと同じアドレスに対してＹＣデータを書き込むことが実行されるが、ＪＰＥＧ符号の方が伸長画像データよりもデータ量が少なく、ＪＰＥＧ符号が伸長画像データの最後尾近傍に格納されており、しかも、ＪＰＥＧ圧伸回路１３にはＪＰＥＧ符号が読み出されてから伸長画像が書き込まれるまでの遅延時間があるため、伸長動作に必要なＪＰＥＧ符号が破壊されることはない。
【００３３】
そして、伸長動作が終了すると、ズーム回路１６によって表示データを生成することが実行されるが、例えば、１２８０×９６０画素などというように伸長された画像がＮＴＳＣやＰＡＬなどのビデオ信号とは異なるライン数で構成されている場合などは、ズーム回路１６の拡大処理及び縮小処理によってビデオ信号に合致した表示データが生成される。また、このときのズーム・リード・メモリ制御回路１５はＤＲＡＭ６からＹＣデータを読み出したうえでズーム回路１６へと供給することになり、ズーム回路１６から拡大処理及び縮小処理したうえで出力されてくるＹＣデータをズーム・ライト・メモリ制御回路１７がＤＲＡＭ６へと書き込むことになる。
【００３４】
ところで、ズーム回路１６が縮小処理を実行している場合には、図６で示すように、表示データをＹＣデータが格納された格納領域の先頭アドレス近傍から書き込めばよく、このようにすれば、ＹＣデータよりも表示データの方が少ないことと、ズーム回路１６にはＹＣデータが読み出されてから表示データが書き込まれるまでの遅延時間があるから、表示データの生成に必要なＹＣデータを破壊せずに読み出すことが可能となる。また、伸長されたＹＣデータの方が表示データよりも少なく、ズーム回路１６が拡大処理を実行している場合には、伸長されたＹＣデータをＹＣデータが格納された格納領域の最後尾のアドレス近傍に対して配置することにより、表示データの生成に必要なＹＣデータの破壊を防ぐことができる。
【００３５】
以上説明したように、本実施の形態に係る構成とされた撮像装置であれば、撮像データ、ＹＣデータ、ＪＰＥＧ符号、表示データのそれぞれを同一のアドレスに格納することにより、ｎ×ｍ画素の画像データの撮影／圧縮／伸長動作のために必要となるメモリ量を、ｎ×ｍ×１６ビットまでに抑え得ることとなる。したがって、従来の撮像装置にあっては、図１０で示しているように、ｎ×ｍ×２×１６ビットのメモリ量が必要だったにも拘わらず、本実施の形態に係る撮像装置では、半分のメモリ量で同等の機能を容易に実現できていることになる。
【００３６】
（実施の形態２）
図７は実施の形態２に係る撮像装置の構成を示すブロック図であり、この実施の形態２に係る撮像装置が実施の形態１に係る撮像装置と異なる点は、ＣＣＤ３よりも前側の絞り２寄り位置に機械シャッタ３０を設置している点と、ＹＣ信号処理回路３２の入力段側にセレクタ３１を追加している点と、ＹＣ信号処理回路３２がカメラ制御信号を出力する点とにある。なお、本実施の形態に係る撮像装置の基本的な構成は実施の形態１に係る撮像装置と異ならないので、図７において図１と互いに同一となる手段については同一符号を付し、ここでの詳しい説明は省略する。
【００３７】
本実施の形態に係る撮像装置が備えるＣＣＤ３は、順次走査による全画素の読み出しに対応しておらず、ＣＣＤ３からの出力信号を動画として表示する動作、つまり、撮像装置における画角確認のための動画表示モードでは、２ラインが混合された信号を出力する一方、機械シャッタ３０が押されたときの記録動作（静止画記録モード）には、飛び越し走査順で全画素が独立した信号を出力することになっている。そして、セレクタ３１は、ＹＣ信号処理回路３２に対して動画表示モードではＡ／Ｄ変換器５から出力された撮像データを供給し、静止画記録モードでは撮像リード・メモリ制御回路９から出力された撮像データを供給するものであり、ＹＣ信号処理回路３２は、動画表示モード時に入力してきた撮像データを輝度信号と色差信号とに変換したうえ、ＡＬＣ（自動露光制御）に必要な輝度データやＡＷＢ（自動白バランス制御）に必要な色差データ、あるいは、ＡＦ（自動合焦制御）に必要な輝度信号の高周波データをカメラ制御信号としてＭＰＵ２１に対して出力するものとなっている。
【００３８】
すなわち、ＤＲＡＭ６へと書き込まれたうえで読み出された撮像データの方がＣＣＤ３から出力されてくる撮像データよりも１フィールド時間だけ遅延するため、静止画記録モードでは遅延した撮像データがＹＣ信号処理回路３２へと供給されており、遅延した撮像データが入力するＹＣ信号処理回路３２から出力されるＡＬＣ、ＡＷＢ、ＡＦなどのカメラ制御信号には遅れ時間が発生する結果としてＭＰＵ２１によるカメラ制御の応答が遅くなる。そこで、静止画記録モードにおいては、高画質信号処理のため、ＹＣ信号処理回路３２に対して順次走査の順で撮像データを入力することとし、Ａ／Ｄ変換器５から出力される飛び越し走査順で全画素が独立した撮像データを撮像リード・メモリ制御回路９によって順次走査の順に変換したうえでＹＣ信号処理回路３２に対して供給することが実行される。
【００３９】
これに対し、動画表示モードでは、Ａ／Ｄ変換器５から出力される撮像データをそのままＹＣ信号処理回路３２へと供給し、ＣＣＤ３の動作に対して遅延の少ないカメラ制御信号をＹＣ信号処理回路３２からＭＰＵ２１へと供給することにより、応答の速いカメラ制御が実現されている。したがって、本実施の形態に係る撮像装置であれば、ＹＣ信号処理回路３２へと供給される撮像データをセレクタ３１によって動作表示モードと静止画記録モードとで切り替えることにより、動作表示モードでは応答の速いカメラ制御を実現しながら、静止画記録モードでは高画質の信号処理を実現することが可能になる。
【００４０】
（実施の形態３）
図８は実施の形態３に係る撮像装置の構成を示すブロック図であり、この実施の形態３に係る撮像装置が実施の形態２に係る撮像装置と異なる点は、ＪＰＥＧ画像メモリ制御回路４０が画像バッファフル信号、つまり、内部バッファがＹＣデータで一杯になったことを示す信号を出力するものである点と、ＪＰＥＧ符号メモリ制御回路４１が符号バッファフル信号、つまり、内部バッファが圧縮符号で一杯になったことを示す信号を出力するものである点とにある。なお、図８においてはメモリ制御切替手段に符号４２を付しており、他の図７と互いに同一となる手段については同一符号を付している。
【００４１】
本実施の形態に係る撮像装置が備えるＪＰＥＧ画像メモリ制御回路４０は、６ワード＝１２バイトの内部バッファを有しており、伸長動作時に内部バッファが一杯になると、画像バッファフル信号をアクティブに設定するものであり、ＪＰＥＧ符号メモリ制御回路４１は、６ワード＝１２バイトの内部バッファを有し、圧縮動作時に内部バッファが一杯になると、符号バッファフル信号をアクティブに設定するものとなっている。そして、本実施の形態に係る撮像装置では、画像バッファフル信号及び符号バッファフル信号を利用しているため、実施の形態１及び実施の形態２よりも圧縮動作時及び伸長動作時における画像データの読み書き速度を上げて所要時間の短縮を図ることが可能となる。
【００４２】
以下、その動作原理を説明するが、実施の形態１及び実施の形態２では、図４に基づき、撮像リード・メモリ制御手段９とＹＣライト・メモリ制御手段１１との制御信号をメモリ制御切替手段８によって切り替えてＤＲＡＭ６に供給することによって撮像データの読み出しとＹＣデータの書き込みとの切り替えを実行しており、圧縮動作時には画像データの読み出し及びＪＰＥＧ符号の書き込みを、また、伸長動作時にはＪＰＥＧ符号の読み出し及び画像データの書き込みを交互に繰り返してＪＰＥＧ符号の圧縮及び伸長を行うことを説明している。
【００４３】
これに対し、本実施の形態では、圧縮動作時におけるＪＰＥＧ符号メモリ制御回路４１の符号バッファフル信号がアクティブになれば、メモリ制御切替手段４２がＪＰＥＧ符号メモリ制御回路４１から出力される制御線を選択したうえでＤＲＡＭ６に供給し、このＪＰＥＧ符号メモリ制御回路４１が６ワードである内部バッファに格納されたＪＰＥＧ符号を出力することによってＪＰＥＧ符号の書き込み動作が行われる。しかしながら、この際におけるＪＰＥＧ符号の量は、ＹＣデータよりも少ないため、ＹＣデータの読み出し動作が何度か繰り返された後にＪＰＥＧ符号の書き込みが行われることになり、その結果、ＹＣデータの読み出しとＪＰＥＧ符号の書き込みとを交互に行う実施の形態１及び実施の形態２に係る撮像装置に比較すると、実施の形態３に係る撮像装置の方が圧縮動作におけるＹＣデータの読み出しを速く実行し得ることとなり、ＪＰＥＧ圧縮の所要時間が短縮されることになる。
【００４４】
また、伸長動作においては、ＪＰＥＧ画像メモリ制御回路４０からの画像バッファフル信号がアクティブになれば、メモリ制御切替手段４２がＪＰＥＧ画像メモリ制御回路４０から出力される制御線をＤＲＡＭ６に対して供給することになり、ＪＰＥＧ画像メモリ制御回路４０が６ワードである内部バッファに格納されたＹＣデータを出力することに伴う書き込みが行われる。ところが、この際におけるＹＣデータの量は、ＪＰＥＧ符号よりも多いため、ＹＣデータの書き込み動作が何度か繰り返された後でＪＰＥＧ符号の読み出しが行われる。したがって、実施の形態３に係る撮像装置では、実施の形態１及び実施の形態２よりも伸長動作時におけるＹＣデータの書き込みを速く実行することが可能となり、ＪＰＥＧ伸長の所要時間を短縮し得ることとなる。
【００４５】
【発明の効果】
以上説明したように、本発明に係る撮像装置によれば、必要とするメモリ容量の大幅な削減を図ることが可能となり、小型であると同時に低コストである撮像装置を提供することができるという効果が得られる。また、応答の速いカメラ制御と高画質信号処理を両立させることができるばかりか、圧縮動作及び伸張動作の所要時間を短縮することができるという効果も確保される。
【図面の簡単な説明】
【図１】実施の形態１に係る撮像装置の構成を示すブロック図である。
【図２】メモリ手段における撮像データのアドレス割当て状態を示す説明図である。
【図３】メモリ手段におけるＹＣデータのアドレス割当て状態を示す説明図である。
【図４】メモリ手段からの撮像データの読み出し動作とＹＣデータの書き込み動作との関係を示すタイミングチャートである。
【図５】メモリ手段の圧縮動作時におけるＪＰＥＧ符号のアドレス割当て状態を示す説明図である。
【図６】メモリ手段の伸長動作時におけるＪＰＥＧ符号及び表示データのアドレス割当て状態を示す説明図である。
【図７】実施の形態２に係る撮像装置の構成を示すブロック図である。
【図８】実施の形態３に係る撮像装置の構成を示すブロック図である。
【図９】従来の形態に係る撮像装置の構成を示すブロック図である。
【図１０】メモリ手段における割当て状態を示す説明図である。
【符号の説明】
１ 撮影レンズ
２ 絞り
３ ＣＣＤ（撮像素子）
４ アナログ信号処理回路
５ Ａ／Ｄ変換器（Ａ／Ｄ変換手段）
６ ＤＲＡＭ（メモリ手段）
７ 撮像ライト・メモリ制御回路（メモリ制御手段）
８ メモリ制御切替手段
９ 撮像リード・メモリ制御回路（メモリ制御手段）
１０ ＹＣ信号処理回路（ＹＣ信号処理手段）
１１ ＹＣライト・メモリ制御回路（メモリ制御手段）
１２ ＪＰＥＧ画像メモリ制御回路（メモリ制御手段）
１３ ＪＰＥＧ圧伸回路（圧縮手段）
１４ ＪＰＥＧ符号メモリ制御回路（メモリ制御手段）
１５ ズーム・リード・メモリ制御回路（メモリ制御手段）
１６ ズーム回路
１７ ズーム・ライト・メモリ制御回路（メモリ制御手段）
１８ 表示リード・メモリ制御回路（メモリ制御手段）
１９ ＯＳＤ回路
２０ ビデオエンコーダ
２１ ＭＰＵ（記録手段）
２２ メモリカード（記録媒体）
３０ 機械シャッタ
３１ セレクタ
３２ ＹＣ信号処理回路（ＹＣ信号処理手段）
４０ ＪＰＥＧ画像メモリ制御回路（メモリ制御手段）
４１ ＪＰＥＧ符号メモリ制御回路（メモリ制御手段）
４２ メモリ制御切替手段
【発明の属する技術分野】
本発明は撮像装置に係り、特には、ビデオカメラやデジタルスチルカメラでの信号処理に関する。
【０００２】
【従来の技術】
この種の撮像装置としては、例えば、特開平６−３３９１０６号公報で開示された電子スチル・カメラがあり、電子スチル・カメラである撮像装置は図９で示すような構成を有するものとなっている。すなわち、図９における１１０は撮影レンズ、１１２は絞り、１１４は機械シャッタ、１１６は撮像素子、１１６ａは赤外カットフィルタ、１１６ｂは光学ローパス・フィルタ、１１６ｃはカラー・フィルタ、１１８は感度補正用アンプ、１２０はニー補正回路、１２２はＡ／Ｄ変換器、１２４はセレクタ、１２６はランダム・アクセス・メモリ（ＲＡＭ）、１２７はメモリ制御回路、１２８はディジタル信号処理回路（ＤＳＰ）、１３０はＲＡＭ、１３２はＤ／Ａ変換器、１３４はローパス・フィルタ（ＬＰＦ）、１３６は加算器、１３８はアンプ、１４２はバンドパス・フィルタ（ＢＰＦ）、１４８はマイクロ・コンピュータ（ＭＰＵ）、１５０は操作パネル、１５２はリードオンリー・メモリ（ＲＯＭ）、１５４はメモリカード、１５６はインターフェース（Ｉ／Ｆ）である。
【０００３】
そのため、この撮像装置においては、撮像素子１１６から出力されてきたアナログ信号がＡ／Ｄ変換器１２２でもって１０ビットのディジタルデータに変換されており、変換されたディジタルデータはセレクタ１２４を介したうえでＲＡＭ１２６に入力して格納される。また、セレクタ１２４を介して入力するディジタルデータは、ＤＳＰ１２８でもって輝度信号及び色差信号（ＹＣデータ）に変換された後、再びセレクタ１２４を介してＲＡＭ１２６でもって格納されることになる。さらに、ＲＡＭ１２６に格納されたＹＣデータは、Ｄ／Ａ変換器１３２によってアナログ信号に変換されたうえで出力される。
【０００４】
ところで、この際におけるメモリ１２６の割当て状態は、図１０で示すようになっている。すなわち、メモリ１２６は１６ビット語長である２つのメモリＭ１とＭ２とからなり、一方のメモリＭ１を深さ方向で２分したうえ、第１フィールド及び第２フィールドの輝度データは同一アドレスで異なる深さ位置に格納される。つまり、例えば、第２フィールドをビットＤ０〜Ｄ７に格納し、かつ、第１フィールドをビットＤ８〜Ｄ１５に格納することが行われる。これに対し、他方のメモリＭ２では、撮像素子１１６による撮影画像データが下位１０ビットのＤ０〜Ｄ９に格納されることになり、上位６ビットのＤ１０〜Ｄ１５には標準形態の色差信号がＣｒ，Ｃｂ，Ｃｒ，……というような点順次で格納される。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記従来の撮像装置では、ｍ×ｎの画像データを格納するのに際してｎ×ｍ×１６ビットのメモリを２個も要することになり、大量のメモリ容量を必要とすることが避けられないという不都合が生じていた。
【０００６】
本発明はこのような不都合に鑑みて創案されたものであり、メモリ容量の削減を図ることができ、小型であると同時に低コストである撮像装置の提供を目的としている。
【０００７】
【課題を解決するための手段】
本発明に係る撮像装置は、撮像素子からの出力をアナログ−デジタル変換（Ａ／Ｄ変換）して撮像データを出力するＡ／Ｄ変換手段と、前記撮像データを輝度信号及び色差信号（ＹＣデータ）に変換するＹＣ信号処理手段と、を少なくとも含む複数の処理手段と、前記各処理手段に共通に設けられたメモリ手段と、前記各処理手段と前記メモリ手段との間のアクセスを制御する制御手段とを具備しており、前記制御手段は、前記メモリ手段から前記撮像データを読み出し、前記ＹＣ信号処理手段から出力されるＹＣデータを、撮像データが格納されているワード数と等しいワード数でもって、前記メモリ手段の前記読み出した撮像データの格納領域に上書きして格納する。この構成であれば、ＹＣデータを撮像データに上書きして書き込むことを行うので、必要なメモリ容量を従来の半分以下とすることが可能になる。
【０００８】
【発明の実施の形態】
本発明の請求項１に係る撮像装置は、撮像素子からの出力をアナログ−デジタル変換（Ａ／Ｄ変換）して撮像データを出力するＡ／Ｄ変換手段と、前記撮像データを輝度信号及び色差信号（ＹＣデータ）に変換するＹＣ信号処理手段と、を少なくとも含む複数の処理手段と、前記各処理手段に共通に設けられたメモリ手段と、前記各処理手段と前記メモリ手段との間のアクセスを制御する制御手段とを具備しており、前記制御手段は、前記メモリ手段から前記撮像データを読み出し、前記ＹＣ信号処理手段から出力されるＹＣデータを、撮像データが格納されているワード数と等しいワード数でもって、前記メモリ手段の前記読み出した撮像データの格納領域に上書きして格納する。
【０００９】
本発明の請求項２に係る撮像装置は、撮像素子からの出力をアナログ−デジタル変換（Ａ／Ｄ変換）して撮像データを出力するＡ／Ｄ変換手段と、前記撮像データを輝度信号及び色差信号（ＹＣデータ）に変換するＹＣ信号処理手段と、を少なくとも含む複数の処理手段と、前記各処理手段に共通に設けられたメモリ手段と、前記各処理手段と前記メモリ手段との間のアクセスを制御する制御手段とを具備しており、前記Ａ／Ｄ変換手段は、１つの画素についてｐビットの撮像データを出力し、前記制御手段は、複数の画素の前記ｐビットの撮像データをそれぞれ８ビットとｐ−８ビットとに分割し、一の前記画素の８ビットまたはｐ−８ビットの撮像データと、他の前記画素の８ビットまたはｐ−８ビットの撮像データとを、前記メモリ手段の１ワードに格納し、前記制御手段は、前記メモリ手段から前記撮像データを読み出し、前記ＹＣ信号処理手段から出力されるＹＣデータを前記メモリ手段の前記読み出した撮像データの格納領域に上書きして格納する。本発明の請求項３に係る撮像装置は請求項１または２に記載したものであり、ＹＣデータを圧縮処理して圧縮符号を出力する圧縮手段を前記処理手段としてさらに含み、前記制御手段は、前記圧縮手段から出力される圧縮符号をＹＣデータの先頭アドレス近傍からＹＣデータに上書きして格納する。
【００１０】
本発明の請求項４に係る撮像装置は請求項１または２に記載したものであり、記録媒体に記録された圧縮符号を再生する再生手段と、前記再生した圧縮符号を伸長してＹＣデータを出力する伸長手段とを前記処理手段としてさらに含む。
【００１１】
本発明の請求項５に係る撮像装置は請求項４に記載したものであって、前記制御手段は、前記伸長手段から出力されるＹＣデータを前記メモリ手段に書き込み、前記再生手段から出力される圧縮符号をＹＣデータの最後尾アドレス近傍の格納領域においてＹＣデータに重ねて格納する。
【００１２】
本発明の請求項６に係る撮像装置は請求項１または２に記載したものであり、ＹＣデータに基づいて表示データを生成する表示生成手段を前記処理手段としてさらに含む。
【００１３】
本発明の請求項７に係る撮像装置は請求項６に記載したものであり、前記制御手段は、前記表示生成手段から出力される表示データをＹＣデータの先頭アドレス近傍からＹＣデータに上書きして格納する。
【００１４】
本発明の請求項８に係る撮像装置は請求項１または２に記載したものであり、前記ＹＣ処理手段は、動画処理時には、前記Ａ／Ｄ変換手段で出力される撮像データを前記メモリ手段を介さずに入力してＹＣデータを生成する一方、静止画処理時には、前記Ａ／Ｄ変換手段で出力される撮像データを前記メモリ手段から入力してＹＣデータを生成する。
【００１５】
本発明の請求項９に係る撮像装置は請求項１または２に記載したものであり、ＹＣデータを圧縮処理して圧縮符号を出力する圧縮手段を前記処理手段としてさらに含み、内部バッファを備え、前記制御手段は、前記圧縮手段で出力される圧縮符号を前記内部バッファを介して前記メモリ手段に書き込むよう制御可能であり、前記内部バッファが一杯になったか否かに応じて、前記圧縮手段と前記メモリ手段との間のアクセスを制御する。
【００１６】
本発明の請求項１０に係る撮像装置は請求項１または２に記載したものであり、圧縮符号を伸長してＹＣデータを出力する伸長手段を前記処理手段としてさらに含み、内部バッファを備え、前記制御手段は、前記伸長手段で出力されるＹＣデータを前記内部バッファを介して前記メモリ手段に書き込むよう制御可能であり、前記内部バッファが一杯になったか否かに応じて、前記伸長手段と前記メモリ手段との間のアクセスを制御する。
【００１７】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１８】
（実施の形態１）
図１は実施の形態１に係る撮像装置の構成を示すブロック図、図２はメモリ手段における撮像データのアドレス割当て状態を示す説明図、図３はメモリ手段におけるＹＣデータのアドレス割当て状態を示す説明図であり、図４はメモリ手段からの撮像データの読み出し動作とＹＣデータの書き込み動作との関係を示すタイミングチャートである。また、図５はメモリ手段の圧縮動作時におけるＪＰＥＧ符号のアドレス割当て状態を示す説明図であり、図６はメモリ手段の伸長動作時におけるＪＰＥＧ符号及び表示データのアドレス割当て状態を示す説明図である。
【００１９】
本実施の形態に係る撮像装置は、図１で示すような構成を有しており、図１中の１は撮影レンズ、２は絞り、３は撮像素子（ＣＣＤ）、４はアナログ信号処理回路（ＣＤＳ／ＡＧＣ）、５はＡ／Ｄ変換器、６はメモリ手段（ＤＲＡＭ）、７は撮像ライト・メモリ制御回路、８はメモリ制御切替手段、９は撮像リード・メモリ制御回路、１０はＹＣ信号処理回路、１１はＹＣライト・メモリ制御回路、１２はＪＰＥＧ画像メモリ制御回路、１３はＪＰＥＧ圧伸回路、１４はＪＰＥＧ符号メモリ制御回路、１５はズーム・リード・メモリ制御回路、１６はズーム回路、１７はズーム・ライト・メモリ制御回路、１８は表示リード・メモリ制御回路、１９はＯＳＤ回路、２０はビデオエンコーダ、２１はマイクロコンピュータ（ＭＰＵ）、２２は不揮発性の記録媒体であるメモリカードを示している。
【００２０】
そして、撮影レンズ１と光量を調節する絞り２とによっては被写体の光学像をＣＣＤ３上に結像する光学系が構成されており、ＣＣＤ３は結像した光学像を電気信号に変換するものである一方、アナログ信号処理回路４は、相関二重サンプリング（Correlated Double Sampling）や自動ゲイン調整（Automatic Gain Control）などから構成されている。また、Ａ／Ｄ変換器５はＣＣＤ３から出力されてきたアナログ信号をディジタル信号に変換して撮像データを出力するもの、ＤＲＡＭ６は撮像データなどを一時的に記憶するもの、撮像ライト・メモリ制御回路７は撮像データをＤＲＡＭ６に書き込むためのメモリ制御を行うものであり、メモリ制御切替手段８は撮像ライト・メモリ制御回路７など複数のメモリ制御回路から出力される制御信号を選択してＤＲＡＭ６に供給するものである。
【００２１】
さらに、撮像リード・メモリ制御回路９はＤＲＡＭ６から撮像データを読み出してＹＣ信号処理回路１０に供給するもの、ＹＣ信号処理回路１０は撮像データを輝度信号及び色差信号（ＹＣデータ）に変換したうえで出力するもの、ＹＣライト・メモリ制御回路１１はＹＣデータをＤＲＡＭ６に書き込むものであり、ＪＰＥＧ画像メモリ制御回路１２は、圧縮動作時にはＤＲＡＭ６からＹＣデータを読み出し、かつ、伸長動作時にはＤＲＡＭ６に対してＹＣデータを書き込むことになっている。そして、ＪＰＥＧ圧伸回路１３は、圧縮動作時にはＹＣデータの入力に対してＪＰＥＧ符号を出力し、伸長動作時にはＪＰＥＧ符号の入力に対してＹＣデータを出力するものであり、ＪＰＥＧ符号メモリ制御回路１４は、圧縮動作時にはＤＲＡＭ６にＪＰＥＧ符号を書き込み、伸長動作時にはＤＲＡＭ６からＪＰＥＧ符号を読み出すものである一方、ズーム・リード・メモリ制御回路１５はＤＲＡＭ６からＹＣデータを読み出してズーム回路１６に供給するものである。
【００２２】
さらにまた、ズーム回路１６は表示データ生成や画角調整のためにＹＣデータを拡大処理または縮小処理するもの、ズーム・ライト・メモリ制御回路１７はズーム回路１６が出力するＹＣデータをメモリ手段６に書き込むもの、表示リード・メモリ制御回路１８は表示データをＤＲＡＭ６から読み出すものであり、ＯＳＤ回路１９は、On Screen Displayのため、表示データに対して文字などのデータを重ねて出力するものである。そして、ビデオエンコーダ２０は、入力されたＹＣデータをＮＴＳＣやＰＡＬなどのような放送方式に合わせてクロマ変調などしたうえでビデオ信号を出力するものであり、ＭＰＵ２１は、圧縮動作時にはＤＲＡＭ６からＪＰＥＧ符号を読み出してメモリカード２２に書き込み、また、伸長動作時にはメモリカード２２からＪＰＥＧ符号を読み出してＤＲＡＭ６に書き込むものである一方、メモリカード２２はＪＰＥＧ符号を記録するものとなっている。
【００２３】
つぎに、本実施の形態に係る撮像装置の動作を、図２ないし図６に基づいて説明する。まず、撮影レンズ１及び絞り２を介して結像した被写体の光学像はＣＣＤ３で光電変換されることになり、アナログ信号処理回路４で処理されたアナログ信号はＡ／Ｄ変換器５によってｐ（＝８＋ｒ）ビットの撮像データ、例えば、１０ビットのディジタルデータに変換される。そして、この際におけるＤＲＡＭ６でのアドレス割当て状態は、図２で示すようになる。すなわち、このＤＲＡＭ６は１ワードが１６ビット幅で構成されたものであり、垂直のｍラインと水平のｎ画素とで表される撮像データを、ｍ個のローアドレスとｎ×０．７５個のコラムアドレスとからなる格納領域でもって格納している。
【００２４】
つまり、図２中のＳｉ，ｊ［ａ：ｂ］は、ｊライン目（０≦ｊ＜ｍ）の第ｉ番目（０≦ｉ＜ｎ）の画素の撮像データのｂビット目からａビット目まで（ｂ−ａ＋１）ビットのデータを示しており、０ライン目の最初の４画素の撮像データであるＳ０，０［９：０］、Ｓ１，０［９：０］、Ｓ２，０［９：０］、Ｓ３，０［９：０］のそれぞれはＭＳＢ側の８ビットとＬＳＢ側の２ビット（ｒビット）とに分割されたうえ、Ｓ０，０［９：０］の上位８ビットとＳ１，０［９：０］の上位８ビットＳが同じワードの１６ビットとして格納され、Ｓ２，０［９：０］の上位８ビットとＳ３，０［９：０］の上位８ビットとが同じワードの１６ビットとして格納される一方、これら４画素それぞれの下位２ビットであるＳ０，０［１：０］、Ｓ１，０［１：０］、Ｓ２，０［１：０］、Ｓ３，０［１：０］の合計して８ビットは次のアドレスの同一ワードに対して格納される。以下同様に、４画素を３ワードに格納するアドレス割当てを実行することにより、ｎ×ｍ画素の１０ビットの撮像データが、ｎ×ｍ×０．７５の幅１６ビットの１ワードに対して格納される。
【００２５】
そこで、撮像リード・メモリ制御回路９はＤＲＡＭ６から撮像データを読み出したうえでＹＣ信号処理回路１０へと供給することになり、このＹＣ信号処理回路１０は、入力してきた撮像データから輝度信号及び色差信号を生成し、輝度８ビット及び色差８ビットからなるＹＣデータを出力する。一方、ＹＣライト・メモリ制御回路１１は、図３で示すようなアドレス割当て状態となるようにしながらＤＲＡＭ６に対してＹＣデータを書き込むことになる。すなわち、図３はＤＲＡＭ６におけるＹＣデータのアドレス割当て状態を示しており、図３中のＹｉ，ｊ［７：０］はｊライン目（０≦ｊ＜ｍ）の第ｉ番目（０≦ｉ＜ｎ）の画素の８ビットの輝度信号を、Ｃｂｉ，ｊ［７：０］はｊライン目の第ｉ番目の画素の８ビットの（Ｂ−Ｙ）色差信号を示し、Ｃｒｉ，ｊ［７：０］はｊライン目の第ｉ番目の画素の８ビットの（Ｒ−Ｙ）色差信号を示している。
【００２６】
そのため、ＤＲＡＭ６に書き込まれるＹＣデータはＹ：Ｃｂ：Ｃｒ＝４：１：１の形式に従っており、４画素の輝度信号Ｙ０，０［７：０］、Ｙ１，０［７：０］、Ｙ２，０［７：０］、Ｙ３，０［７：０］の各々に対しては、（ＲーＹ）と（ＢーＹ）との各１画素の色差信号Ｃｂ０，０［７：０］及びＣｒ０，０［７：０］が格納される。以下同様にして４画素の輝度信号及び色差信号をＤＲＡＭ６の３ワードに割当てることにより、ｎ×ｍ画素の４：１：１の輝度信号及び色差信号がｎ×ｍ×０．７５のワードに対して格納される。
【００２７】
ところで、図４のタイミングチャートは、メモリ制御切替手段８、撮像リード・メモリ制御回路９及びＹＣライト・メモリ制御手段１１によるＤＲＡＭ６から撮像データの読み出し動作とＹＣデータの書き込み動作との関係を示しており、本実施の形態に係る撮像装置では、ＭＣＬＫの１６クロックの期間で６ワードの撮像データが読み出されることになり、次のＭＣＬＫの１６クロックの期間で６ワードのＹＣデータが書き込まれる。そして、６ワードの撮像データは８画素の撮像データに相当し、かつ、６ワードのＹＣデータは８画素のＹＣデータに相当するから、ＭＣＬＫの３２クロックの間には８画素の撮像データの読み出しと８画素のＹＣデータの書き込みとが実行されていることになり、このような動作が繰り返される結果、撮像データをＤＲＡＭ６から読み出してＹＣ信号処理回路１０へと供給し、このＹＣ信号処理回路１０から出力されたＹＣデータがＤＲＡＭ６に対して書き込まれたことになる。
【００２８】
以上説明したように、図２及び図３で示されるアドレス割当て状態と図４で示されるタイミングチャートとに従って撮像ライト・メモリ制御回路７が撮像データをＤＲＡＭ６に格納し、かつ、ＹＣライト・メモリ制御回路１２がＹＣデータをＤＲＡＭ６に格納することにより、撮像データとＹＣデータとはＤＲＡＭ６の容量が等しい格納領域に格納される。すなわち、ＹＣデータが得られた後においては撮像データが不要になり、また、ＹＣ信号処理回路１０には撮像データが読み出されてからＹＣデータが書き込まれるまでの遅延時間があるため、撮像データとＹＣデータとをＤＲＡＭ６における同一の格納領域に対して格納することが可能であり、ここでは、ｎ×ｍ×０．７５×１６ビットの格納領域に対して撮像データとＹＣデータとの両方が格納されたことになる。したがって、従来の撮像装置にあっては、図１０で示したように、ｎ×ｍ×２×１６ビットの格納領域を必要としていたのに比べると、半分以下のメモリ容量でもって同等の機能を実現できたことになる。
【００２９】
さらに、図５はＤＲＡＭ６の圧縮動作時におけるＪＰＥＧ符号のアドレス割当て状態を示しており、圧縮動作時においては、ＪＰＥＧ画像メモリ制御回路１２がＤＲＡＭ６からＹＣデータを読み出してＪＰＥＧ圧伸回路１３に供給し、このＪＰＥＧ圧伸回路１３がＪＰＥＧ符号を出力するため、ＪＰＥＧ符号メモリ制御回路１４がＪＰＥＧ符号をＤＲＡＭ６に書き込むことが実行される。なお、撮像装置が表示手段を具備しておらず、圧縮動作後のＹＣデータが不要となる際は、ＪＰＥＧ符号をＹＣデータの先頭近傍のアドレスから書き込んでもよい。ところで、ＪＰＥＧ符号のデータ量はＹＣデータの容量より少ないことと、ＪＰＥＧ圧伸回路１３にはＹＣデータの読み出しからＪＰＥＧ符号の書き込みまでの遅延時間があることから、ＪＰＥＧ符号をＹＣデータの先頭から書き込んでも圧縮動作に必要なＹＣデータが破壊されることは起こり得ないこととなる。
【００３０】
一方、撮像装置が表示手段を具備しており、圧縮動作後にもＹＣデータが必要となる際には、ＪＰＥＧ符号をＹＣデータとは別の格納領域に書き込む必要があるため、ＤＲＡＭ６がｎ×ｍ×０．７５ワード以外にもＪＰＥＧ符号の格納領域を有していなければならないが、ｎ×ｍに比較して少ない格納領域で済むことは勿論である。すなわち、例えば、６４０×４８０画素の撮像データとＹＣデータとを格納する際には、６４０×４８０×０．７５＝２２５キロワード＝４５０Ｋバイトの格納領域が必要となるが、非常に高画質の圧縮を実行する場合であってもＪＰＥＧ符号としては１５０Ｋバイトもあれば十分であるため、撮像データ及びＹＣデータのそれぞれに対して各別の格納領域を確保する場合でもＤＲＡＭ６はｎ×ｍ×１６ビットの容量を有してさえいれば十分であり、従来の撮像装置ではｎ×ｍ×２×１６ビットの格納領域が必要であったことに比較すると、メモリ容量は半分でよいこととなる。
【００３１】
さらに、ＤＲＡＭ６に書き込まれたＪＰＥＧ符号はＭＰＵ２１によって読み出されたうえ、ファイル形式に変換してメモリカード２２へと書き込まれるが、再生及び伸長動作においてはＭＰＵ２１がメモリカード２２からファイルを読み出し、ＪＰＥＧ符号を取り出したうえでＤＲＡＭ６に書き込むことが実行される。そして、ＤＲＡＭ６の伸長動作時におけるＪＰＥＧ符号及び表示データのアドレス割当て状態は、図６で示しているようになる。すなわち、ＭＰＵ２１は、ファイルサイズなどからＪＰＥＧ符号量を求めたうえ、ＹＣデータの最後尾アドレス近傍の圧縮符号を格納するのに十分な格納領域に対してＪＰＥＧ符号を格納することになり、ＪＰＥＧ符号メモリ制御回路１４は、ＤＲＡＭ６からＪＰＥＧ符号を読み出したうえでＪＰＥＧ圧伸回路１３へと供給する。
【００３２】
すると、ＪＰＥＧ圧伸回路１３は、伸長動作時には伸長画像をＹＣデータとして出力することになり、ＪＰＥＧ画像メモリ制御回路１２は、図６及び図３で示したアドレス割当て状態に従ってＹＣデータをＤＲＡＭ６へと書き込むこととなる。なお、この際においては、ＪＰＥＧ符号が書き込まれていたのと同じアドレスに対してＹＣデータを書き込むことが実行されるが、ＪＰＥＧ符号の方が伸長画像データよりもデータ量が少なく、ＪＰＥＧ符号が伸長画像データの最後尾近傍に格納されており、しかも、ＪＰＥＧ圧伸回路１３にはＪＰＥＧ符号が読み出されてから伸長画像が書き込まれるまでの遅延時間があるため、伸長動作に必要なＪＰＥＧ符号が破壊されることはない。
【００３３】
そして、伸長動作が終了すると、ズーム回路１６によって表示データを生成することが実行されるが、例えば、１２８０×９６０画素などというように伸長された画像がＮＴＳＣやＰＡＬなどのビデオ信号とは異なるライン数で構成されている場合などは、ズーム回路１６の拡大処理及び縮小処理によってビデオ信号に合致した表示データが生成される。また、このときのズーム・リード・メモリ制御回路１５はＤＲＡＭ６からＹＣデータを読み出したうえでズーム回路１６へと供給することになり、ズーム回路１６から拡大処理及び縮小処理したうえで出力されてくるＹＣデータをズーム・ライト・メモリ制御回路１７がＤＲＡＭ６へと書き込むことになる。
【００３４】
ところで、ズーム回路１６が縮小処理を実行している場合には、図６で示すように、表示データをＹＣデータが格納された格納領域の先頭アドレス近傍から書き込めばよく、このようにすれば、ＹＣデータよりも表示データの方が少ないことと、ズーム回路１６にはＹＣデータが読み出されてから表示データが書き込まれるまでの遅延時間があるから、表示データの生成に必要なＹＣデータを破壊せずに読み出すことが可能となる。また、伸長されたＹＣデータの方が表示データよりも少なく、ズーム回路１６が拡大処理を実行している場合には、伸長されたＹＣデータをＹＣデータが格納された格納領域の最後尾のアドレス近傍に対して配置することにより、表示データの生成に必要なＹＣデータの破壊を防ぐことができる。
【００３５】
以上説明したように、本実施の形態に係る構成とされた撮像装置であれば、撮像データ、ＹＣデータ、ＪＰＥＧ符号、表示データのそれぞれを同一のアドレスに格納することにより、ｎ×ｍ画素の画像データの撮影／圧縮／伸長動作のために必要となるメモリ量を、ｎ×ｍ×１６ビットまでに抑え得ることとなる。したがって、従来の撮像装置にあっては、図１０で示しているように、ｎ×ｍ×２×１６ビットのメモリ量が必要だったにも拘わらず、本実施の形態に係る撮像装置では、半分のメモリ量で同等の機能を容易に実現できていることになる。
【００３６】
（実施の形態２）
図７は実施の形態２に係る撮像装置の構成を示すブロック図であり、この実施の形態２に係る撮像装置が実施の形態１に係る撮像装置と異なる点は、ＣＣＤ３よりも前側の絞り２寄り位置に機械シャッタ３０を設置している点と、ＹＣ信号処理回路３２の入力段側にセレクタ３１を追加している点と、ＹＣ信号処理回路３２がカメラ制御信号を出力する点とにある。なお、本実施の形態に係る撮像装置の基本的な構成は実施の形態１に係る撮像装置と異ならないので、図７において図１と互いに同一となる手段については同一符号を付し、ここでの詳しい説明は省略する。
【００３７】
本実施の形態に係る撮像装置が備えるＣＣＤ３は、順次走査による全画素の読み出しに対応しておらず、ＣＣＤ３からの出力信号を動画として表示する動作、つまり、撮像装置における画角確認のための動画表示モードでは、２ラインが混合された信号を出力する一方、機械シャッタ３０が押されたときの記録動作（静止画記録モード）には、飛び越し走査順で全画素が独立した信号を出力することになっている。そして、セレクタ３１は、ＹＣ信号処理回路３２に対して動画表示モードではＡ／Ｄ変換器５から出力された撮像データを供給し、静止画記録モードでは撮像リード・メモリ制御回路９から出力された撮像データを供給するものであり、ＹＣ信号処理回路３２は、動画表示モード時に入力してきた撮像データを輝度信号と色差信号とに変換したうえ、ＡＬＣ（自動露光制御）に必要な輝度データやＡＷＢ（自動白バランス制御）に必要な色差データ、あるいは、ＡＦ（自動合焦制御）に必要な輝度信号の高周波データをカメラ制御信号としてＭＰＵ２１に対して出力するものとなっている。
【００３８】
すなわち、ＤＲＡＭ６へと書き込まれたうえで読み出された撮像データの方がＣＣＤ３から出力されてくる撮像データよりも１フィールド時間だけ遅延するため、静止画記録モードでは遅延した撮像データがＹＣ信号処理回路３２へと供給されており、遅延した撮像データが入力するＹＣ信号処理回路３２から出力されるＡＬＣ、ＡＷＢ、ＡＦなどのカメラ制御信号には遅れ時間が発生する結果としてＭＰＵ２１によるカメラ制御の応答が遅くなる。そこで、静止画記録モードにおいては、高画質信号処理のため、ＹＣ信号処理回路３２に対して順次走査の順で撮像データを入力することとし、Ａ／Ｄ変換器５から出力される飛び越し走査順で全画素が独立した撮像データを撮像リード・メモリ制御回路９によって順次走査の順に変換したうえでＹＣ信号処理回路３２に対して供給することが実行される。
【００３９】
これに対し、動画表示モードでは、Ａ／Ｄ変換器５から出力される撮像データをそのままＹＣ信号処理回路３２へと供給し、ＣＣＤ３の動作に対して遅延の少ないカメラ制御信号をＹＣ信号処理回路３２からＭＰＵ２１へと供給することにより、応答の速いカメラ制御が実現されている。したがって、本実施の形態に係る撮像装置であれば、ＹＣ信号処理回路３２へと供給される撮像データをセレクタ３１によって動作表示モードと静止画記録モードとで切り替えることにより、動作表示モードでは応答の速いカメラ制御を実現しながら、静止画記録モードでは高画質の信号処理を実現することが可能になる。
【００４０】
（実施の形態３）
図８は実施の形態３に係る撮像装置の構成を示すブロック図であり、この実施の形態３に係る撮像装置が実施の形態２に係る撮像装置と異なる点は、ＪＰＥＧ画像メモリ制御回路４０が画像バッファフル信号、つまり、内部バッファがＹＣデータで一杯になったことを示す信号を出力するものである点と、ＪＰＥＧ符号メモリ制御回路４１が符号バッファフル信号、つまり、内部バッファが圧縮符号で一杯になったことを示す信号を出力するものである点とにある。なお、図８においてはメモリ制御切替手段に符号４２を付しており、他の図７と互いに同一となる手段については同一符号を付している。
【００４１】
本実施の形態に係る撮像装置が備えるＪＰＥＧ画像メモリ制御回路４０は、６ワード＝１２バイトの内部バッファを有しており、伸長動作時に内部バッファが一杯になると、画像バッファフル信号をアクティブに設定するものであり、ＪＰＥＧ符号メモリ制御回路４１は、６ワード＝１２バイトの内部バッファを有し、圧縮動作時に内部バッファが一杯になると、符号バッファフル信号をアクティブに設定するものとなっている。そして、本実施の形態に係る撮像装置では、画像バッファフル信号及び符号バッファフル信号を利用しているため、実施の形態１及び実施の形態２よりも圧縮動作時及び伸長動作時における画像データの読み書き速度を上げて所要時間の短縮を図ることが可能となる。
【００４２】
以下、その動作原理を説明するが、実施の形態１及び実施の形態２では、図４に基づき、撮像リード・メモリ制御手段９とＹＣライト・メモリ制御手段１１との制御信号をメモリ制御切替手段８によって切り替えてＤＲＡＭ６に供給することによって撮像データの読み出しとＹＣデータの書き込みとの切り替えを実行しており、圧縮動作時には画像データの読み出し及びＪＰＥＧ符号の書き込みを、また、伸長動作時にはＪＰＥＧ符号の読み出し及び画像データの書き込みを交互に繰り返してＪＰＥＧ符号の圧縮及び伸長を行うことを説明している。
【００４３】
これに対し、本実施の形態では、圧縮動作時におけるＪＰＥＧ符号メモリ制御回路４１の符号バッファフル信号がアクティブになれば、メモリ制御切替手段４２がＪＰＥＧ符号メモリ制御回路４１から出力される制御線を選択したうえでＤＲＡＭ６に供給し、このＪＰＥＧ符号メモリ制御回路４１が６ワードである内部バッファに格納されたＪＰＥＧ符号を出力することによってＪＰＥＧ符号の書き込み動作が行われる。しかしながら、この際におけるＪＰＥＧ符号の量は、ＹＣデータよりも少ないため、ＹＣデータの読み出し動作が何度か繰り返された後にＪＰＥＧ符号の書き込みが行われることになり、その結果、ＹＣデータの読み出しとＪＰＥＧ符号の書き込みとを交互に行う実施の形態１及び実施の形態２に係る撮像装置に比較すると、実施の形態３に係る撮像装置の方が圧縮動作におけるＹＣデータの読み出しを速く実行し得ることとなり、ＪＰＥＧ圧縮の所要時間が短縮されることになる。
【００４４】
また、伸長動作においては、ＪＰＥＧ画像メモリ制御回路４０からの画像バッファフル信号がアクティブになれば、メモリ制御切替手段４２がＪＰＥＧ画像メモリ制御回路４０から出力される制御線をＤＲＡＭ６に対して供給することになり、ＪＰＥＧ画像メモリ制御回路４０が６ワードである内部バッファに格納されたＹＣデータを出力することに伴う書き込みが行われる。ところが、この際におけるＹＣデータの量は、ＪＰＥＧ符号よりも多いため、ＹＣデータの書き込み動作が何度か繰り返された後でＪＰＥＧ符号の読み出しが行われる。したがって、実施の形態３に係る撮像装置では、実施の形態１及び実施の形態２よりも伸長動作時におけるＹＣデータの書き込みを速く実行することが可能となり、ＪＰＥＧ伸長の所要時間を短縮し得ることとなる。
【００４５】
【発明の効果】
以上説明したように、本発明に係る撮像装置によれば、必要とするメモリ容量の大幅な削減を図ることが可能となり、小型であると同時に低コストである撮像装置を提供することができるという効果が得られる。また、応答の速いカメラ制御と高画質信号処理を両立させることができるばかりか、圧縮動作及び伸張動作の所要時間を短縮することができるという効果も確保される。
【図面の簡単な説明】
【図１】実施の形態１に係る撮像装置の構成を示すブロック図である。
【図２】メモリ手段における撮像データのアドレス割当て状態を示す説明図である。
【図３】メモリ手段におけるＹＣデータのアドレス割当て状態を示す説明図である。
【図４】メモリ手段からの撮像データの読み出し動作とＹＣデータの書き込み動作との関係を示すタイミングチャートである。
【図５】メモリ手段の圧縮動作時におけるＪＰＥＧ符号のアドレス割当て状態を示す説明図である。
【図６】メモリ手段の伸長動作時におけるＪＰＥＧ符号及び表示データのアドレス割当て状態を示す説明図である。
【図７】実施の形態２に係る撮像装置の構成を示すブロック図である。
【図８】実施の形態３に係る撮像装置の構成を示すブロック図である。
【図９】従来の形態に係る撮像装置の構成を示すブロック図である。
【図１０】メモリ手段における割当て状態を示す説明図である。
【符号の説明】
１ 撮影レンズ
２ 絞り
３ ＣＣＤ（撮像素子）
４ アナログ信号処理回路
５ Ａ／Ｄ変換器（Ａ／Ｄ変換手段）
６ ＤＲＡＭ（メモリ手段）
７ 撮像ライト・メモリ制御回路（メモリ制御手段）
８ メモリ制御切替手段
９ 撮像リード・メモリ制御回路（メモリ制御手段）
１０ ＹＣ信号処理回路（ＹＣ信号処理手段）
１１ ＹＣライト・メモリ制御回路（メモリ制御手段）
１２ ＪＰＥＧ画像メモリ制御回路（メモリ制御手段）
１３ ＪＰＥＧ圧伸回路（圧縮手段）
１４ ＪＰＥＧ符号メモリ制御回路（メモリ制御手段）
１５ ズーム・リード・メモリ制御回路（メモリ制御手段）
１６ ズーム回路
１７ ズーム・ライト・メモリ制御回路（メモリ制御手段）
１８ 表示リード・メモリ制御回路（メモリ制御手段）
１９ ＯＳＤ回路
２０ ビデオエンコーダ
２１ ＭＰＵ（記録手段）
２２ メモリカード（記録媒体）
３０ 機械シャッタ
３１ セレクタ
３２ ＹＣ信号処理回路（ＹＣ信号処理手段）
４０ ＪＰＥＧ画像メモリ制御回路（メモリ制御手段）
４１ ＪＰＥＧ符号メモリ制御回路（メモリ制御手段）
４２ メモリ制御切替手段
Claims (10)
- 撮像素子からの出力をアナログ−デジタル変換（Ａ／Ｄ変換）して撮像データを出力するＡ／Ｄ変換手段と、前記撮像データを輝度信号及び色差信号（ＹＣデータ）に変換するＹＣ信号処理手段と、を少なくとも含む複数の処理手段と、
前記各処理手段に共通に設けられたメモリ手段と、
前記各処理手段と前記メモリ手段との間のアクセスを制御する制御手段とを具備しており、
前記制御手段は、前記メモリ手段から前記撮像データを読み出し、前記ＹＣ信号処理手段から出力されるＹＣデータを、撮像データが格納されているワード数と等しいワード数でもって、前記メモリ手段の前記読み出した撮像データの格納領域に上書きして格納することを特徴とする撮像装置。 - 撮像素子からの出力をアナログ−デジタル変換（Ａ／Ｄ変換）して撮像データを出力するＡ／Ｄ変換手段と、前記撮像データを輝度信号及び色差信号（ＹＣデータ）に変換するＹＣ信号処理手段と、を少なくとも含む複数の処理手段と、
前記各処理手段に共通に設けられたメモリ手段と、
前記各処理手段と前記メモリ手段との間のアクセスを制御する制御手段とを具備しており、
前記Ａ／Ｄ変換手段は、１つの画素についてｐビットの撮像データを出力し、
前記制御手段は、複数の画素の前記ｐビットの撮像データをそれぞれ８ビットとｐ−８ビットとに分割し、一の前記画素の８ビットまたはｐ−８ビットの撮像データと、他の前記画素の８ビットまたはｐ−８ビットの撮像データとを、前記メモリ手段の１ワードに格納し、
前記制御手段は、前記メモリ手段から前記撮像データを読み出し、前記ＹＣ信号処理手段から出力されるＹＣデータを前記メモリ手段の前記読み出した撮像データの格納領域に上書きして格納することを特徴とする撮像装置。 - ＹＣデータを圧縮処理して圧縮符号を出力する圧縮手段を前記処理手段としてさらに含み、
前記制御手段は、前記圧縮手段から出力される圧縮符号をＹＣデータの先頭アドレス近傍からＹＣデータに上書きして格納することを特徴とする請求項１または２に記載の撮像装置。 - 記録媒体に記録された圧縮符号を再生する再生手段と、前記再生した圧縮符号を伸長してＹＣデータを出力する伸長手段とを前記処理手段としてさらに含む、
請求項１または２に記載の撮像装置。 - 前記制御手段は、前記伸長手段から出力されるＹＣデータを前記メモリ手段に書き込み、前記再生手段から出力される圧縮符号をＹＣデータの最後尾アドレス近傍の格納領域においてＹＣデータに重ねて格納することを特徴とする請求項４に記載の撮像装置。
- ＹＣデータに基づいて表示データを生成する表示生成手段を前記処理手段としてさらに含む、
請求項１または２に記載の撮像装置。 - 前記制御手段は、前記表示生成手段から出力される表示データをＹＣデータの先頭アドレス近傍からＹＣデータに上書きして格納することを特徴とする請求項６に記載の撮像装置。
- 前記ＹＣ処理手段は、
動画処理時には、前記Ａ／Ｄ変換手段で出力される撮像データを前記メモリ手段を介さずに入力してＹＣデータを生成する一方、
静止画処理時には、前記Ａ／Ｄ変換手段で出力される撮像データを前記メモリ手段から入力してＹＣデータを生成することを特徴とする請求項１または２に記載の撮像装置。 - ＹＣデータを圧縮処理して圧縮符号を出力する圧縮手段を前記処理手段としてさらに含み、
内部バッファを備え、
前記制御手段は、前記圧縮手段で出力される圧縮符号を前記内部バッファを介して前記メモリ手段に書き込むよう制御可能であり、前記内部バッファが一杯になったか否かに応じて、前記圧縮手段と前記メモリ手段との間のアクセスを制御することを特徴とする請求項１または２に記載の撮像装置。 - 圧縮符号を伸長してＹＣデータを出力する伸長手段を前記処理手段としてさらに含み、
内部バッファを備え、
前記制御手段は、前記伸長手段で出力されるＹＣデータを前記内部バッファを介して前記メモリ手段に書き込むよう制御可能であり、前記内部バッファが一杯になったか否かに応じて、前記伸長手段と前記メモリ手段との間のアクセスを制御することを特徴とする請求項１または２に記載の撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06611399A JP4459322B2 (ja) | 1999-03-12 | 1999-03-12 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06611399A JP4459322B2 (ja) | 1999-03-12 | 1999-03-12 | 撮像装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009182448A Division JP2009261011A (ja) | 2009-08-05 | 2009-08-05 | 撮像装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000261826A JP2000261826A (ja) | 2000-09-22 |
| JP2000261826A5 JP2000261826A5 (ja) | 2006-04-20 |
| JP4459322B2 true JP4459322B2 (ja) | 2010-04-28 |
Family
ID=13306518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06611399A Expired - Lifetime JP4459322B2 (ja) | 1999-03-12 | 1999-03-12 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4459322B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4971807B2 (ja) * | 2007-01-17 | 2012-07-11 | キヤノン株式会社 | 画像記憶装置、その制御方法、プログラムおよびデジタルカメラ |
-
1999
- 1999-03-12 JP JP06611399A patent/JP4459322B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000261826A (ja) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3887060B2 (ja) | 電子スチルカメラの画像補正情報記録装置および画像復元処理装置 | |
| JP3438205B2 (ja) | デジタル電子カメラ装置 | |
| US8009337B2 (en) | Image display apparatus, method, and program | |
| KR100541301B1 (ko) | 디지탈 카메라 | |
| JP2008294689A (ja) | 撮像装置、撮像回路、および撮像方法 | |
| JP2000253342A (ja) | ディジタルカメラ | |
| CN100474890C (zh) | 图像显示装置 | |
| JP3348917B2 (ja) | 画像信号処理装置 | |
| US7050095B2 (en) | Method and apparatus for image processing using a template image | |
| JP3496744B2 (ja) | 画像データ記録装置およびディジタルカメラ | |
| JP2008124671A (ja) | 撮像装置および撮像方法 | |
| JP3342388B2 (ja) | ディジタルカメラ | |
| US5856849A (en) | Digital processing of video signals for performing aspect ratio conversion | |
| US7317477B2 (en) | Image pickup apparatus for processing an image signal by using memory | |
| JP4164928B2 (ja) | 画像信号処理装置 | |
| JP4459322B2 (ja) | 撮像装置 | |
| JP2000307921A (ja) | 画像処理装置 | |
| JP3915404B2 (ja) | 撮像装置及びそのホワイトバランス調整方法 | |
| JP2009261011A (ja) | 撮像装置 | |
| JP2001016591A (ja) | 圧縮符号化装置および方法 | |
| JP4181655B2 (ja) | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 | |
| JP4178432B2 (ja) | 記憶装置及び記憶方法 | |
| JP3169397B2 (ja) | ディジタル電子スチル・カメラおよびその動作方法 | |
| JP3140481B2 (ja) | 静止画像取り込み装置 | |
| JP2009033438A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150219 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |