JP4455263B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4455263B2 JP4455263B2 JP2004300536A JP2004300536A JP4455263B2 JP 4455263 B2 JP4455263 B2 JP 4455263B2 JP 2004300536 A JP2004300536 A JP 2004300536A JP 2004300536 A JP2004300536 A JP 2004300536A JP 4455263 B2 JP4455263 B2 JP 4455263B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- level
- circuit
- mis transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
VGG>VDD+ Vthp ・・・・・(1)
が成り立つ場合、第1MISトランジスタTr1がターン・オンする。更に:
VGG>VDD-Vthp ・・・・・(2)
が成り立つ場合、第5MISトランジスタTr5がターン・オフする。第1MISトランジスタTr1がターン・オンすると、接続ノードn2を介して第3MISトランジスタTr3及び第4MISトランジスタTr4のゲートに高位電源VGGからの電源電圧が印加される。この結果、第3MISトランジスタTr3がターン・オフし、第4MISトランジスタTr4がターン・オンする。
本発明の実施の形態の変形例に係る半導体集積回路として図7に示すように、パワーオンリセット回路1及びシフトレジスタ4bの入力に接続された電源選択回路10を更に備える構成でも良い。電源選択回路10は、高位電源VGG及び高位ロジック電源VDDの電源電圧を比較して、電圧値が大きい方を選択する。即ち電源選択回路10は、高位ロジック電源VDDの昇圧から、高位電源VGGが昇圧して一定値を超えるまでの期間において高位ロジック電源VDDを選択し、パワーオンリセット回路1及びシフトレジスタ4bに供給する。高位電源VGGの電圧値が一定値を超えると、電源選択回路10は、高位電源VGGを選択してパワーオンリセット回路1及びシフトレジスタ4bに供給する。
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
このように本発明は、ここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
4a,4b…シフトレジスタ
Tr1…第1MISトランジスタ
Tr2…第2MISトランジスタ
Tr3…第3MISトランジスタ
Tr4…第4MISトランジスタ
Tr5…第5MISトランジスタ
Tr6…第6MISトランジスタ
Tr7…第7MISトランジスタ
Claims (5)
- 高位ロジック電源にゲートが接続され、前記高位ロジック電源の昇圧の開始よりも遅れて昇圧する高位電源にソースが接続された第1MISトランジスタと、
前記第1MISトランジスタとドレインが互いに接続され、出力ノードにゲートが接続され、低位電源にソースが接続された第2MISトランジスタと、
前記高位ロジック電源からソースに電圧が供給され、前記第1及び第2MISトランジスタの接続ノードにゲートが接続され、前記出力ノードにドレインが接続された第3MISトランジスタと、
前記出力ノードにドレインが接続され、前記第3MISトランジスタとゲートが互いに接続され、前記低位電源にソースが接続された第4MISトランジスタと、
前記高位ロジック電源にソースが接続され、前記高位電源にゲートが接続され、前記出力ノードにドレインが接続された第5MISトランジスタ
とを備えることを特徴とする半導体集積回路。 - 前記低位電源及び前記高位ロジック電源を用いて動作し、前記出力ノードに生じる電圧によってリセットされるシフトレジスタを更に備えることを特徴とする請求項1に記載の半導体集積回路。
- 前記第3MISトランジスタの前記ソースと前記高位ロジック電源との間に接続された第6MISトランジスタを更に備えることを特徴とする請求項1に記載の半導体集積回路。
- 前記高位電源及び前記第6MISトランジスタのゲートにソースが接続され、前記第6MISトランジスタのソースにゲートが接続され、前記第6MISトランジスタとドレインが互いに接続された第7MISトランジスタを更に備えることを特徴とする請求項3に記載の半導体集積回路。
- 前記低位電源と前記第6及び第7MISトランジスタの前記ドレインに生じる電圧とを用いて動作し、前記出力ノードに生じる電圧によってリセットされるシフトレジスタを更に備えることを特徴とする請求項4に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300536A JP4455263B2 (ja) | 2004-10-14 | 2004-10-14 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300536A JP4455263B2 (ja) | 2004-10-14 | 2004-10-14 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006115216A JP2006115216A (ja) | 2006-04-27 |
JP4455263B2 true JP4455263B2 (ja) | 2010-04-21 |
Family
ID=36383349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004300536A Expired - Fee Related JP4455263B2 (ja) | 2004-10-14 | 2004-10-14 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4455263B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5005970B2 (ja) * | 2006-06-27 | 2012-08-22 | 株式会社リコー | 電圧制御回路及び電圧制御回路を有する半導体集積回路 |
JP2009288562A (ja) * | 2008-05-29 | 2009-12-10 | Casio Comput Co Ltd | 駆動制御回路、電子機器及び駆動制御回路の駆動方法 |
JP5094757B2 (ja) * | 2009-02-06 | 2012-12-12 | 三菱電機株式会社 | 初期リセット信号生成回路 |
-
2004
- 2004-10-14 JP JP2004300536A patent/JP4455263B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006115216A (ja) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100300243B1 (ko) | 승압회로및이것을이용한반도체장치 | |
JP5095184B2 (ja) | レベルシフタ回路 | |
JP4769108B2 (ja) | 出力バッファ回路 | |
JP4253720B2 (ja) | パワーオンリセット回路 | |
US20160006349A1 (en) | Four-phase charge pump circuit | |
US20090121780A1 (en) | Multiple-stage charge pump with charge recycle circuit | |
JP2012070333A (ja) | レベルシフト回路及びそれを用いたスイッチングレギュレータ | |
US7808301B2 (en) | Multiple-stage charge pump circuit with charge recycle circuit | |
US20070273431A1 (en) | Charge pump-type booster circuit | |
KR100574488B1 (ko) | 레벨 쉬프터 | |
US7592850B2 (en) | Level shifter including boosting circuit | |
JP2003528489A (ja) | ゲート酸化物保護機能付き高速高電圧レベルシフタ | |
JP3702166B2 (ja) | チャージポンプ回路 | |
JP2010004093A (ja) | 出力駆動回路 | |
JP2008131778A (ja) | チャージポンプ型dc/dcコンバータ | |
US20070075765A1 (en) | Booster circuit | |
JP5711116B2 (ja) | 半導体集積回路およびそれを備えた昇圧回路 | |
JP4455263B2 (ja) | 半導体集積回路 | |
JP6406947B2 (ja) | 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法 | |
JP2007311906A (ja) | クロック昇圧回路 | |
JP2005086546A (ja) | レベルシフタ回路 | |
JP5982460B2 (ja) | 出力回路 | |
JP2008011242A (ja) | 駆動回路 | |
JP2009171692A (ja) | チャージポンプ回路 | |
JP2009044870A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |