JP4454883B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4454883B2
JP4454883B2 JP2001130249A JP2001130249A JP4454883B2 JP 4454883 B2 JP4454883 B2 JP 4454883B2 JP 2001130249 A JP2001130249 A JP 2001130249A JP 2001130249 A JP2001130249 A JP 2001130249A JP 4454883 B2 JP4454883 B2 JP 4454883B2
Authority
JP
Japan
Prior art keywords
film
silicon
forming
plasma
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001130249A
Other languages
Japanese (ja)
Other versions
JP2002329721A (en
Inventor
吉秀 多田
源志 中村
正幸 今井
晋吾 菱屋
卓也 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001130249A priority Critical patent/JP4454883B2/en
Publication of JP2002329721A publication Critical patent/JP2002329721A/en
Application granted granted Critical
Publication of JP4454883B2 publication Critical patent/JP4454883B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、一層詳細には、シリコン窒化膜またはシリコン酸窒化膜の形成方法およびそのアニーリング方法に関する。
【0002】
【従来の技術】
シリコンの熱酸化膜は、メモリ用のMOSFETのゲート絶縁膜やDRAMのキャパシタ絶縁膜等に用いられる。近年の半導体デバイスの集積度の高度化に伴い、MOSFET等の占有面積を小さくする必要があるが、そのためには一定の静電容量を保つためにシリコンの熱酸化膜の膜厚を薄くすることが求められ、また、素子の微細化に伴うスケーリングの要請から、昨今では、数十Å程度までの熱酸化膜の薄膜化が要求される。なお、熱酸化膜に代えて熱酸窒化膜を形成するときも同様である。
【0003】
このようなシリコンの熱酸化膜あるいは熱酸窒化膜の薄膜化は、直接トンネル電流の増加を招き、これにより、ゲートオフ時においてリーク電流を生じ、半導体装置の回路が正常に動作せず、あるいは消費電力が増加する等の問題を生じていた。
【0004】
このため、シリコンの熱酸化膜あるいは熱酸窒化膜に代わる良好な絶縁膜として、例えば、構造が緻密なシリコンの窒化膜あるいは酸窒化膜が検討されている。
【0005】
このシリコンの窒化膜あるいは酸窒化膜は、シリコンの熱酸化膜あるいは熱酸窒化膜を窒化あるいは酸窒化することにより形成される。そして、窒化膜あるいは酸窒化膜の相対的に大きな誘電率で静電容量をかせぐことにより、一定の静電容量を保つシリコンの熱酸化膜と同じ静電容量を有する窒化膜あるいは酸窒化膜の膜厚(物理的膜厚)を大きくすることができ、これにより、リーク電流の低減を図るものである。以下、本明細書において、シリコンの窒化膜あるいは酸窒化膜の厚みを等価の静電容量を与えるシリコンの熱酸化膜の厚みに換算したものを電気的膜厚と呼ぶ。
【0006】
上記のように、シリコンの窒化膜あるいは酸窒化膜は、リーク電流を充分に低減することが難しく、また、一方で、酸窒化膜を絶縁膜とするMOSキャパシタの場合、フラットバンド電圧がシフトし、絶対値が上昇する現象を生じる。
【0007】
このフラットバンド電圧の絶対値が上昇する現象は、膜中、正の固定電荷の増加に起因するものであり、動作電圧の閾値が変化し、デバイスの動作不良を起こす原因となる。
【0008】
また、シリコンの窒化膜あるいは酸窒化膜を形成した場合においても、リーク電流のさらなる低減が求められている。
【0009】
このため、上記シリコンの窒化膜あるいは酸窒化膜をさらにアニーリングして膜質を改善することが検討されている。
【0010】
例えば、アニーリング方法として、アンモニアガスや一酸化窒素ガスの雰囲気下1000℃前後の高温で上記シリコンの窒化膜あるいは酸窒化膜を処理することが提案されている。
【0011】
【発明が解決しようとする課題】
しかしながら、上記のアンモニアガスや一酸化窒素ガスを用いたアニーリング方法は、リーク電流を低減する効果はあまり認められない。また、フラットバンド電圧の絶対値が上昇する現象も解消されていない。
【0012】
本発明は、上記の課題に鑑みてなされたものであり、リーク電流をより低減することができるとともに、フラットバンド電圧の絶対値の上昇を緩和することができるアニーリング方法を含む半導体装置の製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜を形成する工程と、該第2の膜を窒素プラズマで処理する工程と、続けて該第2の膜を酸素プラズマで処理する工程とを有することを特徴とする。
【0015】
これにより、該第2の膜の窒化処理不十分の箇所の窒化が充分に行われてリーク電流が減少するとともに、酸素プラズマと反応して、シリコン酸化膜またはシリコン酸窒化膜の正の固定電荷が減少してフラットバンド電圧の絶対値の上昇が緩和される。
【0016】
また、本発明に係る半導体装置の製造方法は、シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜を形成する工程と、該第2の膜を、複数のスリットを有する平面アンテナ部材により生成される酸素プラズマで処理する工程とを有することを特徴とする。
【0017】
これにより、低いプラズマシース電圧となることで、膜に与えるプラズマダメージを大幅に低減することができる。
【0018】
また、本発明に係る半導体装置の製造方法は、シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜を形成する工程と、該第2の膜を、複数のスリットを有する平面アンテナ部材により生成される水素プラズマで処理する工程とを有することを特徴とする。
【0019】
これにより、ダングリングボンド(未結合手)、すなわち、膜界面における凹凸や膜中の結晶欠陥を減少させることができ、フラットバンド電圧の絶対値の上昇が緩和される。また、リーク電流が減少する。また、低いプラズマシース電圧となることで、膜に与えるプラズマダメージを大幅に低減することができる。
【0020】
また、本発明に係る半導体装置の製造方法は、シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜を形成する工程と、該第2の膜を、複数のスリットを有する平面アンテナ部材により生成される窒素プラズマで処理する工程とを有することを特徴とする。
【0021】
これにより、該第2の膜の窒化処理不十分の箇所の窒化が充分に行われてリーク電流が減少する。また、低いプラズマシース電圧となることで、膜に与えるプラズマダメージを大幅に低減することができる。
【0026】
【発明の実施の形態】
本発明に係る半導体装置の製造方法の好適な実施の形態(以下、本実施の形態例という。)について、図を参照して、以下に説明する。
【0027】
まず、本実施の形態例に係る半導体装置の製造装置について、図1を参照して説明する。
【0028】
図1に示す製造装置10は、急速熱処理装置(FTPS:Fast Thermal Processing System)の一種である。
【0029】
製造装置10は、長手方向が垂直方向に向けられた有天井の円筒状に形成された、例えば石英からなる反応管12を備える。反応管12の下方には、筒状に形成されたステンレス管からなるマニホールド14が、反応管12の下端と気密になるように配置される。マニホールド14の下方には蓋体16が上下動可能に配置され、蓋体16が上昇することによりマニホールド14の下方が閉塞されるように構成されている。
【0030】
上記反応管12、マニホールド14および蓋体16によって処理室が構成される。
【0031】
蓋体16には石英からなる棚段状のウエハポート18が配置される。ウエハポート18には垂直方向に所定の間隔をおいてシリコン基板20が複数枚収容される。
【0032】
反応管12を取り囲んで例えば抵抗発熱体からなる昇温用ヒータ22が設けられる。
【0033】
マニホールド14の側面にプロセスガス供給管24が挿通される。プロセスガス供給管24は、その先端部分24aが上方を向くように屈曲されている。このため、プロセスガス供給管24から供給されたプロセスガスは、反応管12の上方に噴出する。なお、参照符号26は排気管を示す。
【0034】
以上説明した製造装置10は、プロセスガスが反応管の上方に到達するように構成されているため、高速かつ大流量で供給される。また、プロセスガスが反応管の天井に到達するように構成され、また、反応管に所定の空隙箇所を設ける等しているため、処理領域に均一にプロセスガスが供給され、シリコン基板が均一に処理される。
【0035】
上記の製造装置10を用いた本実施の形態例に係る半導体装置の製造方法について、以下説明する。
【0036】
半導体装置の製造方法は、シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、第1の膜上にシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜を形成する工程と、第2の膜をオゾンガス雰囲気下でアニーリングする工程とを有する。
【0037】
本実施の形態例に係る半導体装置の製造方法において、シリコン酸化膜またはシリコン酸窒化膜からなる第1の膜およびシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜の形成方法は、いずれも特に限定するものではなく、例えば、熱酸化法を用いてもよく、また、CVD等の堆積法を用いてもよい。この場合、CVD法を用いるときは、熱CVD、プラズマCVDあるいは光CVD等の各CVD法から適宜選択して用いることができる。
【0038】
ここでは、リーク電流低減効果の観点から好適な、以下の方法による。
【0039】
すなわち、シリコン基板上に熱酸化法により第1の膜としてのシリコン酸化膜を形成する。ついで、このシリコン酸化膜をアンモニアガス雰囲気下で熱処理する。さらに、第2の膜としてのシリコン窒化膜を堆積形成する。なお、熱酸化膜形成段階において、シリコン酸化膜に代えてシリコン酸窒化膜を形成してもよい。
【0040】
熱酸化膜を形成する段階では、プロセスガスとしてO/N=8/2(slm比)程度の流量比の混合ガスを用いて1.3kPa程度の圧力下、850℃程度の温度で、60s(秒)程度の時間処理する。これにより、例えば1.0nm程度の厚みのシリコン酸化膜(SiO膜)がシリコン基板上に形成される。
【0041】
熱処理する段階では、プロセスガスとして流量が2(slm)程度のアンモニアガス(NH)を用いて1.1kPa程度の圧力下、850〜900℃程度の温度で、10min(分)程度の時間処理する。この熱処理する段階は、ISC(In-situ cleaning)ステップであり、これにより、次段階の窒化膜成膜処理に備えてシリコン酸化膜表面が窒化される。
【0042】
シリコン窒化膜を形成する段階では、プロセスガスとしてTCS/NH=50/50(sccm比)程度の流量比の混合ガスを用いて35Pa程度の圧力下、550〜650℃程度の温度で、120s程度の時間処理する。これにより、例えば1.0〜1.5nm程度の厚みのシリコン窒化膜(SiN膜)がシリコン酸化膜上に形成される。ここで、TCSとは、テトラクロロシランをいう。
【0043】
上記のようにして形成されたシリコン窒化膜は、従来の他の方法以上にリーク電流低減効果を得ることができる。しかしながら、膜中の正の固定電荷が増加する現象は従来の他の方法と同程度に生じる。
【0044】
このため、本実施の形態例の半導体装置の製造方法では、さらに、形成したシリコン窒化膜をオゾンガス雰囲気下でアニーリングする。
【0045】
オゾンガスは、O/O=10/90(容積%比)程度の容積比のガスを用い、18Pa程度の圧力下、850℃程度の温度で、60s程度の時間処理する。
【0046】
上記の方法により形成されたシリコン窒化膜をnMOSキャパシタの絶縁膜として用いたときの特性評価結果を図2および図3に示す。
【0047】
図2は、ゲートのリーク電流評価結果を示す。ここで、縦軸(Ig)はフラットバンド電圧から−0.6Vアキュムレーションさせたときのリーク電流を示し、横軸(Teq)は電気的膜厚を示す。
【0048】
図中POA―Cが本実施の形態例の場合を示す。なお、図中、Ref.Pure SiOはシリコン酸化膜の場合を示し、None−POAは上記シリコン窒化膜形成処理のみ行い、いずれのアニーニング処理も行わなかった場合を示し、POA−Aは酸素ガス雰囲気下900℃の温度でアニーリングした場合を示し、POA−Bは一酸化窒素ガス雰囲気下850℃の温度でアニーリングした場合を示す。
【0049】
図2から明らかなように、酸素ガスや一酸化窒素ガスを用いた従来のアニーリング処理を行ったものは、アニーニング処理を行わなかった場合に比べてリーク電流低減効果は見られないが、本実施の形態例の場合、シリコン窒化膜形成処理によるリーク電流低減効果(対シリコン酸化膜)に加えて、さらに一層のリーク電流低減効果が得られる。
【0050】
図3は、フラットバンド電圧の評価結果を示す。ここで、縦軸(Vfb)はフラットバンド電圧を示し、横軸(Teq)は電気的膜厚を示す。図中POA−A等の各符号は、上記図2と同じものを示す。
【0051】
図3から明らかなように、シリコン窒化膜形成処理のみを行いアニーニング処理を行わなかった場合、シリコン酸化膜の場合に比べてフラットバンド電圧の絶対値が大きく増加する現象を示すが、これに対して本実施の形態例の場合、フラットバンド電圧の絶対値の増加が大きく抑制されている。
【0052】
以上説明したように、本実施の形態例に係る半導体装置の製造方法によれば、リーク電流をより低減することができるとともに、フラットバンド電圧の絶対値の上昇が緩和される。
【0053】
なお、本実施の形態例に係る半導体装置の製造方法は、第2の膜のアニーリング工程においてオゾンガスを用いたが、これに代えて、酸素プラズマ、窒素プラズマ、水素プラズマを用いてもよく、さらにまた、窒素プラズマと酸素プラズマを順次用いてもよい。
【0054】
また、本実施の形態例に係る半導体装置の製造方法において使用する製造装置としては、上記のようにシリコン基板を多数枚処理可能な縦型の急速熱処理装置を用いたが、これに限らず枚葉形の装置を用いてもよい。
【0055】
また、製造装置は、シリコン酸化膜およびシリコン窒化膜を形成する工程とともにシリコン窒化膜をオゾンガス雰囲気下でアニーリングする工程においても上記縦型の急速熱処理装置を用いたが、これに対して、シリコン窒化膜をプラズマで処理する場合は、プラズマ処理装置を用いる。
【0056】
プラズマ処理装置としては、以下に説明するプラズマ処理装置を用いると好適である。
【0057】
図4に示すプラズマ処理装置28は、処理容器30とマイクロ波発生器32とを有する。
【0058】
処理容器30は、例えば側壁や底部がアルミニウム等の導体により構成されて、全体が筒体状に成形されるとともに、上部が段部状に縮径された形状を有する。処理容器30の内部には、シリコン基板を載置する載置台33が内部に設けられるとともに、密閉された処理空間Sが形成される。処理空間Sの上方には、プラズマ生成空間S1が形成される。また、処理容器30の側壁には、流量制御されたプロセスガスを供給するためのガス供給ノズル34が設けられる。処理容器30の底部には、排気口36が設けられている。
【0059】
処理容器30の天井部には、マイクロ波透過窓38が設けられる。そして、マイクロ波透過窓38の上面側に図示しないスリットが複数形成された円板状の平面アンテナ部材40が配置される。平面アンテナ部材40の上面には遅波材42が配置される。
【0060】
マイクロ波発生器32は、例えば、2.45GHzのマイクロ波を発生するものであり、矩形導波管48等を介して平面アンテナ部材40に接続される。
【0061】
上記のように構成した処理装置28において、マイクロ波発生器32で発生したマイクロ波は、導波管48内を伝播して平面アンテナ部材40に到達する。さらに、平面アンテナ部材40の中心部から放射状に周辺部にマイクロ波伝播する間に、平面アンテナ部材40に同心円状に多数形成されたスリット間に静電界が生じ、これにより、平面アンテナ部材40直下に静電場が形成される。この静電場により励起されたプロセスガスがプラズマ化し、シリコン基板の表面が処理される。
【0062】
上記のプラズマ処理装置28を用いると、電子温度は1eV程度以下であり、プラズマシース電圧も数V以下になるため、プラズマシース電圧が50V程度の従来のプラズマに対してプラズマダメージを大幅に低減できる。
【0063】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、シリコン窒化膜またはシリコン酸窒化膜からなる第2の膜をオゾンガス雰囲気下でアニーリングする工程を有するため、フラットバンド電圧の絶対値の上昇が緩和され、また、リーク電流が減少する。
【0064】
また、オゾンガスに代えて、酸素プラズマ、窒素プラズマ、水素プラズマのいずれかを用い、あるいはまた、窒素プラズマと酸素プラズマを順次用いても上記と同様の効果を得ることができる。
【0065】
また、本発明に係る半導体装置の製造方法によれば、プラズマは、複数のスリットを有する平面アンテナ部材により生成されるため、膜に与えるプラズマダメージを大幅に低減することができる。
【図面の簡単な説明】
【図1】 本実施の形態例に係る半導体装置の製造装置の模式図である。
【図2】 本実施の形態例に係る半導体装置の製造方法により形成したシリコン窒化膜をnMOSキャパシタの絶縁膜として用いたときの特性評価結果を説明するためのグラフ図であり、リーク電流の評価結果を示す。
【図3】 本実施の形態例に係る半導体装置の製造方法により形成したシリコン窒化膜をnMOSキャパシタの絶縁膜として用いたときの特性評価結果を説明するためのグラフ図であり、フラットバンド電圧の評価結果を示す。
【図4】 半導体装置の製造装置の他の例としてのプラズマ処理装置の模式図である。
【符号の説明】
10 製造装置
12 反応管
14 マニホールド
16 蓋体
18 ウエハポート
20 シリコン基板
22 昇温用ヒータ
24 プロセスガス供給管
26 排気管
28 プラズマ処理装置
30 処理容器
32 マイクロ波発生器
33 載置台
34 ガス供給ノズル
36 排気口
40 平面アンテナ部材
42 遅波材
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a silicon nitride film or a silicon oxynitride film and an annealing method thereof.
[0002]
[Prior art]
The thermal oxide film of silicon is used as a gate insulating film of a memory MOSFET, a capacitor insulating film of a DRAM, or the like. In recent years, as the degree of integration of semiconductor devices increases, it is necessary to reduce the area occupied by MOSFETs, etc. In order to do so, the thickness of the silicon thermal oxide film must be reduced to maintain a certain capacitance. In recent years, the thermal oxide film has been required to be thinned to about several tens of kilometers due to the demand for scaling associated with the miniaturization of elements. The same applies when a thermal oxynitride film is formed instead of the thermal oxide film.
[0003]
Such thinning of the thermal oxide film or thermal oxynitride film of silicon directly increases the tunnel current, thereby causing a leakage current when the gate is turned off, and the circuit of the semiconductor device does not operate normally or is consumed. Problems such as an increase in power have occurred.
[0004]
For this reason, for example, a silicon nitride film or an oxynitride film having a dense structure has been studied as a good insulating film instead of a silicon thermal oxide film or a thermal oxynitride film.
[0005]
The silicon nitride film or oxynitride film is formed by nitriding or oxynitriding a silicon thermal oxide film or thermal oxynitride film. By using a relatively large dielectric constant of the nitride film or oxynitride film, the capacitance of the nitride film or oxynitride film having the same capacitance as that of the silicon thermal oxide film that maintains a constant capacitance is obtained. The film thickness (physical film thickness) can be increased, thereby reducing the leakage current. Hereinafter, in this specification, the thickness of a silicon nitride film or oxynitride film converted to the thickness of a silicon thermal oxide film that provides an equivalent capacitance is referred to as an electrical film thickness.
[0006]
As described above, it is difficult to sufficiently reduce the leakage current of silicon nitride film or oxynitride film. On the other hand, in the case of a MOS capacitor having an oxynitride film as an insulating film, the flat band voltage shifts. This causes the phenomenon that the absolute value increases.
[0007]
The phenomenon that the absolute value of the flat band voltage increases is due to an increase in positive fixed charges in the film, and the threshold value of the operating voltage changes, causing a malfunction of the device.
[0008]
Further, even when a silicon nitride film or an oxynitride film is formed, further reduction in leakage current is required.
[0009]
Therefore, it has been studied to further anneal the silicon nitride film or oxynitride film to improve the film quality.
[0010]
For example, as an annealing method, it has been proposed to treat the silicon nitride film or oxynitride film at a high temperature of about 1000 ° C. in an atmosphere of ammonia gas or nitric oxide gas.
[0011]
[Problems to be solved by the invention]
However, the annealing method using ammonia gas or nitric oxide gas described above is not so effective in reducing the leakage current. Further, the phenomenon that the absolute value of the flat band voltage increases is not solved.
[0012]
The present invention has been made in view of the above problems, and a method for manufacturing a semiconductor device including an annealing method that can further reduce a leakage current and reduce an increase in the absolute value of a flat band voltage. The purpose is to provide.
[0013]
[Means for Solving the Problems]
The method for manufacturing a semiconductor device according to the present invention includes a step of forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate, and a silicon nitride film or a silicon oxynitride film on the first film. A step of forming a second film comprising: a step of treating the second film with nitrogen plasma, and a step of treating the second film with oxygen plasma .
[0015]
As a result, the portion of the second film where the nitriding treatment is insufficient is sufficiently nitrided to reduce the leakage current, and react with oxygen plasma to react with the positive fixed charge of the silicon oxide film or silicon oxynitride film. Decreases and the increase in the absolute value of the flat band voltage is mitigated.
[0016]
The method for manufacturing a semiconductor device according to the present invention includes a step of forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate, and a silicon nitride film or silicon oxide on the first film. The method includes a step of forming a second film made of a nitride film, and a step of treating the second film with oxygen plasma generated by a planar antenna member having a plurality of slits .
[0017]
Thereby, the plasma damage given to a film | membrane can be reduced significantly by setting it as a low plasma sheath voltage.
[0018]
The method for manufacturing a semiconductor device according to the present invention includes a step of forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate, and a silicon nitride film or silicon oxide on the first film. The method includes a step of forming a second film made of a nitride film, and a step of treating the second film with hydrogen plasma generated by a planar antenna member having a plurality of slits .
[0019]
As a result, dangling bonds (unbonded hands), that is, irregularities at the film interface and crystal defects in the film can be reduced, and an increase in the absolute value of the flat band voltage is mitigated. In addition, the leakage current is reduced. In addition, since the plasma sheath voltage is low, plasma damage to the film can be greatly reduced.
[0020]
The method for manufacturing a semiconductor device according to the present invention includes a step of forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate, and a silicon nitride film or silicon oxide on the first film. The method includes a step of forming a second film made of a nitride film, and a step of treating the second film with nitrogen plasma generated by a planar antenna member having a plurality of slits .
[0021]
As a result, the portion of the second film where the nitriding treatment is insufficient is sufficiently nitrided to reduce the leakage current. In addition, since the plasma sheath voltage is low, plasma damage to the film can be greatly reduced.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
A preferred embodiment (hereinafter referred to as this embodiment) of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.
[0027]
First, a semiconductor device manufacturing apparatus according to this embodiment will be described with reference to FIG.
[0028]
A manufacturing apparatus 10 shown in FIG. 1 is a kind of a rapid thermal processing system (FTPS).
[0029]
The production apparatus 10 includes a reaction tube 12 made of, for example, quartz, which is formed in a cylindrical shape with a ceiling whose longitudinal direction is directed in the vertical direction. Below the reaction tube 12, a manifold 14 made of a stainless steel tube formed in a cylindrical shape is disposed so as to be airtight with the lower end of the reaction tube 12. A lid body 16 is arranged below the manifold 14 so as to be movable up and down, and is configured so that the lower side of the manifold 14 is closed when the lid body 16 is raised.
[0030]
The reaction chamber 12, the manifold 14 and the lid 16 constitute a processing chamber.
[0031]
A shelf-like wafer port 18 made of quartz is disposed on the lid 16. A plurality of silicon substrates 20 are accommodated in the wafer port 18 at predetermined intervals in the vertical direction.
[0032]
Surrounding the reaction tube 12 is provided a heater 22 for raising temperature made of, for example, a resistance heating element.
[0033]
A process gas supply pipe 24 is inserted into the side surface of the manifold 14. The process gas supply pipe 24 is bent so that the tip end portion 24a faces upward. Therefore, the process gas supplied from the process gas supply pipe 24 is ejected above the reaction pipe 12. Reference numeral 26 indicates an exhaust pipe.
[0034]
Since the manufacturing apparatus 10 described above is configured so that the process gas reaches above the reaction tube, it is supplied at a high speed and a large flow rate. In addition, the process gas is configured to reach the ceiling of the reaction tube, and a predetermined gap is provided in the reaction tube, so that the process gas is uniformly supplied to the processing region and the silicon substrate is evenly distributed. It is processed.
[0035]
A method for manufacturing a semiconductor device according to this embodiment using the manufacturing apparatus 10 will be described below.
[0036]
A method of manufacturing a semiconductor device includes a step of forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate, and a second step made of a silicon nitride film or a silicon oxynitride film on the first film. A step of forming a film, and a step of annealing the second film in an ozone gas atmosphere.
[0037]
In the method of manufacturing a semiconductor device according to the present embodiment, both the first film formed of the silicon oxide film or the silicon oxynitride film and the second film formed of the silicon nitride film or the silicon oxynitride film are used. There is no particular limitation, and for example, a thermal oxidation method may be used, or a deposition method such as CVD may be used. In this case, when using the CVD method, it can be appropriately selected from each CVD method such as thermal CVD, plasma CVD, or photo-CVD.
[0038]
Here, the following method is preferable from the viewpoint of the leakage current reduction effect.
[0039]
That is, a silicon oxide film as a first film is formed on a silicon substrate by a thermal oxidation method. Next, this silicon oxide film is heat-treated in an ammonia gas atmosphere. Further, a silicon nitride film as a second film is deposited. In the thermal oxide film formation stage, a silicon oxynitride film may be formed instead of the silicon oxide film.
[0040]
In the stage of forming the thermal oxide film, using a mixed gas having a flow rate ratio of about O 2 / N 2 = 8/2 (slm ratio) as a process gas, at a temperature of about 850 ° C. under a pressure of about 1.3 kPa, Processing is performed for about 60 seconds (seconds). Thereby, a silicon oxide film (SiO 2 film) having a thickness of, for example, about 1.0 nm is formed on the silicon substrate.
[0041]
In the heat treatment stage, ammonia gas (NH 3 ) having a flow rate of about 2 (slm) is used as a process gas, and a pressure of about 1.1 kPa and a temperature of about 850 to 900 ° C. for a time of about 10 min (minutes). To do. This stage of heat treatment is an in-situ cleaning (ISC) step, whereby the silicon oxide film surface is nitrided in preparation for the next nitride film formation process.
[0042]
In the step of forming a silicon nitride film, a mixed gas having a flow rate ratio of about TCS / NH 3 = 50/50 (sccm ratio) is used as a process gas at a pressure of about 35 Pa at a temperature of about 550 to 650 ° C. for 120 s. Process for about time. Thereby, for example, a silicon nitride film (SiN film) having a thickness of about 1.0 to 1.5 nm is formed on the silicon oxide film. Here, TCS refers to tetrachlorosilane.
[0043]
The silicon nitride film formed as described above can obtain a leakage current reducing effect more than other conventional methods. However, the phenomenon that the positive fixed charge in the film increases occurs to the same extent as other conventional methods.
[0044]
For this reason, in the semiconductor device manufacturing method of the present embodiment, the formed silicon nitride film is further annealed in an ozone gas atmosphere.
[0045]
As the ozone gas, a gas having a volume ratio of about O 3 / O 2 = 10/90 (volume% ratio) is used, and is processed at a temperature of about 850 ° C. for about 60 seconds under a pressure of about 18 Pa.
[0046]
FIG. 2 and FIG. 3 show the characteristic evaluation results when the silicon nitride film formed by the above method is used as an insulating film of an nMOS capacitor.
[0047]
FIG. 2 shows the gate leakage current evaluation results. Here, the vertical axis (Ig) represents the leakage current when the flat band voltage is accumulated at −0.6 V, and the horizontal axis (Teq) represents the electrical film thickness.
[0048]
In the figure, POA-C indicates the case of this embodiment. In the figure, Ref. Pure SiO 2 indicates a case of a silicon oxide film, None-POA indicates a case where only the above silicon nitride film formation process is performed, and no annealing process is performed, and POA-A indicates a temperature of 900 ° C. in an oxygen gas atmosphere. And POA-B indicates a case where annealing is performed at a temperature of 850 ° C. in a nitrogen monoxide gas atmosphere.
[0049]
As is clear from FIG. 2, the effect of reducing the leakage current is not observed in the case where the conventional annealing process using oxygen gas or nitric oxide gas is performed, compared with the case where the annealing process is not performed. In the case of the embodiment, in addition to the leakage current reduction effect (with respect to the silicon oxide film) by the silicon nitride film formation process, a further leakage current reduction effect can be obtained.
[0050]
FIG. 3 shows the evaluation result of the flat band voltage. Here, the vertical axis (Vfb) indicates the flat band voltage, and the horizontal axis (Teq) indicates the electrical film thickness. Reference numerals such as POA-A in the figure indicate the same as those in FIG.
[0051]
As is apparent from FIG. 3, when only the silicon nitride film forming process is performed and the annealing process is not performed, the absolute value of the flat band voltage is greatly increased as compared with the silicon oxide film. On the other hand, in the case of the present embodiment, an increase in the absolute value of the flat band voltage is largely suppressed.
[0052]
As described above, according to the method for manufacturing a semiconductor device according to the present embodiment, the leakage current can be further reduced and the increase in the absolute value of the flat band voltage is mitigated.
[0053]
In addition, although the manufacturing method of the semiconductor device according to the present embodiment uses ozone gas in the annealing process of the second film, oxygen plasma, nitrogen plasma, or hydrogen plasma may be used instead. Further, nitrogen plasma and oxygen plasma may be used sequentially.
[0054]
In addition, as a manufacturing apparatus used in the method of manufacturing a semiconductor device according to the present embodiment, a vertical rapid thermal processing apparatus capable of processing a large number of silicon substrates as described above is used. A leaf-shaped device may be used.
[0055]
In addition, the manufacturing apparatus used the vertical rapid thermal processing apparatus in the process of forming the silicon oxide film and the silicon nitride film and in the process of annealing the silicon nitride film in an ozone gas atmosphere. When the film is processed with plasma, a plasma processing apparatus is used.
[0056]
As the plasma processing apparatus, a plasma processing apparatus described below is preferably used.
[0057]
A plasma processing apparatus 28 shown in FIG. 4 includes a processing container 30 and a microwave generator 32.
[0058]
The processing container 30 has a shape in which, for example, a side wall and a bottom portion are made of a conductor such as aluminum, the whole is formed into a cylindrical shape, and an upper portion is reduced in diameter to a stepped shape. Inside the processing container 30, a mounting table 33 on which a silicon substrate is mounted is provided, and a sealed processing space S is formed. A plasma generation space S1 is formed above the processing space S. Further, a gas supply nozzle 34 for supplying a process gas whose flow rate is controlled is provided on the side wall of the processing container 30. An exhaust port 36 is provided at the bottom of the processing container 30.
[0059]
A microwave transmission window 38 is provided on the ceiling of the processing container 30. A disk-shaped planar antenna member 40 having a plurality of slits (not shown) formed on the upper surface side of the microwave transmitting window 38 is disposed. A slow wave material 42 is disposed on the upper surface of the planar antenna member 40.
[0060]
The microwave generator 32 generates microwaves of 2.45 GHz, for example, and is connected to the planar antenna member 40 via a rectangular waveguide 48 or the like.
[0061]
In the processing apparatus 28 configured as described above, the microwave generated by the microwave generator 32 propagates through the waveguide 48 and reaches the planar antenna member 40. Furthermore, an electrostatic field is generated between a plurality of concentrically formed slits in the planar antenna member 40 during the microwave propagation radially from the central portion of the planar antenna member 40 to the peripheral portion. An electrostatic field is formed. The process gas excited by the electrostatic field is turned into plasma, and the surface of the silicon substrate is processed.
[0062]
When the plasma processing apparatus 28 is used, the electron temperature is about 1 eV or less, and the plasma sheath voltage is also several volts or less, so that plasma damage can be greatly reduced with respect to conventional plasma having a plasma sheath voltage of about 50 V. .
[0063]
【The invention's effect】
According to the method of manufacturing a semiconductor device according to the present invention, since the second film made of the silicon nitride film or the silicon oxynitride film has the step of annealing in an ozone gas atmosphere, the increase in the absolute value of the flat band voltage is alleviated. In addition, the leakage current is reduced.
[0064]
Further, the same effect as described above can be obtained by using any one of oxygen plasma, nitrogen plasma, and hydrogen plasma instead of ozone gas, or by sequentially using nitrogen plasma and oxygen plasma.
[0065]
In addition, according to the method for manufacturing a semiconductor device of the present invention, plasma is generated by a planar antenna member having a plurality of slits, so that plasma damage to the film can be greatly reduced.
[Brief description of the drawings]
FIG. 1 is a schematic view of a semiconductor device manufacturing apparatus according to an embodiment of the present invention.
FIG. 2 is a graph for explaining a characteristic evaluation result when a silicon nitride film formed by the method for manufacturing a semiconductor device according to the present embodiment is used as an insulating film of an nMOS capacitor; Results are shown.
FIG. 3 is a graph for explaining a characteristic evaluation result when a silicon nitride film formed by the method for manufacturing a semiconductor device according to the present embodiment is used as an insulating film of an nMOS capacitor; An evaluation result is shown.
FIG. 4 is a schematic view of a plasma processing apparatus as another example of a semiconductor device manufacturing apparatus.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Manufacturing apparatus 12 Reaction tube 14 Manifold 16 Lid 18 Wafer port 20 Silicon substrate 22 Heating heater 24 Process gas supply pipe 26 Exhaust pipe 28 Plasma processing apparatus 30 Processing vessel 32 Microwave generator 33 Mounting table 34 Gas supply nozzle 36 Exhaust port 40 Planar antenna member 42 Slow wave material

Claims (6)

シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、
該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜を形成する工程と、
該第2の膜を窒素プラズマで処理する工程と、
続けて該第2の膜を酸素プラズマで処理する工程とを有することを特徴とする半導体装置の製造方法。
Forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate;
Forming a second film made of a silicon nitride film or a silicon oxynitride film on the first film;
Treating the second film with nitrogen plasma;
And subsequently, a process of treating the second film with oxygen plasma.
シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、
該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜を形成する工程と、
該第2の膜を、複数のスリットを有する平面アンテナ部材により生成される酸素プラズマで処理する工程とを有することを特徴とする半導体装置の製造方法。
Forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate;
Forming a second film made of a silicon nitride film or a silicon oxynitride film on the first film;
The second membrane, method for producing a semi-conductor device you; and a step of treating with oxygen plasma generated by the planar antenna member having a plurality of slits.
シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、
該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜を形成する工程と、
該第2の膜を、複数のスリットを有する平面アンテナ部材により生成される水素プラズマで処理する工程とを有することを特徴とする半導体装置の製造方法。
Forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate;
Forming a second film made of a silicon nitride film or a silicon oxynitride film on the first film;
The second membrane, method for producing a semi-conductor device you; and a step of treating with hydrogen plasma generated by the plane antenna member having a plurality of slits.
シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、
該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜を形成する工程と、
該第2の膜を、複数のスリットを有する平面アンテナ部材により生成される窒素プラズマで処理する工程とを有することを特徴とする半導体装置の製造方法。
Forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate;
Forming a second film made of a silicon nitride film or a silicon oxynitride film on the first film;
The second membrane, method for producing a semi-conductor device you; and a step of treating with nitrogen plasma generated by the plane antenna member having a plurality of slits.
前記窒素プラズマおよび前記酸素プラズマは、複数のスリットを有する平面アンテナ部材により生成されることを特徴とする請求項1記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the nitrogen plasma and the oxygen plasma are generated by a planar antenna member having a plurality of slits. 前記第1の膜を形成する工程と前記第2の膜を形成する工程の間に、該第1の膜をアンモニアガス雰囲気下で熱処理する工程をさらに有することを特徴とする請求項1〜5のうちのいずれか1項に記載の半導体装置の製造方法。 Claims 1 to 5, further comprising the the first film during the step of forming the the process the second film forming a heat-treating the first film in an ammonia gas atmosphere The manufacturing method of the semiconductor device of any one of these.
JP2001130249A 2001-04-26 2001-04-26 Manufacturing method of semiconductor device Expired - Lifetime JP4454883B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001130249A JP4454883B2 (en) 2001-04-26 2001-04-26 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001130249A JP4454883B2 (en) 2001-04-26 2001-04-26 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2002329721A JP2002329721A (en) 2002-11-15
JP4454883B2 true JP4454883B2 (en) 2010-04-21

Family

ID=18978657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001130249A Expired - Lifetime JP4454883B2 (en) 2001-04-26 2001-04-26 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4454883B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408653B2 (en) 2003-05-30 2010-02-03 東京エレクトロン株式会社 Substrate processing method and semiconductor device manufacturing method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793090A (en) * 1972-11-21 1974-02-19 Ibm Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics
JPS5733700B2 (en) * 1974-05-08 1982-07-19
JPS59154030A (en) * 1983-02-22 1984-09-03 Seiko Epson Corp Manufacture of semiconductor device
KR960012258B1 (en) * 1993-02-19 1996-09-18 삼성전자 주식회사 Semiconductor device fabrication process
JP2758847B2 (en) * 1995-02-08 1998-05-28 日本電気株式会社 Method of forming spin-on-glass film
JP3332063B2 (en) * 1995-10-19 2002-10-07 ソニー株式会社 Method for forming SiNx / PSG laminated structure
JP4255563B2 (en) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 Semiconductor manufacturing method and semiconductor manufacturing apparatus
JP2001284582A (en) * 2000-03-31 2001-10-12 Toshiba Corp Method of manufacturing semiconductor transistor

Also Published As

Publication number Publication date
JP2002329721A (en) 2002-11-15

Similar Documents

Publication Publication Date Title
JP4408653B2 (en) Substrate processing method and semiconductor device manufacturing method
JP4334225B2 (en) Manufacturing method of electronic device material
JP4429300B2 (en) Manufacturing method of electronic device material
KR100994387B1 (en) Method for producing material of electronic device and method for plaza processing
US20070235421A1 (en) Substrate treating method and production method for semiconductor device
US20070093013A1 (en) Method for fabricating a gate dielectric of a field effect transistor
KR101188574B1 (en) Method for forming insulating film and method for manufacturing semiconductor device
US7622402B2 (en) Method for forming underlying insulation film
JP2008147365A (en) Semiconductor device and manufacturing method thereof
KR100574148B1 (en) Method of fabricating semiconductor device
JP4083000B2 (en) Insulating film formation method
JP4573921B2 (en) Manufacturing method of semiconductor device
JP4454883B2 (en) Manufacturing method of semiconductor device
JP4562751B2 (en) Formation method of insulating film
JP2000216163A (en) Manufacture of semiconductor device
WO2010038888A1 (en) Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4454883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160212

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term