JP4255563B2 - Semiconductor manufacturing method and semiconductor manufacturing apparatus - Google Patents
Semiconductor manufacturing method and semiconductor manufacturing apparatus Download PDFInfo
- Publication number
- JP4255563B2 JP4255563B2 JP09783199A JP9783199A JP4255563B2 JP 4255563 B2 JP4255563 B2 JP 4255563B2 JP 09783199 A JP09783199 A JP 09783199A JP 9783199 A JP9783199 A JP 9783199A JP 4255563 B2 JP4255563 B2 JP 4255563B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor manufacturing
- insulating film
- film
- plasma
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体の製造方法に係り、更に詳細には、MIS型半導体装置におけるゲート絶縁膜形成方法に関する。
【0002】
【従来の技術】
最近、MIS型半導体デバイスの微細化に伴い、4nm程度以下の極めて薄いゲート絶縁膜が要求されている。従来、ゲート絶縁膜材料としては、850°C〜1000°C程度の高温加熱炉を用いてシリコン基板の直接酸化によって得られるシリコン酸化膜(SiO2 膜)が工業的に使用されてきた。
【0003】
しかしながら、SiO2 膜を4nm以下に薄くすると、このゲート絶縁膜を流れる漏れ電流(ゲートリーク電流)が多くなり、消費電力の増大やデバイス特性劣化の加速などの問題が生じる。
【0004】
また、ゲート電極形成時に当該ゲートに含まれるホウ素がSiO2 膜を突き抜けてシリコン基板に達し、半導体デバイス特性を劣化させるという問題も生じる。 このような問題点を解決する一つの方法として、ゲート絶縁膜材料として窒化膜(SiN膜)が検討されている。
【0005】
このSiN膜をCVD法によって形成すると、シリコン基板との界面に多数の不完全結合(ダングリングボンド)が発生してデバイス特性が劣化してしまう。
そのため、当該SiN膜形成では、プラズマを用いたシリコン基板を直接窒化する方法が有望と考えられる。直接窒化を行う理由は、界面準位の少ない高品質のゲート絶縁膜を得るためである。
【0006】
また、プラズマを用いる理由は、低温でSiN膜を形成するためである。SiN膜を加熱によって窒化すると1000°C以上の高温が必要であり、この熱工程によりシリコン基板に注入されたドーパントが差異拡散することによってデバイス特性が劣化してしまう。このような方法は特開昭55−134937号公報や特開昭59−4059号公報などに開示されている。
【0007】
しかしながら、プラズマを用いてSiN膜を形成する場合、プラズマ中のイオンがプラズマシース電位により加速されて高エネルギーでシリコン基板に入射されるため、いわゆるプラズマダメージがシリコン基板界面或いはシリコン基板に発生し、デバイス特性が生じるという問題が指摘されている。
【0008】
この問題に対し、電子温度が低く、プラズマダメージの小さい多数のスリットを有する平面アンテナを備えたマイクロ波プラズマ装置が報告されている。
【0009】
(Ultra Clean technology Vol.10 Supplement 1,p.32,1998,Published by Ultra Clean Society)。
【0010】
このプラズマ装置を用いると、電子温度は1eV程度以下であり、プラズマシース電圧も数V以下になるため、プラズマシース電圧が50V程度の従来のプラズマに対して、プラズマダメージを大幅に低減できる。
【0011】
しかし、このプラズマ装置を用いてシリコン窒化処理を行う場合でも、直接窒化によってSiN膜を形成する場合には、シリコン基板界面にのみ酸素を偏在させることにより結合欠陥の少ない良質な界面を得るためには、シリコン基板との界面での膜質制御が難しいという問題がある。
【0012】
更に、このプラズマ装置を用いた場合、窒素原子がシリコン基板内に拡散することにより窒化が進むため、窒化速度が遅く、被処理体に所定の処理を施す時間が長く、単位時間あたりの被処理体の処理枚数が少なく、工業的に利用することができないという問題がある。例えば4nmのSiN膜を形成する場合、圧力やマイクロ波パワーなどのプラズマ条件を種々調整しても5分程度以上かかり、量産製造の点から要求されるスループット、例えば被処理体一枚当たり1分程度という処理時間の目標値を大幅に下回る。
【0013】
【発明が解決しようとする課題】
本発明は上記従来の問題点を解決するためになされたものである。即ち、本発明は、シリコン基板とSiN膜との界面での膜質制御を首尾よく行うことのできる半導体の製造方法及び製造装置を提供することを目的とする。
【0014】
また、本発明は、短時間で高品質のSiN膜を形成することのできる半導体の製造方法及び製造装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記目的達成のため、本発明の半導体製造方法は、処理ガス雰囲気下で、ケイ素を主成分とする被処理基体に、複数のスリットを有する平面アンテナ部材を介してマイクロ波を照射することによりArと、酸素、又は窒素、又は酸素と窒素とを含む前記処理ガスのプラズマを形成し、このプラズマを用いて前記被処理基体表面に直接に酸化、窒化、又は酸窒化を施して酸化膜相当換算膜厚で1nm以下の第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にCVD法により第2の絶縁膜を形成する工程と、を具備することを特徴とする。
【0016】
本発明の半導体製造方法では、絶縁膜厚が1nm以下であるため、シリコン基板の窒化は拡散ではなくプラズマにより生成された窒素原子又は酸素原子又は窒素原子と酸素原子がシリコン基板表面と反応する工程が主な工程となり、窒化速度は30秒程度の短時間で行うことができる。
【0017】
この直接窒化又は酸化又は酸窒化した薄膜絶縁膜上にCVD法により残りの絶縁膜を形成する場合、3nm/min以上の製膜速度が比較的容易に達成できるため、トータル4nmの膜厚の絶縁膜でも2分以内で形成できる。
【0018】
更に本発明の半導体製造方法では、直接窒化又は酸化又は酸窒化によりシリコン基板との界面に良質な絶縁膜を形成する工程とその上にCVD法により残りの絶縁膜を形成する工程とを独立に行うことができるため、全て、直接窒化又はCVD法によって絶縁膜を形成する方法に比べてシリコン基板界面での膜質制御性が向上し、より良質な絶縁膜を形成することができる。
【0019】
この半導体製造方法において、前記処理ガスは、例えば、N2 又はN2 O又はNO又はNH3 を含むガスが挙げられる。この処理ガスはアルゴンなどの希ガスを含んでいても良い。
【0021】
上記半導体製造方法において、前記第2の絶縁膜は、例えば、窒化ケイ素からなる絶縁膜が挙げられる。
【0023】
この第2の絶縁膜の形成は、例えば、N2 又はNH3 及びモノシラン又はジクロルシラン又はトリクロルシランを含むプラズマを供給することにより形成する方法が挙げられる。
【0024】
本発明の半導体製造方法によれば、処理ガス雰囲気下で、ケイ素を主成分とする被処理基体に、複数のスリットを有する平面アンテナ部材を介してマイクロ波を照射する、いわゆるRLSA(Radial Line Slot Antenna)アンテナを用いる方法でシリコン基板上に直接プラズマを供給してSiN絶縁膜を形成するので、シリコン基板とその表面に形成されるSiN絶縁膜との界面の膜質制御を首尾よく行うことができる。
【0025】
更に、本発明の他の半導体製造方法によれば、いわゆるRLSAアンテナを用いた方法で第1の絶縁膜を形成した上に第2の絶縁膜を全て低ダメージプラズマ照射により形成するので高品質のSiN膜を形成することができる。特に第2の絶縁膜をCVD法により形成する場合には短時間での製膜が可能となり、短時間で高品質のSiN膜を形成することができる。
【0026】
【発明の実施の形態】
以下に本発明の一つの実施の形態について説明する。
【0027】
まず本発明の半導体製造方法によって製造される半導体装置の構造の一例について、絶縁膜としてゲート絶縁膜を備えた半導体装置を例にして図1により説明する。
【0028】
図中1はシリコン基板、11はフィールド酸化膜、2はゲート絶縁膜であり、13はゲート電極である。本発明はゲート絶縁膜2に特徴があり、このグート絶縁膜2は、図1(b)に示すように、シリコン基板1との界面に形成された、品質の高い絶縁膜よりなる例えば1nm程度の厚さの第1の絶縁膜21と、第1の絶縁膜21の上面に形成され、例えば3nm程度の厚さの第2の膜22とにより構成されている。
【0029】
この例では品質の高い第1の膜21は、処理ガス雰囲気下で、ケイ素を主成分とする被処理基体に、複数のスリットを有する平面アンテナ部材を介してマイクロ波を照射することにより酸素、又は窒素、又は酸素と窒素とを含むプラズマを形成し、このプラズマを用いて前記被処理基体表面に直接に酸化、窒化、又は酸窒化を施して形成された、第1のシリコン酸窒化膜(以下「SiON膜」という)よりなる。
【0030】
また第1の膜21よりも成膜速度の大きい第2の膜22は、前記第1の絶縁膜上に第2の絶縁膜を形成する工程により形成されている。
【0031】
次に、このようなゲート絶縁膜2の形成方法について説明する。
【0032】
図2は本発明の半導体製造方法を実施するための半導体製造装置30の全体構成を示す概略図である。
【0033】
図2に示すように半導体製造装置30のほぼ中央には搬送室31が配設されており、この搬送室31の周囲を取り囲むようにプラズマ処理ユニット32、CVD処理ユニット33、二機のロードロックユニット34及び35、加熱ユニット36が配設されている。
【0034】
ロードロックユニット34,35の横には予備冷却ユニット45、冷却ユニット46がそれぞれ配設されている。
【0035】
搬送室31の内部には搬送アーム37及び38が配設されており、前記各ユニット32〜36との間でウエハWを搬送する。
【0036】
ロードロックユニット34及び35の図中手前側にはローダーアーム41及び42が配設されている。これらのローダーアーム41及び42は、更にその手前側に配設されたカセットステージ43上にセットされた4台のカセット44との間でウエハWを出し入れする。
【0037】
なお、図2中のCVD処理ユニット33はプラズマ処理ユニット32と同型のプラズマ処理ユニットと交換可能であり、プラズマ処理ユニットを二基セットしてもよい。
【0038】
更に、これらプラズマ処理ユニット32及びCVD処理ユニット33は、ともにシングルチャンバ型プラズマ/CVD処理ユニットと交換可能であり、プラズマ処理ユニット32やCVD処理ユニット33の位置に一基又は二基のシングルチャンバ型プラズマ/CVD処理ユニットをセットすることも可能である。プラズマ処理が二基の場合、処理ユニット32で直接SiON膜を形成した後、処理ユニット33でプラズマSiN膜をCVDする方法と、処理ユニット32及び33で並列に直接SiON膜形成とSiN CVD膜形成を行っても良い。或いは処理ユニット32及び33で並列に直接SiON膜形成を行った後、別の装置でSiN CVD膜形成を行うこともできる。
【0039】
図3はゲート絶緑膜2の成膜に用いられるプラズマ処理ユニット32の垂直断面図である。
【0040】
50は例えばアルミニウムにより形成された真空容器である。この真空容器50の上面には、基板例えばウエハWよりも大きい開口部51が形成されており、この開口部51を塞ぐように例えば窒化アルミ等の誘電体により構成された偏平な円筒形状のガス供給室54が設けられている。このガス供給室54の下面には多数のガス供給孔55が形成されており、ガス供給室54に導入されたガスが当該ガス供給孔55を介して真空容器50内にシャワー状に供給されるようになっている。
【0041】
ガス供給室54の外側には、例えば銅板により形成されたラジアルラインスロットアンテナ(以下、「RLSA」と略記する。)60を介して、高周波電源部をなし、例えば2.45GHzのマイクロ波を発生するマイクロ波電源部61に接続された導波路63が設けられている。この導波路63はRLSA60に下縁が接続された偏平な円形導波管63Aと、この円形導波管63Aの上面に一端側が接続された円筒形導波管63Bと、この円筒形導波管63Bの上面に接統された同軸導波変換器63Cと、この同軸導波変換器63Cの側面に直角に一端側が接続され、他端側がマイクロ波電源部61に接続された矩形導波管63Dとを組み合わせて構成されている。
【0042】
ここで本発明ではUHFとマイクロ波とを含めて高周波領域と呼んでおり、高周波電源部より供給される高周波電力は300MHz以上のUHFや1GHz以上のマイクロ波を含む、300MHz以上2500MHz以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。
前記前記円筒形導波瞥63Bの内部には、導電性材料よりなる軸部62の、一端側がRLSA60の上面のほぼ中央に接続し、他端側が円筒形導波管63Bの上面に接続するように同軸状に設けられており、これにより当該導波管63Bは同軸導波管として構成されている。
【0043】
真空容器50の上部側の側壁には例えばその周方向に沿って均等に配置した16か所の位置にガス供給管72が設けられており、このガス供給管72から希ガス及びNを含むガスが真空容器50のプラズマ領域P近傍にムラなく均等に供給されるようになっている。
【0044】
また真空容器50内には、ガス供給室54と対向するようにウエハWの載置台52が設けられている。この載置台52には図示しない温調部が内蔵されており、これにより当該載置台52は熱板として機能するようになっている。さらに真空容器50の底部には排気管53の一端側が接続されており、この排気管53の他端側は真空ポンプ55に接続されている。
【0045】
図4は本発明の半導体製造装置に用いられるRLSA60の平面図である。
【0046】
図4に示したように、このRLSA60では、表面に複数のスロット60a,60a,…が同心円状に形成されている。各スロット60aは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「T」の文字を形成するように配設されている。スロット60aの長さや配列間隔は、マイクロ波電源部61より発生したマイクロ波の波長に応じて決定されている。
図5は本発明の半導体製造装置に用いられるCVD処理ユニット33を模式的に示した垂直断面図である。
【0047】
図5に示すように、CVD処理ユニット33の処理室82は例えばアルミニウム等により気密可能な構造に形成されている。図5では省略したが、処理室82内には加熱機構や冷却機構を備えている。
【0048】
処理室82には上部中央にガスを導入するガス導入管83が接続され、処理室82内とガス導入管83内とが連通されている。また、ガス導入管83はガス供給源84に接続されている。そして、ガス供給源84からガス導入管83にガスが供給され、ガス導入管83を介して処理室82内にガスが導入されている。このガスには、薄膜形成の原料となる各種のガスが用いられ、必要な場合には不活性ガスがキャリアガスとして用いられている。
【0049】
処理室82の下部には、処理室82内のガスを排気するガス排気管85が接続され、ガス排気管85は真空ポンプ等からなる図示しない排気手段に接続されている。そして、この排気手段により処理室82内のガスがガス排気管85から排気され、処理室82内が所望の圧力に設定されている。
【0050】
また、処理室82の下部には、ウエハWを載置する載置台87が配置されている。
【0051】
本実施の形態では、ウエハWと略同径大の図示しない静電チャックによりウエハWが載置台87上に載置されている。この載置台87には図示しない熱源手段が内設されており、載置台87上に載置されたウエハWの処理面を所望の温度に調整できる構造に形成されている。
【0052】
この載置台87の大きさは、300mmの大径ウエハWを載置できる大きさとなっており、必要に応じて載置したウエハWを回転できるような機構になっている。
【0053】
このように大型の載置台87を内蔵することにより、300mmの大径ウエハWを処理することができ、高い歩留まりと、その結果もたらされる、廉価な製造コストを実現することができる。
【0054】
図5中、載置台87の右側の処理室82壁面にはウエハWを出し入れするための開口部82aが設けられており、この開口部82aの開閉はゲートバルブ98を図中上下方向に移動することにより行われる。図5中、ゲートバルブ98の更に右側にはウエハWを搬送する搬送アーム(図示省略)が隣設されており、搬送アームが開口部82aを介して処理室82内に出入りして載置台87上にウエハWを載置したり、処理後のウエハWを処理室82から搬出するようになっている。 載置台87の上方にはシャワー部材としてのシャワーヘッド88が配設されている。このシャワーヘッド88は載置台87とガス導入管83との間の空間を区画するように形成されており、例えばアルミニウム等から作られている。
【0055】
シャワーヘッド88は、その上部中央にガス導入管83のガス出口83aが位置するように形成され、処理室82内に導入されたガスがそのまま処理室82内に配設されたシャワーヘッド88内に導入されている。
【0056】
次に上述の装置を用いてウエハW上にゲート絶縁膜2よりなる絶縁膜を形成する方法について説明する。
【0057】
図6は本発明の方法の各工程の流れを示したフローチャートである。
【0058】
まず、前段の工程でウエハW表面にフィールド酸化膜11を形成する。
【0059】
次いで真空容器50の側壁に設けたゲートバルブ(図示省略)を開いて搬送アーム37,38により、前記シリコン基板1表面にフィールド酸化膜11が形成されたウエハWを載置台52上に載置する。
【0060】
続いてゲートバルブを閉じて内部を密閉した後、真空ポンプ55により排気管53を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部56より例えば2.45GHz(3kWのマイクロ波を発生させ、このマイクロ波を導波路51こより案内してRLSA60及びガス供給室54を介して真空容器50内に導入し、これにより真空容器50内の上部側のプラズマ領域Pにて高周波プラズマを発生させる。
【0061】
ここでマイクロ波は矩形導波管63D内を矩形モードで伝送し、同軸導波変換器63Cにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管63Bを伝送し、さらに円形導波管63Aにて拡げられた状態で伝送していき、RLSA60のスロット60aより放射され、ガス供給室54を透過して真空容器50に導入される。この際マイクロ波を用いているので高密度のプラズマが発生し、またマイクロ波をRLSA60の多数のスロット60aから放射しているのでプラズマが高密度なものとなる。
【0062】
そして載置台52の温度を調節してウエハWを例えば400℃に加熱しながら、ガス供給管72より第1のガスであるXeガスと、N2 ガスと、H2 ガス及びO2 ガスとを、夫々500sccm、25sccm、15sccm、1.0sccmの流量で導入して第1の工程を実施する。
【0063】
この工程では、導入されたガスは真空容器3にて発生したプラズマ流により活性化(プラズマ化)され、このプラズマにより図7(a)に示すように、シリコン基板1の表面が酸窒化されて第1の絶縁膜(SiON膜)21が形成される。こうしてこの窒化処理を例えば30秒間行い、1nmの厚さの第1の絶縁膜(SiON膜)21を形成する。
【0064】
次に、ゲートバルブを開き、真空容器50内に搬送アーム37,38を進入させ、載置台52上のウエハWを受け取る。搬送アーム37,38はウエハWをプラズマ処理ユニット32から取り出した後、隣接するCVD処理ユニット33内の載置台87にセットする。
【0065】
次いでこのCVD処理ユニット33内でウエハW上にCVD処理が施され、先に形成された第1の絶縁膜上に第2の絶縁膜が形成される。
【0066】
即ち、真空容器3内にて、ウエハ温度が例えば400℃、プロセス圧力が例えば50mTorr〜1Torrの状態で、容器82内に第2のガスを導入して第2の工程を実施する.
つまりガス供給源84よりSiを含むガス例えばSiH4 ガスを例えば15sccmの流量で導入すると共に、ガス導入管83よりXeガスと、N2 ガスとを、夫々500sccm、20sccmの流量で導入する。
【0067】
この工程では、導入された第2のガスはウエハW上に堆積し、比較的短時間で膜厚が増大する。かくして図7(b)に示すように、第1の絶縁膜(SiON膜)21の表面に第2の絶縁膜(SiN膜)22が形成される。このSiN膜22は成膜速度が例えば4nm/分であるので、この成膜処理を例えば30秒行い、2nmの厚さの第2の絶縁膜(SiN膜)22を形成する。このようにしてトータル30秒間で4nmの厚さのゲート絶縁膜2を形成する。
【0068】
上述の第1の工程では、第1の絶縁膜を形成するに際し、処理ガス雰囲気下で、ケイ素を主成分とするウエハWに、複数のスリットを有する平面アンテナ部材(RLSA)を介してマイクロ波を照射することにより酸素、又は窒素、又は酸素と窒素とを含むプラズマを形成し、このプラズマを用いて前記被処理基体表面に直接に酸化、窒化、又は酸窒化を施して絶縁膜を形成しているので、品質が高く、かつ膜質制御を首尾よく行うことができる。
【0069】
即ち、第1の絶縁膜の品質は図8に示すように高いものである。
【0070】
図8に示すように、本発明の半導体製造方法により、熱酸化膜と同レベルの低い界面準位を確保し、かつ、ゲート絶縁膜の耐圧性とゲート電極中のボロンの突き抜けを低減することが可能となった。
【0071】
これに対し、直接窒化及びCVD法によるSiN膜では界面準位が熱酸化膜に比べて増大した。この場合、界面でのキャリアの分散が大きくなり、トランジスタの駆動電流が低下する。
【0072】
このように上述の方法により形成された第1の絶縁膜の品質が高くなる理由は次のように考えられる。
【0073】
即ち、本発明の半導体製造方法では、シリコン基板界面に窒素原子と酸素原子との両方がシリコン原子の結合を効率的に終端し、ダングリングボンドが少なくなる。また、ゲート絶縁膜の耐圧性とボロンの突き抜けに対してはCVD−SiN膜が効果的に作用している。この結果、本発明の半導体製造方法では、直接酸窒化SiON膜とCVD−SiN膜の長所を首尾良く利用することができる。
【0074】
これに対して界面をSiNだけで形成する場合、ダングリングボンドの終端が不完全で、このために界面準位が増大したと考えられる。
【0075】
また、上記第2の工程を行うことにより前記第1の絶縁膜上に形成される第2の絶縁膜は短時間で形成することができる。その結果、絶縁膜2全体を形成するには下記に示すように短時間で済ませることができる。
【0076】
例えば、第一の絶縁膜SiONの形成について、RLSAプラズマを用いて圧力100mTorr、Xe、N2 、H2 、O2 のガス流量を各々500sccm、25sccm、15sccm、1sccm温度400゜Cで成膜すると、図9に示したように、1nmのSiON膜を30秒程度で形成できる。
【0077】
しかし、同条件で3nmのSiON膜を形成するには245秒必要とした。この成膜速度でO2 流量をゼロにしてもほとんど変化しなかった。一方、CVDではXe、SiH4 、N2 ガス流量を各々500sccm、15sccm、20sccm、温度400゜Cにおいて4.5nm/min程度の成膜速度が達成された。従って、2nmの膜厚では30秒程度以内で形成された。この結果、本発明の半導体製造方法ではトータル60秒程度以内で3nmの絶縁膜を形成できるため、直接窒化法に比べて大幅に成膜速度を向上させることができる。
【0078】
また、上記RLSAプラズマによる直接酸窒化の成膜による膜厚変化は図1−に示すように1nm程度までは時間に比例しており、表面反応律速であることが分かる。しかし、これ以上になると、拡散律速となり、成膜速度が徐々に低下する。従って、本発明の半導体製造方法では、直接酸窒化により1nmのSiON膜を形成し、この後CVD法によりSiN膜を形成した。
【0079】
(実施例)
以下に実施例を示す。
【0080】
本発明の半導体製造方法により、素子分離形成を行ったn型シリコン基板上に図2に示したような装置を用いてRLSAプラズマを用いて図2中32の処理ユニットで2nmのSiON膜を形成した。合計の絶縁膜の膜厚は3nm(酸化膜換算膜厚)である。SiON成膜条件については、Xe/N2 /H2 /O2 流量=500sccm/25sccm/15sccm/1sccmで圧力は100mTorr、マイクロ波パワーは2.0KWで、温度は400゜Cであった。
【0081】
CVD−SiN膜の形成条件については、Xe/SiH4 /N2 流量=500sccm/15sccm/20sccmで圧力は100mTorr、マイクロ波は25KWで温度は400゜Cであった。成膜時間は62秒で、スループットは40枚/hを達成し、工業的に十分適用できるレベルである事を確認できた。
【0082】
膜厚の均一性も3シグマで3%と良好な結果が得られた。
【0083】
ゲート絶縁膜形成に引き続いて、p型poly‐Si‐ゲートを形成してゲートリーク電流と界面準位を測定した。この結果、75mV/cmの印加電界に対してゲートリークは1.3×10-6A/cm2 、界面準位は6.5×1010/cm2 /eVと良好な結果を得た。更にp−MOSFET(L/W=0.25/10μm)を形成してオン電流を計測したところ、酸化膜と同程度以上の値(5.5×10-4A/μm)が得られた。
【0084】
以上示したように、本発明の半導体製造方法により3nm程度の良質なゲート絶縁膜を工業的に十分な成膜速度で形成することができた。
【0085】
【発明の効果】
本発明によれば、処理ガス雰囲気下で、ケイ素を主成分とする被処理基体に、複数のスリットを有する平面アンテナ部材を介してマイクロ波を照射する、いわゆるRLSAアンテナを用いる方法でシリコン基板上に直接プラズマを供給してSiN絶縁膜を形成するので、シリコン基板とその表面に形成されるSiN絶縁膜との界面の膜質制御を首尾よく行うことができる。
【0086】
更に、本発明の他の半導体製造方法によれば、いわゆるRLSAアンテナを用いた方法で第1の絶縁膜を形成した上に第2の絶縁膜を形成するので高品質のSiN膜を形成することができる。特に第2の絶縁膜をCVD法により形成する場合には短時間での製膜が可能となり、短時間で高品質のSiN膜を形成することができる。
【図面の簡単な説明】
【図1】本発明の半導体製造方法により製造される半導体装置の垂直断面図である。
【図2】本発明の半導体製造方法を実施するための半導体製造装置の概略図である。
【図3】本発明の半導体製造方法に用いるRLSAプラズマ処理ユニットの垂直断面図である。
【図4】本発明の半導体製造装置に用いるRLSAの平面図である。
【図5】本発明の半導体製造方法に用いるCVD処理ユニットの模式的垂直断面図である。
【図6】本発明の方法におけるゲート絶縁膜形成工程のフローチャートである。
【図7】本発明の方法によるゲート絶縁膜形成の詳細図である。
【図8】各種成膜条件とその成膜条件で得られるゲート絶縁膜の品質特性を比較した図である。
【図9】各種成膜方法における、成膜時間と膜厚との関係を示した図である。
【図10】本発明の半導体製造方法における成膜時間と膜厚との関係を示したグラフである。
【符号の説明】
W…ウエハ(被処理基体)
60…RLSA(平面アンテナ部材)
21…第一の絶縁膜
22…第二の絶縁膜
32…プラズマ処理ユニット(プロセスチャンバ)
33…CVD処理ユニット(プロセスチャンバ)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor, and more particularly to a method for forming a gate insulating film in a MIS type semiconductor device.
[0002]
[Prior art]
Recently, with the miniaturization of MIS type semiconductor devices, an extremely thin gate insulating film of about 4 nm or less is required. Conventionally, as a gate insulating film material, a silicon oxide film (SiO 2) obtained by direct oxidation of a silicon substrate using a high temperature heating furnace of about 850 ° C. to 1000 ° C. 2 Membranes) have been used industrially.
[0003]
However, SiO 2 If the film is thinned to 4 nm or less, a leakage current (gate leakage current) flowing through the gate insulating film increases, and problems such as an increase in power consumption and acceleration of device characteristic deterioration occur.
[0004]
In addition, when the gate electrode is formed, boron contained in the gate is SiO. 2 There is also a problem that the semiconductor device characteristics are deteriorated by penetrating the film and reaching the silicon substrate. As one method for solving such problems, a nitride film (SiN film) has been studied as a gate insulating film material.
[0005]
When this SiN film is formed by the CVD method, a large number of incomplete bonds (dangling bonds) are generated at the interface with the silicon substrate, thereby deteriorating device characteristics.
For this reason, a method of directly nitriding a silicon substrate using plasma is considered promising in forming the SiN film. The reason for performing direct nitriding is to obtain a high-quality gate insulating film with few interface states.
[0006]
The reason for using plasma is to form the SiN film at a low temperature. When the SiN film is nitrided by heating, a high temperature of 1000 ° C. or higher is required, and the device characteristics deteriorate due to differential diffusion of the dopant implanted into the silicon substrate by this thermal process. Such a method is disclosed in Japanese Patent Laid-Open Nos. 55-134937 and 59-4059.
[0007]
However, when the SiN film is formed using plasma, ions in the plasma are accelerated by the plasma sheath potential and incident on the silicon substrate with high energy, so that so-called plasma damage occurs on the silicon substrate interface or the silicon substrate, The problem of device characteristics has been pointed out.
[0008]
In response to this problem, a microwave plasma apparatus including a planar antenna having a large number of slits having a low electron temperature and a small plasma damage has been reported.
[0009]
(Ultra Clean technology Vol.10
[0010]
When this plasma apparatus is used, since the electron temperature is about 1 eV or less and the plasma sheath voltage is also several volts or less, plasma damage can be greatly reduced compared to conventional plasma having a plasma sheath voltage of about 50V.
[0011]
However, even when silicon nitridation is performed using this plasma apparatus, in the case of forming a SiN film by direct nitridation, in order to obtain a high-quality interface with few bonding defects by unevenly distributing oxygen only at the silicon substrate interface. However, there is a problem that it is difficult to control the film quality at the interface with the silicon substrate.
[0012]
Further, when this plasma apparatus is used, since nitriding proceeds by diffusion of nitrogen atoms into the silicon substrate, the nitriding rate is slow, the time for performing predetermined treatment on the object to be processed is long, and the object to be processed per unit time There is a problem that the number of processed bodies is small and cannot be used industrially. For example, in the case of forming a 4 nm SiN film, it takes about 5 minutes or more even if various plasma conditions such as pressure and microwave power are adjusted, and throughput required from the point of mass production, for example, 1 minute per object to be processed This is significantly below the target processing time.
[0013]
[Problems to be solved by the invention]
The present invention has been made to solve the above conventional problems. That is, an object of the present invention is to provide a semiconductor manufacturing method and manufacturing apparatus capable of successfully controlling film quality at the interface between a silicon substrate and a SiN film.
[0014]
Another object of the present invention is to provide a semiconductor manufacturing method and manufacturing apparatus capable of forming a high-quality SiN film in a short time.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor manufacturing method of the present invention irradiates a substrate to be processed mainly composed of silicon with a microwave through a planar antenna member having a plurality of slits in a processing gas atmosphere. Ar, Contains oxygen or nitrogen or oxygen and nitrogen Of the process gas A plasma is formed, and the surface of the substrate to be processed is directly oxidized, nitrided, or oxynitrided using the plasma, and the equivalent film thickness of the oxide film is 1 nm or less. Forming a first insulating film; and forming a second insulating film on the first insulating film by a CVD method. It is characterized by that.
[0016]
In the semiconductor manufacturing method of the present invention, since the insulating film thickness is 1 nm or less, the nitridation of the silicon substrate is not diffusion but the step of reacting nitrogen atoms or oxygen atoms or nitrogen atoms and oxygen atoms generated by plasma with the silicon substrate surface. The nitriding rate can be performed in a short time of about 30 seconds.
[0017]
When the remaining insulating film is formed by CVD on this directly nitrided or oxidized or oxynitrided thin film insulating film, a film forming speed of 3 nm / min or more can be achieved relatively easily, so that the insulation with a total film thickness of 4 nm is achieved. Even a film can be formed within 2 minutes.
[0018]
Furthermore, in the semiconductor manufacturing method of the present invention, the step of forming a high-quality insulating film at the interface with the silicon substrate by direct nitridation, oxidation, or oxynitriding and the step of forming the remaining insulating film thereon by CVD are performed independently. Therefore, the quality controllability at the interface of the silicon substrate is improved as compared with a method of forming an insulating film by direct nitridation or CVD, and a higher quality insulating film can be formed.
[0019]
In this semiconductor manufacturing method, the processing gas is, for example, N. 2 Or N 2 O or NO or NH Three The gas containing is mentioned. This processing gas may contain a rare gas such as argon.
[0021]
In the semiconductor manufacturing method, examples of the second insulating film include an insulating film made of silicon nitride.
[0023]
The second insulating film is formed by, for example, N 2 Or NH Three And a method of forming by supplying plasma containing monosilane, dichlorosilane, or trichlorosilane.
[0024]
According to the semiconductor manufacturing method of the present invention, a so-called RLSA (Radial Line Slot) is used in which a substrate to be processed mainly composed of silicon is irradiated with microwaves through a planar antenna member having a plurality of slits in a processing gas atmosphere. Antenna) Since the SiN insulating film is formed by supplying plasma directly onto the silicon substrate by using an antenna, the film quality at the interface between the silicon substrate and the SiN insulating film formed on the surface of the silicon substrate can be controlled successfully. .
[0025]
Furthermore, according to another semiconductor manufacturing method of the present invention, the first insulating film is formed by a method using a so-called RLSA antenna, and the second insulating film is formed by low-damage plasma irradiation. A SiN film can be formed. In particular, when the second insulating film is formed by the CVD method, the film can be formed in a short time, and a high-quality SiN film can be formed in a short time.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
One embodiment of the present invention will be described below.
[0027]
First, an example of the structure of a semiconductor device manufactured by the semiconductor manufacturing method of the present invention will be described with reference to FIG. 1 taking a semiconductor device having a gate insulating film as an insulating film as an example.
[0028]
In the figure, 1 is a silicon substrate, 11 is a field oxide film, 2 is a gate insulating film, and 13 is a gate electrode. The present invention is characterized by the
[0029]
In this example, the high-quality
[0030]
The
[0031]
Next, a method for forming such a
[0032]
FIG. 2 is a schematic diagram showing the overall configuration of a
[0033]
As shown in FIG. 2, a
[0034]
A
[0035]
[0036]
[0037]
The
[0038]
Further, both the
[0039]
FIG. 3 is a vertical sectional view of the
[0040]
[0041]
Outside the gas supply chamber 54, for example, a high-frequency power source is formed via a radial line slot antenna (hereinafter abbreviated as “RLSA”) 60 formed of a copper plate, for example, generating 2.45 GHz microwaves. A
[0042]
Here, in the present invention, UHF and microwaves are referred to as a high-frequency region, and high-frequency power supplied from a high-frequency power supply unit is 300 MHz to 2500 MHz including 300 MHz or more UHF or 1 GHz or more microwaves. The plasma generated by these high frequency powers is called high frequency plasma.
Inside the
[0043]
For example,
[0044]
A mounting table 52 for the wafer W is provided in the
[0045]
FIG. 4 is a plan view of the
[0046]
As shown in FIG. 4, in the
FIG. 5 is a vertical sectional view schematically showing a
[0047]
As shown in FIG. 5, the
[0048]
A
[0049]
A
[0050]
In addition, a mounting table 87 on which the wafer W is mounted is disposed below the
[0051]
In the present embodiment, the wafer W is mounted on the mounting table 87 by an electrostatic chuck (not shown) having the same diameter as that of the wafer W. The mounting table 87 is provided with a heat source means (not shown), and has a structure capable of adjusting the processing surface of the wafer W mounted on the mounting table 87 to a desired temperature.
[0052]
The size of the mounting table 87 is such that a large-diameter wafer W having a diameter of 300 mm can be mounted, and the mechanism allows the mounted wafer W to rotate as necessary.
[0053]
By incorporating the large mounting table 87 in this manner, a 300 mm large-diameter wafer W can be processed, and a high yield and the resulting low manufacturing cost can be realized.
[0054]
In FIG. 5, an
[0055]
The
[0056]
Next, a method for forming an insulating film made of the
[0057]
FIG. 6 is a flowchart showing the flow of each step of the method of the present invention.
[0058]
First, the field oxide film 11 is formed on the surface of the wafer W in the previous step.
[0059]
Next, a gate valve (not shown) provided on the side wall of the
[0060]
Subsequently, after closing the gate valve and sealing the inside, the internal atmosphere is evacuated by the
[0061]
Here, the microwave is transmitted through the
[0062]
Then, while adjusting the temperature of the mounting table 52 and heating the wafer W to 400 ° C., for example, the Xe gas as the first gas from the
[0063]
In this step, the introduced gas is activated (plasmaized) by the plasma flow generated in the
[0064]
Next, the gate valve is opened, the
[0065]
Next, a CVD process is performed on the wafer W in the
[0066]
That is, in the
That is, a gas containing Si from the
[0067]
In this step, the introduced second gas is deposited on the wafer W, and the film thickness increases in a relatively short time. Thus, as shown in FIG. 7B, a second insulating film (SiN film) 22 is formed on the surface of the first insulating film (SiON film) 21. Since the
[0068]
In the first step described above, when forming the first insulating film, a microwave is passed through a planar antenna member (RLSA) having a plurality of slits on a wafer W containing silicon as a main component in a processing gas atmosphere. To form a plasma containing oxygen or nitrogen, or oxygen and nitrogen, and using this plasma, the surface of the substrate to be treated is directly oxidized, nitrided, or oxynitrided to form an insulating film. Therefore, the quality is high and the film quality can be controlled successfully.
[0069]
That is, the quality of the first insulating film is high as shown in FIG.
[0070]
As shown in FIG. 8, by using the semiconductor manufacturing method of the present invention, it is possible to secure a low interface level at the same level as the thermal oxide film, and to reduce the pressure resistance of the gate insulating film and the penetration of boron in the gate electrode. Became possible.
[0071]
On the other hand, in the SiN film formed by direct nitridation and CVD, the interface state increased compared to the thermal oxide film. In this case, carrier dispersion at the interface increases, and the drive current of the transistor decreases.
[0072]
The reason why the quality of the first insulating film formed by the above-described method is high is considered as follows.
[0073]
That is, in the semiconductor manufacturing method of the present invention, both nitrogen atoms and oxygen atoms efficiently terminate the bonding of silicon atoms at the silicon substrate interface, and dangling bonds are reduced. In addition, the CVD-SiN film effectively acts on the pressure resistance of the gate insulating film and the penetration of boron. As a result, the advantages of the direct oxynitride SiON film and the CVD-SiN film can be successfully used in the semiconductor manufacturing method of the present invention.
[0074]
On the other hand, when the interface is formed of only SiN, it is considered that the termination of dangling bonds is incomplete, which increases the interface state.
[0075]
In addition, by performing the second step, the second insulating film formed on the first insulating film can be formed in a short time. As a result, the entire insulating
[0076]
For example, for the formation of the first insulating film SiON, the pressure is 100 mTorr, Xe, N using RLSA plasma. 2 , H 2 , O 2 As shown in FIG. 9, a 1 nm SiON film can be formed in about 30 seconds by forming the gas flow rates of 500 sccm, 25 sccm, 15 sccm and 1 sccm at 400 ° C., respectively.
[0077]
However, it took 245 seconds to form a 3 nm SiON film under the same conditions. At this deposition rate, O 2 Even when the flow rate was zero, there was almost no change. On the other hand, in CVD, Xe, SiH Four , N 2 A film formation rate of about 4.5 nm / min was achieved at a gas flow rate of 500 sccm, 15 sccm, 20 sccm and a temperature of 400 ° C., respectively. Therefore, it was formed within about 30 seconds with a film thickness of 2 nm. As a result, the semiconductor manufacturing method of the present invention can form an insulating film having a thickness of 3 nm within a total of about 60 seconds, so that the deposition rate can be greatly improved compared to the direct nitriding method.
[0078]
Further, it can be seen that the film thickness change due to the direct oxynitridation film formation by the RLSA plasma is proportional to the time up to about 1 nm as shown in FIG. However, if it exceeds this, it becomes diffusion-controlled and the film-forming speed | rate falls gradually. Therefore, in the semiconductor manufacturing method of the present invention, a 1 nm SiON film was formed by direct oxynitridation, and then a SiN film was formed by CVD.
[0079]
(Example)
Examples are shown below.
[0080]
By the semiconductor manufacturing method of the present invention, a 2 nm SiON film is formed on the n-type silicon substrate on which element isolation has been formed by using the processing unit shown in FIG. 2 using RLSA plasma using the apparatus shown in FIG. did. The total insulating film thickness is 3 nm (equivalent oxide film thickness). For SiON film formation conditions, Xe / N 2 / H 2 / O 2 The flow rate was 500 sccm / 25 sccm / 15 sccm / 1 sccm, the pressure was 100 mTorr, the microwave power was 2.0 KW, and the temperature was 400 ° C.
[0081]
Regarding the formation conditions of the CVD-SiN film, Xe / SiH Four / N 2 The flow rate was 500 sccm / 15 sccm / 20 sccm, the pressure was 100 mTorr, the microwave was 25 KW, and the temperature was 400 ° C. The film formation time was 62 seconds, the throughput was 40 sheets / h, and it was confirmed that it was a level that could be applied industrially.
[0082]
The film thickness uniformity was 3% with 3 sigma, and good results were obtained.
[0083]
Subsequent to the formation of the gate insulating film, a p-type poly-Si-gate was formed and the gate leakage current and the interface state were measured. As a result, the gate leakage is 1.3 × 10 5 with respect to the applied electric field of 75 mV / cm. -6 A / cm 2 The interface state is 6.5 × 10 Ten / Cm 2 Good results were obtained with / eV. Further, when a p-MOSFET (L / W = 0.25 / 10 μm) was formed and the on-current was measured, a value equal to or higher than that of the oxide film (5.5 × 10 5). -Four A / μm) was obtained.
[0084]
As described above, a high-quality gate insulating film of about 3 nm can be formed at an industrially sufficient film formation rate by the semiconductor manufacturing method of the present invention.
[0085]
【The invention's effect】
According to the present invention, in a process gas atmosphere, a substrate using silicon as a main component is irradiated with microwaves via a planar antenna member having a plurality of slits, and a method using a so-called RLSA antenna is used. Since the plasma is directly supplied to the SiN insulating film, the film quality at the interface between the silicon substrate and the SiN insulating film formed on the surface of the silicon substrate can be successfully controlled.
[0086]
Furthermore, according to another semiconductor manufacturing method of the present invention, since a second insulating film is formed on a first insulating film formed by a method using a so-called RLSA antenna, a high-quality SiN film is formed. Can do. In particular, when the second insulating film is formed by the CVD method, the film can be formed in a short time, and a high-quality SiN film can be formed in a short time.
[Brief description of the drawings]
FIG. 1 is a vertical sectional view of a semiconductor device manufactured by a semiconductor manufacturing method of the present invention.
FIG. 2 is a schematic view of a semiconductor manufacturing apparatus for carrying out the semiconductor manufacturing method of the present invention.
FIG. 3 is a vertical sectional view of an RLSA plasma processing unit used in the semiconductor manufacturing method of the present invention.
FIG. 4 is a plan view of RLSA used in the semiconductor manufacturing apparatus of the present invention.
FIG. 5 is a schematic vertical sectional view of a CVD processing unit used in the semiconductor manufacturing method of the present invention.
FIG. 6 is a flowchart of a gate insulating film forming step in the method of the present invention.
FIG. 7 is a detailed view of forming a gate insulating film by the method of the present invention.
FIG. 8 is a diagram comparing various film forming conditions and quality characteristics of a gate insulating film obtained under the film forming conditions.
FIG. 9 is a diagram showing a relationship between a film formation time and a film thickness in various film formation methods.
FIG. 10 is a graph showing the relationship between film formation time and film thickness in the semiconductor manufacturing method of the present invention.
[Explanation of symbols]
W: Wafer (substrate to be processed)
60 ... RLSA (planar antenna member)
21: First insulating film
22 ... Second insulating film
32 ... Plasma processing unit (process chamber)
33 ... CVD processing unit (process chamber)
Claims (6)
前記第1の絶縁膜上にCVD法により第2の絶縁膜を形成する工程と、
を具備することを特徴とする半導体製造方法。In a processing gas atmosphere, Ar and oxygen or nitrogen or oxygen and nitrogen are included by irradiating a substrate to be processed mainly composed of silicon through a planar antenna member having a plurality of slits. A plasma of the processing gas is formed, and the plasma is used to directly oxidize, nitride, or oxynitride the surface of the substrate to be processed to form a first insulating film having an equivalent oxide thickness of 1 nm or less . Process,
Forming a second insulating film on the first insulating film by a CVD method;
A semiconductor manufacturing method comprising :
前記第2の絶縁膜が、窒化ケイ素であることを特徴とする半導体製造方法。A semiconductor manufacturing method according to claim 1 or 2 ,
It said second insulating film, a semiconductor manufacturing method which is a silicon nitride.
内部を1 Torr 以下に減圧する真空排気機構を有し、酸化、窒化、又は酸窒化する一つ又はそれ以上のプロセスチャンバと、
前記プロセスチャンバの上部に配置され、複数のスリットを有する平面アンテナ部材と、
前記平面アンテナ部材と接続されたマイクロ波電源と、
前記プロセスチャンバ内に被処理基体を載置し、当該被処理体の温度を400℃以上に保持する昇温機構と、
処理ガスを前記チャンバ内に供給するガス供給機構と、
被処理基体を真空搬送する搬送系と、
を具備することを特徴とする半導体製造装置。A semiconductor manufacturing apparatus for carrying out the semiconductor manufacturing method according to claim 1,
One or more process chambers having an evacuation mechanism for reducing the internal pressure to 1 Torr or less and oxidizing, nitriding, or oxynitriding;
A planar antenna member disposed at an upper portion of the process chamber and having a plurality of slits;
A microwave power source connected to the planar antenna member;
A temperature raising mechanism for placing a substrate to be processed in the process chamber and maintaining the temperature of the object to be processed at 400 ° C. or higher;
A gas supply mechanism for supplying a processing gas into the chamber;
A transport system for vacuum transporting the substrate to be processed;
A semiconductor manufacturing apparatus comprising:
ゲート絶縁膜を並列的に形成できるように、前記プロセスチャンバが、二つ又はそれ以上配設されていることを特徴とする半導体製造装置。The semiconductor manufacturing apparatus according to claim 4 ,
Two or more process chambers are disposed so that gate insulating films can be formed in parallel.
更にCVDチャンバを具備することを特徴とする半導体製造装置。A semiconductor manufacturing apparatus according to claim 4 or 5 ,
The semiconductor manufacturing apparatus characterized by further comprising a CVD Chang bar.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09783199A JP4255563B2 (en) | 1999-04-05 | 1999-04-05 | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
KR1020000010968A KR100745495B1 (en) | 1999-03-10 | 2000-03-06 | Semiconductor fabrication method and semiconductor fabrication equipment |
US09/521,601 US6399520B1 (en) | 1999-03-10 | 2000-03-09 | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
US10/123,485 US6470824B2 (en) | 1999-03-10 | 2002-04-17 | Semiconductor manufacturing apparatus |
KR1020060044607A KR100856531B1 (en) | 1999-03-10 | 2006-05-18 | Semiconductor fabrication method and semiconductor fabrication equipment |
KR1020080019058A KR100943246B1 (en) | 1999-03-10 | 2008-02-29 | Semiconductor fabrication method and semiconductor fabrication equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09783199A JP4255563B2 (en) | 1999-04-05 | 1999-04-05 | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008059923A Division JP4850861B2 (en) | 2008-03-10 | 2008-03-10 | Insulating film forming method, insulating film forming apparatus, and plasma processing unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000294550A JP2000294550A (en) | 2000-10-20 |
JP4255563B2 true JP4255563B2 (en) | 2009-04-15 |
Family
ID=14202676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09783199A Expired - Lifetime JP4255563B2 (en) | 1999-03-10 | 1999-04-05 | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4255563B2 (en) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100342500C (en) * | 2000-09-19 | 2007-10-10 | 马特森技术公司 | Method for forming dielectric film |
JP2002170825A (en) * | 2000-11-30 | 2002-06-14 | Nec Corp | Semiconductor device and mis type semiconductor device, and its manufacturing method |
JP5068402B2 (en) * | 2000-12-28 | 2012-11-07 | 公益財団法人国際科学振興財団 | Dielectric film and method for forming the same, semiconductor device, nonvolatile semiconductor memory device, and method for manufacturing semiconductor device |
JP3916565B2 (en) * | 2001-01-22 | 2007-05-16 | 東京エレクトロン株式会社 | Manufacturing method of electronic device material |
CN100585814C (en) * | 2001-01-25 | 2010-01-27 | 东京毅力科创株式会社 | Method of processing plasma |
JP4454883B2 (en) * | 2001-04-26 | 2010-04-21 | 東京エレクトロン株式会社 | Manufacturing method of semiconductor device |
JP2002353206A (en) * | 2001-05-24 | 2002-12-06 | Tokyo Electron Ltd | Equipment for plasma treatment |
JP4782316B2 (en) * | 2001-06-29 | 2011-09-28 | 東京エレクトロン株式会社 | Processing method and plasma apparatus |
JP2003068850A (en) * | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | Semiconductor device and its manufacturing method |
JP3746968B2 (en) | 2001-08-29 | 2006-02-22 | 東京エレクトロン株式会社 | Insulating film forming method and forming system |
US7226848B2 (en) | 2001-12-26 | 2007-06-05 | Tokyo Electron Limited | Substrate treating method and production method for semiconductor device |
JP2005235792A (en) * | 2002-02-27 | 2005-09-02 | Tokyo Electron Ltd | Substrate treatment method |
JP4001498B2 (en) | 2002-03-29 | 2007-10-31 | 東京エレクトロン株式会社 | Insulating film forming method and insulating film forming system |
JP4559739B2 (en) * | 2002-03-29 | 2010-10-13 | 東京エレクトロン株式会社 | Material for electronic device and manufacturing method thereof |
WO2003088341A1 (en) * | 2002-03-29 | 2003-10-23 | Tokyo Electron Limited | Method for forming underlying insulation film |
TWI268546B (en) * | 2002-03-29 | 2006-12-11 | Tokyo Electron Ltd | Manufacturing method of electronic device material capable of forming a substrate having a film with excellent electric insulation characteristics |
WO2003107399A2 (en) * | 2002-06-12 | 2003-12-24 | Applied Materials, Inc. | Method for improving nitrogen profile in plasma nitrided gate dielectric layers |
US6831021B2 (en) * | 2002-06-12 | 2004-12-14 | Applied Materials, Inc. | Plasma method and apparatus for processing a substrate |
TWI235433B (en) * | 2002-07-17 | 2005-07-01 | Tokyo Electron Ltd | Oxide film forming method, oxide film forming apparatus and electronic device material |
JP4164324B2 (en) * | 2002-09-19 | 2008-10-15 | スパンション エルエルシー | Manufacturing method of semiconductor device |
JP2004175927A (en) * | 2002-11-27 | 2004-06-24 | Canon Inc | Surface modification method |
JP2004253777A (en) | 2003-01-31 | 2004-09-09 | Nec Electronics Corp | Semiconductor device and manufacturing method of same |
WO2004070816A1 (en) * | 2003-02-06 | 2004-08-19 | Tokyo Electron Limited | Plasma processing method, semiconductor substrate and plasma processing system |
JP4536333B2 (en) | 2003-04-03 | 2010-09-01 | 忠弘 大見 | Semiconductor device and manufacturing method thereof |
JP2004319907A (en) * | 2003-04-18 | 2004-11-11 | Tadahiro Omi | Method and system for manufacturing semiconductor device |
TW200511430A (en) * | 2003-05-29 | 2005-03-16 | Tokyo Electron Ltd | Plasma processing apparatus and plasma processing method |
JP4680066B2 (en) | 2004-01-28 | 2011-05-11 | 東京エレクトロン株式会社 | Substrate processing apparatus cleaning chamber cleaning method, substrate processing apparatus, and substrate processing method |
KR100893955B1 (en) * | 2004-02-19 | 2009-04-20 | 도쿄엘렉트론가부시키가이샤 | Method for cleaning treatment chamber in substrate treating apparatus and method for detecting endpoint of cleaning |
JP2005260091A (en) * | 2004-03-12 | 2005-09-22 | Philtech Inc | Semiconductor device and its manufacturing method |
JP4351571B2 (en) * | 2004-03-31 | 2009-10-28 | 財団法人国際科学振興財団 | Plasma processing method and electronic device manufacturing method |
JP2005310861A (en) * | 2004-04-19 | 2005-11-04 | Mitsui Chemicals Inc | Sintered silicon nitride film forming method |
JP4088275B2 (en) * | 2004-07-15 | 2008-05-21 | 東京エレクトロン株式会社 | Insulating film formation method |
JP4149427B2 (en) * | 2004-10-07 | 2008-09-10 | 東京エレクトロン株式会社 | Microwave plasma processing equipment |
CN101044626B (en) * | 2004-10-28 | 2012-01-25 | 东京毅力科创株式会社 | Method for forming gate insulating film, semiconductor device and computer recording medium |
JP4979389B2 (en) | 2004-12-17 | 2012-07-18 | 東京エレクトロン株式会社 | Plasma processing equipment |
JP5339327B2 (en) | 2005-06-08 | 2013-11-13 | 国立大学法人東北大学 | Plasma nitriding method and semiconductor device manufacturing method |
US8318267B2 (en) | 2006-05-22 | 2012-11-27 | Tokyo Electron Limited | Method and apparatus for forming silicon oxide film |
JP5425361B2 (en) | 2006-07-28 | 2014-02-26 | 東京エレクトロン株式会社 | Plasma surface treatment method, plasma treatment method, and plasma treatment apparatus |
JP4361078B2 (en) * | 2006-11-20 | 2009-11-11 | 東京エレクトロン株式会社 | Insulating film formation method |
JP4864661B2 (en) * | 2006-11-22 | 2012-02-01 | 東京エレクトロン株式会社 | Solar cell manufacturing method and solar cell manufacturing apparatus |
JP2008198739A (en) * | 2007-02-09 | 2008-08-28 | Tokyo Electron Ltd | Placing table structure, treating apparatus using this structure, and method for using this apparatus |
KR101098314B1 (en) | 2007-03-08 | 2011-12-26 | 도쿄엘렉트론가부시키가이샤 | Plasma processing apparatus, plasma processing mehod, and storage medium |
JP2007201507A (en) * | 2007-05-01 | 2007-08-09 | Tokyo Electron Ltd | Substrate processing device and method of the same |
JP2008300687A (en) * | 2007-05-31 | 2008-12-11 | Tokyo Electron Ltd | Plasma doping method, and device therefor |
JP2009152265A (en) * | 2007-12-19 | 2009-07-09 | Tohoku Univ | Apparatus and method for manufacturing photoelectric converting element, and photoelectric converting element |
JP2008235918A (en) * | 2008-04-16 | 2008-10-02 | Tokyo Electron Ltd | Apparatus for treating substrate with plasma |
JP5222040B2 (en) * | 2008-06-25 | 2013-06-26 | 東京エレクトロン株式会社 | Microwave plasma processing equipment |
JP5062217B2 (en) * | 2009-04-30 | 2012-10-31 | 株式会社Sumco | Manufacturing method of semiconductor wafer |
JP5698563B2 (en) | 2011-03-02 | 2015-04-08 | 東京エレクトロン株式会社 | Surface wave plasma generating antenna and surface wave plasma processing apparatus |
US9543123B2 (en) | 2011-03-31 | 2017-01-10 | Tokyo Electronics Limited | Plasma processing apparatus and plasma generation antenna |
JP2012216631A (en) * | 2011-03-31 | 2012-11-08 | Tokyo Electron Ltd | Plasma nitriding method |
JP6010406B2 (en) | 2012-01-27 | 2016-10-19 | 東京エレクトロン株式会社 | Microwave radiation mechanism, microwave plasma source, and surface wave plasma processing apparatus |
JP5916467B2 (en) | 2012-03-27 | 2016-05-11 | 東京エレクトロン株式会社 | Microwave radiation antenna, microwave plasma source, and plasma processing apparatus |
JP6144902B2 (en) | 2012-12-10 | 2017-06-07 | 東京エレクトロン株式会社 | Microwave radiation antenna, microwave plasma source, and plasma processing apparatus |
JP5700032B2 (en) * | 2012-12-26 | 2015-04-15 | 東京エレクトロン株式会社 | Plasma doping apparatus and plasma doping method |
JP2016177997A (en) | 2015-03-20 | 2016-10-06 | 東京エレクトロン株式会社 | Tuner, microwave plasma source, and impedance matching method |
JP6478748B2 (en) | 2015-03-24 | 2019-03-06 | 東京エレクトロン株式会社 | Microwave plasma source and plasma processing apparatus |
JP6624833B2 (en) | 2015-07-31 | 2019-12-25 | 東京エレクトロン株式会社 | Microwave plasma source and plasma processing apparatus |
JP6671230B2 (en) | 2016-04-26 | 2020-03-25 | 東京エレクトロン株式会社 | Plasma processing device and gas introduction mechanism |
JP6883953B2 (en) | 2016-06-10 | 2021-06-09 | 東京エレクトロン株式会社 | Microwave plasma processing equipment and microwave plasma processing method |
JP6796450B2 (en) | 2016-10-25 | 2020-12-09 | 東京エレクトロン株式会社 | Plasma processing equipment |
JP6752117B2 (en) | 2016-11-09 | 2020-09-09 | 東京エレクトロン株式会社 | Microwave plasma source and microwave plasma processing equipment |
JP6749258B2 (en) | 2017-01-31 | 2020-09-02 | 東京エレクトロン株式会社 | Microwave plasma source, microwave plasma processing apparatus, and plasma processing method |
JP6698560B2 (en) | 2017-02-01 | 2020-05-27 | 東京エレクトロン株式会社 | Microwave plasma source, microwave plasma processing apparatus, and plasma processing method |
JP6787813B2 (en) * | 2017-02-16 | 2020-11-18 | 株式会社Kokusai Electric | Semiconductor device manufacturing methods, substrate processing devices and programs |
JP2019009305A (en) * | 2017-06-26 | 2019-01-17 | 東京エレクトロン株式会社 | Plasma processing apparatus |
JP7175238B2 (en) | 2019-05-13 | 2022-11-18 | 東京エレクトロン株式会社 | Electric field sensor, surface wave plasma source, and surface wave plasma processing device |
JP2020194676A (en) | 2019-05-27 | 2020-12-03 | 東京エレクトロン株式会社 | Plasma density monitor, plasma processing apparatus, and plasma processing method |
JP2020202052A (en) | 2019-06-07 | 2020-12-17 | 東京エレクトロン株式会社 | Plasma electric field monitor, plasma processing apparatus, and plasma processing method |
-
1999
- 1999-04-05 JP JP09783199A patent/JP4255563B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000294550A (en) | 2000-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4255563B2 (en) | Semiconductor manufacturing method and semiconductor manufacturing apparatus | |
KR100943246B1 (en) | Semiconductor fabrication method and semiconductor fabrication equipment | |
JP4926219B2 (en) | Manufacturing method of electronic device material | |
US7217659B2 (en) | Process for producing materials for electronic device | |
JP4429300B2 (en) | Manufacturing method of electronic device material | |
JP4850871B2 (en) | Insulating film formation method | |
JP4694108B2 (en) | Oxide film forming method, oxide film forming apparatus, and electronic device material | |
US20050227500A1 (en) | Method for producing material of electronic device | |
JP4850861B2 (en) | Insulating film forming method, insulating film forming apparatus, and plasma processing unit | |
US20080206968A1 (en) | Manufacturing method of semiconductor device | |
JP2008182194A (en) | Method of manufacturing semiconductor apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150206 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |