JP2008182194A - Method of manufacturing semiconductor apparatus - Google Patents

Method of manufacturing semiconductor apparatus Download PDF

Info

Publication number
JP2008182194A
JP2008182194A JP2007298553A JP2007298553A JP2008182194A JP 2008182194 A JP2008182194 A JP 2008182194A JP 2007298553 A JP2007298553 A JP 2007298553A JP 2007298553 A JP2007298553 A JP 2007298553A JP 2008182194 A JP2008182194 A JP 2008182194A
Authority
JP
Japan
Prior art keywords
film
silicon
gas
single crystal
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007298553A
Other languages
Japanese (ja)
Inventor
Unryu Ogawa
雲龍 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2007298553A priority Critical patent/JP2008182194A/en
Priority to US11/987,893 priority patent/US20080206968A1/en
Priority to KR1020070133485A priority patent/KR20080061286A/en
Publication of JP2008182194A publication Critical patent/JP2008182194A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make a laminating film of a silicon oxide film and a silicon nitride film, which has a large current driving force and a large dielectric constant. <P>SOLUTION: A method of manufacturing a semiconductor apparatus includes steps of: forming an amorphous silicon film on a silicon oxide film; and annealing the amorphous silicon film to form a single crystal silicon film. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、シリコン酸化膜とシリコン窒化膜の積層膜を作る半導体装置の製造方法に係り、特にロジック、ＤＲＡＭ、不揮発性メモリなどのゲート絶縁膜の形成技術に好適なものに関する。   The present invention relates to a method of manufacturing a semiconductor device for forming a laminated film of a silicon oxide film and a silicon nitride film, and particularly relates to a method suitable for forming a gate insulating film such as a logic, DRAM, and nonvolatile memory.

従来、不揮発性メモリ（例えば、フラッシュメモリ）のゲート絶縁膜は、例えば、シリコン酸化膜とシリコン窒化膜との積層膜を有している。その積層膜の製造方法は、シリコン基板の表面にシリコン酸化膜を形成してから、このシリコン酸化膜を窒素プラズマで窒化してシリコン窒化膜を形成している（例えば、特許文献１参照）。
このように、従来は、シリコン酸化膜を形成してから窒素プラズマでシリコン酸化膜を窒化する方法を用いてゲート絶縁膜の誘電率を上げている。またゲート絶縁膜の物理膜厚を厚くすることで膜のリーク電流の低減およびデバイスの信頼性を改善している。
特開２００４−４７９５０号公報 Conventionally, a gate insulating film of a nonvolatile memory (for example, flash memory) has, for example, a laminated film of a silicon oxide film and a silicon nitride film. In the method of manufacturing the laminated film, a silicon oxide film is formed on the surface of a silicon substrate, and then the silicon oxide film is nitrided with nitrogen plasma to form a silicon nitride film (see, for example, Patent Document 1).
As described above, conventionally, the dielectric constant of the gate insulating film is increased by using a method of forming a silicon oxide film and then nitriding the silicon oxide film with nitrogen plasma. Further, by increasing the physical film thickness of the gate insulating film, the leakage current of the film is reduced and the reliability of the device is improved.
JP 2004-47950 A

しかしながら上述したシリコン酸化膜を窒化してシリコン窒化膜を形成する従来技術では次のような問題があった。
ゲート絶縁膜の容量を上げるためにはシリコン酸化膜を薄くする必要があるが、シリコン酸化膜を薄くしていくと、シリコンとシリコン酸化膜の界面まで拡散する窒素の量が増加するため、界面層に流れる荷電粒子の電流駆動力が低減するという問題があった。
また、シリコン酸化膜を窒化すると酸窒化シリコン膜が形成されるため、窒化膜中の窒素濃度が低くなり、ゲート絶縁膜の誘電率は期待したほど大きな値が得られないという問題もあった。
本発明の課題は、電流駆動力が大きく誘電率の大きな半導体装置を容易に製造することが可能な製造方法を提供することにある。 However, the conventional technology for forming a silicon nitride film by nitriding the above-described silicon oxide film has the following problems.
In order to increase the capacity of the gate insulating film, it is necessary to make the silicon oxide film thinner. However, if the silicon oxide film is made thinner, the amount of nitrogen that diffuses to the interface between the silicon and the silicon oxide film increases. There has been a problem that the current driving force of the charged particles flowing in the layer is reduced.
Further, when the silicon oxide film is nitrided, a silicon oxynitride film is formed, so that the nitrogen concentration in the nitride film is lowered, and the dielectric constant of the gate insulating film cannot be as large as expected.
An object of the present invention is to provide a manufacturing method capable of easily manufacturing a semiconductor device having a large current driving force and a large dielectric constant.

上記問題点を解決するために、本発明の一態様によれば、シリコン酸化膜の上にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜をアニールして単結晶シリコン膜を形成する工程とを有する半導体装置の製造方法が提供される。   In order to solve the above problems, according to one aspect of the present invention, a step of forming an amorphous silicon film on a silicon oxide film, a step of annealing the amorphous silicon film to form a single crystal silicon film, A method of manufacturing a semiconductor device having the above is provided.

本発明によれば、単結晶シリコン膜からシリコン窒化膜を形成すると、シリコン酸化膜からシリコン窒化膜を形成する場合に比べて、電流駆動力が大きく誘電率の大きな半導体装置を容易に製造することができる。   According to the present invention, when a silicon nitride film is formed from a single crystal silicon film, a semiconductor device having a large current driving force and a large dielectric constant can be easily manufactured compared to a case where a silicon nitride film is formed from a silicon oxide film. Can do.

以下に本発明の半導体装置の製造方法の一工程として、ウェハ上にシリコン窒化膜を形成する一実施の形態の方法について説明する。シリコン窒化膜を形成する方法は、アモルファスシリコン膜及び単結晶シリコン膜を形成する第一の工程と、シリコン窒化膜を形成する第二の工程とを含む。   A method according to an embodiment for forming a silicon nitride film on a wafer will be described below as a step of the method for manufacturing a semiconductor device of the present invention. The method for forming a silicon nitride film includes a first step of forming an amorphous silicon film and a single crystal silicon film, and a second step of forming a silicon nitride film.

まず、第一の工程におけるアモルファスシリコン膜及び単結晶シリコン膜を形成する装置について、図５を用いて説明する。図５はホットウォール型の減圧縦型装置の反応炉構造である。   First, an apparatus for forming an amorphous silicon film and a single crystal silicon film in the first step will be described with reference to FIG. FIG. 5 shows a reactor structure of a hot wall type reduced pressure vertical apparatus.

４つのゾーンＵ、ＣＵ、ＣＬ、及びＬに分かれたヒータ３０６で構成されたホットウォールの内側に、反応炉３００の外筒である石英製のアウターチューブ３０１およびアウターチューブ３０１内部のインナーチューブ３０２が設置されている。   Inside the hot wall composed of the heaters 306 divided into four zones U, CU, CL, and L, an outer tube 301 made of quartz that is an outer cylinder of the reaction furnace 300 and an inner tube 302 inside the outer tube 301 are provided. is set up.

アウターチューブ３０１よびインナーチューブ３０２の下端開口はステンレス製のシールキャップ３１６で密閉されている。このシールキャップ３１６には、複数のノズルから構成されるガス供給管が貫通するよう設けられている。ガス供給管は、モノシラン等のガスを供給するノズル３１２、その他のガスを供給するノズル３１３、及び三塩化ボロンガスを供給するノズル３１４から構成される。これらのノズル３１２、３１３、３１４により、処理用のガスがインナーチューブ３０２内に供給されるようになっている。なお、三塩化ボロンガスは、例えばＤＲＡＭのゲート電極に導電性をもたせるために行うボロンドープのために供給される。また、ノズル３１２は、長さの異なる複数本のノズル部から構成されており、ボート３１７のウェハ配列領域２２２の方向の途中からもモノシラン等のガスを供給することから、途中供給ノズルとも呼ばれる。   The lower end openings of the outer tube 301 and the inner tube 302 are sealed with a stainless seal cap 316. The seal cap 316 is provided with a gas supply pipe composed of a plurality of nozzles therethrough. The gas supply pipe includes a nozzle 312 for supplying a gas such as monosilane, a nozzle 313 for supplying other gas, and a nozzle 314 for supplying boron trichloride gas. By these nozzles 312, 313, and 314, processing gas is supplied into the inner tube 302. The boron trichloride gas is supplied for boron doping, for example, to make the gate electrode of the DRAM conductive. The nozzle 312 is composed of a plurality of nozzle portions having different lengths, and also supplies a gas such as monosilane from the middle in the direction of the wafer arrangement region 222 of the boat 317, and is also referred to as an intermediate supply nozzle.

なお、これらのガスのノズル３１２、３１３、及び３１４は、それぞれマスフローコントローラ（ＭＦＣ）３２２、３２３、及び３２４に連結されており、供給するガスの流量を所定の量に制御し得るように構成されている。なお、複数本のノズル部から構成されるノズル３１２のＭＦＣ３２２は、図５では便宜上共通に１つ設けているように記載されているが、実際には複数本のノズル部毎に設けられている。   These gas nozzles 312, 313, and 314 are connected to mass flow controllers (MFCs) 322, 323, and 324, respectively, so that the flow rate of the supplied gas can be controlled to a predetermined amount. ing. In addition, although MFC322 of the nozzle 312 comprised from a several nozzle part is described as providing one in common in FIG. 5 for convenience, in fact, it is provided for every several nozzle part. .

また、アウターチューブ３０１及びインナーチューブ３０２の間の形成される筒状空間３１８は排気管３１９に接続されている。排気管３１９はメカニカルブースタポンプ３０７およびドライポンプ３０８に接続されており、アウターチューブ３０１とインナーチューブ３０２との間の筒状空間３１８を流れるガスを排出するように構成される。また、排気管３１９はメカニカルブースタポンプ３０７の上流側で分岐され、この分岐排気管３２０は自動圧力制御器３２６を介してＮ２バラスト源３２７に接続されている。この自動圧力制御器３２６は、例えばＡＰＣ、Ｎ２バラスト用バルブを備え、アウターチューブ３０１内を所定の圧力の減圧雰囲気にするよう、排気管３１９内の圧力を圧力計３１５により検出し、コントローラ制御部３３２はその検出値によって自動圧力制御器３２６を制御するように構成されている。 A cylindrical space 318 formed between the outer tube 301 and the inner tube 302 is connected to the exhaust pipe 319. The exhaust pipe 319 is connected to the mechanical booster pump 307 and the dry pump 308, and is configured to discharge the gas flowing in the cylindrical space 318 between the outer tube 301 and the inner tube 302. The exhaust pipe 319 is branched upstream of the mechanical booster pump 307, and the branch exhaust pipe 320 is connected to an N 2 ballast source 327 via an automatic pressure controller 326. The automatic pressure controller 326 includes, for example, a valve for APC and N 2 ballast, detects the pressure in the exhaust pipe 319 with a pressure gauge 315 so that the inside of the outer tube 301 has a reduced pressure atmosphere, and is controlled by a controller. The unit 332 is configured to control the automatic pressure controller 326 according to the detected value.

また、複数枚のウェハ２００が装填された石英製のボート３１７は、インナーチューブ３０２内に設置されている。ボート３１７の下部に装填される断熱板３０５はボート３１７と装置下部との間を断熱するためのものである。このボート３１７はシールキャップ３１６から気密に挿入された回転軸３２１により支持されている。回転軸３２１は、ボート３１７及びボート３１７上に保持されているウェハ２００を回転させるように構成され、ボート３１７を所定のスピードで回転させるように、回転機構３２９により制御するようになっている。また、ボート３１７はボートエレベータ３３１によって昇降自在に制御するようになっている。
尚、各構成は、制御部３３０により制御されている。 A quartz boat 317 loaded with a plurality of wafers 200 is installed in the inner tube 302. The heat insulating plate 305 loaded in the lower portion of the boat 317 is for insulating heat between the boat 317 and the lower portion of the apparatus. The boat 317 is supported by a rotating shaft 321 inserted from a seal cap 316 in an airtight manner. The rotating shaft 321 is configured to rotate the boat 317 and the wafer 200 held on the boat 317, and is controlled by the rotating mechanism 329 so as to rotate the boat 317 at a predetermined speed. Further, the boat 317 is controlled to be moved up and down by a boat elevator 331.
Each component is controlled by the control unit 330.

上述した縦型装置を用いて、第一の工程におけるアモルファスシリコン膜及び単結晶シリコン膜を形成する。   The amorphous silicon film and the single crystal silicon film in the first process are formed using the vertical apparatus described above.

まず、ボートエレベータ３３１によりボート３１７を下降させる。ボート３１７にシリコン酸化膜を形成した複数枚のシリコンウェハ２００を装填して保持する。次いで、ヒータ３０６により反応炉３００内を加熱しながら、反応炉３００内の温度を所定の処理温度にする。
ＭＦＣ３２２により流量制御された不活性ガスをノズル３１２より反応炉３００内に供給して、予め反応炉３００内を不活性ガスで充填しておく。ボートエレベータ３３１により、ボート３１７を上昇させて反応炉３００内に移し、シールキャップ３１６により炉口を気密に閉塞する。反応炉３００の内部温度を所定の処理温度に維持する。このときヒータ３０６の制御部３３０による加熱制御によって形成される反応炉３００内の温度勾配は、フラットすなわちゼロとする。温度勾配をゼロとするのは、温度に対して影響のあるウェハ２００の膜質や膜厚を均一にするためである。 First, the boat 317 is lowered by the boat elevator 331. A plurality of silicon wafers 200 having a silicon oxide film formed thereon are loaded and held on the boat 317. Next, the temperature inside the reaction furnace 300 is set to a predetermined processing temperature while the inside of the reaction furnace 300 is heated by the heater 306.
An inert gas whose flow rate is controlled by the MFC 322 is supplied into the reaction furnace 300 from the nozzle 312, and the reaction furnace 300 is filled with the inert gas in advance. The boat elevator 331 raises the boat 317 and moves it into the reaction furnace 300, and the furnace port is hermetically closed by the seal cap 316. The internal temperature of the reaction furnace 300 is maintained at a predetermined processing temperature. At this time, the temperature gradient in the reaction furnace 300 formed by the heating control by the control unit 330 of the heater 306 is flat, that is, zero. The reason for setting the temperature gradient to zero is to make the film quality and film thickness of the wafer 200 which have an influence on the temperature uniform.

反応炉３００内を所定の真空状態まで排気した後、回転軸３２１、回転機構３２９により、ボート３１７及びボート３１７上に保持されている複数のウェハ２００を回転させる。同時にノズル３１２から、ＭＦＣ３２２によって流量制御されたモノシラン等の成膜ガスを反応炉３００内に供給する。供給されたガスは、反応炉３００内を上昇し、ウェハ配列領域２２２に配置された複数のウェハ２００に対して供給される。減圧処理中の反応炉３００内は、排気管３１９を介して排気され、所定の真空になるよう自動圧力制御器３２６により圧力が制御され、所定時間減圧処理、すなわちアモルファスシリコン膜の成膜工程を実行する。   After evacuating the reactor 300 to a predetermined vacuum state, the rotating shaft 321 and the rotating mechanism 329 rotate the boat 317 and the plurality of wafers 200 held on the boat 317. At the same time, a deposition gas such as monosilane whose flow rate is controlled by the MFC 322 is supplied from the nozzle 312 into the reaction furnace 300. The supplied gas rises in the reaction furnace 300 and is supplied to the plurality of wafers 200 arranged in the wafer arrangement region 222. The inside of the reactor 300 during the decompression process is exhausted through the exhaust pipe 319 and the pressure is controlled by the automatic pressure controller 326 so that a predetermined vacuum is obtained, and the decompression process, that is, the amorphous silicon film forming process is performed for a predetermined time. Execute.

上記アモルファスシリコン成膜工程後、ノズル３１４からＭＦＣ３２４により流量制御された三塩化ボロンガスを反応炉３００内に供給すると、アモルファスシリコン膜の全面にボロンを含んだドープトアモルファスシリコン膜を形成することができる。   After the amorphous silicon film forming step, when boron trichloride gas whose flow rate is controlled by the MFC 324 is supplied from the nozzle 314 into the reaction furnace 300, a doped amorphous silicon film containing boron can be formed on the entire surface of the amorphous silicon film. .

このようにしてドープトアモルファスシリコン膜の形成が終了した後、そのまま反応炉内でアモルファスシリコン膜をアニールして単結晶シリコン膜を形成する。   After the formation of the doped amorphous silicon film is completed in this way, the amorphous silicon film is annealed as it is in a reaction furnace to form a single crystal silicon film.

単結晶シリコン膜形成後、反応炉３００内のガスを不活性ガスで置換するとともに、圧力を常圧にし、その後、ボートエレベータ３３１によりボート３１７を下降させて、ボート３１７及び処理済のウェハ２００を反応炉３００から取り出す。反応炉３００から取り出されたボート３１７上の処理済のウェハ２００は、次の第二の工程を実施する装置に搬送する。   After the formation of the single crystal silicon film, the gas in the reaction furnace 300 is replaced with an inert gas, and the pressure is set to a normal pressure. Thereafter, the boat 317 is lowered by the boat elevator 331, and the boat 317 and the processed wafer 200 are removed. Remove from reactor 300. The processed wafer 200 on the boat 317 taken out from the reaction furnace 300 is transferred to an apparatus that performs the next second step.

次に、本発明の第二の工程である窒化工程を実施する装置について説明する。
本発明のプラズマ処理炉は、電界と磁界により高密度プラズマを生成できる変形マグネトロン型プラズマ源（Ｍｏｄｉｆｉｅｄ Ｍａｇｎｅｔｒｏｎ Ｔｙｐｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ）を用いてウェハ等の基板をプラズマ処理する基板処理炉（以下、ＭＭＴ装置と称する）である。このＭＭＴ装置は、気密性を確保した処理室に基板を設置し、シャワーヘッドを介して反応ガスを処理室に導入し、処理室をある一定の圧力に保ち、放電用電極に高周波電力を供給して電界を形成するとともに磁界を形成し、マグネトロン放電を起こす。放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより長寿命となって電離生成率を高めるので高密度プラズマを生成できる。このように反応ガスを励起分解させて基板表面を酸化または窒化等の拡散処理、または基板表面に薄膜を形成する、または基板表面をエッチングする等、基板へ各種のプラズマ処理を施すことができる。 Next, an apparatus for performing the nitriding step, which is the second step of the present invention, will be described.
The plasma processing furnace of the present invention is a substrate processing furnace (hereinafter referred to as an MMT apparatus) that plasma-processes a substrate such as a wafer using a modified magnetron type plasma source that can generate high-density plasma by an electric field and a magnetic field. Called). In this MMT apparatus, a substrate is installed in a processing chamber that ensures airtightness, a reaction gas is introduced into the processing chamber via a shower head, the processing chamber is maintained at a certain pressure, and high-frequency power is supplied to the discharge electrode. As a result, an electric field and a magnetic field are formed, causing magnetron discharge. Since the electrons emitted from the discharge electrode continue to circulate while continuing the cycloid motion while drifting, the lifetime becomes longer and the ionization rate is increased, so that high-density plasma can be generated. In this way, the substrate can be subjected to various plasma treatments such as diffusion treatment such as oxidation or nitridation by exciting and decomposing the reaction gas, or forming a thin film on the substrate surface, or etching the substrate surface.

図４に、このようなＭＭＴ装置の概略構成図を示す。ＭＭＴ装置は、処理容器２０３を有し、この処理容器２０３は、第一の容器であるドーム型の上側容器２１０と第二の容器である碗型の下側容器２１１により形成され、上側容器２１０は下側容器２１１の上に被せられている。上側容器２１０は酸化アルミニウム又は石英等の非金属材料で形成されており、下側容器２１１はアルミニウムで形成されている。また後述するヒータ一体型の基板保持具（基板保持手段）であるサセプタ２１７を窒化アルミニウムや、セラミックス又は石英等の非金属材料で構成することによって、処理の際に膜中に取り込まれる金属汚染
を低減している。 FIG. 4 shows a schematic configuration diagram of such an MMT apparatus. The MMT apparatus has a processing container 203, which is formed by a dome-shaped upper container 210 as a first container and a bowl-shaped lower container 211 as a second container. Is covered on the lower container 211. The upper container 210 is made of a non-metallic material such as aluminum oxide or quartz, and the lower container 211 is made of aluminum. Further, by configuring the susceptor 217, which will be described later as a heater-integrated substrate holder (substrate holding means), with a non-metallic material such as aluminum nitride, ceramics, or quartz, metal contamination taken into the film during processing can be prevented. Reduced.

シャワーヘッド２３６は、処理室２０１の上部に設けられ、キャップ状の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９とを備えている。バッファ室２３７は、ガス導入口２３４より導入されたガスを分散するための分散空間として設けられる。   The shower head 236 is provided in the upper part of the processing chamber 201, and includes a cap-shaped lid 233, a gas inlet 234, a buffer chamber 237, an opening 238, a shielding plate 240, and a gas outlet 239. Yes. The buffer chamber 237 is provided as a dispersion space for dispersing the gas introduced from the gas introduction port 234.

ガス導入口２３４には、ガスを供給するガス供給管２３２が接続されており、ガス供給管２３２は、開閉弁であるバルブ２４３ａ、流量制御器（流量制御手段）であるマスフローコントローラ２４１を介して図中省略の反応ガス２３０のガスボンベに繋がっている。シャワーヘッド２３６から反応ガス２３０が処理室２０１に供給され、また、サセプタ２１７の周囲から処理室２０１の底方向へ基板処理後のガスが流れるように下側容器２１１の側壁にガスを排気するガス排気口２３５が設けられている。ガス排気口２３５にはガスを排気するガス排気管２３１が接続されており、ガス排気管２３１は、圧力調整器であるＡＰＣ２４２、開閉弁であるバルブ２４３ｂを介して排気装置である真空ポンプ２４６に接続されている。   A gas supply pipe 232 for supplying gas is connected to the gas inlet 234. The gas supply pipe 232 is connected via a valve 243a as an on-off valve and a mass flow controller 241 as a flow rate controller (flow rate control means). It is connected to the gas cylinder of the reaction gas 230 not shown in the figure. A reaction gas 230 is supplied from the shower head 236 to the processing chamber 201, and a gas that exhausts the gas to the side wall of the lower container 211 so that the gas after substrate processing flows from the periphery of the susceptor 217 toward the bottom of the processing chamber 201. An exhaust port 235 is provided. A gas exhaust pipe 231 for exhausting gas is connected to the gas exhaust port 235. The gas exhaust pipe 231 is connected to a vacuum pump 246 which is an exhaust device via an APC 242 which is a pressure regulator and a valve 243b which is an on-off valve. It is connected.

供給される反応ガス２３０を励起させる放電機構（放電手段）として、筒状、例えば円筒状に形成された第一の電極である筒状電極２１５が設けられる。筒状電極２１５は処理容器２０３（上側容器２１０）の外周に設置されて処理室２０１内のプラズマ生成領域２２４を囲んでいる。筒状電極２１５にはインピーダンスの整合を行う整合器２７２を介して高周波電力を印加する高周波電源２７３が接続されている。   As a discharge mechanism (discharge means) for exciting the supplied reaction gas 230, a cylindrical electrode 215 that is a first electrode formed in a cylindrical shape, for example, a cylindrical shape, is provided. The cylindrical electrode 215 is installed on the outer periphery of the processing vessel 203 (upper vessel 210) and surrounds the plasma generation region 224 in the processing chamber 201. The cylindrical electrode 215 is connected to a high frequency power source 273 that applies high frequency power via a matching unit 272 that performs impedance matching.

また、筒状、例えば円筒状に形成された磁界形成機構（磁界形成手段）である筒状磁石２１６は筒状の永久磁石となっている。筒状磁石２１６は、筒状電極２１５の外表面の上下端近傍に配置される。上下の筒状磁石２１６、２１６は、処理室２０１の半径方向に沿った両端（内周端と外周端）に磁極を持ち、上下の筒状磁石２１６、２１６の磁極の向きが逆向きに設定されている。従って、内周部の磁極同士が異極となっており、これにより、筒状電極２１５の内周面に沿って円筒軸方向に磁力線を形成するようになっている。   Moreover, the cylindrical magnet 216 which is a cylinder, for example, the magnetic field formation mechanism (magnetic field formation means) formed in the shape of a cylinder is a cylindrical permanent magnet. The cylindrical magnet 216 is disposed near the upper and lower ends of the outer surface of the cylindrical electrode 215. The upper and lower cylindrical magnets 216 and 216 have magnetic poles at both ends (inner and outer peripheral ends) along the radial direction of the processing chamber 201, and the magnetic poles of the upper and lower cylindrical magnets 216 and 216 are set in opposite directions. Has been. Therefore, the magnetic poles in the inner peripheral portion are different from each other, and thereby magnetic field lines are formed in the cylindrical axis direction along the inner peripheral surface of the cylindrical electrode 215.

処理室２０１の底側中央には、基板であるウェハ２００を保持するための基板保持具（基板保持手段）としてサセプタ２１７が配置されている。サセプタ２１７は、例えば窒化アルミニウムやセラミックス、又は石英等の非金属材料で形成され、内部に加熱機構（加熱手段）としてのヒータ（図中省略）が一体的に埋め込まれており、ウェハ２００を加熱できるようになっている。ヒータは電力が印加されてウェハ２００を７００℃程度にまで加熱できるようになっている。   A susceptor 217 is disposed at the bottom center of the processing chamber 201 as a substrate holder (substrate holding means) for holding the wafer 200 as a substrate. The susceptor 217 is formed of, for example, a nonmetallic material such as aluminum nitride, ceramics, or quartz, and a heater (not shown) as a heating mechanism (heating means) is integrally embedded therein to heat the wafer 200. It can be done. The heater is adapted to heat the wafer 200 to about 700 ° C. by applying electric power.

また、サセプタ２１７の内部には、さらにインピーダンスを変化させるための電極である第二の電極も装備されており、この第二の電極がインピーダンス可変機構２７４を介して接地されている。インピーダンス可変機構２７４は、コイルや可変コンデンサから構成され、コイルのパターン数や可変コンデンサの容量値を制御することによって、上記電極及びサセプタ２１７を介してウェハ２００の電位を制御できるようになっている。   The susceptor 217 is also equipped with a second electrode that is an electrode for changing the impedance, and the second electrode is grounded via the impedance variable mechanism 274. The impedance variable mechanism 274 is composed of a coil and a variable capacitor, and the potential of the wafer 200 can be controlled via the electrode and the susceptor 217 by controlling the number of coil patterns and the capacitance value of the variable capacitor. .

ウェハ２００をマグネトロン型プラズマ源でのマグネトロン放電により処理するための処理炉２０２は、少なくとも処理室２０１、処理容器２０３、サセプタ２１７、筒状電極２１５、筒状磁石２１６、シャワーヘッド２３６、及び排気口２３５から構成されており、処理室２０１でウェハ２００をプラズマ処理することが可能となっている。   A processing furnace 202 for processing the wafer 200 by magnetron discharge with a magnetron type plasma source includes at least a processing chamber 201, a processing vessel 203, a susceptor 217, a cylindrical electrode 215, a cylindrical magnet 216, a shower head 236, and an exhaust port. The wafer 200 can be plasma-treated in the processing chamber 201.

筒状電極２１５及び筒状磁石２１６の周囲には、この筒状電極２１５及び筒状磁石２１６で形成される電界や磁界を外部環境や他処理炉等の装置に悪影響を及ぼさないように、
電界や磁界を有効に遮蔽する遮蔽板２２３が設けられている。 Around the cylindrical electrode 215 and the cylindrical magnet 216, an electric field and a magnetic field formed by the cylindrical electrode 215 and the cylindrical magnet 216 are not adversely affected on an external environment or an apparatus such as another processing furnace.
A shielding plate 223 that effectively shields an electric field or a magnetic field is provided.

サセプタ２１７は下側容器２１１と絶縁され、サセプタ２１７を昇降させるサセプタ昇降機構（昇降手段）２６８が設けられている。またサセプタ２１７には貫通孔２１７ａが設けられ、下側容器２１１底面にはウェハ２００を突上げるためのウェハ突上げピン２６６が少なくとも３箇所に設けられている。そして、サセプタ昇降機構２６８によりサセプタ２１７が下降させられた時にはウェハ突上げピン２６６がサセプタ２１７と非接触な状態で貫通孔２１７ａを突き抜けるような位置関係となるよう、貫通孔２１７ａ及びウェハ突上げピン２６６が配置される。   The susceptor 217 is insulated from the lower container 211 and is provided with a susceptor elevating mechanism (elevating means) 268 for elevating and lowering the susceptor 217. The susceptor 217 is provided with through holes 217a, and at the bottom of the lower container 211, wafer push-up pins 266 for pushing up the wafer 200 are provided in at least three places. Then, when the susceptor 217 is lowered by the susceptor elevating mechanism 268, the through hole 217a and the wafer up pin are arranged so that the wafer push-up pin 266 penetrates the through-hole 217a in a non-contact state with the susceptor 217. 266 is arranged.

また、下側容器２１１の側壁には仕切弁となるゲートバルブ２４４が設けられ、開いている時には図中省略の搬送機構（搬送手段）により処理室２０１に対してウェハ２００を搬入、または搬出することができ、閉まっている時には処理室２０１を気密に閉じることができる。   Further, a gate valve 244 serving as a gate valve is provided on the side wall of the lower container 211. When the gate valve 244 is open, the wafer 200 is loaded into or unloaded from the processing chamber 201 by a transfer mechanism (transfer means) not shown in the drawing. The process chamber 201 can be hermetically closed when closed.

また、制御部（制御手段）としてのコントローラ１２１は信号線Ａを通じてＡＰＣ２４２、バルブ２４３ｂ、真空ポンプ２４６を、信号線Ｂを通じてサセプタ昇降機構２６８を、信号線Ｃを通じてゲートバルブ２４４を、信号線Ｄを通じて整合器２７２、高周波電源２７３を、信号線Ｅを通じてマスフローコントローラ２４１、バルブ２４３ａを、さらに図示しない信号線を通じてサセプタに埋め込まれたヒータやインピーダンス可変機構２７４をそれぞれ制御するよう構成されている。   Further, the controller 121 as a control unit (control means) includes the APC 242, the valve 243b, and the vacuum pump 246 through the signal line A, the susceptor lifting mechanism 268 through the signal line B, the gate valve 244 through the signal line C, and the signal line D. The matching device 272, the high-frequency power source 273, the mass flow controller 241 and the valve 243a are controlled through the signal line E, and the heater and the impedance variable mechanism 274 embedded in the susceptor are controlled through the signal line (not shown).

次に上記のような構成の処理炉を用いて、半導体デバイスの製造工程の一工程として、ウェハ２００表面に対し、又はウェハ２００上に形成された下地膜の表面に対し所定のプラズマ処理、例えば酸化処理又は窒化処理を施す方法について説明する。尚、以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。   Next, as a step of the semiconductor device manufacturing process using the processing furnace configured as described above, a predetermined plasma treatment is performed on the surface of the wafer 200 or the surface of the base film formed on the wafer 200, for example, A method for performing oxidation treatment or nitriding treatment will be described. In the following description, the operation of each part constituting the substrate processing apparatus is controlled by the controller 121.

ウェハ２００は処理炉２０２を構成する処理室２０１の外部からウェハを搬送する図中省略の搬送機構によって処理室２０１に搬入され、サセプタ２１７上に搬送される。この搬送動作の詳細は次の通りである。サセプタ２１７が基板搬送位置まで下降し、ウェハ突上げピン２６６の先端がサセプタ２１７の貫通孔２１７ａを通過する。このときサセプタ２１７表面よりも所定の高さ分だけ突き上げピン２６６が突き出された状態となる。次に、下側容器２１１に設けられたゲートバルブ２４４が開かれ、図中省略の搬送機構によってウェハ２００をウェハ突上げピン２６６の先端に載置する。搬送機構が処理室２０１外へ退避すると、ゲートバルブ２４４が閉じられる。サセプタ２１７がサセプタ昇降機構２６８により上昇すると、サセプタ２１７上面にウェハ２００を載置することができ、更にウェハ２００を処理する位置まで上昇する。   The wafer 200 is loaded into the processing chamber 201 by a transfer mechanism (not shown) that transfers the wafer from the outside of the processing chamber 201 constituting the processing furnace 202, and is transferred onto the susceptor 217. The details of this transport operation are as follows. The susceptor 217 is lowered to the substrate transfer position, and the tip of the wafer push-up pin 266 passes through the through hole 217a of the susceptor 217. At this time, the push-up pin 266 is protruded by a predetermined height from the surface of the susceptor 217. Next, the gate valve 244 provided in the lower container 211 is opened, and the wafer 200 is placed on the tip of the wafer push-up pin 266 by a transfer mechanism not shown in the drawing. When the transfer mechanism is retracted out of the processing chamber 201, the gate valve 244 is closed. When the susceptor 217 is raised by the susceptor lifting mechanism 268, the wafer 200 can be placed on the upper surface of the susceptor 217, and further raised to a position where the wafer 200 is processed.

サセプタ２１７に埋め込まれたヒータは予め加熱されており、搬入されたウェハ２００を室温から７００℃の範囲の内、所定のウェハ処理温度に加熱する。真空ポンプ２４６、及びＡＰＣ２４２を用いて処理室２０１の圧力を０．１から１００Ｐａの範囲の内、所定の圧力に維持する。   The heater embedded in the susceptor 217 is preheated, and heats the loaded wafer 200 to a predetermined wafer processing temperature within a range of room temperature to 700 ° C. The pressure of the processing chamber 201 is maintained at a predetermined pressure within the range of 0.1 to 100 Pa using the vacuum pump 246 and the APC 242.

ウェハ２００の温度が処理温度に達し、安定化したら、ガス導入口２３４から遮蔽プレート２４０のガス吹出口２３９を介して、反応ガス、例えば酸素Ｏ２又は窒素Ｎ２を処理室２０１に配置されているウェハ２００の上面（処理面）に向けて導入する。このときのガス流量は１０から５０００ｓｃｃｍの範囲の内、所定の流量とする。同時に筒状電極２１５に高周波電源２７３から整合器２７２を介して高周波電力を印加する。印加する電力は、１５０から２０００Ｗの範囲の内、所定の出力値を投入する。このときインピーダンス可変機構２７４は予め所望のインピーダンス値となるように制御しておく。   When the temperature of the wafer 200 reaches the processing temperature and stabilizes, the wafer in which the reaction gas, for example, oxygen O 2 or nitrogen N 2 is disposed in the processing chamber 201 from the gas inlet 234 through the gas outlet 239 of the shielding plate 240. It introduces toward the upper surface (processing surface) of 200. The gas flow rate at this time is a predetermined flow rate within a range of 10 to 5000 sccm. At the same time, high frequency power is applied to the cylindrical electrode 215 from the high frequency power supply 273 via the matching unit 272. The power to be applied is a predetermined output value in the range of 150 to 2000 W. At this time, the impedance variable mechanism 274 is controlled in advance so as to have a desired impedance value.

筒状磁石２１６、２１６の磁界の影響を受けてマグネトロン放電が発生し、ウェハ２００の上方空間に電荷をトラップしてプラズマ生成領域２２４に高密度プラズマが生成される。そして、生成された高密度プラズマにより、サセプタ２１７上のウェハ２００の表面にプラズマ処理が施される。プラズマ処理が終わったウェハ２００は、図示略の搬送機構を用いて、基板搬入と逆の手順で処理室２０１外へ搬送される。   Magnetron discharge is generated under the influence of the magnetic field of the cylindrical magnets 216 and 216, charges are trapped in the upper space of the wafer 200, and high-density plasma is generated in the plasma generation region 224. Then, plasma processing is performed on the surface of the wafer 200 on the susceptor 217 by the generated high-density plasma. The wafer 200 that has been subjected to the plasma processing is transferred outside the processing chamber 201 using a transfer mechanism (not shown) in the reverse order of substrate loading.

ここで、半導体装置（半導体デバイス）の製造法を説明する。
図２はゲート絶縁膜を備えた半導体デバイスの一例を示す概略断面図である。半導体デバイスには、ロジック、ＤＲＡＭ、不揮発性メモリなどのデバイスが含まれる。ゲート絶縁膜は、基板１１上に形成された下地シリコン膜としてのシリコン酸化膜１２と、シリコン酸化膜１２上に形成されたシリコン窒化膜１３との積層膜から構成される。 Here, a method for manufacturing a semiconductor device (semiconductor device) will be described.
FIG. 2 is a schematic cross-sectional view showing an example of a semiconductor device provided with a gate insulating film. Semiconductor devices include devices such as logic, DRAM, and nonvolatile memory. The gate insulating film is composed of a laminated film of a silicon oxide film 12 as a base silicon film formed on the substrate 11 and a silicon nitride film 13 formed on the silicon oxide film 12.

実施態様によっては、半導体デバイスが備えるゲート絶縁膜は、基板としての半導体シリコン基板上に形成されたフラッシュメモリのゲート絶縁膜であることもある。
図３は、フラッシュメモリのゲート絶縁膜の一例を示す概略断面図である。ゲート絶縁膜は、シリコン基板１０１上に形成された酸化膜であって、シリコン基板１０１上の全面に形成されたうちの、非ゲート領域表面１０２に形成された一部は除去され、ゲート領域表面１０３に形成された他部が残されたシリコン酸化膜１０４と、そのシリコン酸化膜１０４上に形成されたシリコン窒化膜１０５とから構成されている。このシリコン窒化膜１０５は、例えば、シリコン基板１０１の全面に成膜したアモルファスシリコン膜をアニールしてシリコン単結晶化し、この単結晶シリコン膜をプラズマ窒化することにより形成されている。 In some embodiments, the gate insulating film included in the semiconductor device may be a gate insulating film of a flash memory formed on a semiconductor silicon substrate as a substrate.
FIG. 3 is a schematic cross-sectional view showing an example of the gate insulating film of the flash memory. The gate insulating film is an oxide film formed on the silicon substrate 101. A part of the oxide film formed on the entire surface of the silicon substrate 101 formed on the non-gate region surface 102 is removed, and the gate region surface is removed. The silicon oxide film 104 formed on the other part of the silicon oxide film 104 and the silicon nitride film 105 formed on the silicon oxide film 104 are formed. The silicon nitride film 105 is formed, for example, by annealing an amorphous silicon film formed on the entire surface of the silicon substrate 101 to single crystal silicon, and plasma nitriding the single crystal silicon film.

上述した本実施の形態の第一工程で使用した装置は、アモルファスシリコン膜を形成する場合や、アモルファスシリコン膜をシリコン単結晶化するためにアニールする場合に使用される。また、ＭＭＴ装置は、単結晶シリコン膜をプラズマ窒化する場合に好適に使用される。   The apparatus used in the first step of the present embodiment described above is used when an amorphous silicon film is formed or when the amorphous silicon film is annealed to form a silicon single crystal. The MMT apparatus is preferably used when plasma nitriding a single crystal silicon film.

図３に示すようなフラッシュメモリのゲート絶縁膜の作成方法は、下地シリコン膜としてのシリコン酸化膜１０４の上に単結晶シリコン膜を形成する工程と、前記単結晶シリコン膜を窒化してシリコン窒化膜１０５を形成する工程と、を含む方法から構成される。
ここで形成されるシリコン窒化膜１０５としては、ＳｉＮ、Ｓｉ３Ｎ４、ＳｉＸＮＶが挙げられ、一般的には、高温でのＣＶＤ膜や高温で熱窒化したシリコン窒化膜の組成は、Ｓｉ３Ｎ４となる。以下、シリコン窒化膜１０５をＳｉ３Ｎ４膜１０５という。また、シリコン酸化膜１０４をＳｉＯ２膜１０４という。
つぎに、図１を用いて具体的なゲート絶縁膜の作成方法を説明する。 A method for forming a gate insulating film of a flash memory as shown in FIG. 3 includes a step of forming a single crystal silicon film on a silicon oxide film 104 as a base silicon film, and nitriding the single crystal silicon film to silicon nitride. And forming a film 105.
Examples of the silicon nitride film 105 formed here include SiN, Si 3 N 4 , and Si X N V. Generally, the composition of a CVD film at a high temperature or a silicon nitride film thermally nitrided at a high temperature is: Si 3 N 4 is obtained. Hereinafter, the silicon nitride film 105 is referred to as a Si 3 N 4 film 105. The silicon oxide film 104 is referred to as a SiO 2 film 104.
Next, a specific method for forming a gate insulating film will be described with reference to FIG.

ステップ１（酸化（図１（ａ））
下地シリコン膜であるＳｉＯ２膜１０４を形成するには、シリコン基板１０１の表面を酸化してＳｉＯ２膜を形成する。具体的には、酸素を含むガスをプラズマにより活性化してシリコン基板１０１の表面に薄いＳｉＯ２膜１０４を形成するか、或いは熱による熱酸化反応で形成する。例えば、薄いＳｉＯ２膜１０４の厚さは０．６ｎｍから３．０ｎｍである。
酸素を含むガスをプラズマにより活性化してＳｉＯ２膜を形成するには、例えば、上述したＭＭＴ装置や、ＣＶＤ装置を用いて実施する。酸素を含むガスには、例えばＯ２、Ｏ２＋Ｈ２、Ｈ２Ｏ等が使われる。ＭＭＴ装置の場合、シリコン基板１０１の表面を酸化する際に、サセプタ２１７と接地間に介設したインピーダンス可変機構２７４を、予め所望のインピーダンス値に調整すると、それによりウェハ２００の電位が制御されて、上述した範囲の膜厚及び面内膜厚均一性をもつＳｉＯ２膜１０４が形成できる。 Step 1 (oxidation (FIG. 1 (a))
In order to form the SiO 2 film 104 as the base silicon film, the surface of the silicon substrate 101 is oxidized to form a SiO 2 film. Specifically, a gas containing oxygen is activated by plasma to form a thin SiO 2 film 104 on the surface of the silicon substrate 101, or is formed by a thermal oxidation reaction by heat. For example, the thickness of the thin SiO 2 film 104 is 0.6 nm to 3.0 nm.
In order to activate the gas containing oxygen by plasma and form the SiO 2 film, for example, the above-described MMT apparatus or CVD apparatus is used. For example, O 2 , O 2 + H 2 , H 2 O, or the like is used as the gas containing oxygen. In the case of the MMT apparatus, when the surface of the silicon substrate 101 is oxidized, if the impedance variable mechanism 274 interposed between the susceptor 217 and the ground is adjusted in advance to a desired impedance value, the potential of the wafer 200 is thereby controlled. The SiO 2 film 104 having the film thickness and in-plane film thickness uniformity in the above-described range can be formed.

前述した下地シリコン膜としてのＳｉＯ２膜１０４の上に単結晶シリコン膜１０７を形成する工程は、具体的にはステップ２からステップ４で構成される。 The process of forming the single crystal silicon film 107 on the SiO 2 film 104 as the base silicon film described above is specifically composed of Step 2 to Step 4.

ステップ２（一部の酸化膜除去（図１（ｂ））
ＳｉＯ２膜の一部を除去してシリコン基板１０１の表面を露出させる。具体的には、ゲート領域表面１０３上のＳｉＯ２膜１０４は残し、非ゲート領域表面１０２上のＳｉＯ２膜を除去して、非ゲート領域表面１０２にシリコン基板１０１の単結晶シリコンを露出させる。シリコン基板１１の表面の一部のＳｉＯ２膜を除去する手段には、ウェットエッチング或いはプラズマによるドライエッチングを用いる。プラズマによるドライエッチングは、例えば、上述したＭＭＴ装置や、既存のエッチング装置を用いて実施する。この場合、エッチングガスには、例えばＮＦ３、ＣｌＦ３が使われる。 Step 2 (Partial oxide film removal (FIG. 1B))
A part of the SiO 2 film is removed to expose the surface of the silicon substrate 101. Specifically, the SiO 2 film 104 on the gate region surface 103 is left, the SiO 2 film on the non-gate region surface 102 is removed, and the single crystal silicon of the silicon substrate 101 is exposed on the non-gate region surface 102. As means for removing a part of the SiO 2 film on the surface of the silicon substrate 11, wet etching or dry etching using plasma is used. The dry etching using plasma is performed using, for example, the above-described MMT apparatus or an existing etching apparatus. In this case, for example, NF 3 or ClF 3 is used as the etching gas.

ステップ３（アモルファスシリコン成膜（図１（ｃ））
露出した単結晶シリコン表面を含むシリコン基板１０１の全面にアモルファスシリコン膜１０６を形成する。アモルファスシリコン膜１０６を成膜するには、具体的には、前述の第一の工程で使用した装置、つまりエピタキシャル装置を用いる。原料ガスには、この場合、例えばＳｉ２Ｈ６、ＳｉＨ４等が用いられる。
このとき、圧力を１００Ｐａ、基板温度は５００℃、処理時間を約１０分とする。 Step 3 (Amorphous silicon film formation (FIG. 1C))
An amorphous silicon film 106 is formed on the entire surface of the silicon substrate 101 including the exposed single crystal silicon surface. In order to form the amorphous silicon film 106, specifically, the apparatus used in the first step described above, that is, an epitaxial apparatus is used. In this case, for example, Si 2 H 6 , SiH 4 or the like is used as the source gas.
At this time, the pressure is 100 Pa, the substrate temperature is 500 ° C., and the processing time is about 10 minutes.

ステップ４（アニール（図１（ｄ））
アモルファスシリコン膜１０６を形成した後、同処理室でアニール処理を行い、単結晶シリコン膜１０７を形成する。具体的には、基板温度を５００℃以上６５０℃以下の温度でアニールを行う。特に好適には、５５０℃以上の温度でアニールを行う。
このようなアニール処理により、アモルファス構造のシリコンを単結晶化する。アニールは窒素雰囲気で行う。
このときの圧力を常気圧、処理時間を１０時間以上とする。 Step 4 (Annealing (FIG. 1 (d))
After the amorphous silicon film 106 is formed, annealing treatment is performed in the same processing chamber to form a single crystal silicon film 107. Specifically, annealing is performed at a substrate temperature of 500 ° C. or higher and 650 ° C. or lower. Particularly preferably, annealing is performed at a temperature of 550 ° C. or higher.
By such an annealing process, silicon having an amorphous structure is made into a single crystal. Annealing is performed in a nitrogen atmosphere.
At this time, the pressure is atmospheric pressure, and the treatment time is 10 hours or more.

次に、単結晶シリコン膜１０７を窒化してＳｉ３Ｎ４膜１０５を形成する工程は、ステップ５、及びステップ６からなる。 Next, the process of forming the Si 3 N 4 film 105 by nitriding the single crystal silicon film 107 includes steps 5 and 6.

ステップ５（窒化（図１（ｅ））
単結晶シリコン膜１０７を窒化してＳｉ３Ｎ４膜１０５を形成する。好ましくは、単結晶シリコン膜１０７を窒化してＳｉ３Ｎ４膜１０５を形成する工程は、窒素を含んだガスをプラズマにより活性化して、単結晶シリコン膜１０７を窒化処理することにより形成する工程とする。
窒化処理には、例えば上述したＭＭＴ装置を用いる。このＭＭＴ装置を用いて、単結晶シリコン膜１０７を窒化処理するには、シリコン基板１０１を上述したように室温（２５℃）から７００℃の範囲内、処理室内を０．１Ｐａから１００Ｐａの範囲内に維持して、窒素Ｎ２を含むガスを処理室２０１内のウェハ２００の上面（処理面）に向けてシャワー状に供給する。このときのガス流量は１０から５０００ｓｃｃｍの範囲である。同時に筒状電極２１５に高周波電源２７３から整合器２７２を介して１５０から２０００Ｗの範囲内の電力出力値を投入する。プラズマ生成領域２２４に高密度プラズマが生成され、サセプタ２１７上のウェハ２００の表面にプラズマ窒化処理が施される。窒素Ｎ２を含むガスには、例えばＮ２、ＮＯ、Ｎ２Ｏ、ＮＨ３、Ｎ２Ｈ６などが使われる。 Step 5 (nitriding (FIG. 1 (e))
The single crystal silicon film 107 is nitrided to form a Si 3 N 4 film 105. Preferably, the step of forming the Si 3 N 4 film 105 by nitriding the single crystal silicon film 107 is a step of forming the single crystal silicon film 107 by nitriding treatment by activating a gas containing nitrogen by plasma. And
For example, the above-described MMT apparatus is used for the nitriding treatment. In order to nitride the single crystal silicon film 107 using this MMT apparatus, the silicon substrate 101 is within the range of room temperature (25 ° C.) to 700 ° C. and the processing chamber is within the range of 0.1 Pa to 100 Pa as described above. The gas containing nitrogen N 2 is supplied in a shower shape toward the upper surface (processing surface) of the wafer 200 in the processing chamber 201. The gas flow rate at this time is in the range of 10 to 5000 sccm. At the same time, a power output value in the range of 150 to 2000 W is input from the high frequency power supply 273 to the cylindrical electrode 215 via the matching unit 272. High-density plasma is generated in the plasma generation region 224, and the surface of the wafer 200 on the susceptor 217 is subjected to plasma nitridation. As the gas containing nitrogen N 2 , for example, N 2 , NO, N 2 O, NH 3 , N 2 H 6 or the like is used.

前述の窒素含有ガスは、Ｈｅ、Ａｒ等の希釈ガスを添加しても良い。希釈ガスの触媒作用により窒化が促進されるためである。ここで触媒作用とは、窒素成分をプラズマ化する際に、希釈ガスであるＨｅ等がプラズマ化され、そのプラズマ化された希釈ガスにより、窒素成分にエネルギーが与えられることをいう。   A dilution gas such as He or Ar may be added to the nitrogen-containing gas. This is because nitriding is promoted by the catalytic action of the dilution gas. Here, the catalytic action means that, when the nitrogen component is turned into plasma, the diluent gas, such as He, is turned into plasma, and energy is given to the nitrogen component by the plasma turned into the diluted gas.

窒化処理する際に、サセプタ２１７と接地間に介設したインピーダンス可変機構２７４を、予め所望のインピーダンス値に調整すると、それによりウェハ２００の電位が制御されて、所望の膜厚及び面内膜厚均一性をもつ窒化処理膜が形成できる。ここで、Ｓｉ３Ｎ４膜の所望の厚さは、０．３ｎｍから５．０ｎｍである。
このときの処理時間は、膜厚にもよるが、５秒以上１０分以下とする。また、処理基板温度を約６００℃とすれば、より良好な膜質とすることができる。 When performing the nitriding process, if the impedance variable mechanism 274 provided between the susceptor 217 and the ground is adjusted in advance to a desired impedance value, the potential of the wafer 200 is thereby controlled, and the desired film thickness and in-plane film thickness are controlled. A nitrided film having uniformity can be formed. Here, the desired thickness of the Si 3 N 4 film is 0.3 nm to 5.0 nm.
The treatment time at this time is 5 seconds or more and 10 minutes or less, although it depends on the film thickness. Further, if the processing substrate temperature is about 600 ° C., better film quality can be obtained.

ステップ６（アニール（図１（ｆ））
Ｓｉ３Ｎ４膜１０５をアニールして安定化する。アニールは、例えばＮＯ雰囲気で行うＮＯアニールを８００℃以上の温度で実施する。アニールは、例えば上述したＭＭＴ装置を用いて実施する。
このときの処理時間は、膜圧にもよるが、１分以上３０分以下で行う。特に減圧を行う必要は無い。処理時の基板温度は、７５０℃以上が望ましい。
このアニール処理は、前述のＭＭＴ装置に限らず、縦型装置等の既存のアニール装置にで行っても良い。 Step 6 (Annealing (FIG. 1 (f))
The Si 3 N 4 film 105 is annealed and stabilized. For the annealing, for example, NO annealing performed in an NO atmosphere is performed at a temperature of 800 ° C. or higher. The annealing is performed using, for example, the above-described MMT apparatus.
The treatment time at this time is 1 minute or more and 30 minutes or less, although it depends on the film pressure. There is no need to reduce the pressure. The substrate temperature during processing is preferably 750 ° C. or higher.
This annealing process is not limited to the MMT apparatus described above, and may be performed in an existing annealing apparatus such as a vertical apparatus.

ステップ７（部分除去（図１（ｇ））
Ｓｉ３Ｎ４膜１０５の一部を除去して下地の単結晶シリコン表面を露出させる。具体的には、ゲート領域表面１０３上にあるＳｉＯ２膜１０４上のＳｉ３Ｎ４膜１０５は残し、非ゲート領域表面１０２上の必要のない部分のＳｉ３Ｎ４膜の一部を除去して、非ゲート領域表面１０２に単結晶シリコンを露出させる。これによりシリコン酸化膜１０４とＳｉ３Ｎ４膜１０５の積層膜が形成される。 Step 7 (partial removal (FIG. 1 (g))
A part of the Si 3 N 4 film 105 is removed to expose the underlying single crystal silicon surface. Specifically, the Si 3 N 4 film 105 on the SiO 2 film 104 on the gate region surface 103 is left, and a part of the unnecessary Si 3 N 4 film on the non-gate region surface 102 is removed. Thus, single crystal silicon is exposed on the surface 102 of the non-gate region. Thereby, a laminated film of the silicon oxide film 104 and the Si 3 N 4 film 105 is formed.

Ｓｉ３Ｎ４膜１０５を部分除去した後、ゲート領域表面１０３上にゲートを形成するために、上記積層膜上にさらに種々の成膜がなされる。例えば、ゲートがフラッシュメモリのゲートである場合には、Ｓｉ３Ｎ４膜１０５上に浮遊ゲートシリコンが形成され、その上面および側面にＳｉＯ２膜が形成される。このＳｉＯ２膜上に、ＳｉＯ２膜を含むＳｉ３Ｎ４膜、ＳｉＯ２膜からなるＯＮＯ構造の絶縁膜が形成される。このＯＮＯ構造絶縁膜の上に制御ゲートポリシリコンが形成される。 After the Si 3 N 4 film 105 is partially removed, various films are further formed on the stacked film in order to form a gate on the gate region surface 103. For example, when the gate is a gate of a flash memory, floating gate silicon is formed on the Si 3 N 4 film 105, and an SiO 2 film is formed on the upper surface and side surfaces thereof. This SiO 2 film, Si 3 N 4 film comprising SiO 2 film, an insulating film of the ONO structure of SiO 2 film is formed. Control gate polysilicon is formed on the ONO structure insulating film.

上述したように本実施の形態のゲート絶縁膜形成方法において、特にシリコン酸化膜の上にシリコンの単結晶膜を形成し、その単結晶シリコン膜を窒化するようにしたので、次のような特徴がある。   As described above, in the gate insulating film formation method of the present embodiment, a silicon single crystal film is formed on a silicon oxide film, and the single crystal silicon film is nitrided. There is.

緻密な単結晶シリコン膜を窒素プラズマで窒化するので、窒素の結合度を高くすることができ、結果高密度のシリコン窒化膜を形成することができる。
従来のようにシリコン酸化膜を窒化してシリコン窒化膜を形成する場合と比べて、窒化膜中の窒素濃度が高いため、ゲート絶縁膜の誘電率を大きくすることができる。 Since the dense single crystal silicon film is nitrided with nitrogen plasma, the degree of bonding of nitrogen can be increased, and as a result, a high-density silicon nitride film can be formed.
Compared to the conventional case where a silicon nitride film is formed by nitriding a silicon oxide film, the nitrogen concentration in the nitride film is high, so that the dielectric constant of the gate insulating film can be increased.

さらに、窒化の場合、熱窒化も考えられるが、次の点でプラズマ窒化が有利であることは明白である。
熱窒化の場合、１２００℃程度で窒化を行う必要がある。この条件で単結晶膜を窒化した場合、１２オングストローム程度の厚みでしか窒化をすることができない。これは、基板上部にできた窒化膜が保護膜となってしまい、結果それ以上の深さを窒化することができないためである。
一方、プラズマで窒化を行う場合、高エネルギーであるので、比較的低温で処理を行うことができ、しかも５０オングストローム程度の厚みを窒化することができる。
従って、単結晶膜をプラズマ窒化することにより、熱窒化に比べて、ゲート電極からのリーク電流をより抑制し、誘電率を高めることができる。
また、ゲート絶縁膜の物理膜厚を厚くすることで、半導体デバイスの特性を劣化させることなく、ゲート絶縁膜の信頼性を改善できる。 Further, in the case of nitriding, thermal nitriding can be considered, but it is obvious that plasma nitriding is advantageous in the following points.
In the case of thermal nitriding, it is necessary to perform nitriding at about 1200 ° C. When a single crystal film is nitrided under these conditions, it can be nitrided only with a thickness of about 12 angstroms. This is because the nitride film formed on the upper part of the substrate becomes a protective film, and as a result, a depth greater than that cannot be nitrided.
On the other hand, when nitriding with plasma is performed with high energy, the treatment can be performed at a relatively low temperature, and a thickness of about 50 Å can be nitrided.
Therefore, by plasma nitriding the single crystal film, leakage current from the gate electrode can be further suppressed and the dielectric constant can be increased as compared with thermal nitridation.
Further, by increasing the physical film thickness of the gate insulating film, the reliability of the gate insulating film can be improved without degrading the characteristics of the semiconductor device.

また、単結晶シリコン膜中に窒素がトラップされるので、シリコン酸化膜とシリコンとの界面の窒素濃度を極端に減らすことができる。したがって、シリコン酸化膜の膜厚が薄くても、シリコンとシリコン酸化膜の界面層に流れる荷電粒子の駆動電流を増やすことができ、デバイスの電気特性を従来方法より大幅に改善することができる。   Further, since nitrogen is trapped in the single crystal silicon film, the nitrogen concentration at the interface between the silicon oxide film and silicon can be extremely reduced. Therefore, even if the thickness of the silicon oxide film is small, the driving current of charged particles flowing in the interface layer between silicon and the silicon oxide film can be increased, and the electrical characteristics of the device can be greatly improved over the conventional method.

また、窒化膜の窒素濃度が高いので、ＰＭＯＳのゲート電極中にドーピングされている不純物ボロン（Ｂ）が基板に突き抜ける突抜け現象を有効に抑止することができる。   Further, since the nitride film has a high nitrogen concentration, it is possible to effectively suppress the penetration phenomenon in which the impurity boron (B) doped in the PMOS gate electrode penetrates into the substrate.

なお、上述した実施の形態で行う窒化処理工程と、その前の工程又は後の工程とを、同一の処理室内で連続して処理してもよいし、処理毎に処理室を設けて異なる処理室で処理を行ってもよい。同一の処理室内で連続して処理すると、窒化処理を安定して行なうことができ、半導体デバイスの特性を向上できる。   Note that the nitriding treatment process performed in the above-described embodiment and the previous process or the subsequent process may be continuously performed in the same process chamber, or different processes are performed by providing a process chamber for each process. Processing may be performed in a room. When the treatment is continuously performed in the same treatment chamber, the nitriding treatment can be stably performed, and the characteristics of the semiconductor device can be improved.

また、図６に示す枚葉装置は、ホットウォール型と呼ばれるものである。この装置は、前述のアモルファスシリコン形成ステップにおいて、バッチ式の縦型処理装置に替わって使用しても良い。
同図において、ゲートバルブ４５０を介して搬送室４２０と連結されている反応室４３０は、ガス供給用ノズル４２５を有する。反応室４３０は、ガスを単一方向から流しウェハ４００に対してガス供給用ノズル４２５とは反対方向の排気配管４３５を経由しターボ分子ポンプ４４０で吸引することにより超高真空対応となっている。ガス供給用ノズル４２５に通じる配管に流量制御弁４１５が設けられ、この流量制御弁４１５は反応室４３０内に供給されるガス流量が所定流量となるように流量制御手段４０５によって制御される。反応室４３０はウェハ４００表面に対して対面式の分割型抵抗加熱ヒータ４１０を有する。この分割型抵抗加熱ヒータ４１０でウェハ４００の上下を加熱するようになっている。分割型抵抗加熱ヒータ４１０には、反応室４３０内の温度を所定の温度範囲内に制御する温度制御手段４０８が設けられる。
このような構成をした枚葉装置による減圧処理方法の一例を説明すると、まずゲートバルブ４５０を開けてウェハ４００を反応室４３０内に挿入して水平に保持させる。保持後、ゲートバルブ４５０を閉じ、分割型抵抗加熱ヒータ４１０により加熱して、反応室４３０内を昇温して所定の処理温度に維持する。また、反応室４３０内を所定の真空状態まで排気する。排気後、ガス供給用ノズル４２５から処理用のガス、例えばモノシランガス（ＳｉＨ４）を供給しつつ排気配管４３５から排気して、所定時間減圧処理を行う。これによりウェハ４００上にアモルファスシリコン膜が成膜される。 Further, the single wafer apparatus shown in FIG. 6 is called a hot wall type. This apparatus may be used in place of the batch type vertical processing apparatus in the above-described amorphous silicon forming step.
In the figure, a reaction chamber 430 connected to a transfer chamber 420 via a gate valve 450 has a gas supply nozzle 425. The reaction chamber 430 is adapted for ultra-high vacuum by flowing gas from a single direction and sucking the wafer 400 by the turbo molecular pump 440 through the exhaust pipe 435 in the direction opposite to the gas supply nozzle 425. . A flow rate control valve 415 is provided in a pipe communicating with the gas supply nozzle 425, and this flow rate control valve 415 is controlled by the flow rate control means 405 so that the gas flow rate supplied into the reaction chamber 430 becomes a predetermined flow rate. The reaction chamber 430 has a divided resistance heater 410 facing the wafer 400 surface. The divided resistance heater 410 heats the top and bottom of the wafer 400. The divided resistance heater 410 is provided with temperature control means 408 for controlling the temperature in the reaction chamber 430 within a predetermined temperature range.
An example of the decompression processing method using the single wafer apparatus configured as described above will be described. First, the gate valve 450 is opened, and the wafer 400 is inserted into the reaction chamber 430 and held horizontally. After the holding, the gate valve 450 is closed and heated by the divided resistance heater 410 to raise the temperature in the reaction chamber 430 and maintain it at a predetermined processing temperature. Further, the reaction chamber 430 is evacuated to a predetermined vacuum state. After exhausting, the processing gas, for example, monosilane gas (SiH 4) is supplied from the gas supply nozzle 425 and exhausted from the exhaust pipe 435 to perform a decompression process for a predetermined time. As a result, an amorphous silicon film is formed on the wafer 400.

本発明の好ましい態様を付記する。   Preferred embodiments of the present invention will be additionally described.

付記１によれば、シリコン酸化膜の上に単結晶シリコン膜を形成する工程と、 前記単結晶シリコン膜を窒化してシリコン窒化膜を形成する工程と、を含む半導体装置の製造方法が提供される。   According to Supplementary Note 1, there is provided a method for manufacturing a semiconductor device, comprising: a step of forming a single crystal silicon film on a silicon oxide film; and a step of nitriding the single crystal silicon film to form a silicon nitride film. The

好ましくは、前記シリコン酸化膜の上に単結晶シリコン膜を形成する工程が、シリコン基板の表面を酸化してシリコン酸化膜を形成する工程と、前記シリコン酸化膜の一部を除去して単結晶シリコン表面を露出させる工程と、前記露出した単結晶シリコン表面を含むシリコン基板の全面にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜をアニールして単結晶シリコン膜を形成する工程とを含むようにする。   Preferably, the step of forming a single crystal silicon film on the silicon oxide film includes a step of oxidizing a surface of a silicon substrate to form a silicon oxide film, and a portion of the silicon oxide film is removed to form a single crystal. A step of exposing the silicon surface; a step of forming an amorphous silicon film on the entire surface of the silicon substrate including the exposed single crystal silicon surface; and a step of annealing the amorphous silicon film to form a single crystal silicon film. Like that.

また、好ましくは、前記シリコン基板の表面を酸化してシリコン酸化膜を形成する工程
を、酸素を含むガスをプラズマにより活性化してシリコン基板の表面にシリコン酸化膜を形成する工程とする。また、好ましくは、前記単結晶シリコン膜を窒化してシリコン窒化膜を形成する工程を、前記単結晶シリコン膜を、窒素を含むガスをプラズマにより活性化してシリコン窒化膜を形成する工程とする。 Preferably, the step of oxidizing the surface of the silicon substrate to form a silicon oxide film is a step of activating a gas containing oxygen by plasma to form a silicon oxide film on the surface of the silicon substrate. Preferably, the step of forming the silicon nitride film by nitriding the single crystal silicon film is a step of forming the silicon nitride film by activating a gas containing nitrogen with plasma.

付記２によれば、シリコン酸化膜の上にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜をアニールして単結晶シリコン膜を形成する工程とを有する半導体装置の製造方法が提供される。
このような処理により、シリコン基板上に、緻密な単結晶膜を形成することができる。 According to Appendix 2, there is provided a method for manufacturing a semiconductor device, which includes a step of forming an amorphous silicon film on a silicon oxide film and a step of annealing the amorphous silicon film to form a single crystal silicon film.
By such treatment, a dense single crystal film can be formed on the silicon substrate.

付記３によれば、付記２の後、単結晶シリコン膜を窒化処理してシリコン窒化膜を形成する工程をさらに有する半導体装置の製造方法が提供される。
緻密な単結晶膜を窒化処理するので、結合度の高い窒化処理を行うことができ、結果的に緻密な酸窒化膜を形成することができる。 According to Supplementary Note 3, after the Supplementary Note 2, there is provided a method for manufacturing a semiconductor device further comprising a step of nitriding a single crystal silicon film to form a silicon nitride film.
Since the dense single crystal film is subjected to nitriding treatment, nitriding treatment with a high degree of bonding can be performed, and as a result, a dense oxynitride film can be formed.

付記４によれば、前記窒化処理は、窒素含有ガスをプラズマ化し、プラズマ窒化を行う工程を有する付記３に記載の半導体装置の製造方法が提供される。
窒素含有ガスをプラズマ化し、単結晶膜を窒化するので、基板表面から深い距離まで窒化を行うことができ、結果厚い酸窒化膜を形成することができる。
これにより、リーク電流をさらに抑制することができる。 According to Supplementary Note 4, the semiconductor device manufacturing method according to Supplementary Note 3, wherein the nitriding treatment includes a step of converting the nitrogen-containing gas into plasma and performing plasma nitridation.
Since the nitrogen-containing gas is turned into plasma and the single crystal film is nitrided, nitriding can be performed to a deep distance from the substrate surface, and as a result, a thick oxynitride film can be formed.
Thereby, the leakage current can be further suppressed.

付記５によれば、前記アモルファスシリコン膜を形成する工程は装置を用いて行われる付記２に記載の半導体装置の製造方法が提供される。   According to Appendix 5, there is provided the semiconductor device manufacturing method according to Appendix 2, wherein the step of forming the amorphous silicon film is performed using an apparatus.

付記６によれば、前記単結晶シリコン膜を形成する工程は、前記アモルファスシリコン膜を形成する工程と同じ処理室で行われる付記２に記載の半導体装置の製造方法が提供される。   According to Supplementary Note 6, there is provided the semiconductor device manufacturing method according to Supplementary Note 2, wherein the step of forming the single crystal silicon film is performed in the same processing chamber as the step of forming the amorphous silicon film.

付記７によれば、前記単結晶シリコン膜を形成する工程では、５００℃以上６５０℃以下の温度でアニールする付記２に記載の半導体装置の製造方法が提供される。   According to Appendix 7, in the step of forming the single crystal silicon film, the method of manufacturing a semiconductor device according to Appendix 2, wherein annealing is performed at a temperature of 500 ° C. or higher and 650 ° C. or lower is provided.

付記８によれば、前記シリコン窒化膜を形成する工程は、単結晶シリコン膜を窒化処理してシリコン窒化膜を形成する窒化工程と、該窒化工程で形成されたシリコン窒化膜をアニールするアニール工程とを含む付記３に記載の半導体装置の製造方法が提供される。   According to appendix 8, the step of forming the silicon nitride film includes a nitriding step of nitriding a single crystal silicon film to form a silicon nitride film, and an annealing step of annealing the silicon nitride film formed in the nitriding step The manufacturing method of the semiconductor device of the additional statement 3 containing these is provided.

付記９によれば、前記窒化処理はプラズマ処理装置を用いて行われ、該プラズマ処理装置は、処理室と、該処理室周囲に配置された筒状電極及び磁界形成機構と、コイル及びコンデンサを有するインピーダンス可変機構を介して接地するサセプタとを有し、前記インピーダンス可変機構のコイル又はコンデンサにより前記サセプタのインピーダンスを変化させてサセプタ電位を調整し、前記筒状電極に高周波電力を印加しながら前記処理室に処理ガスとして窒素を含んだガスを供給して、プラズマ励起された窒素を含んだガスにより処理室内に配置された基板表面の単結晶シリコン膜を窒化処理することを特徴とする付記４に記載の半導体装置の製造方法が提供される。   According to Supplementary Note 9, the nitriding process is performed using a plasma processing apparatus, and the plasma processing apparatus includes a processing chamber, a cylindrical electrode and a magnetic field forming mechanism disposed around the processing chamber, a coil, and a capacitor. A susceptor that is grounded via an impedance variable mechanism, and adjusting the susceptor potential by changing the impedance of the susceptor by a coil or a capacitor of the impedance variable mechanism, and applying high frequency power to the cylindrical electrode Additional gas 4 characterized by supplying a nitrogen-containing gas as a processing gas to the processing chamber, and nitriding the single crystal silicon film on the substrate surface disposed in the processing chamber with the plasma-excited nitrogen-containing gas. A method for manufacturing the semiconductor device described in 1) is provided.

付記１０によれば、前記窒素を含んだガスに希釈ガスが添加されている付記９に記載の半導体装置の製造方法が提供される。   Appendix 10 provides the method for manufacturing a semiconductor device according to Appendix 9, wherein a diluent gas is added to the nitrogen-containing gas.

付記１１によれば、前記単結晶シリコン膜を窒化処理して形成するシリコン窒化膜の膜厚が、０．３ｎｍから５．０ｎｍである付記９に記載の半導体装置の製造方法が提供される。   Appendix 11 provides the method for manufacturing a semiconductor device according to Appendix 9, wherein the silicon nitride film formed by nitriding the single crystal silicon film has a thickness of 0.3 nm to 5.0 nm.

本発明の一実施の形態におけるゲート絶縁膜の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the gate insulating film in one embodiment of this invention. 本発明の一実施の形態における半導体デバイスの概略断面図である。It is a schematic sectional drawing of the semiconductor device in one embodiment of this invention. 本発明の一実施の形態におけるゲート絶縁膜を含む半導体デバイスの概略断面図である。It is a schematic sectional drawing of the semiconductor device containing the gate insulating film in one embodiment of this invention. 本発明の一実施の形態を示すＭＭＴ装置の概略構成図である。It is a schematic block diagram of the MMT apparatus which shows one embodiment of this invention. 縦型装置の一例を示す概略構成図である。It is a schematic block diagram which shows an example of a vertical apparatus. 枚葉装置の一例を示す概略構成図である。It is a schematic block diagram which shows an example of a single wafer apparatus.

符号の説明Explanation of symbols

１０４ シリコン酸化膜
１０５ シリコン窒化膜
１０７ 単結晶シリコン膜
104 Silicon oxide film 105 Silicon nitride film 107 Single crystal silicon film

Claims (3)

シリコン酸化膜の上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜をアニールして単結晶シリコン膜を形成する工程と
を有する半導体装置の製造方法。 Forming an amorphous silicon film on the silicon oxide film;
And a step of annealing the amorphous silicon film to form a single crystal silicon film. 前記単結晶シリコン膜を窒化処理してシリコン窒化膜を形成する工程をさらに有する請求項１に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, further comprising a step of forming a silicon nitride film by nitriding the single crystal silicon film. 前記窒化処理は、窒素含有ガスをプラズマ化し、プラズマ化されたガスにより窒化を行う工程を有する請求項３の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein the nitriding treatment includes a step of converting the nitrogen-containing gas into plasma and performing nitriding with the plasmaized gas.
JP2007298553A 2006-12-27 2007-11-16 Method of manufacturing semiconductor apparatus Pending JP2008182194A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007298553A JP2008182194A (en) 2006-12-27 2007-11-16 Method of manufacturing semiconductor apparatus
US11/987,893 US20080206968A1 (en) 2006-12-27 2007-12-05 Manufacturing method of semiconductor device
KR1020070133485A KR20080061286A (en) 2006-12-27 2007-12-18 Manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006353016 2006-12-27
JP2007298553A JP2008182194A (en) 2006-12-27 2007-11-16 Method of manufacturing semiconductor apparatus

Publications (1)

Publication Number Publication Date
JP2008182194A true JP2008182194A (en) 2008-08-07

Family

ID=39725836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007298553A Pending JP2008182194A (en) 2006-12-27 2007-11-16 Method of manufacturing semiconductor apparatus

Country Status (2)

Country Link
JP (1) JP2008182194A (en)
KR (1) KR20080061286A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018179352A1 (en) * 2017-03-31 2018-10-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Method for manufacturing semiconductor device, and recording medium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018179352A1 (en) * 2017-03-31 2018-10-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Method for manufacturing semiconductor device, and recording medium
JPWO2018179352A1 (en) * 2017-03-31 2019-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device manufacturing method, substrate processing apparatus, and program
US11189483B2 (en) 2017-03-31 2021-11-30 Kokusai Electric Corporation Method of manufacturing semiconductor device and non-transitory computer-readable recording medium

Also Published As

Publication number Publication date
KR20080061286A (en) 2008-07-02

Similar Documents

Publication Publication Date Title
JP4429300B2 (en) Manufacturing method of electronic device material
US6897149B2 (en) Method of producing electronic device material
JP4926219B2 (en) Manufacturing method of electronic device material
KR101122347B1 (en) Method for forming insulating film and method for manufacturing semiconductor device
KR101188574B1 (en) Method for forming insulating film and method for manufacturing semiconductor device
KR100966927B1 (en) Method of fabricating insulating layer and method of fabricating semiconductor device
JPWO2009099252A1 (en) Method for plasma modification treatment of insulating film
US20080233764A1 (en) Formation of Gate Insulation Film
KR101965154B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JPWO2007139140A1 (en) Plasma CVD method, method of forming silicon nitride film, and method of manufacturing semiconductor device
KR20090094033A (en) Method for forming insulating film and method for manufacturing semiconductor device
US8071446B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP4745247B2 (en) Manufacturing method of semiconductor device
US10818476B2 (en) Substrate processing apparatus
KR20090089818A (en) Manufacturing method, manufacturing apparatus and manufacturing system of semiconductor device
JPWO2007077718A1 (en) Substrate processing method and substrate processing apparatus
JP2009224772A (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and semiconductor device manufacturing system
JP2008182194A (en) Method of manufacturing semiconductor apparatus
JP2008060412A (en) Method for manufacturing semiconductor device
JP4850861B2 (en) Insulating film forming method, insulating film forming apparatus, and plasma processing unit
JP2009010144A (en) Substrate treating apparatus
JP2008311460A (en) Method of manufacturing semiconductor device
JP2011165743A (en) Method of manufacturing semiconductor-device
JP2008251959A (en) Formation method of insulating layer, and manufacturing method of semiconductor device
JP2005057163A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090507