JP2008060412A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008060412A JP2008060412A JP2006236772A JP2006236772A JP2008060412A JP 2008060412 A JP2008060412 A JP 2008060412A JP 2006236772 A JP2006236772 A JP 2006236772A JP 2006236772 A JP2006236772 A JP 2006236772A JP 2008060412 A JP2008060412 A JP 2008060412A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- substrate
- plasma
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は半導体デバイスの製造方法に関し、特に、ゲート絶縁膜の薄膜化に関するものである。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a thinning of a gate insulating film.
一般に、LSI等の半導体デバイスを製造する場合、シリコン基板やガラス基板の表面にシリコン酸化膜からなるゲート絶縁膜(ゲート酸化膜ともいう)が形成され、その上にゲート電極が形成される。ゲート絶縁膜はLSIの特性・性能の向上に対し薄膜ほど有利となるがリーク電流と信頼性の問題から薄膜限界が決定されてしまうという傾向があり、また、ゲート電極ではボロン(B)をドーピングした後、熱処理でボロン(B)がゲート絶縁膜をすり抜けてシリコン基板に拡散し,トランジスタ特性をシフトさせてしまうという傾向がある。このため、従来は、HIGH−K絶縁膜やSiO2膜を熱窒化した酸窒化珪素膜(SiON膜)の導入が試みられている。HIGH−K絶縁膜は、誘電率が高ければ高いほど同じSiO2膜換算膜厚でも物理膜厚を厚くできるので、漏れ電流を抑えるには有利な膜であるが、窒素添加ハフニウムシリケート膜(HfSiON膜)に代表される高誘電率膜は、電源電圧を決定するしきい値電圧(Vth)が大きくシフトし設計許容値を超えてしまうため移行が困難という問題がある。
このため、SiON膜の窒素(N)濃度をより高濃度化し、高誘電率化することが主流となっており、予めシリコン基板などの半導体基板に下地酸化珪素膜を形成した後、窒素ガス雰囲気中でプラズマ窒化処理により下地酸化珪素膜中に窒素を混入することで下地酸珪素膜の少なくとも表面にゲート酸化膜である酸化窒化膜を形成する方法が検討されている(特許文献1)。
For this reason, the mainstream is to increase the nitrogen (N) concentration of the SiON film and increase the dielectric constant, and after forming a base silicon oxide film on a semiconductor substrate such as a silicon substrate in advance, a nitrogen gas atmosphere In particular, a method for forming an oxynitride film as a gate oxide film on at least the surface of a base silicon oxide film by mixing nitrogen into the base silicon oxide film by plasma nitriding is being studied (Patent Document 1).
しかし、前記したプラズマ窒化処理により、ゲート絶縁膜を形成する場合は、下地酸化珪素膜に窒素が混入した際にゲート絶縁膜の物理的な膜厚が増加し、電気的な膜厚が増加してしまう問題がある。
図6は従来のプラズマ窒化処理のモデルを示す。
図6(a)に示すように、下地酸化珪素膜であるSiO2膜14の膜厚はプラズマ窒化処理前は2.0nmとしている。図6(b)に示すように、プロセスガスとして窒素のみを導入し、窒素ガスのみの雰囲気中でSiO2膜14にプラズマ窒化処理を施すと、処理室(反応室ともいう)を構成する石英部材等からのアウトガスに微量に含まれていた酸素が活性化し、プラズマ化しているのでSiO2膜14の還元が進み難い。従って、このような処理条件では、SiO2膜14の窒素の混入によりゲート絶縁膜としてSiON膜20が形成されるもののSi膜10とSiO2膜14の界面からSiON膜20の表面までの膜厚は図6(c)に示すように増大し、ゲート絶縁膜としての物理的及び電気的膜厚が増大してしまう問題がある。
However, when the gate insulating film is formed by the plasma nitriding process, the physical film thickness of the gate insulating film increases and the electrical film thickness increases when nitrogen is mixed into the underlying silicon oxide film. There is a problem.
FIG. 6 shows a model of a conventional plasma nitriding process.
As shown in FIG. 6A, the thickness of the SiO 2 film 14 that is the underlying silicon oxide film is 2.0 nm before the plasma nitriding treatment. As shown in FIG. 6B, when only nitrogen is introduced as a process gas and the plasma nitriding process is performed on the SiO 2 film 14 in an atmosphere containing only nitrogen gas, quartz constituting a processing chamber (also called a reaction chamber) is formed. Since the oxygen contained in a minute amount in the outgas from the member is activated and turned into plasma, the reduction of the SiO 2 film 14 is difficult to proceed. Thus, in such process conditions, the film thickness from the interface of the Si
そこで、本発明は、ゲート絶縁膜の物理的な膜厚を減少し、電気的な薄膜化を可能とすることを目的とする。 Accordingly, an object of the present invention is to reduce the physical film thickness of the gate insulating film and to make it electrically thin.
前記目的を達成するために、本発明は、水素濃度が50%以下のN2とH2とを含む混合ガス雰囲気中で基板の温度を400℃以上に保持しながら基板の下地酸化珪素膜にプラズマ窒化処理を施して下地酸珪素膜にゲート絶縁膜としての酸窒化絶縁膜を形成する。 In order to achieve the above object, the present invention provides a substrate silicon oxide film on a substrate while maintaining the substrate temperature at 400 ° C. or higher in a mixed gas atmosphere containing N 2 and H 2 having a hydrogen concentration of 50% or less. Plasma nitriding is performed to form an oxynitride insulating film as a gate insulating film on the base silicon oxide film.
本発明によれば、ゲート絶縁膜の物理的及び電気的膜厚が薄膜化されるので、半導体デバイスの性能が大幅に向上する。 According to the present invention, the physical and electrical film thickness of the gate insulating film is reduced, so that the performance of the semiconductor device is greatly improved.
以下、添付図面を参照して本発明の一実施の形態を説明する。
まず、本発明の実施の形態に係る半導体デバイスの製造方法に使用するプラズマ処理炉について説明する。本実施の形態では、プラズマ処理炉として、電界と磁界により高密度プラズマを生成できる変形マグネトロン型プラズマ源(Modified Magnetron Typed Plasma Source)を用いてウエハ等の基板をプラズマ処理する基板処理炉(以下、MMT装置と称する)を用いる。
このMMT装置は、気密性を確保した処理室に基板を設置し、シャワーヘッドを介して反応ガスを処理室に導入し、処理室をある一定の圧力に保ち、放電用電極に高周波電力を供給して電界を形成するとともに磁界を形成し、マグネトロン放電を起こす。放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより長寿命となって電離生成率を高めるので高密度プラズマを生成することができる。
このようにMMT装置は、反応ガスを励起分解させて基板表面を酸化または窒化等の拡散処理、または基板表面に薄膜を形成する、または基板表面をエッチングする等、基板へ各種のプラズマ処理を施すことができるように構成されている。
Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.
First, a plasma processing furnace used in a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described. In the present embodiment, as a plasma processing furnace, a substrate processing furnace (hereinafter, referred to as a plasma processing furnace) that plasma-treats a substrate such as a wafer using a modified magnetron type plasma source that can generate high-density plasma by an electric field and a magnetic field. Called MMT device).
In this MMT apparatus, a substrate is installed in a processing chamber that ensures airtightness, a reaction gas is introduced into the processing chamber via a shower head, the processing chamber is maintained at a certain pressure, and high-frequency power is supplied to the discharge electrode. As a result, an electric field and a magnetic field are formed, causing magnetron discharge. Since the electrons emitted from the discharge electrode continue to circulate while continuing the cycloid motion while drifting, the lifetime becomes longer and the ionization generation rate is increased, so that high-density plasma can be generated.
In this way, the MMT apparatus performs various plasma treatments on the substrate, such as diffusing treatment such as oxidizing or nitriding the substrate surface by exciting and decomposing the reaction gas, or forming a thin film on the substrate surface or etching the substrate surface. It is configured to be able to.
図1は前記MMT装置の一例を示す概略構成図である。図示されるように、MMT装置は、処理容器203を有し、この処理容器203は、第1の容器であるドーム型の上側容器210と第2の容器である碗型の下側容器211により形成され、上側容器210は下側容器211の上に被せられる。
上側容器210は酸化アルミニウム又は石英等の非金属材料で形成されており、下側容器211はアルミニウムで形成されている。
また、後述するヒータ一体型の基板保持具(基板保持手段)であるサセプタ217を窒化アルミニウムや、セラミックス又は石英等の非金属材料で構成することによって、処理の際に膜中に取り込まれる金属汚染を低減することができる。
FIG. 1 is a schematic configuration diagram showing an example of the MMT apparatus. As shown in the figure, the MMT apparatus has a
The
Further, by forming a
シャワーヘッド236は、処理室201の上部に設けられ、キャップ状の蓋体233と、ガス導入口234と、バッファ室237と、開口238と、遮蔽プレート240と、ガス吹出口239とを備えている。
バッファ室237は、ガス導入口234より導入されたガスを分散するための分散空間として設けられる。
The shower head 236 is provided in the upper part of the
The
ガス導入口234には、ガスを供給するガス供給管232が接続されており、ガス供給管232は、開閉弁であるバルブ243a、流量制御器(流量制御手段)であるマスフローコントローラ241を介して図中省略の反応ガス230のガスボンベに繋がっている。シャワーヘッド236から反応ガス230が処理室201に供給される。
また、サセプタ217の周囲から処理室201の底方向へ基板処理後のガスが流れるように下側容器211の側壁にガスを排気するガス排気口235が設けられている。
ガス排気口235にはガスを排気するガス排気管231が接続されており、ガス排気管231は、圧力調整器であるAPC242、開閉弁であるバルブ243bを介して排気装置である真空ポンプ246に接続されている。
A
In addition, a
A
供給される反応ガス230を励起させる放電機構(放電手段)として、筒状、例えば円筒状に形成された第1の電極である筒状電極215が設けられる。
筒状電極215は処理容器203(上側容器210)の外周に設置されて処理室201内のプラズマ生成領域224を囲んでいる。
筒状電極215にはインピーダンスの整合を行う整合器272を介して高周波電力を印加する高周波電源273が接続されている。
As a discharge mechanism (discharge means) for exciting the supplied
The
The
また、筒状、例えば円筒状に形成された磁界形成機構(磁界形成手段)である筒状磁石216は筒状の永久磁石となっている。
筒状磁石216は、筒状電極215の外表面の上下端近傍に配置される。
上下の筒状磁石216、216は、処理室201の半径方向に沿った両端(内周端と外周端)に磁極を持ち、上下の筒状磁石216、216の磁極の向きが逆向きに設定されている。従って、内周部の磁極同士が異極となっており、これにより、筒状電極215の内周面に沿って円筒軸方向に磁力線を形成されるようになっている。
Moreover, the
The
The upper and lower
処理室201の底側中央には、基板であるウエハ200を保持するための基板保持具(基板保持手段)としてサセプタ217が配置されている。
サセプタ217は、例えば窒化アルミニウムやセラミックス、又は石英等の非金属材料で形成され、サセプタ217の内部には加熱機構(加熱手段)としてのヒータ(図中省略)が一体的に埋め込まれており、ウエハ200を加熱できるようになっている。
ヒータは電力が印加されてウエハ200を500℃程度にまで加熱できるようになっている。
A
The
The heater is adapted to heat the
また、サセプタ217の内部には、さらにインピーダンスを変化させるための電極である第2の電極も装備されており、この第2の電極がインピーダンス可変機構274を介して接地されている。
インピーダンス可変機構274は、コイルや可変コンデンサから構成され、コイルのパターン数や可変コンデンサの容量値を制御することによって、上記電極及びサセプタ217を介してウエハ200の電位を制御できるようになっている。
The
The
ウエハ200をマグネトロン型プラズマ源でのマグネトロン放電により処理するための処理炉202は、少なくとも処理室201、処理容器203、サセプタ217、筒状電極215、筒状磁石216、シャワーヘッド236、及びガス排気口235から構成されており、処理室201でウエハ200をプラズマ処理することが可能となっている。
A
筒状電極215及び筒状磁石216の周囲には、この筒状電極215及び筒状磁石216で形成される電界や磁界を外部環境や他処理炉等の装置に悪影響を及ぼさないように、電界や磁界を有効に遮蔽する遮蔽板223が設けられている。
Around the
前記サセプタ217は下側容器211と絶縁され、サセプタ217を昇降させるサセプタ昇降機構(昇降手段)268が設けられている。
またサセプタ217には貫通孔217aが設けられ、下側容器211底面にはウエハ200を突上げるためのウエハ突上げピン266が少なくとも3箇所に設けられている。
そして、サセプタ昇降機構268によりサセプタ217が下降させられたときにはウエハ突上げピン266がサセプタ217と非接触な状態で貫通孔217aを突き抜けるような位置関係となるよう、貫通孔217a及びウエハ突上げピン266が配置される。
The
The
Then, when the
また、下側容器211の側壁には仕切弁となるゲートバルブ244が設けられ、開いている時には図中省略の搬送機構(搬送手段)により処理室201に対してウエハ200を搬入、または搬出することができ、閉まっている時には処理室201を気密に閉じることができる。
Further, a
また、制御部(制御手段)としてのコントローラ121は信号線Aを通じてAPC242、バルブ243b、真空ポンプ246を、信号線Bを通じてサセプタ昇降機構268を、信号線Cを通じてゲートバルブ244を、信号線Dを通じて整合器272、高周波電源273を、信号線Eを通じてマスフローコントローラ241、バルブ243aを、さらに図示しない信号線を通じてサセプタ217に埋め込まれたヒータやインピーダンス可変機構274をそれぞれ制御するよう構成されている。
Further, the
次に上記のような構成の処理炉202を用いて、半導体デバイスの製造工程の一工程として、ウエハ200表面に対し、又はウエハ200上に形成された下地膜の表面に対して所定のプラズマ処理を施す方法について説明する。尚、以下の説明において、基板処理装置を構成する各部の動作は前記コントローラ121によって制御されるものとする。
Next, using the
ウエハ200は処理炉202を構成する処理室201の外部からウエハ200を搬送する図中省略の搬送機構によって処理室201に搬入され、サセプタ217上に搬送される。この搬送動作の詳細は次の通りである。
サセプタ217が基板搬送位置まで下降し、ウエハ突上げピン266の先端がサセプタ217の貫通孔217aを通過する。このときサセプタ217表面よりも所定の高さ分だけ突き上げピン266が突き出された状態となる。
次に、下側容器211に設けられたゲートバルブ244が開かれ、搬送機構(図示せず)によってウエハ200をウエハ突上げピン266の先端に載置する。
搬送機構が処理室201外へ退避すると、ゲートバルブ244が閉じられる。
サセプタ217がサセプタ昇降機構268により上昇すると、サセプタ217上面にウエハ200を載置することができ、更にウエハ200を処理する位置まで上昇する。
The
The
Next, the
When the transfer mechanism is retracted out of the
When the
サセプタ217に埋め込まれたヒータは予め加熱されており、搬入されたウエハ200を室温〜500℃の範囲の内、所定のウエハ処理温度に加熱する。
真空ポンプ246、及びAPC242を用いて処理室201の圧力を0.1〜100Paの範囲の内、所定の圧力に維持する。
The heater embedded in the
The pressure of the
ウエハ200の温度が処理温度に達し、安定化したら、ガス導入口234から遮蔽プレート240のガス吹出口239を介して、反応ガスを処理室201に配置されているウエハ200の上面(処理面)に向けて導入する。
同時に筒状電極215に高周波電源273から整合器272を介して高周波電力を印加する。印加する電力は、150〜200Wの範囲の内、所定の出力値を投入する。
このときインピーダンス可変機構274は予め所望のインピーダンス値となるように制御しておく。
When the temperature of the
At the same time, high frequency power is applied to the
At this time, the
筒状磁石216、216の磁界の影響を受けてマグネトロン放電が発生し、ウエハ200の上方空間に電荷をトラップしてプラズマ生成領域224に高密度プラズマが生成される。そして、生成された高密度プラズマにより、サセプタ217上のウエハ200の表面にプラズマ処理が施される。
プラズマ処理が終わったウエハ200は、図示略の搬送機構を用いて、基板搬入と逆の手順で処理室201外へ搬送される。
Magnetron discharge is generated under the influence of the magnetic field of the
The
次に、図2を参照して前記NMT装置を用いたゲート酸化膜の形成方法の一例を説明する。
図2はゲート絶縁膜の製造工程の一例を示す。
まず、図2(A)に示す半導体基板としてのSi基板(シリコン基板)10上にLOCOS(Local Oxidation of Sillicon)プロセス又はSTI(Shallow Trench Isolation)プロセスなどの周知の方法により、図2(B)に示すように素子分離領域12を形成する。
Next, an example of a method for forming a gate oxide film using the NMT apparatus will be described with reference to FIG.
FIG. 2 shows an example of the manufacturing process of the gate insulating film.
First, a known method such as a LOCOS (Local Oxidation of Silicon) process or an STI (Shallow Trench Isolation) process is performed on a Si substrate (silicon substrate) 10 as a semiconductor substrate shown in FIG. The
次に、周知の方法で、ウェルイオンの注入、チャンネルストップイオンの注入、閾値調整イオンの注入等を行った後、前記MMT装置を用いてSi基板10上に熱酸化膜と同等の酸化膜としてSiO2膜14を形成する。
この場合、MMT装置の処理室201には、大量のクリプトン(Kr)と酸素とを導入してKr/O2プラズマを生成し、SiO2膜14を形成する。
なお、Krを用いるのは、Krの活性化するエネルギバンドが低く、O2ラジカル励起エネルギとマッチングするためである。
Next, after well ion implantation, channel stop ion implantation, threshold adjustment ion implantation, and the like are performed by a well-known method, an oxide film equivalent to a thermal oxide film is formed on the
In this case, a large amount of krypton (Kr) and oxygen are introduced into the
The reason why Kr is used is that the energy band for activating Kr is low and matches with the O 2 radical excitation energy.
次に、図2(C)に示すように、所定のプラズマ窒化処理により、図2(C)に示すように、処理室201内にプラズマ18を生成し、SiO2膜14の少なくとも表面を窒化し、ゲート絶縁膜としてのSION膜(酸窒化珪素膜)20を形成するが、この場合に、石英材料からのアウトガスとしての酸素による影響を排除してSiON膜20の薄膜化を達成するには、前記したようにプラズマ窒化処理の際のSiO2膜14の還元が重要になる。
図3はSi(シリコン)の酸化、還元の境界条件の一例を示す。図中、横軸は温度、縦軸はH2OとH2とのガス比を示す。
図3の結果から、(1)処理雰囲気に酸素が含まれていても酸素に対してH2リッチでありシリコンの温度が高温(約900℃)の条件下では、Si(シリコン)が還元されること、電子温度の高いプラズマを利用し、(2)N2とH2との混合ガス雰囲気で低温プラズマ窒化処理を実施すると、プラズマにより活性化された水素ラジカルにより図3に示す還元温度よりも低い温度でSiO2膜14を還元することが分かる。
このため、本実施の形態では、MMT装置において、SiO2膜14の形成後に、処理室201内からKr/O2ガスを排気した後、N2ガス(窒素ガス)とH2ガス(水素ガス)とを含む混合ガス、N2ガス(窒素ガス)とNH3ガス(アンモニアガス)とを含む混合ガス、又はH2ガスとNH3ガスとを含む混合ガスを導入してガス置換を行い、水素ラジカルの発生可能な混合ガス雰囲気とし、この混合ガス雰囲気で次の(1)及び(2)のプラズマ窒化処理条件でSiO2膜14にプラズマ窒化処理を施した。
プラズマ窒化処理条件
・ 混合ガス中の水素濃度を50%以下、好ましくは5%〜50%
・ Si基板10の温度:400℃以上、好ましくは500℃以上
Next, as shown in FIG. 2C,
FIG. 3 shows an example of boundary conditions for oxidation and reduction of Si (silicon). In the figure, the abscissa temperature, the vertical axis represents the gas ratio of H 2 O and H 2.
From the results shown in FIG. 3, (1) Si (silicon) is reduced under the condition that even if oxygen is contained in the processing atmosphere, it is H 2 rich with respect to oxygen and the temperature of silicon is high (about 900 ° C.). (2) When low-temperature plasma nitriding is performed in a mixed gas atmosphere of N 2 and H 2 using plasma with a high electron temperature, the hydrogen radicals activated by the plasma cause the reduction temperature shown in FIG. It can be seen that the SiO 2 film 14 is reduced at a lower temperature.
For this reason, in this embodiment, in the MMT apparatus, after the SiO 2 film 14 is formed, the Kr / O 2 gas is exhausted from the
Plasma nitriding conditions ・ Hydrogen concentration in the mixed gas is 50% or less, preferably 5 to 50%
-Temperature of the Si substrate 10: 400 ° C or higher, preferably 500 ° C or higher
このようなプラズマ窒化処理条件で、処理室201内に窒化プラズマ18を生成し、Si基板10の表面のSiO2膜14に窒化処理を施すと、図2(C)に示すように、下地酸珪素膜としてのSiO2膜14中の酸素が、プラズマ18により活性された水素ラジカルによって還元されながらSiO2膜14中に窒素の導入が行われ、SiON膜(酸窒化珪素膜)20が形成された。
そして、図2(E)に示すように、CVD等の周知の方法により、SiON膜20上にポリシリコンからなるゲート電極22を形成する。
ゲート電極22には、不純物としてのB(ボロン原子)が含まれる。その後、例えば、リード線やキャパシタが形成され、DRAM等のLSIが形成される。
ゲート電極22を形成した後、種々の熱処理工程を実施すると、ゲート絶縁膜であるSiON膜20のB(ボロン原子)の拡散防止効果によりSi基板10へのB(ボロン原子)の拡散が防止される。
Under such plasma nitriding conditions, when nitriding
Then, as shown in FIG. 2E, a
The
When various heat treatment steps are performed after the
次に、本発明の実施例を説明する。
まず、前記実施の形態で説明したように、厚み2.0nmのSiO2膜14を形成したSi基板10上を処理室201に設置し、H2ガスとN2ガスとを含む混合ガスをMMT装置の処理室201に供給して処理室201の雰囲気を、酸化膜形成のためのKr/O2ガスから混合ガス雰囲気に置換した。このとき、処理室201に供給するH2ガス流量は50sccm、N2流量は450sccmとして混合ガス中の水素濃度を50%以下とし、処理室201の圧力を2.5Paとした。
次に、Si基板10の温度を700℃に加熱し、MMT装置により処理室201に窒化プラズマを生成した。MMT装置の高周波電力RFは250W、プラズマ処理の処理時間は90secとした。
窒化プラズマ処理の最中は、図4(b)に示すように、下地酸珪素膜中の酸素がプラズマ18によって活性化された水素ラジカルにより還元され、下地酸珪素膜中の酸素が窒素に置換される。このため、窒化プラズマ処理後は、図4(c)に示されるように、Si基板10とSiO2との界面からSiON膜20の表面までの薄膜化及びSiON膜20の物理的な薄膜化が達成された。
Next, examples of the present invention will be described.
First, as described in the above embodiment, the
Next, the temperature of the
During the nitriding plasma treatment, as shown in FIG. 4B, oxygen in the base silicon film is reduced by hydrogen radicals activated by the
(比較例)
実施例1との比較のため、厚み2.0nmのSiO2膜14を形成したSi基板10上を処理室201に設置し、N2ガスのみをMMT装置の処理室201に供給して処理室201の雰囲気を、酸化膜形成のためのKr/O2ガスから窒素ガス雰囲気に置換した。
このとき、処理室201に供給するN2ガス流量は500sccmとした。また、処理室201の圧力は2.5Paとした。次に、Si基板10の温度を700℃とし、MMT装置により処理室201に窒化プラズマを生成した。MMT装置の高周波電力RFは250W、プラズマ処理の処理時間は90secとした。
この条件でSiO2膜14にプラズマ窒化処理を施すと、図6(b)に示すように、窒素の混入によりSiON膜20が形成されるものの、活性化された酸素によってSiO2膜14中の酸素の還元が進み難い。このため、図6(c)に示すように、SiON膜20の膜厚及びSi基板10とSiON膜20の界面からSiON膜14の表面までの膜厚が、処理前の膜厚よりも厚くなる。
図5に実施例1と比較例におけるゲート絶縁膜としてのプラズマ窒化処理後のSiON膜20の電気的膜厚を示す。
図5に示すように、実施例1は、プラズマ窒化処理前のSiO2膜14の膜厚が2nmであったものがプラズマ窒化処理後にSiON膜20を含めて1.6nmとなり、比較例では、プラズマ窒化処理後の膜厚が2.2nmに増加した。
このことからも明らかなように、実施例1の処理条件でプラズマ窒化処理を実施すると、ゲート絶縁膜としてのSION膜20の物理的膜厚が減少し、電気的膜厚が減少する。
なお、実施例1において、N2ガス(窒素ガス)とNH3ガス(アンモニアガス)とを含む混合ガス、H2ガスとNH3ガスとを含む混合ガスを用いた場合も同様の結果となった。
また、SiO2膜14を形成したSi基板10の温度条件を400℃とすると、SiON膜20の電気的膜厚は薄くなり、実用上良好となったが、500℃以上とすると、さらに薄膜化が可能となった。
(Comparative example)
For comparison with Example 1, the
At this time, the flow rate of N 2 gas supplied to the
When the plasma nitriding process the SiO 2 film 14 in this condition is subjected, as shown in FIG. 6 (b), although the
FIG. 5 shows the electrical thickness of the
As shown in FIG. 5, in Example 1, the film thickness of the SiO 2 film 14 before the plasma nitriding treatment was 1.6 nm including the
As is clear from this, when the plasma nitriding process is performed under the processing conditions of Example 1, the physical film thickness of the
In Example 1, the same result was obtained when a mixed gas containing N 2 gas (nitrogen gas) and NH 3 gas (ammonia gas) or a mixed gas containing H 2 gas and NH 3 gas was used. It was.
Further, when the temperature condition of the
このように、SiO2膜14をプラズマ窒化してゲート絶縁膜、すなわち、SiON膜20を形成する場合、N2ガス(窒素ガス)とH2ガス(水素ガス)とを含む混合ガス、N2ガス(窒素ガス)と、NH3ガス(アンモニアガス)とを含む混合ガス、又はH2ガスとNH3ガスとを含む混合ガスを用い、プラズマ窒化処理条件を、混合ガス中の水素濃度を50%以下、Si基板10の温度を400℃以上、好ましくは500℃以上、混合ガスに含まれる水素の濃度を5%〜50%とすると、ゲート酸化膜の薄膜化が達成することができる。
[付記]
As described above, when the gate insulating film, that is, the
[Appendix]
以下、本実施形態の態様を付記する。
[実施の態様1]
半導体デバイスの製造方法において、水素濃度が50%以下のN2とH2とを含む混合ガス雰囲気中で基板の温度を400℃以上に保持しながら基板の下地酸化珪素膜にプラズマ窒化処理を施して下地酸珪素膜にゲート絶縁膜としての酸窒化絶縁膜を形成すると、プラズマ窒化処理(低温プラズマ窒化処理)により、活性された水素ラジカルにより下地酸珪素膜としての酸化膜中の酸素を還元しながら窒素の導入が行われるので、ゲート絶縁膜として酸窒化膜の物理的及び電気的な膜厚が薄くなる。
Hereinafter, aspects of this embodiment will be additionally described.
[Embodiment 1]
In a semiconductor device manufacturing method, plasma nitriding treatment is performed on a base silicon oxide film of a substrate while maintaining the substrate temperature at 400 ° C. or higher in a mixed gas atmosphere containing N 2 and H 2 having a hydrogen concentration of 50% or less. When an oxynitride insulating film as a gate insulating film is formed on the base silicon oxide film, oxygen in the oxide film as the base silicon oxide film is reduced by activated hydrogen radicals by plasma nitriding (low temperature plasma nitriding). However, since nitrogen is introduced, the physical and electrical thickness of the oxynitride film as the gate insulating film is reduced.
[実施の態様2]
水素濃度が50%以下のNH3とN2とを含む混合ガス雰囲気中で基板の温度を400℃以上に保持しながら基板の下地酸化珪素膜にプラズマ窒化処理を施して下地酸珪素膜にゲート絶縁膜としての酸窒化絶縁膜を形成すると、プラズマ窒化処理(低温プラズマ窒化処理)により、活性された水素ラジカルにより下地酸珪素膜としての酸化膜中の酸素が還元されながら窒素の導入が行われるので、ゲート絶縁膜としての酸窒化珪素膜の物理的及び電気的な膜厚が薄くなる。
Embodiment 2
Plasma nitriding treatment is performed on the base silicon oxide film of the substrate while maintaining the substrate temperature at 400 ° C. or higher in a mixed gas atmosphere containing NH 3 and N 2 having a hydrogen concentration of 50% or less, and the base silicon oxide film is gated When an oxynitride insulating film is formed as an insulating film, nitrogen is introduced while oxygen in the oxide film as a base silicon oxide film is reduced by activated hydrogen radicals by plasma nitriding treatment (low temperature plasma nitriding treatment). Therefore, the physical and electrical film thickness of the silicon oxynitride film as the gate insulating film is reduced.
[実施の態様3]
水素濃度が50%以下のNH3とH2とを含む混合ガス雰囲気中で基板の温度を400℃以上に保持しながら基板の下地酸化珪素膜にプラズマ窒化処理を施して下地酸珪素膜にゲート絶縁膜としての酸窒化絶縁膜を形成すると、プラズマ窒化処理(低温プラズマ窒化処理)により、活性された水素ラジカルにより下地酸珪素膜としての酸化膜中の酸素が還元されながら窒素の導入が行われるので、ゲート絶縁膜としての酸窒化珪素膜の物理的及び電気的な膜厚が薄くなる。
[Embodiment 3]
Plasma nitriding is performed on the base silicon oxide film of the substrate while maintaining the substrate temperature at 400 ° C. or higher in a mixed gas atmosphere containing NH 3 and H 2 having a hydrogen concentration of 50% or less, and the base silicon oxide film is gated When an oxynitride insulating film is formed as an insulating film, nitrogen is introduced while oxygen in the oxide film as a base silicon oxide film is reduced by activated hydrogen radicals by plasma nitriding treatment (low temperature plasma nitriding treatment). Therefore, the physical and electrical film thickness of the silicon oxynitride film as the gate insulating film is reduced.
10 Si基板
14 SiO2膜(下地酸化珪素膜)
20 SiON膜(酸窒化珪素膜)
10
20 SiON film (silicon oxynitride film)
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006236772A JP2008060412A (en) | 2006-08-31 | 2006-08-31 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006236772A JP2008060412A (en) | 2006-08-31 | 2006-08-31 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008060412A true JP2008060412A (en) | 2008-03-13 |
Family
ID=39242786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006236772A Pending JP2008060412A (en) | 2006-08-31 | 2006-08-31 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008060412A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050252A (en) * | 2008-08-21 | 2010-03-04 | Kyushu Institute Of Technology | Nitriding method for base material surface by hot wiring method |
KR101008994B1 (en) | 2009-05-13 | 2011-01-17 | 주식회사 하이닉스반도체 | Method for fabricating oxide layer in dual poly gate |
US20150294975A1 (en) * | 2012-11-14 | 2015-10-15 | Ps5 Luxco S.A.R.L. | Semiconductor device and method of manufacturing the same |
-
2006
- 2006-08-31 JP JP2006236772A patent/JP2008060412A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050252A (en) * | 2008-08-21 | 2010-03-04 | Kyushu Institute Of Technology | Nitriding method for base material surface by hot wiring method |
KR101008994B1 (en) | 2009-05-13 | 2011-01-17 | 주식회사 하이닉스반도체 | Method for fabricating oxide layer in dual poly gate |
US20150294975A1 (en) * | 2012-11-14 | 2015-10-15 | Ps5 Luxco S.A.R.L. | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101188574B1 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
US20060269694A1 (en) | Plasma processing method | |
JP2006310736A (en) | Manufacturing method of gate insulating film and of semiconductor device | |
KR20090094033A (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
JP2013080907A (en) | Substrate processing apparatus, manufacturing method of semiconductor device, and program | |
JP4573903B2 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
JP4745247B2 (en) | Manufacturing method of semiconductor device | |
JP2008060412A (en) | Method for manufacturing semiconductor device | |
KR20090089818A (en) | Manufacturing method, manufacturing apparatus and manufacturing system of semiconductor device | |
JP2011023730A (en) | Method of manufacturing semiconductor device, and substrate processing apparatus | |
JP5134223B2 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
JP2009224755A (en) | Method of manufacturing semiconductor device, and substrate processing apparatus | |
JP2008311460A (en) | Method of manufacturing semiconductor device | |
JP2011165743A (en) | Method of manufacturing semiconductor-device | |
US20090253272A1 (en) | Method for manufacturing semiconductor device and substrate processing apparatus | |
JP2005057163A (en) | Method for manufacturing semiconductor device | |
KR101245423B1 (en) | Method of manufacturing a semiconductor device and substrate processing apparatus | |
JP2008182194A (en) | Method of manufacturing semiconductor apparatus | |
JP2008091667A (en) | Method of treating substrate | |
JP2004266040A (en) | Manufacturing method of semiconductor device and manufacturing machine for semiconductor | |
JP2011071353A (en) | Method of manufacturing semiconductor device | |
JP2007208169A (en) | Substrate processing method | |
KR20090106990A (en) | Method for manufacturing semiconductor device and substrate processing apparatus | |
JP2010135659A (en) | Manufacturing method of semiconductor device, and substrate treatment device | |
JP2008270764A (en) | Substrate processing device and method for manufacturing semiconductor in the substrate processing device |