JP2002329721A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2002329721A
JP2002329721A JP2001130249A JP2001130249A JP2002329721A JP 2002329721 A JP2002329721 A JP 2002329721A JP 2001130249 A JP2001130249 A JP 2001130249A JP 2001130249 A JP2001130249 A JP 2001130249A JP 2002329721 A JP2002329721 A JP 2002329721A
Authority
JP
Japan
Prior art keywords
film
silicon
semiconductor device
forming
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001130249A
Other languages
Japanese (ja)
Other versions
JP4454883B2 (en
Inventor
Yoshihide Tada
吉秀 多田
Motoshi Nakamura
源志 中村
Masayuki Imai
正幸 今井
Shingo Hishiya
晋吾 菱屋
Takuya Sugawara
卓也 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001130249A priority Critical patent/JP4454883B2/en
Publication of JP2002329721A publication Critical patent/JP2002329721A/en
Application granted granted Critical
Publication of JP4454883B2 publication Critical patent/JP4454883B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method which can reduce leakage current and slow the rise of the absolute flat band voltage including an annealing method capable of reducing lost boron. SOLUTION: This semiconductor device manufacturing method comprises a CVD film forming process for forming a CVD film with a nitriding treatment or an oxynitriding treatment by CVD method after a silicon oxide film is formed on a silicon substrate, and a CVD film annealing process for annealing the CVD film in the atmosphere of gaseous ozone. A semiconductor device manufacturing apparatus 10 comprises a means for forming a CVD film and a means for annealing a CVD film. In the manufacturing apparatus 10, a plurality of silicon substrates 20 are mounted on a stepped wafer port 18, and the process gas is fed from a gas feeder tube 24 toward the upper part of a reactive tube 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、一層詳細には、シリコン窒化膜またはシリ
コン酸窒化膜の形成方法およびそのアニーリング方法に
関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a silicon nitride film or a silicon oxynitride film and a method for annealing the same.

【0002】[0002]

【従来の技術】シリコンの熱酸化膜は、メモリ用のMO
SFETのゲート絶縁膜やDRAMのキャパシタ絶縁膜
等に用いられる。近年の半導体デバイスの集積度の高度
化に伴い、MOSFET等の占有面積を小さくする必要
があるが、そのためには一定の静電容量を保つためにシ
リコンの熱酸化膜の膜厚を薄くすることが求められ、ま
た、素子の微細化に伴うスケーリングの要請から、昨今
では、数十Å程度までの熱酸化膜の薄膜化が要求され
る。なお、熱酸化膜に代えて熱酸窒化膜を形成するとき
も同様である。
2. Description of the Related Art A thermal oxide film of silicon is used for an MO for a memory.
It is used for a gate insulating film of an SFET, a capacitor insulating film of a DRAM, and the like. As the degree of integration of semiconductor devices has increased in recent years, it is necessary to reduce the area occupied by MOSFETs and the like. To achieve this, the thickness of the silicon thermal oxide film must be reduced in order to maintain a constant capacitance. In addition, due to the demand for scaling accompanying miniaturization of elements, the thickness of the thermal oxide film has recently been required to be reduced to about several tens of kilometers. The same applies when forming a thermal oxynitride film instead of a thermal oxide film.

【0003】このようなシリコンの熱酸化膜あるいは熱
酸窒化膜の薄膜化は、直接トンネル電流の増加を招き、
これにより、ゲートオフ時においてリーク電流を生じ、
半導体装置の回路が正常に動作せず、あるいは消費電力
が増加する等の問題を生じていた。
[0003] Such thinning of the thermal oxide film or thermal oxynitride film of silicon directly increases the tunnel current,
This causes a leakage current when the gate is off,
There have been problems such as that the circuit of the semiconductor device does not operate normally or power consumption increases.

【0004】このため、シリコンの熱酸化膜あるいは熱
酸窒化膜に代わる良好な絶縁膜として、例えば、構造が
緻密なシリコンの窒化膜あるいは酸窒化膜が検討されて
いる。
[0004] For this reason, for example, a silicon nitride film or oxynitride film having a dense structure has been studied as a good insulating film in place of the thermal oxide film or thermal oxynitride film of silicon.

【0005】このシリコンの窒化膜あるいは酸窒化膜
は、シリコンの熱酸化膜あるいは熱酸窒化膜を窒化ある
いは酸窒化することにより形成される。そして、窒化膜
あるいは酸窒化膜の相対的に大きな誘電率で静電容量を
かせぐことにより、一定の静電容量を保つシリコンの熱
酸化膜と同じ静電容量を有する窒化膜あるいは酸窒化膜
の膜厚(物理的膜厚)を大きくすることができ、これに
より、リーク電流の低減を図るものである。以下、本明
細書において、シリコンの窒化膜あるいは酸窒化膜の厚
みを等価の静電容量を与えるシリコンの熱酸化膜の厚み
に換算したものを電気的膜厚と呼ぶ。
The silicon nitride film or oxynitride film is formed by nitriding or oxynitriding a thermal oxide film or thermal oxynitride film of silicon. The nitride film or oxynitride film has the same capacitance as the silicon thermal oxide film that maintains a constant capacitance by increasing the capacitance with the relatively large dielectric constant of the nitride film or oxynitride film. The film thickness (physical film thickness) can be increased, thereby reducing leakage current. Hereinafter, in the present specification, a value obtained by converting the thickness of a silicon nitride film or an oxynitride film into the thickness of a silicon thermal oxide film that provides equivalent capacitance is referred to as an electrical film thickness.

【0006】上記のように、シリコンの窒化膜あるいは
酸窒化膜は、リーク電流を充分に低減することが難し
く、また、一方で、酸窒化膜を絶縁膜とするMOSキャ
パシタの場合、フラットバンド電圧がシフトし、絶対値
が上昇する現象を生じる。
As described above, it is difficult for the silicon nitride film or the oxynitride film to sufficiently reduce the leak current. On the other hand, in the case of the MOS capacitor using the oxynitride film as the insulating film, the flat band voltage Shift, and the absolute value increases.

【0007】このフラットバンド電圧の絶対値が上昇す
る現象は、膜中、正の固定電荷の増加に起因するもので
あり、動作電圧の閾値が変化し、デバイスの動作不良を
起こす原因となる。
The phenomenon that the absolute value of the flat band voltage increases is caused by an increase in positive fixed charges in the film, and changes the threshold value of the operation voltage, which causes a device operation failure.

【0008】また、シリコンの窒化膜あるいは酸窒化膜
を形成した場合においても、リーク電流のさらなる低減
が求められている。
Further, even when a silicon nitride film or an oxynitride film is formed, a further reduction in leak current is required.

【0009】このため、上記シリコンの窒化膜あるいは
酸窒化膜をさらにアニーリングして膜質を改善すること
が検討されている。
Therefore, it has been studied to further anneal the silicon nitride film or oxynitride film to improve the film quality.

【0010】例えば、アニーリング方法として、アンモ
ニアガスや一酸化窒素ガスの雰囲気下1000℃前後の
高温で上記シリコンの窒化膜あるいは酸窒化膜を処理す
ることが提案されている。
For example, as an annealing method, it has been proposed to treat the silicon nitride film or oxynitride film at a high temperature of about 1000 ° C. in an atmosphere of ammonia gas or nitrogen monoxide gas.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上記の
アンモニアガスや一酸化窒素ガスを用いたアニーリング
方法は、リーク電流を低減する効果はあまり認められな
い。また、フラットバンド電圧の絶対値が上昇する現象
も解消されていない。
However, the above-described annealing method using ammonia gas or nitric oxide gas has little effect on reducing the leak current. Further, the phenomenon that the absolute value of the flat band voltage increases has not been solved.

【0012】本発明は、上記の課題に鑑みてなされたも
のであり、リーク電流をより低減することができるとと
もに、フラットバンド電圧の絶対値の上昇を緩和するこ
とができるアニーリング方法を含む半導体装置の製造方
法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has a semiconductor device including an annealing method capable of further reducing a leak current and reducing an increase in an absolute value of a flat band voltage. It is an object of the present invention to provide a method for producing the same.

【0013】[0013]

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、シリコン基板上にシリコン酸化膜または
シリコン酸窒化膜からなる第1の膜を形成する工程と、
該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜
からなる第2の膜を形成する工程と、該第2の膜をオゾ
ンガス雰囲気下でアニーリングする工程とを有すること
を特徴とする。
According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate;
A step of forming a second film made of a silicon nitride film or a silicon oxynitride film on the first film; and a step of annealing the second film in an ozone gas atmosphere.

【0014】この場合、該第2の膜をアニーリングする
工程において、オゾン濃度が0.1〜15容積%、処理
温度が500〜850℃であると、より好適である。な
お、処理圧力は0.4〜920Pa、処理時間は1〜1
0分であると、より好適である。
In this case, in the step of annealing the second film, it is more preferable that the ozone concentration is 0.1 to 15% by volume and the processing temperature is 500 to 850 ° C. The processing pressure was 0.4 to 920 Pa, and the processing time was 1 to 1
A time of 0 minutes is more preferable.

【0015】本発明の上記の構成により、オゾンと反応
して、シリコン酸化膜またはシリコン酸窒化膜の正の固
定電荷が減少してフラットバンド電圧の絶対値の上昇が
緩和される。また、膜中トラップの減少によりリーク電
流が減少する。
According to the above configuration of the present invention, the positive fixed charges of the silicon oxide film or the silicon oxynitride film are reduced by reacting with ozone, and the increase of the absolute value of the flat band voltage is reduced. Also, the leak current decreases due to the decrease in traps in the film.

【0016】また、本発明に係る半導体装置の製造方法
は、該第2の膜を酸素プラズマで処理することを特徴と
する。
Further, the method of manufacturing a semiconductor device according to the present invention is characterized in that the second film is treated with oxygen plasma.

【0017】これにより、上記のオゾンガス雰囲気下で
アニーリングしたときと同様の作用効果を得ることがで
きる。
Thus, the same function and effect as when annealing is performed in the above-described ozone gas atmosphere can be obtained.

【0018】また、本発明に係る半導体装置の製造方法
は、該第2の膜を水素プラズマで処理することを特徴と
する。
Further, a method of manufacturing a semiconductor device according to the present invention is characterized in that the second film is treated with hydrogen plasma.

【0019】これにより、ダングリングボンド(未結合
手)、すなわち、膜界面における凹凸や膜中の結晶欠陥
を減少させることができ、フラットバンド電圧の絶対値
の上昇が緩和される。また、リーク電流が減少する。
As a result, dangling bonds (unbonded hands), that is, irregularities at the film interface and crystal defects in the film can be reduced, and an increase in the absolute value of the flat band voltage can be reduced. Also, the leak current decreases.

【0020】また、本発明に係る半導体装置の製造方法
は、該第2の膜を窒素プラズマで処理することを特徴と
する。
Further, a method of manufacturing a semiconductor device according to the present invention is characterized in that the second film is treated with nitrogen plasma.

【0021】これにより、該第2の膜の窒化処理不十分
の箇所の窒化が充分に行われてリーク電流が減少する。
As a result, the portion of the second film where the nitriding treatment is insufficient is sufficiently nitrided, and the leakage current is reduced.

【0022】また、本発明に係る半導体装置の製造方法
は、該第2の膜を窒素プラズマで処理し、続けて、該第
2の膜を酸素プラズマで処理することを特徴とする。
Further, a method of manufacturing a semiconductor device according to the present invention is characterized in that the second film is treated with nitrogen plasma, and subsequently, the second film is treated with oxygen plasma.

【0023】これにより、該第2の膜の窒化処理不十分
の箇所の窒化が充分に行われてリーク電流が減少すると
ともに、酸素プラズマと反応して、シリコン酸化膜また
はシリコン酸窒化膜の正の固定電荷が減少してフラット
バンド電圧の絶対値の上昇が緩和される。
As a result, the portion of the second film where the nitriding treatment is insufficient is sufficiently nitrided to reduce the leak current, and react with the oxygen plasma to correct the silicon oxide film or the silicon oxynitride film. And the increase in the absolute value of the flat band voltage is alleviated.

【0024】また、本発明に係る半導体装置の製造方法
は、上記の酸素プラズマ、水素プラズマ、窒素プラズマ
または窒素プラズマおよび酸素プラズマは、複数のスリ
ットを有する平面アンテナ部材により生成されることを
特徴とする。
Further, the method of manufacturing a semiconductor device according to the present invention is characterized in that the above-mentioned oxygen plasma, hydrogen plasma, nitrogen plasma or nitrogen plasma and oxygen plasma are generated by a planar antenna member having a plurality of slits. I do.

【0025】これにより、低いプラズマシース電圧とな
ることで、膜に与えるプラズマダメージを大幅に低減す
ることができる。
As a result, a low plasma sheath voltage can significantly reduce plasma damage to the film.

【0026】[0026]

【発明の実施の形態】本発明に係る半導体装置の製造方
法の好適な実施の形態(以下、本実施の形態例とい
う。)について、図を参照して、以下に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of a method of manufacturing a semiconductor device according to the present invention (hereinafter, referred to as an embodiment) will be described below with reference to the drawings.

【0027】まず、本実施の形態例に係る半導体装置の
製造装置について、図1を参照して説明する。
First, an apparatus for manufacturing a semiconductor device according to this embodiment will be described with reference to FIG.

【0028】図1に示す製造装置10は、急速熱処理装
置(FTPS:Fast Thermal Processing Syste
m)の一種である。
A manufacturing apparatus 10 shown in FIG. 1 is a rapid thermal processing system (FTPS).
m) is a kind of.

【0029】製造装置10は、長手方向が垂直方向に向
けられた有天井の円筒状に形成された、例えば石英から
なる反応管12を備える。反応管12の下方には、筒状
に形成されたステンレス管からなるマニホールド14
が、反応管12の下端と気密になるように配置される。
マニホールド14の下方には蓋体16が上下動可能に配
置され、蓋体16が上昇することによりマニホールド1
4の下方が閉塞されるように構成されている。
The manufacturing apparatus 10 includes a reaction tube 12 made of, for example, quartz and formed in a cylindrical shape with a ceiling whose longitudinal direction is directed vertically. Below the reaction tube 12, a manifold 14 formed of a stainless steel tube formed in a cylindrical shape is used.
Are arranged so as to be airtight with the lower end of the reaction tube 12.
A lid 16 is disposed below the manifold 14 so as to be movable up and down.
4 is configured to be closed.

【0030】上記反応管12、マニホールド14および
蓋体16によって処理室が構成される。
The reaction tube 12, the manifold 14, and the lid 16 constitute a processing chamber.

【0031】蓋体16には石英からなる棚段状のウエハ
ポート18が配置される。ウエハポート18には垂直方
向に所定の間隔をおいてシリコン基板20が複数枚収容
される。
The lid 16 is provided with a shelf-like wafer port 18 made of quartz. A plurality of silicon substrates 20 are accommodated in the wafer port 18 at predetermined intervals in the vertical direction.

【0032】反応管12を取り囲んで例えば抵抗発熱体
からなる昇温用ヒータ22が設けられる。
Surrounding the reaction tube 12 is provided a heater 22 for increasing the temperature, for example, composed of a resistance heating element.

【0033】マニホールド14の側面にプロセスガス供
給管24が挿通される。プロセスガス供給管24は、そ
の先端部分24aが上方を向くように屈曲されている。
このため、プロセスガス供給管24から供給されたプロ
セスガスは、反応管12の上方に噴出する。なお、参照
符号26は排気管を示す。
A process gas supply pipe 24 is inserted through a side surface of the manifold 14. The process gas supply pipe 24 is bent so that the tip portion 24a faces upward.
For this reason, the process gas supplied from the process gas supply pipe 24 is ejected above the reaction tube 12. Reference numeral 26 indicates an exhaust pipe.

【0034】以上説明した製造装置10は、プロセスガ
スが反応管の上方に到達するように構成されているた
め、高速かつ大流量で供給される。また、プロセスガス
が反応管の天井に到達するように構成され、また、反応
管に所定の空隙箇所を設ける等しているため、処理領域
に均一にプロセスガスが供給され、シリコン基板が均一
に処理される。
Since the manufacturing apparatus 10 described above is configured so that the process gas reaches above the reaction tube, it is supplied at a high speed and a large flow rate. Further, since the process gas is configured to reach the ceiling of the reaction tube, and a predetermined gap is provided in the reaction tube, the process gas is uniformly supplied to the processing region, and the silicon substrate is uniformly formed. It is processed.

【0035】上記の製造装置10を用いた本実施の形態
例に係る半導体装置の製造方法について、以下説明す
る。
A method of manufacturing a semiconductor device according to the present embodiment using the above-described manufacturing apparatus 10 will be described below.

【0036】半導体装置の製造方法は、シリコン基板上
にシリコン酸化膜またはシリコン酸窒化膜からなる第1
の膜を形成する工程と、第1の膜上にシリコン窒化膜ま
たはシリコン酸窒化膜からなる第2の膜を形成する工程
と、第2の膜をオゾンガス雰囲気下でアニーリングする
工程とを有する。
The method of manufacturing a semiconductor device includes a first method of forming a silicon oxide film or a silicon oxynitride film on a silicon substrate.
Forming a second film made of a silicon nitride film or a silicon oxynitride film on the first film, and annealing the second film in an ozone gas atmosphere.

【0037】本実施の形態例に係る半導体装置の製造方
法において、シリコン酸化膜またはシリコン酸窒化膜か
らなる第1の膜およびシリコン窒化膜またはシリコン酸
窒化膜からなる第2の膜の形成方法は、いずれも特に限
定するものではなく、例えば、熱酸化法を用いてもよ
く、また、CVD等の堆積法を用いてもよい。この場
合、CVD法を用いるときは、熱CVD、プラズマCV
Dあるいは光CVD等の各CVD法から適宜選択して用
いることができる。
In the method of manufacturing a semiconductor device according to the present embodiment, a method of forming a first film made of a silicon oxide film or a silicon oxynitride film and a method of forming a second film made of a silicon nitride film or a silicon oxynitride film are as follows. However, neither is particularly limited. For example, a thermal oxidation method may be used, or a deposition method such as CVD may be used. In this case, when using the CVD method, thermal CVD, plasma CV
It can be used by appropriately selecting from various CVD methods such as D or photo-CVD.

【0038】ここでは、リーク電流低減効果の観点から
好適な、以下の方法による。
Here, the following method, which is preferable from the viewpoint of the leakage current reduction effect, is used.

【0039】すなわち、シリコン基板上に熱酸化法によ
り第1の膜としてのシリコン酸化膜を形成する。つい
で、このシリコン酸化膜をアンモニアガス雰囲気下で熱
処理する。さらに、第2の膜としてのシリコン窒化膜を
堆積形成する。なお、熱酸化膜形成段階において、シリ
コン酸化膜に代えてシリコン酸窒化膜を形成してもよ
い。
That is, a silicon oxide film as a first film is formed on a silicon substrate by a thermal oxidation method. Next, this silicon oxide film is heat-treated in an ammonia gas atmosphere. Further, a silicon nitride film as a second film is deposited and formed. In the thermal oxide film forming step, a silicon oxynitride film may be formed instead of the silicon oxide film.

【0040】熱酸化膜を形成する段階では、プロセスガ
スとしてO/N=8/2(slm比)程度の流量比
の混合ガスを用いて1.3kPa程度の圧力下、850
℃程度の温度で、60s(秒)程度の時間処理する。こ
れにより、例えば1.0nm程度の厚みのシリコン酸化
膜(SiO膜)がシリコン基板上に形成される。
In the step of forming the thermal oxide film, a mixed gas having a flow ratio of about O 2 / N 2 = 8/2 (slm ratio) is used as a process gas under a pressure of about 1.3 kPa and a pressure of about 850.
The treatment is performed at a temperature of about ° C for a time of about 60 s (second). Thereby, a silicon oxide film (SiO 2 film) having a thickness of, for example, about 1.0 nm is formed on the silicon substrate.

【0041】熱処理する段階では、プロセスガスとして
流量が2(slm)程度のアンモニアガス(NH)を
用いて1.1kPa程度の圧力下、850〜900℃程
度の温度で、10min(分)程度の時間処理する。こ
の熱処理する段階は、ISC(In-situ cleaning)ス
テップであり、これにより、次段階の窒化膜成膜処理に
備えてシリコン酸化膜表面が窒化される。
In the heat treatment step, ammonia gas (NH 3 ) having a flow rate of about 2 (slm) is used as a process gas under a pressure of about 1.1 kPa, at a temperature of about 850 to 900 ° C., for about 10 minutes (minutes). Time to process. This heat treatment step is an in-situ cleaning (ISC) step, whereby the surface of the silicon oxide film is nitrided in preparation for the next step of forming a nitride film.

【0042】シリコン窒化膜を形成する段階では、プロ
セスガスとしてTCS/NH=50/50(sccm
比)程度の流量比の混合ガスを用いて35Pa程度の圧
力下、550〜650℃程度の温度で、120s程度の
時間処理する。これにより、例えば1.0〜1.5nm
程度の厚みのシリコン窒化膜(SiN膜)がシリコン酸
化膜上に形成される。ここで、TCSとは、テトラクロ
ロシランをいう。
In the step of forming a silicon nitride film, TCS / NH 3 = 50/50 (sccm) is used as a process gas.
The mixture is processed at a temperature of about 550 to 650 ° C. for about 120 s under a pressure of about 35 Pa using a mixed gas having a flow ratio of about (ratio). Thereby, for example, 1.0 to 1.5 nm
A silicon nitride film (SiN film) having a moderate thickness is formed on the silicon oxide film. Here, TCS refers to tetrachlorosilane.

【0043】上記のようにして形成されたシリコン窒化
膜は、従来の他の方法以上にリーク電流低減効果を得る
ことができる。しかしながら、膜中の正の固定電荷が増
加する現象は従来の他の方法と同程度に生じる。
The silicon nitride film formed as described above can obtain a leak current reducing effect more than other conventional methods. However, the phenomenon of an increase in positive fixed charges in the film occurs to the same degree as in other conventional methods.

【0044】このため、本実施の形態例の半導体装置の
製造方法では、さらに、形成したシリコン窒化膜をオゾ
ンガス雰囲気下でアニーリングする。
Therefore, in the method of manufacturing a semiconductor device according to the present embodiment, the formed silicon nitride film is further annealed in an ozone gas atmosphere.

【0045】オゾンガスは、O/O=10/90
(容積%比)程度の容積比のガスを用い、18Pa程度
の圧力下、850℃程度の温度で、60s程度の時間処
理する。
The ozone gas is O 3 / O 2 = 10/90
Using a gas having a volume ratio of about (volume% ratio), the treatment is performed under a pressure of about 18 Pa at a temperature of about 850 ° C. for about 60 s.

【0046】上記の方法により形成されたシリコン窒化
膜をnMOSキャパシタの絶縁膜として用いたときの特
性評価結果を図2および図3に示す。
FIGS. 2 and 3 show characteristics evaluation results when the silicon nitride film formed by the above method is used as an insulating film of an nMOS capacitor.

【0047】図2は、ゲートのリーク電流評価結果を示
す。ここで、縦軸(Ig)はフラットバンド電圧から−
0.6Vアキュムレーションさせたときのリーク電流を
示し、横軸(Teq)は電気的膜厚を示す。
FIG. 2 shows the result of the gate leakage current evaluation. Here, the vertical axis (Ig) is-from the flat band voltage.
The leak current at the time of 0.6 V accumulation is shown, and the horizontal axis (Teq) shows the electric film thickness.

【0048】図中POA―Cが本実施の形態例の場合を
示す。なお、図中、Ref.Pure SiOはシリ
コン酸化膜の場合を示し、None−POAは上記シリ
コン窒化膜形成処理のみ行い、いずれのアニーニング処
理も行わなかった場合を示し、POA−Aは酸素ガス雰
囲気下900℃の温度でアニーリングした場合を示し、
POA−Bは一酸化窒素ガス雰囲気下850℃の温度で
アニーリングした場合を示す。
In the figure, the case where POA-C is the embodiment is shown. In the figure, Ref. Pure SiO 2 indicates a case of a silicon oxide film, None-POA indicates a case where only the above-described silicon nitride film forming process is performed, and no annealing process is performed, and POA-A indicates a temperature of 900 ° C. in an oxygen gas atmosphere. Shows the case of annealing with
POA-B shows the case where annealing was performed at a temperature of 850 ° C. in a nitrogen monoxide gas atmosphere.

【0049】図2から明らかなように、酸素ガスや一酸
化窒素ガスを用いた従来のアニーリング処理を行ったも
のは、アニーニング処理を行わなかった場合に比べてリ
ーク電流低減効果は見られないが、本実施の形態例の場
合、シリコン窒化膜形成処理によるリーク電流低減効果
(対シリコン酸化膜)に加えて、さらに一層のリーク電
流低減効果が得られる。
As is apparent from FIG. 2, the effect of the conventional annealing using oxygen gas or nitric oxide gas does not show a reduction effect of the leak current as compared with the case where the annealing is not performed. However, in the case of the present embodiment, in addition to the leakage current reduction effect (to the silicon oxide film) by the silicon nitride film forming process, a still further leakage current reduction effect is obtained.

【0050】図3は、フラットバンド電圧の評価結果を
示す。ここで、縦軸(Vfb)はフラットバンド電圧を
示し、横軸(Teq)は電気的膜厚を示す。図中POA
−A等の各符号は、上記図2と同じものを示す。
FIG. 3 shows the evaluation results of the flat band voltage. Here, the vertical axis (Vfb) indicates the flat band voltage, and the horizontal axis (Teq) indicates the electrical film thickness. POA in the figure
Reference numerals such as -A indicate the same as those in FIG.

【0051】図3から明らかなように、シリコン窒化膜
形成処理のみを行いアニーニング処理を行わなかった場
合、シリコン酸化膜の場合に比べてフラットバンド電圧
の絶対値が大きく増加する現象を示すが、これに対して
本実施の形態例の場合、フラットバンド電圧の絶対値の
増加が大きく抑制されている。
As apparent from FIG. 3, when only the silicon nitride film forming process is performed and the annealing process is not performed, the absolute value of the flat band voltage is greatly increased as compared with the case of the silicon oxide film. On the other hand, in the case of the present embodiment, an increase in the absolute value of the flat band voltage is greatly suppressed.

【0052】以上説明したように、本実施の形態例に係
る半導体装置の製造方法によれば、リーク電流をより低
減することができるとともに、フラットバンド電圧の絶
対値の上昇が緩和される。
As described above, according to the method of manufacturing the semiconductor device according to the present embodiment, the leak current can be further reduced, and the increase in the absolute value of the flat band voltage is reduced.

【0053】なお、本実施の形態例に係る半導体装置の
製造方法は、第2の膜のアニーリング工程においてオゾ
ンガスを用いたが、これに代えて、酸素プラズマ、窒素
プラズマ、水素プラズマを用いてもよく、さらにまた、
窒素プラズマと酸素プラズマを順次用いてもよい。
In the method of manufacturing a semiconductor device according to the present embodiment, ozone gas is used in the annealing step of the second film. Alternatively, oxygen plasma, nitrogen plasma, or hydrogen plasma may be used instead. Well, also
Nitrogen plasma and oxygen plasma may be used sequentially.

【0054】また、本実施の形態例に係る半導体装置の
製造方法において使用する製造装置としては、上記のよ
うにシリコン基板を多数枚処理可能な縦型の急速熱処理
装置を用いたが、これに限らず枚葉形の装置を用いても
よい。
As a manufacturing apparatus used in the method of manufacturing a semiconductor device according to the present embodiment, a vertical rapid thermal processing apparatus capable of processing a large number of silicon substrates as described above was used. Not limited to this, a single-wafer-type device may be used.

【0055】また、製造装置は、シリコン酸化膜および
シリコン窒化膜を形成する工程とともにシリコン窒化膜
をオゾンガス雰囲気下でアニーリングする工程において
も上記縦型の急速熱処理装置を用いたが、これに対し
て、シリコン窒化膜をプラズマで処理する場合は、プラ
ズマ処理装置を用いる。
In the manufacturing apparatus, the vertical rapid thermal processing apparatus was used in the step of forming the silicon oxide film and the silicon nitride film and also in the step of annealing the silicon nitride film in an ozone gas atmosphere. When a silicon nitride film is treated with plasma, a plasma processing apparatus is used.

【0056】プラズマ処理装置としては、以下に説明す
るプラズマ処理装置を用いると好適である。
It is preferable to use a plasma processing apparatus described below as the plasma processing apparatus.

【0057】図4に示すプラズマ処理装置28は、処理
容器30とマイクロ波発生器32とを有する。
The plasma processing apparatus 28 shown in FIG. 4 has a processing vessel 30 and a microwave generator 32.

【0058】処理容器30は、例えば側壁や底部がアル
ミニウム等の導体により構成されて、全体が筒体状に成
形されるとともに、上部が段部状に縮径された形状を有
する。処理容器30の内部には、シリコン基板を載置す
る載置台33が内部に設けられるとともに、密閉された
処理空間Sが形成される。処理空間Sの上方には、プラ
ズマ生成空間S1が形成される。また、処理容器30の
側壁には、流量制御されたプロセスガスを供給するため
のガス供給ノズル34が設けられる。処理容器30の底
部には、排気口36が設けられている。
The processing container 30 has, for example, a side wall and a bottom portion made of a conductor such as aluminum, is formed in a cylindrical shape as a whole, and has a shape in which an upper portion is reduced in a stepped shape. A mounting table 33 on which a silicon substrate is mounted is provided inside the processing container 30, and a closed processing space S is formed. Above the processing space S, a plasma generation space S1 is formed. Further, a gas supply nozzle 34 for supplying a process gas whose flow rate is controlled is provided on a side wall of the processing container 30. An exhaust port 36 is provided at the bottom of the processing container 30.

【0059】処理容器30の天井部には、マイクロ波透
過窓38が設けられる。そして、マイクロ波透過窓38
の上面側に図示しないスリットが複数形成された円板状
の平面アンテナ部材40が配置される。平面アンテナ部
材40の上面には遅波材42が配置される。
A microwave transmission window 38 is provided on the ceiling of the processing container 30. Then, the microwave transmission window 38
A disc-shaped planar antenna member 40 in which a plurality of slits (not shown) are formed is disposed on the upper surface side of the antenna. A slow-wave member 42 is disposed on the upper surface of the planar antenna member 40.

【0060】マイクロ波発生器32は、例えば、2.4
5GHzのマイクロ波を発生するものであり、矩形導波
管48等を介して平面アンテナ部材40に接続される。
The microwave generator 32 has, for example, 2.4
It generates a 5 GHz microwave and is connected to the planar antenna member 40 via a rectangular waveguide 48 or the like.

【0061】上記のように構成した処理装置28におい
て、マイクロ波発生器32で発生したマイクロ波は、導
波管48内を伝播して平面アンテナ部材40に到達す
る。さらに、平面アンテナ部材40の中心部から放射状
に周辺部にマイクロ波伝播する間に、平面アンテナ部材
40に同心円状に多数形成されたスリット間に静電界が
生じ、これにより、平面アンテナ部材40直下に静電場
が形成される。この静電場により励起されたプロセスガ
スがプラズマ化し、シリコン基板の表面が処理される。
In the processing device 28 configured as described above, the microwave generated by the microwave generator 32 propagates through the waveguide 48 and reaches the planar antenna member 40. Further, during the microwave propagation from the center of the planar antenna member 40 to the peripheral portion thereof, an electrostatic field is generated between a large number of concentrically formed slits in the planar antenna member 40. , An electrostatic field is formed. The process gas excited by the electrostatic field is turned into plasma, and the surface of the silicon substrate is processed.

【0062】上記のプラズマ処理装置28を用いると、
電子温度は1eV程度以下であり、プラズマシース電圧
も数V以下になるため、プラズマシース電圧が50V程
度の従来のプラズマに対してプラズマダメージを大幅に
低減できる。
When the above-described plasma processing apparatus 28 is used,
Since the electron temperature is about 1 eV or less and the plasma sheath voltage is also several volts or less, plasma damage can be significantly reduced with respect to conventional plasma having a plasma sheath voltage of about 50 V.

【0063】[0063]

【発明の効果】本発明に係る半導体装置の製造方法によ
れば、シリコン窒化膜またはシリコン酸窒化膜からなる
第2の膜をオゾンガス雰囲気下でアニーリングする工程
を有するため、フラットバンド電圧の絶対値の上昇が緩
和され、また、リーク電流が減少する。
According to the method of manufacturing a semiconductor device of the present invention, since the method includes the step of annealing a second film made of a silicon nitride film or a silicon oxynitride film in an ozone gas atmosphere, the absolute value of the flat band voltage is reduced. Is reduced, and the leak current is reduced.

【0064】また、オゾンガスに代えて、酸素プラズ
マ、窒素プラズマ、水素プラズマのいずれかを用い、あ
るいはまた、窒素プラズマと酸素プラズマを順次用いて
も上記と同様の効果を得ることができる。
The same effect as described above can be obtained by using any one of oxygen plasma, nitrogen plasma, and hydrogen plasma instead of ozone gas, or by using nitrogen plasma and oxygen plasma sequentially.

【0065】また、本発明に係る半導体装置の製造方法
によれば、プラズマは、複数のスリットを有する平面ア
ンテナ部材により生成されるため、膜に与えるプラズマ
ダメージを大幅に低減することができる。
Further, according to the method of manufacturing a semiconductor device according to the present invention, plasma is generated by the planar antenna member having the plurality of slits, so that plasma damage to the film can be significantly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施の形態例に係る半導体装置の製造装置の
模式図である。
FIG. 1 is a schematic view of an apparatus for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】本実施の形態例に係る半導体装置の製造方法に
より形成したシリコン窒化膜をnMOSキャパシタの絶
縁膜として用いたときの特性評価結果を説明するための
グラフ図であり、リーク電流の評価結果を示す。
FIG. 2 is a graph for explaining a characteristic evaluation result when a silicon nitride film formed by the method for manufacturing a semiconductor device according to the present embodiment is used as an insulating film of an nMOS capacitor; The results are shown.

【図3】本実施の形態例に係る半導体装置の製造方法に
より形成したシリコン窒化膜をnMOSキャパシタの絶
縁膜として用いたときの特性評価結果を説明するための
グラフ図であり、フラットバンド電圧の評価結果を示
す。
FIG. 3 is a graph for explaining a characteristic evaluation result when a silicon nitride film formed by the method for manufacturing a semiconductor device according to the present embodiment is used as an insulating film of an nMOS capacitor; The evaluation results are shown.

【図4】半導体装置の製造装置の他の例としてのプラズ
マ処理装置の模式図である。
FIG. 4 is a schematic view of a plasma processing apparatus as another example of the apparatus for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

10 製造装置 12 反応管 14 マニホールド 16 蓋体 18 ウエハポート 20 シリコン基板 22 昇温用ヒータ 24 プロセスガス供給管 26 排気管 28 プラズマ処理装置 30 処理容器 32 マイクロ波発生器 33 載置台 34 ガス供給ノズル 36 排気口 40 平面アンテナ部材 42 遅波材 DESCRIPTION OF SYMBOLS 10 Manufacturing apparatus 12 Reaction tube 14 Manifold 16 Lid 18 Wafer port 20 Silicon substrate 22 Heating heater 24 Process gas supply pipe 26 Exhaust pipe 28 Plasma processing apparatus 30 Processing vessel 32 Microwave generator 33 Mounting table 34 Gas supply nozzle 36 Exhaust port 40 Planar antenna member 42 Slow wave material

フロントページの続き (72)発明者 今井 正幸 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 (72)発明者 菱屋 晋吾 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 (72)発明者 菅原 卓也 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 Fターム(参考) 5F058 BA01 BD02 BD04 BD09 BD15 BF02 BF55 BH03 BH04 BH05 BH16 BJ02 Continuation of the front page (72) Inventor Masayuki Imai 5-3-6 Akasaka, Minato-ku, Tokyo TBS Release Center Inside Tokyo Electron Limited (72) Inventor Shingo Hishiya 5-6-1 Akasaka, Minato-ku, Tokyo TBS (72) Inventor Takuya Sugawara 5-3-6 Akasaka, Minato-ku, Tokyo TBS Release Center Tokyo Electron Limited F-term (reference) 5F058 BA01 BD02 BD04 BD09 BD15 BF02 BF55 BH03 BH05 BH16 BJ02

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板上にシリコン酸化膜または
シリコン酸窒化膜からなる第1の膜を形成する工程と、 該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜
からなる第2の膜を形成する工程と、 該第2の膜をオゾンガス雰囲気下でアニーリングする工
程とを有することを特徴とする半導体装置の製造方法。
1. A step of forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate, and a second film made of a silicon nitride film or a silicon oxynitride film on the first film Forming a semiconductor device, and annealing the second film in an ozone gas atmosphere.
【請求項2】 前記アニーリングする工程において、オ
ゾン濃度が0.1〜15容積%であることを特徴とする
半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 2, wherein said annealing step has an ozone concentration of 0.1 to 15% by volume.
【請求項3】 前記アニーリングする工程において、処
理温度が500〜850℃であることを特徴とする請求
項1または2に記載の半導体装置の製造方法。
3. The method according to claim 1, wherein in the annealing step, a processing temperature is 500 to 850 ° C.
【請求項4】 シリコン基板上にシリコン酸化膜または
シリコン酸窒化膜からなる第1の膜を形成する工程と、 該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜
からなる第2の膜を形成する工程と、 該第2の膜を酸素プラズマで処理する工程とを有するこ
とを特徴とする半導体装置の製造方法。
4. A step of forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate, and a second film made of a silicon nitride film or a silicon oxynitride film on the first film Forming a semiconductor device and a process of treating the second film with oxygen plasma.
【請求項5】 シリコン基板上にシリコン酸化膜または
シリコン酸窒化膜からなる第1の膜を形成する工程と、 該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜
からなる第2の膜を形成する工程と、 該第2の膜を水素プラズマで処理する工程とを有するこ
とを特徴とする半導体装置の製造方法。
5. A step of forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate, and a second film made of a silicon nitride film or a silicon oxynitride film on the first film Forming a semiconductor device, and a step of treating the second film with hydrogen plasma.
【請求項6】 シリコン基板上にシリコン酸化膜または
シリコン酸窒化膜からなる第1の膜を形成する工程と、 該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜
からなる第2の膜を形成する工程と、 該第2の膜を窒素プラズマで処理する工程とを有するこ
とを特徴とする半導体装置の製造方法。
6. A step of forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate, and a second film made of a silicon nitride film or a silicon oxynitride film on the first film Forming a semiconductor device, and treating the second film with nitrogen plasma.
【請求項7】 シリコン基板上にシリコン酸化膜または
シリコン酸窒化膜からなる第1の膜を形成する工程と、 該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜
からなる第2の膜を形成する工程と、 該第2の膜を窒素プラズマで処理する工程と、 続けて該第2の膜を酸素プラズマで処理する工程とを有
することを特徴とする半導体装置の製造方法。
7. A step of forming a first film made of a silicon oxide film or a silicon oxynitride film on a silicon substrate, and a second film made of a silicon nitride film or a silicon oxynitride film on the first film Forming a second film, treating the second film with nitrogen plasma, and subsequently treating the second film with oxygen plasma.
【請求項8】 前記酸素プラズマは、複数のスリットを
有する平面アンテナ部材により生成されることを特徴と
する請求項4記載の半導体装置の製造方法。
8. The method according to claim 4, wherein the oxygen plasma is generated by a planar antenna member having a plurality of slits.
【請求項9】 前記水素プラズマは、複数のスリットを
有する平面アンテナ部材により生成されることを特徴と
する請求項5記載の半導体装置の製造方法。
9. The method according to claim 5, wherein the hydrogen plasma is generated by a planar antenna member having a plurality of slits.
【請求項10】 前記窒素プラズマは、複数のスリット
を有する平面アンテナ部材により生成されることを特徴
とする請求項6記載の半導体装置の製造方法。
10. The method according to claim 6, wherein the nitrogen plasma is generated by a planar antenna member having a plurality of slits.
【請求項11】 前記窒素プラズマおよび前記酸素プラ
ズマは、複数のスリットを有する平面アンテナ部材によ
り生成されることを特徴とする請求項7記載の半導体装
置の製造方法。
11. The method according to claim 7, wherein the nitrogen plasma and the oxygen plasma are generated by a planar antenna member having a plurality of slits.
【請求項12】 前記第1の膜を形成する工程と前記第
2の膜を形成する工程の間に、該第1の膜をアンモニア
ガス雰囲気下で熱処理する工程をさらに有することを特
徴とする請求項1〜11のうちのいずれか1項に記載の
半導体装置の製造方法。
12. The method according to claim 12, further comprising a step of heat-treating the first film in an ammonia gas atmosphere between the step of forming the first film and the step of forming the second film. A method for manufacturing a semiconductor device according to claim 1.
JP2001130249A 2001-04-26 2001-04-26 Manufacturing method of semiconductor device Expired - Lifetime JP4454883B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001130249A JP4454883B2 (en) 2001-04-26 2001-04-26 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001130249A JP4454883B2 (en) 2001-04-26 2001-04-26 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2002329721A true JP2002329721A (en) 2002-11-15
JP4454883B2 JP4454883B2 (en) 2010-04-21

Family

ID=18978657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001130249A Expired - Lifetime JP4454883B2 (en) 2001-04-26 2001-04-26 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4454883B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655574B2 (en) 2003-05-30 2010-02-02 Tokyo Electron Limited Method of modifying insulating film

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4984180A (en) * 1972-11-21 1974-08-13
JPS50147877A (en) * 1974-05-08 1975-11-27
JPS59154030A (en) * 1983-02-22 1984-09-03 Seiko Epson Corp Manufacture of semiconductor device
JPH06291255A (en) * 1993-02-19 1994-10-18 Samsung Electron Co Ltd Semiconductor device and manufacture thereof
JPH08213383A (en) * 1995-02-08 1996-08-20 Nec Corp Forming method of spin-on-glass film
JPH09115901A (en) * 1995-10-19 1997-05-02 Sony Corp Forming method for sinx/psg laminated construction
JP2000294550A (en) * 1999-04-05 2000-10-20 Tokyo Electron Ltd Manufacture of semiconductor and manufacturing apparatus of semiconductor
JP2001284582A (en) * 2000-03-31 2001-10-12 Toshiba Corp Method of manufacturing semiconductor transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4984180A (en) * 1972-11-21 1974-08-13
JPS50147877A (en) * 1974-05-08 1975-11-27
JPS59154030A (en) * 1983-02-22 1984-09-03 Seiko Epson Corp Manufacture of semiconductor device
JPH06291255A (en) * 1993-02-19 1994-10-18 Samsung Electron Co Ltd Semiconductor device and manufacture thereof
JPH08213383A (en) * 1995-02-08 1996-08-20 Nec Corp Forming method of spin-on-glass film
JPH09115901A (en) * 1995-10-19 1997-05-02 Sony Corp Forming method for sinx/psg laminated construction
JP2000294550A (en) * 1999-04-05 2000-10-20 Tokyo Electron Ltd Manufacture of semiconductor and manufacturing apparatus of semiconductor
JP2001284582A (en) * 2000-03-31 2001-10-12 Toshiba Corp Method of manufacturing semiconductor transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655574B2 (en) 2003-05-30 2010-02-02 Tokyo Electron Limited Method of modifying insulating film
US8021987B2 (en) 2003-05-30 2011-09-20 Tokyo Electron Limited Method of modifying insulating film

Also Published As

Publication number Publication date
JP4454883B2 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
JP4408653B2 (en) Substrate processing method and semiconductor device manufacturing method
US7759598B2 (en) Substrate treating method and production method for semiconductor device
KR100994387B1 (en) Method for producing material of electronic device and method for plaza processing
US6897149B2 (en) Method of producing electronic device material
US7446052B2 (en) Method for forming insulation film
JP5283147B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4850871B2 (en) Insulating film formation method
EP0572704B1 (en) Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
EP1422752B1 (en) Forming method and forming system for insulation film
US20050136610A1 (en) Process for forming oxide film, apparatus for forming oxide film and material for electronic device
EP1394844B1 (en) Method of fabricating semiconductor device
JPWO2004017396A1 (en) Method for forming an insulating film on a semiconductor substrate
JP4454883B2 (en) Manufacturing method of semiconductor device
JPH05343421A (en) Insulation film formation method for semiconductor device
JP2003023006A (en) Method and equipment for forming insulation film, and semiconductor device
JPWO2010038888A1 (en) Silicon nitride oxide film and method for forming the same, computer-readable storage medium, and plasma CVD apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4454883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160212

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term