JP2000216163A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JP2000216163A
JP2000216163A JP11011560A JP1156099A JP2000216163A JP 2000216163 A JP2000216163 A JP 2000216163A JP 11011560 A JP11011560 A JP 11011560A JP 1156099 A JP1156099 A JP 1156099A JP 2000216163 A JP2000216163 A JP 2000216163A
Authority
JP
Japan
Prior art keywords
film
sin film
temperature
catalyst
active species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11011560A
Other languages
Japanese (ja)
Other versions
JP4299393B2 (en
Inventor
Takekazu Sato
豪一 佐藤
Akira Izumi
亮 和泉
Hideki Matsumura
英樹 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP01156099A priority Critical patent/JP4299393B2/en
Publication of JP2000216163A publication Critical patent/JP2000216163A/en
Application granted granted Critical
Publication of JP4299393B2 publication Critical patent/JP4299393B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable an SiN film formed at a low temperature to be modified by low-temperature annealing so as to simplify a manufacturing device system in structure, by a method wherein material gas is spouted out against a catalyst to be partially decomposed, and the SiN film is exposed to an atmosphere of active species generated by decomposition. SOLUTION: A gas feed pipe 18 with a nozzle and a tungsten catalyst 20 are arranged so as to confront a specimen 15, a shutter 23 is provided between them, an AC power is applied to the tungsten catalyst 20, and the tungsten catalyst 20 is kept at a temperature of 1800 to 1900 deg.C. Material gas 19 is spouted out against the tungsten catalyst 20 to come into contact with it, by which the material gas 19 is decomposed into active species such as radicals or the like, and the shutter 23 is opened to make the specimen 15 exposed to an atmosphere that contains the active species, by which a film is formed or subjected to an annealing treatment.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、特に、半導体基板とSiN膜と
の界面状態及びSiN膜の膜質を改善するための熱処理
方法に特徴のある半導体装置の製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device characterized by a heat treatment method for improving an interface state between a semiconductor substrate and a SiN film and a film quality of the SiN film. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】近年の半導体集積回路装置の高集積化,
微細化の進展に伴い、半導体集積回路装置を構成するM
ISFET(金属−絶縁体−半導体FET)も微細化が
要求され、微細化に伴って低電圧化が要請されるために
ゲート絶縁膜の厚さを薄くする必要が生じるが、ゲート
絶縁膜として従来のMISFETの様にSiO2 膜を用
いた場合、SiO2 膜を4nm程度まで薄膜化すると、
膜厚の均一性の保持が難しくなるのに加え、リーク電流
の増大やゲート電極にドープする不純物がチャネル領域
に突き抜ける現象などが顕在化し、MISFETの特性
に深刻な影響を及ぼすようになってきた。
2. Description of the Related Art In recent years, higher integration of semiconductor integrated circuit devices,
With the advance of miniaturization, M which constitutes a semiconductor integrated circuit device
ISFETs (metal-insulator-semiconductor FETs) are also required to be miniaturized, and as the miniaturization requires a lower voltage, it is necessary to reduce the thickness of the gate insulating film. When a SiO 2 film is used like the MISFET of the above, when the SiO 2 film is thinned to about 4 nm,
In addition to the difficulty in maintaining the uniformity of the film thickness, a phenomenon such as an increase in leakage current and an impurity doped into the gate electrode penetrating into the channel region has become evident, which has seriously affected the characteristics of the MISFET. .

【0003】この様な問題を解決するために、ゲート絶
縁膜として、SiO2 膜の代わりにSiO2 膜より比誘
電率の大きなシリコン窒化膜(SiNx 膜、化学量論比
的にはSi3 4 膜)、即ち、SiN膜の適用が検討さ
れている。即ち、SiN膜は比誘電率が大きいので、S
iO2 膜より厚い膜厚のSiN膜を用いても、同等のゲ
ート特性を得ることができるためである。
[0003] To solve such problems, as a gate insulating film, SiO 2 film SiO 2 film than the dielectric constant large silicon nitride film (SiN x film in place of, the stoichiometric ratio basis Si 3 N 4 film), that is, application of a SiN film is being studied. That is, since the SiN film has a large relative dielectric constant,
This is because even if a SiN film having a thickness larger than that of the iO 2 film is used, equivalent gate characteristics can be obtained.

【0004】従来のSiN膜の作製方法としては、熱窒
化による直接窒化法や、熱CVD法が広く用いられてい
るが、これらのプロセスは、いずれも800℃以上の高
温プロセスであるため、この様な高温プロセスによって
ゲート絶縁膜となるSiN膜を形成した場合には、しき
い値電圧Vth調整用にチャネル領域にドープした不純物
をSiN膜の堆積工程において再分布させることにな
り、短チャネル効果の悪化、即ち、ソース−ドレイン領
域間のパンチスルーを誘発することになる。また、この
様な高温プロセスは、近年のウェハの大口径化に対して
は、ウェハの反りをもたらし、加工精度の低下を引き起
こすという問題もある。
As a conventional method for producing a SiN film, a direct nitridation method by thermal nitridation and a thermal CVD method are widely used. However, since all of these processes are high-temperature processes of 800 ° C. or more, these When a SiN film serving as a gate insulating film is formed by such a high-temperature process, impurities doped in a channel region for adjusting a threshold voltage Vth are redistributed in a deposition process of the SiN film, so that a short channel The effect is deteriorated, that is, punch-through between the source and drain regions is induced. In addition, such a high-temperature process has a problem in that the wafer is warped against a recent increase in the diameter of the wafer, and the processing accuracy is reduced.

【0005】この様な高温プロセスの問題点に鑑み、低
温プロセスであるプラズマCVD(PCVD)法やJV
D(Jet Vapor Deposition)法の
適用が試みられており、例えばYale大学、Jet
Process Corp.、或いは、モトローラ社に
おいては、EOT(Equivalent Oxide
Thickness:等価酸化膜厚)換算で、2〜5
nmのSiN膜をJVD法で成膜することが研究されて
おり、特に、モトローラ社においては、0.35μmデ
バイスへの応用研究が行われ、良好な結果を示してい
る。なお、EOT(等価酸化膜厚)とは、比誘電率をS
iO2 膜と同じ3.9であるとして、C−V特性から算
出した絶縁膜の膜厚である。
In view of such a problem of the high-temperature process, plasma CVD (PCVD), which is a low-temperature process, and JV
Attempts have been made to apply the D (Jet Vapor Deposition) method, for example, Yale University, Jet
Process Corp. Alternatively, Motorola has an EOT (Equivalent Oxide)
Thickness: equivalent oxide thickness), 2 to 5
Studies have been made on the formation of a SiN film having a thickness of nm by the JVD method. In particular, Motorola has conducted an application study on a 0.35 μm device and has shown good results. EOT (equivalent oxide film thickness) means relative permittivity of SOT.
This is the thickness of the insulating film calculated from the CV characteristics, assuming that it is 3.9, which is the same as the iO 2 film.

【0006】しかし、この様なPCVD法やJVD法に
よって成膜したSiN膜は、堆積しただけでは膜質があ
まり良くなく、I(電流)−V(電圧)特性に相当する
J(電流密度)−E(電界)特性において電界Eの増加
に伴って電流密度Jが上昇するという問題、即ち、リー
ク電流が増大するという問題がある(例えば、後述する
図3のJ−E特性参照)。
However, the SiN film formed by the PCVD method or the JVD method does not have a very good film quality only by being deposited, and the J (current density) -corresponds to the I (current) -V (voltage) characteristic. In the E (electric field) characteristic, there is a problem that the current density J increases as the electric field E increases, that is, there is a problem that the leak current increases (for example, refer to the JE characteristic in FIG. 3 described later).

【0007】したがって、この様な低温SiN膜の膜質
を改善するためには、800℃程度の高温におけるN2
雰囲気中でアニールを行う必要が生じ、結局は全体とし
ては高温プロセスになってしまうことになる。
Therefore, in order to improve the film quality of such a low-temperature SiN film, N 2 at a high temperature of about 800 ° C.
Annealing needs to be performed in an atmosphere, resulting in a high-temperature process as a whole.

【0008】さらに、低温SiN膜の膜質を改善するた
めに、プラズマプロセスを用いてSiN膜内へ窒素を導
入することも検討されているが、プラズマによるSiN
膜へのダメージ、或いは、シリコン基板へのダメージが
懸念されている。
Further, in order to improve the quality of the low-temperature SiN film, introduction of nitrogen into the SiN film using a plasma process has been studied.
There is concern about damage to the film or damage to the silicon substrate.

【0009】一方、この様な高温プロセスやプラズマの
ダメージを伴わない絶縁膜の形成方法として、低温プロ
セスで絶縁膜を成膜したのち触媒で活性化したガス雰囲
気中で400〜700℃の温度でアニールすることが提
案されている(例えば、特開平8−78695号公報参
照)。
On the other hand, as a method of forming an insulating film without causing such a high-temperature process or plasma damage, an insulating film is formed by a low-temperature process and then at a temperature of 400 to 700 ° C. in a gas atmosphere activated by a catalyst. Annealing has been proposed (for example, see Japanese Patent Application Laid-Open No. 8-78695).

【0010】この提案においては、熱処理を行う反応室
内、或いは、それとは独立の反応室内にメッシュ状の触
媒を配置し、原料ガスをメッシュ状の触媒を透過させる
ことによって活性化し、活性化した活性種、即ち、ラジ
カルにより結晶性Si膜/酸化珪素膜界面のシリコン−
水素結合(Si−H)をシリコン−窒素結合(Si≡
N)に置き換えることによって、酸化膜の膜質を改善し
ようとするものであり、全体を700℃以下の低温プロ
セスで行うことができる。
In this proposal, a mesh catalyst is disposed in a reaction chamber for heat treatment or in a reaction chamber independent of the heat treatment, and the raw material gas is activated by permeating the mesh catalyst to activate the activated catalyst. Species, that is, radicals cause silicon—at the interface between the crystalline Si film and the silicon oxide film
A hydrogen bond (Si—H) is replaced with a silicon-nitrogen bond (Si≡
By replacing with N), the quality of the oxide film is to be improved, and the whole can be performed by a low-temperature process of 700 ° C. or less.

【0011】例えば、上記提案においては、TFTを構
成する結晶性Si膜の表面にスパッタリング法によって
ゲート絶縁膜となる厚さ20〜150nm、例えば、1
00nmの酸化珪素膜を堆積させたのち、触媒となる白
金網によって活性化したN2Oを用いて500〜650
℃において1時間熱処理を行うことによって、酸化珪素
膜中、及び、酸化珪素膜と結晶性Si膜の界面における
水素を酸化或いは窒化によって減少させて酸化珪素膜の
膜質及び界面の特性を向上することが開示されている。
For example, in the above proposal, a thickness of 20 to 150 nm, for example, 1 to become a gate insulating film on a surface of a crystalline Si film constituting a TFT by a sputtering method.
After depositing a 00 nm silicon oxide film, 500-650 using N 2 O activated by a platinum network serving as a catalyst.
By performing heat treatment at 1 ° C. for one hour, hydrogen in the silicon oxide film and at the interface between the silicon oxide film and the crystalline Si film is reduced by oxidation or nitridation to improve the film quality and interface characteristics of the silicon oxide film. Is disclosed.

【0012】また、上記提案においては、TFTを構成
する結晶性Si膜の表面にECR−CVD法によってゲ
ート絶縁膜となる厚さ120nmの酸化珪素膜を堆積さ
せたのち、触媒となるTiを吸着させた粒状或いは粉状
のシリカゲルによって、Arによって1〜5%に希釈さ
れたNH3 を活性化し、1時間のアニールを施すことに
よって酸化珪素膜を窒化し、次いで、触媒によって活性
化したN2 Oを用いて500〜650℃において1時間
熱処理を行うことによって、窒化された酸化珪素膜と結
晶性Si膜の界面の特性を向上することが開示されてい
る。
In the above proposal, a 120-nm-thick silicon oxide film serving as a gate insulating film is deposited on the surface of a crystalline Si film constituting a TFT by ECR-CVD, and then Ti as a catalyst is adsorbed. The granulated or powdered silica gel activates NH 3 diluted to 1 to 5% with Ar, anneals for 1 hour to nitride the silicon oxide film, and then activates N 2 by the catalyst. It is disclosed that by performing heat treatment at 500 to 650 ° C. for 1 hour using O, the characteristics of the interface between the nitrided silicon oxide film and the crystalline Si film are improved.

【0013】[0013]

【発明が解決しようとする課題】しかし、上述の様に、
PCVD法或いはJVD法を用いた場合には、低温Si
N膜の膜質を改善するためには、800℃程度の高温に
おけるN2 雰囲気中でアニールを行う必要が生じ、結
局、全体としては高温プロセスになってしまうという問
題がある。
However, as described above,
When the PCVD method or the JVD method is used, low-temperature Si
In order to improve the film quality of the N film, it is necessary to perform annealing in a N 2 atmosphere at a high temperature of about 800 ° C., and as a result, there is a problem that a high temperature process is required as a whole.

【0014】また、上述の触媒で活性化したガスを用い
て低温アニールする方法の場合には、100nm程度の
かなり厚い酸化珪素膜を対象とするものであり、本発明
において対象とするEOTが2〜5nm程度の極薄いS
iN膜の改質のために適用可能かは不明であり、且つ、
そのための具体的要件は何ら開示されていないものであ
る。
In the case of the above-mentioned low-temperature annealing method using a gas activated by a catalyst, a silicon oxide film having a considerably large thickness of about 100 nm is targeted. Extremely thin S of about 5 nm
It is unknown whether it can be applied for modifying the iN film, and
No specific requirements for that are disclosed.

【0015】さらに、この場合には、PCVD法やEC
R−CVD法によって堆積した酸化珪素膜を、触媒を備
えた別の反応室内で400〜700℃の温度で熱処理す
るものであり、製造装置系の構成が複雑化するととも
に、低温プロセスといっても400℃以上の温度を必要
とするという問題がある。
Further, in this case, the PCVD method or the EC
The silicon oxide film deposited by the R-CVD method is subjected to a heat treatment at a temperature of 400 to 700 ° C. in another reaction chamber equipped with a catalyst, which complicates the configuration of a manufacturing apparatus system and is called a low-temperature process. However, there is a problem that a temperature of 400 ° C. or more is required.

【0016】したがって、本発明は、低温で成膜したS
iN膜を低温アニールによって改質し、また、製造装置
系の構成を簡素化することを目的とする。
Accordingly, the present invention provides an S
An object of the present invention is to modify an iN film by low-temperature annealing and to simplify the configuration of a manufacturing apparatus system.

【0017】[0017]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1参照 (1)本発明は、半導体装置の製造方法において、基体
1上にSiN膜5を堆積したのち、触媒体3に原料ガス
2を吹きつけ、触媒体3と原料ガス2との接触反応によ
って原料ガス2の少なくとも一部を分解し、分解によっ
て生成された活性種4の雰囲気中にSiN膜5を晒すこ
とを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. See FIG. 1 (1) In the method of manufacturing a semiconductor device according to the present invention, after depositing a SiN film 5 on a substrate 1, a source gas 2 is blown onto a catalyst 3 to contact the catalyst 3 with the source gas 2. At least a part of the source gas 2 is decomposed by the reaction, and the SiN film 5 is exposed to the atmosphere of the active species 4 generated by the decomposition.

【0018】この様に、触媒により活性化した活性種4
を用いてアニールすることによって、低温プロセスのみ
で、基体1−SiN膜5の界面を改質することができる
とともに、SiN膜5の膜質を改善することができ、特
に、EOTが2〜5nm程度のSiN膜5の場合に効果
的であり、極薄ゲート絶縁膜を用いたMISFETの特
性を向上することができる。なお、この場合の基体1と
は、シリコン基板、基板上に成膜したシリコン堆積層、
或いは、金属を意味するものであり、また、原料ガスの
少なくも一部を分解するとは、原料ガスの一部をNラジ
カルやN2 ラジカル等に分解しても良いし、或いは、原
料ガスの全部をNラジカルやN2 ラジカル等に分解して
も良いことを意味する。
Thus, the activated species 4 activated by the catalyst
Annealing can improve the interface of the base 1-SiN film 5 and improve the film quality of the SiN film 5 only by a low-temperature process, and particularly, the EOT is about 2 to 5 nm. This is effective in the case of the SiN film 5, and the characteristics of the MISFET using the extremely thin gate insulating film can be improved. In this case, the substrate 1 is a silicon substrate, a silicon deposition layer formed on the substrate,
Alternatively, it means a metal, and decomposing at least a part of the source gas may decompose a part of the source gas into N radicals, N 2 radicals, or the like, or It means that all may be decomposed into N radicals and N 2 radicals.

【0019】(2)また、本発明は、上記(1)におい
て、原料ガス2として、NH3 を用いたことを特徴とす
る。
(2) The present invention is characterized in that in the above (1), NH 3 is used as the source gas 2.

【0020】この様に、SiN膜5のアニールに際し
て、原料ガス2としてNH3 を用いることによって、S
iN膜5中の水素或いは基体1−SiN膜5の界面の水
素を低減し、SiN膜5の膜質を改善することができる
とともに、界面準位密度を低減することができる。
As described above, when annealing the SiN film 5, by using NH 3 as the source gas 2,
Hydrogen in the iN film 5 or hydrogen at the interface between the substrate 1 and the SiN film 5 can be reduced, so that the film quality of the SiN film 5 can be improved and the interface state density can be reduced.

【0021】(3)また、本発明は、上記(1)または
(2)において、触媒体3として、抵抗発熱体を用いた
ことを特徴とする。
(3) The present invention is characterized in that, in the above (1) or (2), a resistance heating element is used as the catalyst 3.

【0022】この様に、触媒体3として抵抗発熱体を用
いることによって、触媒体3の温度を1800℃程度の
高温にすることができ、この高温状態の触媒体3とNH
3 を接触させることによって、Nの活性種、即ち、窒素
原子のラジカル、や、N2 の活性種、即ち、窒素分子の
ラジカルの相対比率を多くすることができ、結果的に良
好なSiN膜5の膜質の改善効果、及び、基体1−Si
N膜5の界面の界面準位密度の低減効果が得られる。
As described above, by using a resistance heating element as the catalyst 3, the temperature of the catalyst 3 can be raised to a high temperature of about 1800 ° C.
By bringing 3 into contact, it is possible to increase the relative ratio of the active species of N, ie, the radical of a nitrogen atom, and the active species of N 2 , ie, the radical of a nitrogen molecule. 5 and the substrate 1-Si
The effect of reducing the interface state density at the interface of the N film 5 can be obtained.

【0023】(4)また、本発明は、上記(1)乃至
(3)のいずれかにおいて、触媒体3として、タングス
テンを用いたことを特徴とする。
(4) The present invention is characterized in that in any one of the above (1) to (3), tungsten is used as the catalyst 3.

【0024】この様な触媒アニールに用いる触媒体3と
しては、高温に耐え、触媒体材料の分解によるSiN膜
5への混入がなく、且つ、原料ガス2との反応により表
面が変質しにくいタングステン(W)が好適である。
As the catalyst body 3 used for such a catalyst annealing, tungsten which withstands high temperatures, does not mix into the SiN film 5 due to decomposition of the catalyst body material, and whose surface is hardly deteriorated by reaction with the raw material gas 2 (W) is preferred.

【0025】(5)また、本発明は、上記(1)乃至
(4)のいずれかにおいて、SiN膜5が、触媒化学気
相成長法によって堆積したSiN膜5であり、引き続い
て、同じ反応容器内において、原料ガス2の分解によっ
て生成された活性種4の雰囲気中にSiN膜5を晒すこ
とを特徴とする。
(5) Further, according to the present invention, in any one of the above (1) to (4), the SiN film 5 is the SiN film 5 deposited by the catalytic chemical vapor deposition method. The method is characterized in that the SiN film 5 is exposed to the atmosphere of the active species 4 generated by the decomposition of the source gas 2 in the container.

【0026】この様に、SiN膜5を触媒化学気相成長
法(Catalytic Chemical Vapo
r Deposition法:触媒CVD法)によって
成膜した場合には、SiN膜5の堆積工程と、触媒アニ
ールとを同じ反応容器内における一連の工程として(即
ち、in−situ)行うことによって、製造装置系の
構成を簡素化することができる。
As described above, the SiN film 5 is formed by catalytic chemical vapor deposition (Catalytic Chemical Vapor Deposition).
r Deposition method: catalytic CVD method), the deposition apparatus of the SiN film 5 and the catalyst annealing are performed as a series of steps in the same reaction vessel (that is, in-situ), whereby the manufacturing apparatus is manufactured. The configuration of the system can be simplified.

【0027】[0027]

【発明の実施の形態】ここで、本発明の実施の形態を説
明するが、実施の形態の製造工程を説明する前に、図2
及び図3を参照して、本発明の実施の形態に用いる触媒
CVD装置及び、触媒CVD法で成膜したSiN膜のJ
−E特性を説明する。 図2参照 図2は、本発明の実施の形態に用いる触媒CVD装置の
概念的構成図であり、反応室となる真空容器11には排
気管12が接続されており、この排気管12を介して拡
散ポンプ13によって反応生成物或いは未反応の原料ガ
ス19が排気される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Here, an embodiment of the present invention will be described. Before describing a manufacturing process of the embodiment, FIG.
Referring to FIG. 3 and FIG. 3, the catalytic CVD apparatus used in the embodiment of the present invention and the JN of the SiN film formed by the catalytic CVD method are described.
The -E characteristic will be described. FIG. 2 is a conceptual configuration diagram of a catalytic CVD apparatus used in the embodiment of the present invention. An exhaust pipe 12 is connected to a vacuum vessel 11 serving as a reaction chamber. The reaction product or unreacted raw material gas 19 is exhausted by the diffusion pump 13.

【0028】また、真空容器11の上部中央には、基板
ホルダー14が設けられており、この基板ホルダー14
にはサセプタ等によって保持された試料15が固着され
ており、また、基板ホルダー14の凹部には試料を加熱
するためにヒーター16が設けられており、試料15の
温度は熱電対17によって監視される。
A substrate holder 14 is provided at the upper center of the vacuum vessel 11.
A sample 15 held by a susceptor or the like is fixed on the substrate holder 14, and a heater 16 is provided in the recess of the substrate holder 14 for heating the sample. The temperature of the sample 15 is monitored by a thermocouple 17. You.

【0029】また、試料15に対向するように、原料ガ
ス19を吹き出すためのノズルを有するガス供給管18
及びタングステン触媒体20を配置し、両者の間にシャ
ッター23を設けておき、タングステン触媒体20には
交流電源21から、700W程度、例えば、680Wの
交流電力が供給され、タングステン触媒体20の触媒体
線温度は1800〜1900℃程度の高温になる。な
お、タングステン触媒体20の触媒体線温度は、コイル
状のタングステン触媒体20の電気抵抗の温度依存性か
らまず見積もられるが、真空容器11に設けた石英窓
(図示せず)を介して電子式の赤外放射温度計22によ
って見積もられる。
A gas supply pipe 18 having a nozzle for blowing out a source gas 19 is provided so as to face the sample 15.
And a tungsten catalyst body 20 are arranged, and a shutter 23 is provided between them. An AC power supply of about 700 W, for example, 680 W is supplied from the AC power supply 21 to the tungsten catalyst body 20 so that the tungsten catalyst body 20 The medium wire temperature becomes as high as about 1800 to 1900 ° C. The temperature of the catalyst body wire of the tungsten catalyst body 20 is first estimated from the temperature dependence of the electric resistance of the coil-shaped tungsten catalyst body 20, but the temperature is determined through the quartz window (not shown) provided in the vacuum vessel 11. It is estimated by an infrared radiation thermometer 22 of the formula.

【0030】この高温のタングステン触媒体20に原料
ガス19が吹きつけられて、原料ガス19とタングステ
ン触媒体20とが接触することによって、原料ガス19
が分解してラジカル等の活性種が形成され、シャッター
23を開きこの活性種を含む雰囲気中に試料15が晒さ
れることによって、成膜或いはアニール処理が行われ
る。なお、この場合、タングステン触媒体20からの熱
輻射による基板温度の上昇が危惧されるが、試料15と
タングステン触媒体20との間の距離を5cm程度とし
た場合には、熱輻射による温度上昇は数10℃以内であ
るので、低温化の観点からは問題とならない(必要なら
ば、応用物理,Vol.66,No.10,pp.10
94−1097,1997参照)。
The raw material gas 19 is blown onto the high-temperature tungsten catalyst body 20, and the raw material gas 19 and the tungsten catalyst body 20 come into contact with each other.
Is decomposed to form active species such as radicals, and the film is formed or annealed by opening the shutter 23 and exposing the sample 15 to an atmosphere containing the active species. In this case, there is a concern that the substrate temperature will increase due to the heat radiation from the tungsten catalyst body 20. However, when the distance between the sample 15 and the tungsten catalyst body 20 is about 5 cm, the temperature rise due to the heat radiation does not increase. Since it is within several tens of degrees Celsius, there is no problem from the viewpoint of lowering the temperature (if necessary, applied physics, Vol. 66, No. 10, pp. 10
94-1097, 1997).

【0031】次に、この触媒CVD装置を用いてSiN
膜を成膜した場合のSiN膜の特性を説明する。まず、
試料15となる水素終端した(100)面を主面とする
比抵抗が0.1Ω・cmのp型シリコン基板の基板温度
を約200℃とした状態で、原料ガス19としてSiH
4 とNH3 を用いて4.8nmのSiN膜を成膜し、S
iN膜の上にAl膜を設けて電極とする。なお、この場
合の基板温度とは、熱電対17による検出温度を意味す
る。
Next, using this catalytic CVD apparatus,
The characteristics of the SiN film when the film is formed will be described. First,
In the state where the substrate temperature of a p-type silicon substrate having a hydrogen-terminated (100) plane as a main surface and serving as a sample 15 and having a specific resistance of 0.1 Ω · cm was set to about 200 ° C., SiH was used as a source gas 19.
A 4.8 nm SiN film is formed using 4 and NH 3 ,
An electrode is formed by providing an Al film on the iN film. The substrate temperature in this case means the temperature detected by the thermocouple 17.

【0032】図3参照 図3は、この様にして成膜したSiN膜のJ(電流密
度)−E(電界)特性を示す図であり、比較のためにJ
VD法で成膜したSiN膜(必要ならば、Mukesh
Khare,Symp.on VLSI Tech.
Dig.pp.51−52,June,1997参
照)、及び、減圧化学気相成長法(LPCVD法)で成
膜したSiN膜(H.C.Cheng,IEEE EL
ECTRONDEVICE LETTERS,Vol.
16,No.11,pp.509−511,Novem
ber,1995参照)を合わせて示している。なお、
このJ−E特性の測定に際しては、Al膜を設けた後の
熱処理、即ち、PMA(Post Metal Ann
eal)処理を行わない状態で測定した。
FIG. 3 is a graph showing the J (current density) -E (electric field) characteristics of the SiN film thus formed.
SiN film formed by VD method (Mukesh if necessary
Khale, Symp. on VLSI Tech.
Dig. pp. 51-52, June, 1997), and a SiN film formed by low pressure chemical vapor deposition (LPCVD) (HC Cheng, IEEE EL).
ECTRONDEVICE LETTERS, Vol.
16, No. 11, pp. 509-511, November
ber, 1995). In addition,
In measuring the JE characteristics, heat treatment after providing the Al film, that is, PMA (Post Metal Ann)
eal) The measurement was performed without performing the treatment.

【0033】図から明らかなように、触媒CVD法によ
って成膜したSiN膜は、3MV/cm以上の電界強度
領域において、他の低温成膜法によるSiN膜より電流
密度、即ち、リーク電流が少なく、また、絶縁耐圧とし
ては9MV/cm以上の高品質のSiN膜が得られたこ
とが確認され、微細Si集積回路プロセスへの応用が期
待される。なお、触媒CVD法自体は、本発明者の一人
である松村等により発表されており(例えば、特開平8
−250438号公報、特開平10−83988号公
報、或いは、上述の応用物理,Vol.66,No.1
0,pp.1094−1097,1997参照)、ま
た、触媒CVD装置を用いた基板表面の窒化法は、本発
明者の一人である和泉により発表されている(Appl
ied PhysicsLetters,Vol.7
1,No.10,pp.1371−1372,Sept
ember,1997参照)。
As is clear from the figure, the SiN film formed by the catalytic CVD method has a lower current density, that is, a leak current, in the electric field intensity region of 3 MV / cm or more than the SiN film formed by another low-temperature film forming method. In addition, it has been confirmed that a high quality SiN film having a withstand voltage of 9 MV / cm or more was obtained, and application to a fine Si integrated circuit process is expected. The catalytic CVD method itself has been disclosed by Matsumura et al., One of the present inventors (see, for example,
-250438, JP-A-10-83988, or the aforementioned Applied Physics, Vol. 66, no. 1
0, pp. Further, a method of nitriding a substrate surface using a catalytic CVD apparatus has been disclosed by Izumi, one of the present inventors (Appl.
ied Physics Letters, Vol. 7
1, No. 10, pp. 1371-1372, Sept
ember, 1997).

【0034】この様な事項を前提として、低温成膜した
SiN膜の膜質を改善するため低温アニールに関する本
発明の実施の形態を図4乃至図7を参照して説明する。 図4(a)参照 まず、図4を参照して、本発明の実施の形態の製造工程
を説明するが、(100)面を主面とするn型シリコン
基板31の表面をRCA洗浄によって清浄化したのち、
図2に示した触媒CVD装置内において、n型シリコン
基板31の温度を300℃とした状態で、原料ガス19
としてSiH4 33を1.1sccm、NH3 32を5
0〜60sccm流して真空容器11内のガス圧を0.
01Torrとし、n型シリコン基板31との間隔が
3.7cmとなるように配置したタングステン触媒体2
0に交流電源21から680Wの交流電力を投入して1
800〜1900℃に加熱し、この加熱されたタングス
テン触媒体20にNH3 32及びSiH4 33を接触さ
せることによってNH3 32及びSiH4 33を分解し
て活性種34,35を生成し、この活性種34,35を
n型シリコン基板31の表面で反応させることによって
SiN膜36を堆積させる。
On the premise of such matters, an embodiment of the present invention relating to low-temperature annealing for improving the film quality of a SiN film formed at a low temperature will be described with reference to FIGS. Referring to FIG. 4A, a manufacturing process according to the embodiment of the present invention will be described with reference to FIG. 4, but the surface of an n-type silicon substrate 31 having a (100) plane as a main surface is cleaned by RCA cleaning. After the conversion,
In the catalytic CVD apparatus shown in FIG. 2, the raw material gas 19 is kept at a temperature of the n-type silicon substrate 31 of 300 ° C.
1.1 sccm of SiH 4 33 and 5 of NH 3 32
By flowing 0 to 60 sccm, the gas pressure in the vacuum vessel 11 is set to 0.
01 Torr, and a tungsten catalyst 2 disposed so that the distance from the n-type silicon substrate 31 is 3.7 cm.
680 W of AC power is supplied from AC power supply 21 to 0
Was heated to 800 to 1,900 ° C., to decompose the NH 3 32 and SiH 4 33 to generate active species 34 and 35 by contacting the NH 3 32 and SiH 4 33 to the heated tungsten catalyst body 20, the The SiN film 36 is deposited by reacting the active species 34 and 35 on the surface of the n-type silicon substrate 31.

【0035】図4(b)参照 引き続いて、同じ真空容器11内で(in−sit
u)、SiH4 33の供給を停止し、NH3 37のみを
50〜60sccm供給してガス圧を0.013Tor
rとした以外は成膜工程と同じ条件で、活性種38を生
成し、この活性種38を含む雰囲気中でSiN膜36
を、例えば、1時間熱処理することによって改質された
SiN膜39を形成する。なお、この場合の活性種38
は、NH3 37が分解して形成された各種のラジカル等
から構成されており、その中でも、Nラジカルが最も多
く、次いで、N2ラジカルが多かった。
Subsequently, as shown in FIG. 4B, (in-site)
u), the supply of SiH 4 33 is stopped, NH 3 37 alone is supplied at 50-60 sccm, and the gas pressure is set to 0.013 Torr.
An active species 38 is generated under the same conditions as in the film forming step except that the SiN film 36 is formed in an atmosphere containing the active species 38.
Is heat-treated for one hour to form a modified SiN film 39. In this case, the active species 38
Is composed of various radicals and the like formed by decomposition of NH 3 37, and among them, N radical was the largest, followed by N 2 radical.

【0036】図5(a)参照 図5(a)は、NH3 による触媒アニール処理を行わな
い前のSiN膜36のC−V特性を示す図であり、この
C−V特性からはSiN膜36のEOTは4.06nm
と見積もられ、また、界面準位密度Du は8.63×1
11cm-2eV -1であった。因に、この場合のSiN膜
36の比誘電率は、エリプソメトリ(偏光解析法)によ
り求めた膜厚とC−V特性により求めた膜厚とが一致す
るように比誘電率を求めた場合、約4.4であった。
Referring to FIG. 5A, FIG.ThreeDo not perform catalyst annealing
FIG. 14 is a diagram showing CV characteristics of the previous SiN film 36;
From the CV characteristics, the EOT of the SiN film 36 is 4.06 nm.
And the interface state density DuIs 8.63 × 1
011cm-2eV -1Met. Incidentally, in this case, the SiN film
The relative permittivity of 36 was determined by ellipsometry (ellipsometry).
The film thickness determined by the above-mentioned method matches the film thickness determined by the CV characteristic.
When the relative dielectric constant was determined as described above, it was about 4.4.

【0037】図5(b)参照 図5(b)は、NH3 による触媒アニール処理を行った
後のSiN膜39のC−V特性を示す図であり、このC
−V特性からはSiN膜39のEOTは3.80nmと
見積もられ、履歴特性も改善されており、また、界面準
位密度Du は3.53×1011cm-2eV-1と処理前の
1/2以下に低減していた。因に、この場合のSiN膜
39の比誘電率は、エリプソメトリにより求めた膜厚と
C−V特性により求めた膜厚とが一致するように比誘電
率を求めた場合、約6.5であり、処理前の比誘電率に
比べて50%程度増加しているのが確認された。なお、
これらのC−V特性の測定に際しては、Al電極を形成
するだけで、PMA処理は行っていない。
FIG. 5B is a view showing the CV characteristics of the SiN film 39 after the catalytic annealing treatment with NH 3 .
EOT of the SiN film 39 from the -V characteristics was estimated to 3.80Nm, history characteristics are improved, also, the interface state density D u and 3.53 × 10 11 cm -2 eV -1 processing It was reduced to less than half the previous value. Incidentally, the relative dielectric constant of the SiN film 39 in this case is about 6.5 when the relative dielectric constant is determined such that the film thickness determined by ellipsometry and the film thickness determined by the CV characteristics match. It was confirmed that the dielectric constant was increased by about 50% as compared with the relative dielectric constant before the treatment. In addition,
In measuring these CV characteristics, only an Al electrode was formed, but no PMA treatment was performed.

【0038】図6(a)参照 図6(a)は、本発明の実施の形態によるSiN膜のJ
−E特性を示す図であり、NH3 が分解されて生成した
活性種中での低温アニール処理の前のEOTが2.97
nmのSiN膜36の電流密度、即ち、リーク電流に比
べて、低温アニール処理後のEOTが2.78nmのS
iN膜39においては、2桁以上電流密度が小さくなっ
ており、また、絶縁耐圧も向上している。
FIG. 6 (a) shows the JN of the SiN film according to the embodiment of the present invention.
FIG. 4 is a graph showing -E characteristics, wherein EOT before active annealing at a low temperature in active species generated by decomposition of NH 3 is 2.97.
compared to the current density of the SiN film 36, ie, the leakage current, of the EOT after the low-temperature annealing process is 2.78 nm.
In the iN film 39, the current density is reduced by two digits or more, and the withstand voltage is also improved.

【0039】図6(b)参照 図6(b)は、本発明の実施の形態によるSiN膜のJ
−E特性を、他の成膜法によるほぼ同じ等価膜厚の絶縁
膜と比較したものであり、膜厚が2.80nmの熱Si
2 膜に比べて、電流密度、したがって、リーク電流が
2桁以上改善されている。
FIG. 6 (b) shows the JN of the SiN film according to the embodiment of the present invention.
-E characteristics are compared with those of an insulating film having substantially the same equivalent film thickness by another film forming method.
Compared to the O 2 film, the current density and, therefore, the leakage current are improved by two orders of magnitude or more.

【0040】また、室温においてJVD法により堆積さ
せたのち、N2 雰囲気中で800℃程度の温度における
アニール処理を行い、さらに、電極形成後、PMA処理
を行ったEOTが2.9nmのSiN膜と比較した場
合、このJVD法によるSiN膜は800℃程度の高温
アニール処理を受けているので、本発明のSiN膜はほ
ぼ一桁程度リーク電流が多くなるが、それでも等価膜厚
がほぼ等しい熱SiO2膜と比べてかなりの改善が見ら
れ、充分なJ−E特性と言えるものである。
After deposition by the JVD method at room temperature, an annealing process is performed at a temperature of about 800 ° C. in an N 2 atmosphere, and after the electrodes are formed, a PMA-processed EOT 2.9 nm SiN film is formed. Since the SiN film formed by the JVD method has been subjected to a high-temperature annealing treatment at about 800 ° C., the leakage current of the SiN film of the present invention is increased by almost one digit, but the equivalent film thickness is still substantially the same. A considerable improvement is seen in comparison with the SiO 2 film, and it can be said that the film has sufficient JE characteristics.

【0041】図7(a)参照 図7(a)は、上記の図5に示したC−V特性の説明に
おいて示した界面準位密度を改めてグラフ化したもので
あり、本発明の触媒アニール処理によって、界面準位密
度は、約40%程度に低減しているのが分かる。
FIG. 7 (a) FIG. 7 (a) is a graph of the interface state density shown in the description of the CV characteristics shown in FIG. It can be seen that the interface state density is reduced to about 40% by the treatment.

【0042】図7(b)参照 図7(b)は、NH3 が分解されて生成した活性種中で
の低温アニール処理を行わない前(as−deposi
ted)のSiN膜36と低温アニール後(NH3
reatment)のSiN膜39のX線光電子分光
(XPS:X−ray Photoelectron
Spectroscopy)スペクトルにおけるN
1s(窒素原子の1s軌道の電子)の強度を示す図であ
り、本発明の低温アニール処理によって、水素に起因す
ると考えられる拘束エネルギーが400eV付近の強度
が大幅に低減しており、SiN膜36中の或いはn型シ
リコン基板31との界面におけるHがNによって置き換
えられたものと考えられる。
FIG. 7 (b) FIG. 7 (b) shows the state before the low-temperature annealing in the active species generated by the decomposition of NH 3 (as-deposition).
ted) SiN film 36 and after low-temperature annealing (NH 3 t)
X-ray Photoelectron Spectroscopy (XPS: X-ray Photoelectron)
N in the Spectroscopy spectrum
FIG. 5 is a diagram showing the intensity of 1s (electrons in the 1s orbit of a nitrogen atom). The low-temperature annealing treatment of the present invention has significantly reduced the intensity at around 400 eV in the binding energy considered to be caused by hydrogen. It is considered that H in the middle or at the interface with the n-type silicon substrate 31 was replaced by N.

【0043】以上を総括するならば、NH3 を触媒によ
って分解して生成した活性種中での低温アニール処理に
よって、SiN膜中のHがNに置き換ることによってS
iN膜の比誘電率が大きくなり、それによって、等価酸
化膜厚EOTをより小さくすることができ、同じ等価酸
化膜厚のゲート絶縁膜として本発明のSiN膜を用いる
場合には、その絶対膜厚を従来のSiO2 膜に比べて厚
くすることができるので、ゲート絶縁膜の膜厚を均一に
することができ、それによって、MISFETの特性の
バラツキを抑制することができる。
To summarize the above, S in the SiN film is replaced by N by low-temperature annealing in active species generated by decomposition of NH 3 by a catalyst.
The relative dielectric constant of the iN film is increased, thereby making it possible to further reduce the equivalent oxide thickness EOT. When the SiN film of the present invention is used as a gate insulating film having the same equivalent oxide thickness, its absolute film Since the thickness can be made thicker than that of the conventional SiO 2 film, the thickness of the gate insulating film can be made uniform, thereby suppressing the variation in the characteristics of the MISFET.

【0044】また、本発明の低温アニール処理によって
SiN膜39−n型シリコン基板31の界面のHをNに
置き換えるとともに、ダングリング・ボンドをNで終端
することができるので、界面準位密度を大幅に低減する
ことができ、それによって、リーク電流が減少し、且
つ、絶縁耐圧も向上するので、特性の優れたMISFE
Tを製造することができる。
In addition, H at the interface of the SiN film 39-n-type silicon substrate 31 can be replaced with N and dangling bonds can be terminated with N by the low-temperature annealing treatment of the present invention, so that the interface state density can be reduced. The MISFE having excellent characteristics can be greatly reduced because the leakage current is reduced and the withstand voltage is improved.
T can be manufactured.

【0045】また、本発明の場合には、この様な触媒ア
ニール処理を低温で、特に、300℃以下の低温におい
て行うことができるので、しきい値電圧制御のためにチ
ャネル領域に注入した不純物の再分布を抑制することが
でき、短チャネル効果の悪化を防止することができる。
Further, in the case of the present invention, such a catalyst annealing treatment can be performed at a low temperature, particularly at a low temperature of 300 ° C. or less, so that the impurity implanted into the channel region for controlling the threshold voltage is controlled. Can be suppressed, and deterioration of the short channel effect can be prevented.

【0046】なお、この様な300℃以下でのアニール
処理によってもSiN膜の膜質の改善及び界面状態の改
質が可能になる理由は、必ずしも明らかでないが、従来
例のような単なるメッシュ状の触媒ではなく、1800
〜1900℃の高温になった抵抗発熱体のタングステン
触媒体20を用いたことにより、NH3 が効率的に分解
され、且つ、生成するラジカルの相対比としてNラジカ
ルが多くなることも一つの理由であると考えられる。
The reason why the quality of the SiN film can be improved and the interface state can be improved by such an annealing treatment at a temperature of 300 ° C. or less is not necessarily clear, but it is not a simple mesh-like structure as in the conventional example. 1800, not a catalyst
One reason is that NH 3 is efficiently decomposed and the N radical is increased as a relative ratio of generated radicals by using the tungsten catalyst body 20 of the resistance heating element which has been heated to a high temperature of 11900 ° C. It is considered to be.

【0047】また、本発明の具体的な実施の形態におい
ては、触媒アニール処理を行うSiN膜を触媒CVD法
によって成膜し、且つ、同じ装置内で引き続いて(in
−situ)触媒アニール処理を行っているので、成膜
装置とアニール装置を共通化することができ、それによ
って、製造装置系の構成を簡素化することができる。
Further, in a specific embodiment of the present invention, a SiN film for performing a catalyst annealing treatment is formed by a catalytic CVD method, and is successively formed in the same apparatus.
-Situ) Since the catalyst annealing treatment is performed, the film forming apparatus and the annealing apparatus can be used in common, whereby the configuration of the manufacturing apparatus system can be simplified.

【0048】以上、本発明の実施の形態を説明してきた
が、本発明は実施の形態に記載した構成・条件に限られ
るものではなく、各種の変更が可能である。例えば、実
施の形態の説明においては、n型シリコン基板を用いて
説明しているが、図3に関する説明から明らかなよう
に、p型シリコン基板にも適用されることは自明であ
り、また、バルクシリコン基板に限られず、シリコン基
板等の基板上にエピタキシャル成長させたシリコン膜上
にSiN膜を堆積させた場合にも適用されることは自明
である。
Although the embodiments of the present invention have been described above, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications are possible. For example, in the description of the embodiment, an n-type silicon substrate is used. However, it is obvious that the present invention is also applied to a p-type silicon substrate, as is clear from the description of FIG. It is obvious that the present invention is not limited to a bulk silicon substrate, but is also applicable to a case where a SiN film is deposited on a silicon film epitaxially grown on a substrate such as a silicon substrate.

【0049】また、本発明はSiN膜の改質を本質的要
件とするものにすぎないので、SiN膜を堆積させるシ
リコン膜は純粋な単結晶シリコン膜に限られず、多結晶
シリコン膜或いはアモルファスシリコン膜をレーザアニ
ールによって結晶化した結晶性シリコン膜にも適用され
ること、したがって、TFTのゲート絶縁膜の形成工程
に適用されることは自明である。また、本発明は上述の
ように、SiN膜の改質を本質的要件とするものにすぎ
ないので、SiN膜を堆積させる対象は金属であっても
良いことは明らかである。
Further, since the present invention merely requires the modification of the SiN film as an essential requirement, the silicon film on which the SiN film is deposited is not limited to a pure single crystal silicon film, but may be a polycrystalline silicon film or an amorphous silicon film. It is obvious that the present invention can be applied to a crystalline silicon film obtained by crystallizing the film by laser annealing, and therefore to a step of forming a gate insulating film of a TFT. Further, as described above, since the present invention merely requires the modification of the SiN film as an essential requirement, it is obvious that the object on which the SiN film is deposited may be a metal.

【0050】また、本発明の触媒アニール処理は、30
0℃以下の温度で行えるので、低温プロセス化により寄
与するものであるが、必ずしも、300℃以下に限られ
るものではなく、不純物の再分布等に関する条件が緩和
される場合には、300℃以上の温度で触媒アニール処
理を行っても良いものである。
In addition, the catalyst annealing treatment of the present invention
Since it can be performed at a temperature of 0 ° C. or less, it contributes to a low-temperature process, but is not necessarily limited to 300 ° C. or less. The catalyst annealing treatment may be performed at the above temperature.

【0051】また、本発明の実施の形態においては、等
価酸化膜厚(EOT)が5nm以下の極薄ゲート絶縁膜
を対象としているが、必ずしも、この様な極薄膜に限ら
れるものではなく、且つ、ゲート絶縁膜に限られるもの
ではなく、側壁絶縁膜或いは層間絶縁膜等の改質にも適
用されることは、新規性喪失の例外規定の対象となるO
HP(オーバー・ヘッド・プロジェクタ)原稿のまとめ
における「今後のULSIへの応用可能性の示唆」なる
記載から自明である。
Although the embodiment of the present invention is directed to an ultra-thin gate insulating film having an equivalent oxide thickness (EOT) of 5 nm or less, it is not necessarily limited to such an ultra-thin film. In addition, the present invention is not limited to the gate insulating film, and is applicable to the modification of the sidewall insulating film or the interlayer insulating film.
This is obvious from the description “indicating the possibility of application to ULSI in the future” in the compilation of HP (over head projector) manuscripts.

【0052】また、図2に示した触媒CVD装置におい
て、タングステン触媒体20は、コイル状になっている
が、インダクタンス特性を利用している訳ではないの
で、コイル状に限られるものではなく、また、印加電力
も交流電力に限られるものではなく、直流電力でも良い
ことが原理的に自明である。
In the catalytic CVD apparatus shown in FIG. 2, the tungsten catalyst body 20 has a coil shape. However, the tungsten catalyst body 20 is not limited to a coil shape because it does not utilize inductance characteristics. In addition, it is theoretically obvious that the applied power is not limited to the AC power but may be the DC power.

【0053】[0053]

【発明の効果】本発明によれば、低温で成膜したSiN
膜を、NH3 を触媒によって分解して生成した活性種の
雰囲気中で低温アニール処理することによって膜質及び
界面状態を改善しているので、不純物の再分布を抑制す
ることができ、それによって特性の優れたMISFET
をバラツキなく製造することが可能になり、高集積度半
導体集積回路装置の微細化・高性能化に寄与するところ
が大きい。
According to the present invention, SiN film formed at low temperature
Since the film quality and interface state are improved by performing low-temperature annealing in an atmosphere of active species generated by decomposing NH 3 by a catalyst with a catalyst, redistribution of impurities can be suppressed. Excellent MISFET
Can be manufactured without variation, which greatly contributes to miniaturization and high performance of a highly integrated semiconductor integrated circuit device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.

【図2】本発明の実施の形態に用いる触媒CVD装置の
概念的構成図である。
FIG. 2 is a conceptual configuration diagram of a catalytic CVD apparatus used in the embodiment of the present invention.

【図3】触媒CVD法で成膜したSiN膜のJ−E特性
の説明図である。
FIG. 3 is an explanatory diagram of JE characteristics of a SiN film formed by a catalytic CVD method.

【図4】本発明の実施の形態の製造工程の説明図であ
る。
FIG. 4 is an explanatory diagram of a manufacturing process according to the embodiment of the present invention.

【図5】本発明の実施の形態によるSiN膜のC−V特
性の説明図である。
FIG. 5 is an explanatory diagram of CV characteristics of a SiN film according to the embodiment of the present invention.

【図6】本発明の実施の形態によるSiN膜のJ−E特
性の説明図である。
FIG. 6 is an explanatory diagram of JE characteristics of the SiN film according to the embodiment of the present invention.

【図7】本発明の実施の形態によるSiN膜の界面準位
密度とXPSスペクトルの説明図である。
FIG. 7 is an explanatory diagram of an interface state density and an XPS spectrum of the SiN film according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 基体 2 原料ガス 3 触媒体 4 活性種 5 SiN膜 11 真空容器 12 排気管 13 拡散ポンプ 14 基板ホルダー 15 試料 16 ヒーター 17 熱電対 18 ガス供給管 19 原料ガス 20 タングステン触媒体 21 交流電源 22 赤外放射温度計 23 シャッター 31 n型シリコン基板 32 NH3 33 SiH4 34 活性種 35 活性種 36 SiN膜 37 NH3 38 活性種 39 SiN膜DESCRIPTION OF SYMBOLS 1 Substrate 2 Source gas 3 Catalyst 4 Active species 5 SiN film 11 Vacuum container 12 Exhaust pipe 13 Diffusion pump 14 Substrate holder 15 Sample 16 Heater 17 Thermocouple 18 Gas supply pipe 19 Source gas 20 Tungsten catalyst 21 AC power supply 22 Infrared Radiation thermometer 23 shutter 31 n-type silicon substrate 32 NH 3 33 SiH 4 34 active species 35 active species 36 SiN film 37 NH 3 38 active species 39 SiN film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 H01L 29/78 301P 21/336 617V 29/786 (72)発明者 松村 英樹 石川県金沢市南四十万3−93 Fターム(参考) 5F040 DA06 ED04 5F045 AA03 AA06 AB33 AC01 AC12 AD07 AE17 AF01 AF03 AF10 BB16 CA05 CA15 DC63 DP01 DP02 DP03 HA16 HA21 HA22 5F058 BA20 BC07 BC08 BF01 BF02 BF04 BF23 BF30 BG10 BH01 BH04 BH05 BJ01 BJ10 5F110 AA08 AA17 FF03 FF29 FF36──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 29/78 H01L 29/78 301P 21/336 617V 29/786 (72) Inventor Hideki Matsumura Kanazawa-shi, Ishikawa South 40,3-93 F-term (reference) AA08 AA17 FF03 FF29 FF36

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基体上にSiN膜を堆積したのち、触媒
体に原料ガスを吹きつけ、前記触媒体と原料ガスとの接
触反応によって原料ガスの少なくとも一部を分解し、分
解によって生成された活性種の雰囲気中に前記SiN膜
を晒すことを特徴とする半導体装置の製造方法。
After depositing a SiN film on a substrate, a raw material gas is sprayed on a catalyst body, and at least a part of the raw material gas is decomposed by a contact reaction between the catalyst body and the raw material gas. A method for manufacturing a semiconductor device, comprising exposing the SiN film to an atmosphere of active species.
【請求項2】 上記原料ガスとして、NH3 を用いたこ
とを特徴とする請求項1記載の半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein NH 3 is used as said source gas.
【請求項3】 上記触媒体として、抵抗発熱体を用いた
ことを特徴とする請求項1または2に記載の半導体装置
の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein a resistance heating element is used as said catalyst.
【請求項4】 上記触媒体として、タングステンを用い
たことを特徴とする請求項1乃至3のいずれか1項に記
載の半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein tungsten is used as said catalyst.
【請求項5】 上記SiN膜が、触媒化学気相成長法に
よって堆積したSiN膜であり、引き続いて、同じ反応
容器内において、上記原料ガスの分解によって生成され
た活性種の雰囲気中にSiN膜を晒すことを特徴とする
請求項1乃至4のいずれか1項に記載の半導体装置の製
造方法。
5. The SiN film is a SiN film deposited by a catalytic chemical vapor deposition method. Subsequently, in the same reaction vessel, an SiN film is formed in an atmosphere of active species generated by decomposition of the source gas. The method according to claim 1, wherein the semiconductor device is exposed.
JP01156099A 1999-01-20 1999-01-20 Manufacturing method of semiconductor device Expired - Fee Related JP4299393B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01156099A JP4299393B2 (en) 1999-01-20 1999-01-20 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01156099A JP4299393B2 (en) 1999-01-20 1999-01-20 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2000216163A true JP2000216163A (en) 2000-08-04
JP4299393B2 JP4299393B2 (en) 2009-07-22

Family

ID=11781333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01156099A Expired - Fee Related JP4299393B2 (en) 1999-01-20 1999-01-20 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4299393B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216165A (en) * 1999-01-21 2000-08-04 Fujitsu Ltd Manufacture of semiconductor device
WO2002052652A1 (en) * 2000-12-26 2002-07-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method
WO2004100273A1 (en) * 2003-05-09 2004-11-18 Shin-Etsu Handotai Co., Ltd. Solar cell and process for producing the same
JP2005019972A (en) * 2003-05-30 2005-01-20 Showa Denko Kk Method of manufacturing group iii nitride semiconductor device
WO2005093809A1 (en) * 2004-03-26 2005-10-06 Ulvac, Inc. Unit layer posttreating catalytic chemical vapor deposition apparatus and method of film formation therewith
JP2007305845A (en) * 2006-05-12 2007-11-22 Ulvac Japan Ltd Catalyst chemical treatment device, and catalyst chemical treatment method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216165A (en) * 1999-01-21 2000-08-04 Fujitsu Ltd Manufacture of semiconductor device
WO2002052652A1 (en) * 2000-12-26 2002-07-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method
US7244972B2 (en) 2000-12-26 2007-07-17 Matsushita Electric Industrial Co., Ltd. Semiconductor devices and method for manufacturing the same
US6844227B2 (en) 2000-12-26 2005-01-18 Matsushita Electric Industrial Co., Ltd. Semiconductor devices and method for manufacturing the same
EP1630873A1 (en) * 2003-05-09 2006-03-01 Shin-Etsu Handotai Company Limited Solar cell and process for producing the same
EP1630873A4 (en) * 2003-05-09 2007-03-14 Shinetsu Handotai Kk Solar cell and process for producing the same
WO2004100273A1 (en) * 2003-05-09 2004-11-18 Shin-Etsu Handotai Co., Ltd. Solar cell and process for producing the same
US8030223B2 (en) 2003-05-09 2011-10-04 Shin-Etsu Chemical Co., Ltd. Solar cell and method of fabricating the same
JP2005019972A (en) * 2003-05-30 2005-01-20 Showa Denko Kk Method of manufacturing group iii nitride semiconductor device
WO2005093809A1 (en) * 2004-03-26 2005-10-06 Ulvac, Inc. Unit layer posttreating catalytic chemical vapor deposition apparatus and method of film formation therewith
JPWO2005093809A1 (en) * 2004-03-26 2008-02-14 株式会社アルバック Unit layer post-processing catalytic chemical vapor deposition apparatus and film forming method thereof
CN100444332C (en) * 2004-03-26 2008-12-17 株式会社爱发科 Unit layer posttreating catalytic chemical vapor deposition apparatus and method of film formation therewith
JP2010067993A (en) * 2004-03-26 2010-03-25 Ulvac Japan Ltd Method of forming film by catalytic chemical vapor deposition method using unit layer posttreatment
JP2007305845A (en) * 2006-05-12 2007-11-22 Ulvac Japan Ltd Catalyst chemical treatment device, and catalyst chemical treatment method

Also Published As

Publication number Publication date
JP4299393B2 (en) 2009-07-22

Similar Documents

Publication Publication Date Title
US7446052B2 (en) Method for forming insulation film
US7727828B2 (en) Method for fabricating a gate dielectric of a field effect transistor
JP3584129B2 (en) Method for manufacturing capacitor of semiconductor device
US7888217B2 (en) Method for fabricating a gate dielectric of a field effect transistor
US6884685B2 (en) Radical oxidation and/or nitridation during metal oxide layer deposition process
Parker et al. Ultrathin oxide-nitride gate dielectric MOSFET's
CN101425457B (en) High dielectric constant grid dielectric material forming method and a semiconductor device
KR101024961B1 (en) Method for forming dielectric films
US20070235421A1 (en) Substrate treating method and production method for semiconductor device
JP2001257208A (en) Method for forming gate insulating film of semiconductor device
WO2002058130A1 (en) Method for producing material of electronic device
US20050164445A1 (en) System and method for integration of HfO2 and RTCVD poly-silicon
JP3593340B2 (en) Manufacturing method of integrated circuit device
JP4573921B2 (en) Manufacturing method of semiconductor device
JP4083000B2 (en) Insulating film formation method
JP3399413B2 (en) Oxynitride film and method for forming the same
JP4299393B2 (en) Manufacturing method of semiconductor device
JP2001168029A (en) Method of forming semiconductor film and method of manufacturing thin film semiconductor device
JP4562751B2 (en) Formation method of insulating film
JP3173757B2 (en) Method for manufacturing semiconductor device
KR102553773B1 (en) Methods of Forming Structures in Semiconductor Devices
JPH07161996A (en) Insulated-gate field-effect device and its manufacture
JP4454883B2 (en) Manufacturing method of semiconductor device
KR100680970B1 (en) Method for forming gate of semiconductor device
JPH1197439A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080516

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees