JP3173757B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3173757B2
JP3173757B2 JP21202994A JP21202994A JP3173757B2 JP 3173757 B2 JP3173757 B2 JP 3173757B2 JP 21202994 A JP21202994 A JP 21202994A JP 21202994 A JP21202994 A JP 21202994A JP 3173757 B2 JP3173757 B2 JP 3173757B2
Authority
JP
Japan
Prior art keywords
film
silicon oxide
oxide film
silicon
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21202994A
Other languages
Japanese (ja)
Other versions
JPH0855995A (en
Inventor
舜平 山崎
光範 坂間
友彦 佐藤
聡 寺本
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP21202994A priority Critical patent/JP3173757B2/en
Publication of JPH0855995A publication Critical patent/JPH0855995A/en
Application granted granted Critical
Publication of JP3173757B2 publication Critical patent/JP3173757B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ガラス等の絶縁基板、
あるいは各種基板上に形成された絶縁性被膜上に設けら
れた非単結晶珪素膜を用いた絶縁ゲイト構造を有する半
導体装置、例えば、薄膜トランジスタ(TFT)や薄膜
ダイオード(TFD)、またはそれらを応用した薄膜集
積回路、特にアクティブ型液晶表示装置(液晶ディスプ
レー)用薄膜集積回路、およびその作製方法に関するも
のである。
The present invention relates to an insulating substrate made of glass or the like,
Alternatively, a semiconductor device having an insulated gate structure using a non-single-crystal silicon film provided on an insulating film formed over various substrates, for example, a thin film transistor (TFT) or a thin film diode (TFD), or any of those applied. The present invention relates to a thin film integrated circuit, particularly to a thin film integrated circuit for an active liquid crystal display device (liquid crystal display), and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、ガラス等の絶縁基板上にTFTを
有する半導体装置、例えば、TFTを画素の駆動に用い
るアクティブ型液晶表示装置やイメージセンサー等が開
発されている。
2. Description of the Related Art In recent years, semiconductor devices having TFTs on an insulating substrate such as glass, for example, active type liquid crystal display devices and image sensors using TFTs for driving pixels have been developed.

【0003】これらの装置に用いられるTFTには、薄
膜状の非単結晶珪素半導体を用いるのが一般的である。
薄膜状の珪素半導体としては、非晶質珪素半導体(a−
Si)からなるものと結晶性を有する多結晶もしくは実
質的に多結晶の珪素半導体からなるものの2つに大別さ
れる。非晶質珪素半導体は作製温度が低く、気相法で比
較的容易に作製することが可能で量産性に富むため、最
も一般的に用いられているが、電界効果移動度、導電率
等の物性が結晶性を有する珪素半導体に比べて劣るた
め、今後、より高速特性を得るためには、多結晶性を有
する珪素半導体からなるTFTの作製方法の確立が強く
求められている。
In general, a thin film non-single-crystal silicon semiconductor is used for a TFT used in these devices.
An amorphous silicon semiconductor (a-
Si) and those made of polycrystalline or substantially polycrystalline silicon semiconductor having crystallinity. Amorphous silicon semiconductor is most commonly used because it has a low manufacturing temperature, can be relatively easily manufactured by a gas phase method, and has high mass productivity. Since the physical properties are inferior to those of crystalline silicon semiconductors, in order to obtain higher-speed characteristics, it is strongly required to establish a method for manufacturing a TFT made of a polycrystalline silicon semiconductor in the future.

【0004】移動度の小さな非晶質珪素を用いたTFT
の場合には、ゲイト絶縁膜の特性はあまり問題とならな
かった。例えば、非晶質珪素を用いたTFTでは、ゲイ
ト絶縁膜として酸化珪素よりも電気的特性に劣る窒化珪
素膜が用いられる。しかし、移動度の高い結晶性の珪素
膜を用いたTFTでは、珪素膜自体の特性と同じくらい
にゲイト絶縁膜の特性も大きな問題であった。ゲイト絶
縁膜として好ましいものとしては、熱酸化膜が知られて
いる。例えば、石英基板のように高温に耐える基板上で
あれば、熱酸化法を用いてゲイト絶縁膜を得ることがで
きた。(例えば、特公平3−71793)
A TFT using amorphous silicon having low mobility
In this case, the characteristics of the gate insulating film did not matter much. For example, in a TFT using amorphous silicon, a silicon nitride film having lower electric characteristics than silicon oxide is used as a gate insulating film. However, in the case of a TFT using a crystalline silicon film having high mobility, the characteristics of the gate insulating film are as important as the characteristics of the silicon film itself. A thermal oxide film is known as a preferable gate insulating film. For example, on a substrate that can withstand high temperatures, such as a quartz substrate, a gate insulating film could be obtained using a thermal oxidation method. (For example, Japanese Patent Publication 3-71793)

【0005】熱酸化法によって、ゲイト絶縁膜として使
用するに足る酸化珪素膜を得るには、950℃以上の高
温が必要であった。しかしながら、このような高温処理
に耐えうる基板材料は石英の他にはなく、石英基板は高
価であり、かつ、融点が高いために大面積化が困難であ
るという問題があった。また、いわゆる3次元集積回
路、立体集積回路のように、TFT等の半導体装置を多
層に有する装置においては、上層の熱酸化工程の際に9
00℃以上の高温になると、下層に存在するN型もしく
はP型不純物が意図されている以上に拡散するという問
題もあった。さらに、950℃以上もの高温を得るため
には装置において困難な点があり、特に量産性を満足さ
せることは難しかった。
[0005] In order to obtain a silicon oxide film sufficient for use as a gate insulating film by a thermal oxidation method, a high temperature of 950 ° C or more was required. However, there is no substrate material other than quartz that can withstand such a high temperature treatment, and there is a problem that the quartz substrate is expensive and has a high melting point, so that it is difficult to increase the area. Further, in a device having a multi-layered semiconductor device such as a TFT, such as a so-called three-dimensional integrated circuit or three-dimensional integrated circuit, the device is required to have a 9
When the temperature becomes higher than 00 ° C., there is a problem that N-type or P-type impurities existing in the lower layer diffuse more than intended. Furthermore, there are difficulties in the apparatus for obtaining a high temperature of 950 ° C. or more, and it has been particularly difficult to satisfy mass productivity.

【0006】[0006]

【発明が解決しようとする課題】このような問題から、
最高プロセス温度を850℃以下とすることが求められ
ていた。しかしなから、850℃以下の温度では熱酸化
は実質的に進行せず、そのため、ゲイト絶縁膜はスパッ
タ法等の物理的気相成長(PVD)法、あるいはプラズ
マCVD法、熱CVD法等の化学的気相成長(CVD)
法を用いて作製せざるを得なかった。
SUMMARY OF THE INVENTION From such a problem,
It has been required that the maximum process temperature be 850 ° C. or less. However, thermal oxidation does not substantially proceed at a temperature of 850 ° C. or less, and therefore, the gate insulating film is formed by a physical vapor deposition (PVD) method such as a sputtering method, or a plasma CVD method or a thermal CVD method. Chemical vapor deposition (CVD)
It had to be manufactured using the method.

【0007】しかしながら、PVD法、CVD法によっ
て作製した絶縁膜は不対結合手や水素の濃度が高く、ま
た、界面特性も良くなかった。そのため、ホットキャリ
ヤ等の注入に対しても弱く、不対結合手や水素が原因と
なって、電荷捕獲中心が形成されやすかった。このた
め、TFTのゲイト絶縁膜として用いた場合に、電界移
動度やサブスレシュホールド特性値(S値)が、良くな
いという問題点、あるいはゲイト電極のリーク電流が多
く、オン電流の低下(劣化・経時変化)がひどいという
問題点があった。
However, the insulating film formed by the PVD method or the CVD method has a high dangling bond or a high hydrogen concentration, and has poor interface characteristics. Therefore, it is weak against injection of hot carriers and the like, and charge trapping centers are easily formed due to dangling bonds and hydrogen. For this reason, when it is used as a gate insulating film of a TFT, there is a problem that electric field mobility and a sub-threshold characteristic value (S value) are not good, or a leak current of a gate electrode is large, and a decrease in on-current (deterioration) (Change with time) was severe.

【0008】例えば、PVD法であるスパッタ法を用い
る場合には、高純度の酸素と珪素からなる合成石英をタ
ーゲットとすれば、原理的には酸素と珪素の化合物の被
膜のみが形成される。しかし、得られる被膜の酸素と珪
素の比率が化学量論比に近くかつ、、不対結合手の少な
い酸化珪素膜を得ることは極めて難しかった。例えば、
スパッタガスとして酸素が好ましかった。しかし、酸素
は原子量が小さく、スパッタ速度(堆積速度)が小さ
く、量産を考慮した場合、スパッタガスとしては不適切
であった。
For example, in the case of using a sputtering method which is a PVD method, if a synthetic quartz composed of high-purity oxygen and silicon is used as a target, only a film of a compound of oxygen and silicon is formed in principle. However, it has been extremely difficult to obtain a silicon oxide film in which the ratio of oxygen to silicon in the obtained film is close to the stoichiometric ratio and the number of dangling bonds is small. For example,
Oxygen was preferred as the sputtering gas. However, oxygen has a small atomic weight, a low sputtering rate (deposition rate), and is unsuitable as a sputtering gas in consideration of mass production.

【0009】また、アルゴン等の雰囲気においては、十
分な成膜速度が得られたものの、酸素と珪素の比率が化
学量論比と異なり、ゲイト絶縁膜としては極めて不適当
なものであった。さらに、スパッタ雰囲気をどのように
しても珪素の不対結合手を低減することは難しく、成膜
後に水素アニールをおこなうことによって、珪素の不対
結合手Si・もしくはSiO・をSi−H、Si−OH
として、安定化させることが必要であった。しかしなが
ら、Si−H、Si−OH結合は不安定で、加速した電
子によって、容易に切断され、もとの珪素の不対結合手
に変化してしまった。このような弱い結合Si−H、S
i−OHの存在が上述のホットキャリヤ注入による劣化
の要因となったものである。
In an atmosphere of argon or the like, a sufficient film-forming rate was obtained, but the ratio of oxygen to silicon was different from the stoichiometric ratio, and was extremely unsuitable as a gate insulating film. Furthermore, it is difficult to reduce dangling bonds of silicon in any sputtering atmosphere. By performing hydrogen annealing after film formation, dangling bonds of silicon can be converted to Si—H or Si. -OH
It was necessary to stabilize. However, the Si—H and Si—OH bonds are unstable, and are easily broken by accelerated electrons and changed to the original dangling bonds of silicon. Such a weak bond Si-H, S
The presence of i-OH caused the deterioration due to the hot carrier injection described above.

【0010】同様にプラズマCVD法を用いて作製され
た酸化珪素膜にもSi−H、Si−OHの形で多くの水
素が含有されており、上記の問題の源泉となっていた。
加えて、比較的扱いやすい珪素源として、テトラ・エト
キシ・シラン(TEOS)を用いた場合には、炭素が酸
化珪素膜中に含まれるという問題もあった。本発明は、
上記の問題を解決する手段を提供するものである。
[0010] Similarly, a silicon oxide film produced by the plasma CVD method also contains a large amount of hydrogen in the form of Si-H or Si-OH, which has been a source of the above problem.
In addition, when tetraethoxysilane (TEOS) is used as a relatively easy silicon source, there is a problem that carbon is included in the silicon oxide film. The present invention
It is intended to provide a means for solving the above problem.

【0011】[0011]

【課題を解決するための手段】本発明では、最初にPV
D法もしくはCVD法によって、島状の結晶性珪素を覆
って、酸化珪素膜を形成した後、一酸化二窒素(N
2 O)を含む雰囲気において、600〜850℃、好ま
しくは650〜800℃でアニールすることによって、
酸化珪素膜の特性、特に、珪素膜との界面における特性
を改善するものである。また、一酸化二窒素雰囲気での
アニール工程に先立って、水素雰囲気、あるいは、アン
モニア(NH3 )、ヒドラジン(N2 4 )等の窒化水
素の雰囲気において、アニールをおこなってもよい。
According to the present invention, first, PV
A silicon oxide film is formed over the island-like crystalline silicon by the D method or the CVD method, and then, a dinitrogen monoxide (N
By annealing at 600 to 850 ° C., preferably 650 to 800 ° C. in an atmosphere containing 2 O),
This is to improve the characteristics of the silicon oxide film, particularly the characteristics at the interface with the silicon film. Prior to the annealing step in a dinitrogen monoxide atmosphere, annealing may be performed in a hydrogen atmosphere or an atmosphere of a hydrogen nitride such as ammonia (NH 3 ) or hydrazine (N 2 H 4 ).

【0012】本発明においては、例えば、PVD法とし
てはスパッタ法、CVD法としては、プラズマCVD
法、減圧CVD法、大気圧CVD法を用いればよい。そ
の他の成膜方法を用いることも可能である。プラズマC
VD法、減圧CVD法としては、TEOSを原料とする
方法を用いてもよい。プラズマCVD法によってTEO
Sと酸素を原料として酸化珪素膜を堆積するには、基板
温度は200〜500℃とすることが望ましい。また、
減圧CVD法においてTEOSとオゾンを用いた反応は
比較的低温(例えば、375℃±20℃)で進行し、プ
ラズマによるダメージが無い酸化珪素膜を得ることがで
きる。同様に、減圧CVD法によってモノシラン(Si
4 )と酸素(O2 )を主たる原料として反応させても
プラズマによるダメージが無い酸化珪素膜を得られ
る。。また、プラズマCVD法のうち、ECR(電子サ
イクロトロン共鳴)条件の放電を用いるECR−CVD
法は、プラズマによるダメージが小さいので、より良好
なゲイト絶縁膜を形成することができる。
In the present invention, for example, a sputtering method is used as the PVD method, and a plasma CVD method is used as the CVD method.
Method, a low pressure CVD method, or an atmospheric pressure CVD method may be used. Other film formation methods can be used. Plasma C
As the VD method and the low pressure CVD method, a method using TEOS as a raw material may be used. TEO by plasma CVD
In order to deposit a silicon oxide film using S and oxygen as raw materials, the substrate temperature is desirably 200 to 500 ° C. Also,
The reaction using TEOS and ozone in the low-pressure CVD method proceeds at a relatively low temperature (for example, 375 ° C. ± 20 ° C.), and a silicon oxide film free from plasma damage can be obtained. Similarly, monosilane (Si
Even if H 4 ) is reacted with oxygen (O 2 ) as a main raw material, a silicon oxide film free from plasma damage can be obtained. . Further, of the plasma CVD method, ECR-CVD using discharge under ECR (Electron Cyclotron Resonance) conditions
According to the method, since a plasma damage is small, a better gate insulating film can be formed.

【0013】本発明において活性層となる結晶性珪素を
形成するには、プラズマCVD法等によって非晶質珪素
膜を出発材料として用いるが、結晶化方法として大きく
分けて2通りの方法がある。第1は、非晶質珪素膜を形
成した後、500〜650℃の温度で適切な時間の熱ア
ニールを実施することにより、結晶化せしめる方法であ
る。その結晶化の際に、ニッケル、鉄、白金、パラジウ
ム、コバルト等の非晶質珪素の結晶化を促進する元素を
添加してもよい。これらの元素を添加すると、結晶化温
度を低下させ、また、結晶化時間を短縮することができ
る。
In the present invention, an amorphous silicon film is used as a starting material by a plasma CVD method or the like for forming crystalline silicon to be an active layer. There are roughly two crystallization methods. First, after the amorphous silicon film is formed, thermal annealing is performed at a temperature of 500 to 650 ° C. for an appropriate time to crystallize the film. During the crystallization, an element which promotes crystallization of amorphous silicon, such as nickel, iron, platinum, palladium, and cobalt, may be added. By adding these elements, the crystallization temperature can be lowered and the crystallization time can be shortened.

【0014】これらの元素は高濃度に含有されていると
珪素の半導体特性を損なうので、結晶化に十分で、か
つ、半導体特性にほとんど影響のない、1×1017〜1
×1019原子/cm3 の濃度で含有されることが好まし
い。第2の方法としては、非晶質珪素膜にレーザー等の
強光を照射することによって結晶化させる、いわゆるレ
ーザーアニール法がある。上記、第1、第2の方法のう
ち、いずれの方法を選択するかは本発明を実施するもの
が必要とするTFTの特性、利用できる装置、設備投資
額等を勘案して決定すればよい。
[0014] Since these elements are the are contained in high concentration impairs the semiconductor characteristics of the silicon, sufficient for crystallization, and no little influence on the semiconductor characteristics, 1 × 10 17 to 1
It is preferably contained at a concentration of × 10 19 atoms / cm 3 . As a second method, there is a so-called laser annealing method in which an amorphous silicon film is crystallized by irradiating it with strong light such as a laser. Which of the above-mentioned first and second methods should be selected may be determined in consideration of the characteristics of the TFT, the available equipment, the amount of capital investment, and the like required by the one implementing the present invention. .

【0015】また、第1の方法と第2の方法を組み合わ
せてもよい。例えば、熱アニールによって結晶化させた
後、レーザーアニール法によってさらに結晶性を高める
方法を用いてもよい。特に、ニッケル等の結晶化促進元
素を添加して熱アニールをおこなった場合には、結晶粒
界等に非晶質部分が残されることが観察されたが、この
ような非晶質部分を結晶化させるにはレーザーアニール
法が有効である。逆に、レーザーアニール法によって結
晶化させた珪素膜を、熱アニールすることにより、レー
ザーアニールによって生じた膜の応力歪みを緩和させる
ことができる。
Further, the first method and the second method may be combined. For example, after crystallization by thermal annealing, a method of further increasing crystallinity by laser annealing may be used. In particular, when thermal annealing was performed by adding a crystallization promoting element such as nickel, it was observed that an amorphous portion was left at a crystal grain boundary or the like. The laser annealing method is effective for the conversion. Conversely, by subjecting a silicon film crystallized by the laser annealing method to thermal annealing, stress distortion of the film caused by laser annealing can be reduced.

【0016】[0016]

【作用】CVD法もしくはPVD法によって成膜した酸
化珪素膜を600〜850℃の一酸化二窒素雰囲気で処
理すると、酸化珪素中のSi−H結合は窒化あるいは酸
化され、Si≡N、あるいはSi2 =N−O結合に変化
する。Si−OH結合も同様に変化する。特にこの反応
は酸化珪素と珪素の界面で進行しやすく、結果として窒
素は酸化珪素−珪素界面に集中する。このような手段で
界面付近に集中して添加される窒素の量は、酸化珪素膜
の平均的な濃度の10倍以上になる。また、酸化珪素中
に0.1〜10原子%、代表的には、1〜5原子%の窒
素が含有せしめると、ゲイト絶縁膜として好ましい。
When a silicon oxide film formed by a CVD method or a PVD method is treated in a dinitrogen monoxide atmosphere at 600 to 850 ° C., Si—H bonds in silicon oxide are nitrided or oxidized, and Si≡N or Si 2 = changes to NO bond. The Si-OH bond changes as well. In particular, this reaction easily proceeds at the interface between silicon oxide and silicon, and as a result, nitrogen is concentrated at the silicon oxide-silicon interface. The amount of nitrogen that is concentrated and added near the interface by such means becomes 10 times or more the average concentration of the silicon oxide film. It is preferable that the silicon oxide contain 0.1 to 10 atomic%, typically 1 to 5 atomic%, of nitrogen as a gate insulating film.

【0017】同様な現象は熱酸化によって得られた酸化
珪素膜においては期待できない。すなわち、熱酸化膜は
極めて緻密であるため、一酸化二窒素による酸化作用が
進行するためには950℃以上の高温としなければなら
ないからである。CVD法もしくはPVD法によって成
膜した酸化珪素膜は熱酸化膜に比較して不完全であるた
め、上記のような850℃以下の温度で反応が進行する
のである。そして、この反応の結果、CVD法もしくは
PVD法によって成膜したものであっても熱酸化膜に劣
らない緻密な酸化珪素膜となり、また、酸化珪素と珪素
の界面に多く生じていた界面準位(その多くは不対結合
手やSi−H結合等に由来する)を減少せしめることが
できるのである。
The same phenomenon cannot be expected in a silicon oxide film obtained by thermal oxidation. That is, since the thermal oxide film is extremely dense, the temperature must be higher than 950 ° C. in order for the oxidizing action by nitrous oxide to proceed. Since a silicon oxide film formed by a CVD method or a PVD method is incomplete compared to a thermal oxide film, the reaction proceeds at a temperature of 850 ° C. or less as described above. As a result of this reaction, even if the film is formed by the CVD method or the PVD method, a dense silicon oxide film is obtained, which is not inferior to the thermal oxide film. (Many of which are derived from unpaired bonds, Si—H bonds, and the like) can be reduced.

【0018】なお、珪素の不対結合手は上記の一酸化二
窒素雰囲気でのアニールで窒化・酸化するこことは難し
い。より反応を促進するには、一度、水素もしくはアン
モニア(NH3 )、ヒドラジン(N2 4 )等の窒化水
素の雰囲気において、適切な温度でアニールすることに
より、不対結合手Si・をSi−H結合に変換するとよ
い。この際の温度は350〜850℃が好ましい。その
後、一酸化二窒素の雰囲気でのアニールをおこなうと上
記の反応により、安定な結合が得られる。なお、窒化水
素雰囲気での処理では、Si−H結合、Si=O結合が
窒化され、Si≡N、あるいはSi−N=H2 となるこ
ともある。このような結合はその後に一酸化二窒素雰囲
気でのアニールによって、極めて安定なSi≡N結合や
Si−N=O結合に変換される。
It is difficult to nitride and oxidize dangling bonds of silicon by annealing in a dinitrogen monoxide atmosphere. To further promote the reaction, the unpaired bond Si is converted into Si by annealing once at an appropriate temperature in an atmosphere of hydrogen or a hydrogen nitride such as ammonia (NH 3 ) or hydrazine (N 2 H 4 ). It is good to convert to -H bond. The temperature at this time is preferably 350 to 850 ° C. Thereafter, when annealing is performed in an atmosphere of dinitrogen monoxide, a stable bond is obtained by the above-described reaction. Note that, in the treatment in a hydrogen nitride atmosphere, the Si—H bond and the Si さ れ O bond are nitrided, and sometimes Si≡N or Si—N = H 2 . Such a bond is then converted into an extremely stable Si≡N bond or Si—N = O bond by annealing in a dinitrogen monoxide atmosphere.

【0019】本発明をスパッタ法によって成膜した酸化
珪素膜(特に、スパッタ雰囲気をアルゴン等とすること
により、酸素濃度が化学量論比より少ない酸化珪素膜)
に適用した場合には特に効果が顕著である。すなわち、
このような膜を一酸化二窒素雰囲気でアニールすること
により、不足した酸素を補うことができ、酸化珪素膜の
組成を化学量論比に近づけることが可能となるからであ
る。このようなスパッタ法で形成した酸化珪素膜は、一
酸化二窒素でのアニールに先立って、水素もしくはアン
モニア(NH3 )、ヒドラジン(N2 4 )等の窒化水
素の雰囲気において、適切な温度でアニールすることに
より、不対結合手Si・をSi−H結合に変換しておい
てもよい。かくすることにより、一酸化二窒素雰囲気で
のアニールによる酸化がより進行しやすい。
A silicon oxide film formed by sputtering the present invention (particularly, a silicon oxide film having an oxygen concentration lower than the stoichiometric ratio by using a sputtering atmosphere of argon or the like).
The effect is particularly remarkable when it is applied to. That is,
This is because annealing of such a film in a dinitrogen monoxide atmosphere makes it possible to compensate for the lack of oxygen and to make the composition of the silicon oxide film close to the stoichiometric ratio. Prior to annealing with dinitrogen monoxide, the silicon oxide film formed by such a sputtering method is heated to an appropriate temperature in an atmosphere of hydrogen or a hydrogen nitride such as ammonia (NH 3 ) or hydrazine (N 2 H 4 ). May be converted into Si—H bonds by annealing. By doing so, oxidation by annealing in a dinitrogen monoxide atmosphere is more likely to proceed.

【0020】上記のことはスパッタ法による酸化珪素膜
の成膜が不利でないことを示すものである。すなわち、
従来、スパッタ法によって酸化珪素膜を形成するには、
組成を化学量論比に近づけるため、限られた条件の雰囲
気でしかおこなえなかった。例えば、雰囲気として、酸
素とアルゴンの混合雰囲気の系を考えると、酸素/アル
ゴン>1という条件を満たすことが必要で、好ましく
は、純粋な酸素雰囲気でおこなうことが望まれた。その
ため、成膜速度が低く、量産に適さなかった。また、酸
素は反応性のガスであり、真空装置、チャンバー等が酸
化されることも問題であった。
The above shows that the formation of the silicon oxide film by the sputtering method is not disadvantageous. That is,
Conventionally, to form a silicon oxide film by a sputtering method,
In order to make the composition close to the stoichiometric ratio, it could be performed only in an atmosphere with limited conditions. For example, considering a system of a mixed atmosphere of oxygen and argon as an atmosphere, it is necessary to satisfy the condition of oxygen / argon> 1, and it is desirable to perform the treatment in a pure oxygen atmosphere. Therefore, the film formation rate was low and it was not suitable for mass production. Oxygen is a reactive gas, and there is also a problem that a vacuum device, a chamber, and the like are oxidized.

【0021】しかしながら、本発明によって、化学量論
組成より離れた組成の酸化珪素膜であっても、ゲイト絶
縁膜として用いるに適する酸化珪素膜に変換できるの
で、同じ酸素とアルゴンの混合雰囲気の系においても、
酸素/アルゴン≦1というように、成膜速度に関してよ
り有利な条件で実施することができる。例えば、純粋な
アルゴン雰囲気のように極めて成膜速度が高く、安定し
た条件で成膜することも可能となった。
However, according to the present invention, even a silicon oxide film having a composition different from the stoichiometric composition can be converted into a silicon oxide film suitable for use as a gate insulating film. At
It can be performed under more advantageous conditions with respect to the film formation rate, such as oxygen / argon ≦ 1. For example, the film formation rate is extremely high as in a pure argon atmosphere, and a film can be formed under stable conditions.

【0022】本発明を、TEOS等の炭素を含む珪素源
を用いて、プラズマCVD法、減圧CVD法等のCVD
法によって形成された酸化珪素膜に対して適用すると格
別の効果が得られる。これらの酸化珪素膜には炭素が多
量に含有され、特に、珪素膜との界面付近に存在する炭
素はTFTの特性を低下させる原因であった。本発明で
は、一酸化二窒素雰囲気でのアニールによって、酸化が
進行するが、その際に、炭素も酸化され、炭酸ガスとし
て外部に放出され、膜中の炭素濃度を低減させることが
できる。以上のことは、下記の実験によって容易に確か
められた。
According to the present invention, a CVD method such as a plasma CVD method or a low pressure CVD method is performed using a carbon source containing carbon such as TEOS.
When applied to a silicon oxide film formed by a method, a special effect can be obtained. These silicon oxide films contain a large amount of carbon. In particular, carbon present near the interface with the silicon film has caused a deterioration in TFT characteristics. In the present invention, oxidation proceeds by annealing in a dinitrogen monoxide atmosphere. At that time, carbon is also oxidized and released to the outside as carbon dioxide gas, so that the carbon concentration in the film can be reduced. The above was easily confirmed by the following experiment.

【0023】この実験では、シリコンウエハー上に、酸
化珪素膜をTEOSと酸素を原料としたプラズマCVD
法によって1200Å形成した試料を用いた。試料を一
酸化二窒素および窒素雰囲気においてアニールをおこな
い、二次イオン質量分析法によって、炭素濃度および窒
素濃度を調べた。その結果を図4、図5に示す。ここ
で、図4は、一酸化二窒素雰囲気におけるアニールした
ものの結果で、(A)、(B)は、それぞれ500℃/
2時間のアニールをおこなった試料と、800℃/1時
間のアニールをおこなった試料についての結果である。
図5は、比較のため、窒素雰囲気においてアニールした
ものの結果で、(A)、(B)は、それぞれ500℃/
2時間のアニールをおこなった試料と、800℃/1時
間のアニールをおこなった試料についての結果である。
In this experiment, a silicon oxide film was formed on a silicon wafer by plasma CVD using TEOS and oxygen as raw materials.
A sample formed at 1200 ° by the method was used. The sample was annealed in a dinitrogen monoxide and nitrogen atmosphere, and the carbon concentration and the nitrogen concentration were examined by secondary ion mass spectrometry. The results are shown in FIGS. Here, FIG. 4 shows the results of annealing in an atmosphere of dinitrogen monoxide, and (A) and (B) are each 500 ° C. /
It is the result about the sample which performed annealing for 2 hours, and the sample which performed annealing at 800 degreeC / 1 hour.
FIG. 5 shows the results of annealing in a nitrogen atmosphere for comparison. FIGS.
It is the result about the sample which performed annealing for 2 hours, and the sample which performed annealing at 800 degreeC / 1 hour.

【0024】この分析から、図4(B)に示されている
一酸化二窒素雰囲気で800℃のアニールをおこなった
試料について見てみると、酸化珪素と珪素の界面におい
て炭素の濃度が他の試料に比べて、一桁少なくなってお
り、窒素の濃度も高くなっていることが確認された。ま
た、一方において図4(A)と図5に示されるデータを
見てみると、界面に炭素が集積し、窒素の濃度もそんな
に高くないといった傾向が見られた。この、3つのデー
タは、ここには示していないが、アニールをおこなって
いない試料とほとんど同じで、窒素アニールでは全く効
果がなく、一酸化二窒素雰囲気でのアニールでも500
度程度の低温では効果がないことが確認された。逆に、
一酸化二窒素雰囲気中で、しかも800℃といった高温
でアニールすることによって酸化珪素の膜中、特に酸化
珪素と珪素との界面において、炭素の濃度が低減し、窒
素の濃度が増加することが確かめられた。
From this analysis, looking at the sample that was annealed at 800 ° C. in a dinitrogen monoxide atmosphere shown in FIG. 4B, the concentration of carbon at the interface between silicon oxide and silicon was higher than that of the other samples. Compared with the sample, it was reduced by one digit, and it was confirmed that the concentration of nitrogen was also higher. On the other hand, when looking at the data shown in FIGS. 4A and 5, there was a tendency that carbon was accumulated at the interface and the concentration of nitrogen was not so high. Although these three data are not shown here, they are almost the same as those of the sample that has not been annealed. The nitrogen annealing has no effect, and the annealing in an atmosphere of dinitrogen monoxide is 500%.
It was confirmed that there was no effect at a low temperature of about degree. vice versa,
Annealing in a dinitrogen monoxide atmosphere at a high temperature such as 800 ° C. confirmed that the concentration of carbon was reduced and the concentration of nitrogen was increased in the silicon oxide film, particularly at the interface between silicon oxide and silicon. Was done.

【0025】本発明を、ニッケル、コバルト、鉄、白
金、パラジウム等の非晶質珪素膜の結晶化を促進する元
素を添加して結晶化させた結晶性珪素膜からなる活性層
に適用した場合には格別の効果を有する。このような結
晶化促進元素を添加して結晶化させた珪素膜の結晶性は
ことのほか良好であり、電界効果移動度も非常に高いも
のが得られたが、それだけにゲイト絶縁膜としても特性
のよいものが望まれていた。本発明によるゲイト絶縁膜
はそれにふさわしいものである。また、本発明によっ
て、一酸化二窒素の雰囲気でアニールすることにより、
結晶粒界等に残存する非晶質領域も結晶化でき、さらに
結晶性を改善できる。
When the present invention is applied to an active layer made of a crystalline silicon film crystallized by adding an element which promotes crystallization of an amorphous silicon film such as nickel, cobalt, iron, platinum and palladium. Has a special effect. The crystallinity of the silicon film crystallized by adding such a crystallization promoting element was extremely good, and a very high field-effect mobility was obtained. A good thing was desired. The gate insulating film according to the present invention is suitable. According to the present invention, by annealing in an atmosphere of dinitrogen monoxide,
Amorphous regions remaining in crystal grain boundaries and the like can be crystallized, and the crystallinity can be further improved.

【0026】本発明をレーザーアニールを施した珪素膜
を用いる活性層に対して適用した場合には、本発明の一
酸化二窒素雰囲気でのアニールの際に、該アニールによ
ってゲイト絶縁膜の特性が改善される効果に加えて、レ
ーザーアニールによって発生した珪素膜に対する歪みを
該アニール工程において同時に緩和できるという効果も
有する。
When the present invention is applied to an active layer using a silicon film subjected to laser annealing, the characteristics of the gate insulating film are reduced by the annealing when the present invention is annealed in a dinitrogen monoxide atmosphere. In addition to the effect of improvement, there is also an effect that the strain on the silicon film caused by the laser annealing can be reduced at the same time in the annealing step.

【0027】[0027]

【実施例】【Example】

〔実施例1〕本実施例を図1に示す。本実施例は、ゲイ
ト絶縁膜としてスパッタ法によって形成された酸化珪素
膜を使用し、本発明による熱アニールを施してNチャネ
ル型TFTを形成した例である。まず、基板101(コ
ーニング1733、100mm×100mm)上に下地
の酸化膜102として、スパッタ法で酸化珪素膜を10
00〜3000Å、例えば2000Å成膜した。この下
地の酸化珪素膜102は基板からの汚染を防ぐためのも
のである。
Embodiment 1 This embodiment is shown in FIG. In this embodiment, an N-channel TFT is formed by using a silicon oxide film formed by a sputtering method as a gate insulating film and performing thermal annealing according to the present invention. First, a silicon oxide film was formed on a substrate 101 (Corning 1733, 100 mm × 100 mm) as a base oxide film 102 by a sputtering method.
A film having a thickness of 00 to 3000 °, for example, 2000 ° was formed. This underlying silicon oxide film 102 is for preventing contamination from the substrate.

【0028】次に、プラズマCVD法によって非晶質珪
素膜を100〜1500Å、例えば500Å成膜した。
その後、ニッケル、鉄、白金、パラジウム、コバルト等
の結晶化を促進させる元素を非晶質珪素膜に微量添加し
てアニールし、結晶性珪素膜103を得た。本実施例に
おいては、酢酸ニッケル溶液を非晶質珪素膜上に滴下し
て、スピンドライをおこなって、非晶質珪素膜上に酢酸
ニッケルの膜を形成した。その後、窒素雰囲気中におい
て、550℃、4時間の熱アニールを施すことによって
ニッケルを非晶質珪素膜に導入し、結晶化せしめた。以
上の工程の後、さらに、得られた結晶性珪素膜の結晶性
を向上させるためにレーザーアニールを施してもかまわ
ない。(図1(A))
Next, an amorphous silicon film was formed by plasma CVD at 100 to 1500 °, for example, 500 °.
Thereafter, a small amount of an element promoting crystallization, such as nickel, iron, platinum, palladium, or cobalt, was added to the amorphous silicon film, followed by annealing to obtain a crystalline silicon film 103. In this example, a nickel acetate solution was dropped on the amorphous silicon film and spin-dried to form a nickel acetate film on the amorphous silicon film. Thereafter, nickel was introduced into the amorphous silicon film by performing thermal annealing at 550 ° C. for 4 hours in a nitrogen atmosphere, and was crystallized. After the above steps, laser annealing may be further performed to improve the crystallinity of the obtained crystalline silicon film. (Fig. 1 (A))

【0029】次に、結晶性珪素膜103のエッチングを
おこなって島状珪素膜104を形成した。この島状珪素
膜104は、TFTの活性層である。そして、この島状
珪素膜104を覆うように、ゲイト絶縁膜105として
厚さ200〜1500Å、例えば1000Åの酸化珪素
膜を形成した。本実施例においては、酸素雰囲気中にお
いて合成石英のターゲットを用いたスパッタ法によって
酸化珪素膜を形成した。スパッタガスとしては、アルゴ
ンを用いてもよい。なお、本実施例においてはガス圧を
1Pa、投入電力を350W、基板温度を200℃の条
件で成膜をおこなった。
Next, the crystalline silicon film 103 was etched to form an island-like silicon film 104. This island-shaped silicon film 104 is an active layer of the TFT. Then, a silicon oxide film having a thickness of 200 to 1500 Å, for example, 1000 と し て is formed as the gate insulating film 105 so as to cover the island-shaped silicon film 104. In this example, a silicon oxide film was formed by a sputtering method using a synthetic quartz target in an oxygen atmosphere. Argon may be used as the sputtering gas. In this example, the film was formed under the conditions of a gas pressure of 1 Pa, an input power of 350 W, and a substrate temperature of 200 ° C.

【0030】ゲイト絶縁膜105を形成したのち、本発
明のアニール処理をおこなってゲイト絶縁膜、特に、ゲ
イト絶縁膜と活性層の界面の特性を向上させた。本実施
例においては、一酸化二窒素雰囲気中において、600
〜850℃、0.5〜6時間、例えば630℃、3時間
の熱アニールをおこなった。この結果、酸化珪素膜中お
よび珪素膜との界面における水素が窒化あるいは酸化さ
れて減少し、逆に窒素が増加した。(図1(B))
After the formation of the gate insulating film 105, the annealing process of the present invention was performed to improve the characteristics of the gate insulating film, particularly the interface between the gate insulating film and the active layer. In this embodiment, in an atmosphere of dinitrogen monoxide, 600
Thermal annealing was performed at 850 ° C. for 0.5 to 6 hours, for example, 630 ° C. for 3 hours. As a result, hydrogen in the silicon oxide film and at the interface with the silicon film was nitrided or oxidized to decrease, and conversely, nitrogen increased. (FIG. 1 (B))

【0031】その後、厚さ3000Å〜2μm、例えば
5000Åのアルミニウム(1wt%のSi、もしくは
0.1〜0.3wt%のScを含む)膜をスパッタ法に
よって形成して、これをパターニングしてゲイト電極1
06を形成した。次に、pH≒7、1〜3%の酒石酸の
エチレングリコール溶液に基板を浸し、白金を陰極、こ
のアルミニウムのゲイト電極106を陽極として、陽極
酸化をおこなった。陽極酸化は、最初一定電流で150
Vまで電圧を上げ、その状態で1時間保持して終了させ
た。このようにして、厚さ1500〜3500Å、例え
ば2000Åの陽極酸化物を形成した。(図1(C))
Thereafter, an aluminum (containing 1 wt% Si or 0.1 to 0.3 wt% Sc) film having a thickness of 3000 to 2 μm, for example, 5000 ° is formed by a sputtering method, and is patterned to form a gate. Electrode 1
06 was formed. Next, the substrate was immersed in an ethylene glycol solution of tartaric acid having a pH of about 7 and 1 to 3%, and anodic oxidation was performed using platinum as a cathode and the aluminum gate electrode 106 as an anode. Anodization is initially performed at a constant current of 150
The voltage was increased to V, and the state was maintained for one hour to complete the operation. In this way, an anodic oxide having a thickness of 1500 to 3500 °, for example, 2000 ° was formed. (Fig. 1 (C))

【0032】その後、イオンドーピング法によって、島
状珪素膜104にゲイト電極106をマスクとして自己
整合的に不純物として燐を注入した。このときドーズ量
は1×1014〜8×1015原子/cm2 、加速電圧は5
0〜90kV、例えばドーズ量を1×1015原子/cm
2 、加速電圧は80kVとした。この結果、N型の不純
物領域(ソース/ドレイン領域)107が形成された。
(図1(D)) さらに、レーザー光の照射によってドーピングされた不
純物領域の活性化をおこなった。レーザー光としては、
KrFエキシマレーザー(波長248nm、パルス幅2
0nsec)を使用し、エネルギー密度は200〜40
0mJ/cm2、例えば250mJ/cm2 とした。
After that, phosphorus was implanted into the island-like silicon film 104 as an impurity in a self-aligned manner by using the gate electrode 106 as a mask by an ion doping method. At this time, the dose amount is 1 × 10 14 to 8 × 10 15 atoms / cm 2 , and the acceleration voltage is 5
0 to 90 kV, for example, a dose of 1 × 10 15 atoms / cm
2. The acceleration voltage was 80 kV. As a result, an N-type impurity region (source / drain region) 107 was formed.
(FIG. 1D) Further, the doped impurity region was activated by laser light irradiation. As laser light,
KrF excimer laser (wavelength 248 nm, pulse width 2
0 nsec), and the energy density is 200-40.
0 mJ / cm 2 , for example, 250 mJ / cm 2 .

【0033】その後、全面に層間絶縁膜108として酸
化珪素膜をプラズマCVD法によって3000Å形成
し、この層間絶縁膜108とゲイト絶縁膜105をエッ
チングしてソース/ドレイン領域107にコンタクトホ
ールを形成した。さらに、アルミニウム膜をスパッタ法
によって5000Å成膜して、エッチングをおこない、
ソース/ドレイン電極109を形成して、Nチャネル型
のTFTを作製した。(図1(D))
Thereafter, a silicon oxide film was formed as an interlayer insulating film 108 over the entire surface by plasma CVD at 3000.degree., And the interlayer insulating film 108 and the gate insulating film 105 were etched to form contact holes in the source / drain regions 107. Further, an aluminum film is formed at a thickness of 5000 ° by a sputtering method, and etching is performed.
The source / drain electrodes 109 were formed, and an N-channel TFT was manufactured. (Fig. 1 (D))

【0034】このようにして形成されたTFTは、ゲイ
ト絶縁膜の耐性が優れているため、劣化に強く、特性の
優れたTFTが得られた。例えば、ドレイン電圧を+1
4Vに固定し、ゲイト電圧を−17〜+17Vまで、変
動させ、TFTの特性の劣化を評価した。最初に測定し
て得られた電界効果移動度μ0 と、上記の電圧印加の後
に測定して得られた電界効果移動度μ10において、1−
(μ10/μ0 )を劣化率と定義すると、本実施例で得ら
れたTFTの劣化率は0.8%であった。比較のため
に、本発明のゲイト絶縁膜の熱アニール工程を一酸化二
窒素雰囲気ではなく、窒素雰囲気として、800℃/1
時間のアニール処理をおこなったものでは、他の作製条
件が全く同じでも、劣化率は52.3%もあった。
Since the TFT thus formed has excellent resistance to the gate insulating film, it is resistant to deterioration and a TFT having excellent characteristics can be obtained. For example, the drain voltage is set to +1
The voltage was fixed at 4 V, and the gate voltage was varied from -17 to +17 V, and deterioration of TFT characteristics was evaluated. In the field effect mobility μ 0 obtained by first measuring and the field effect mobility μ 10 obtained by measuring after the above-described voltage application, 1−
Defining (μ 10 / μ 0 ) as the deterioration rate, the deterioration rate of the TFT obtained in this example was 0.8%. For comparison, the thermal annealing step of the gate insulating film of the present invention was performed at 800 ° C./1
In the case where the annealing treatment was performed for a long time, the deterioration rate was 52.3% even when the other manufacturing conditions were completely the same.

【0035】〔実施例2〕本実施例を図2に示す。本実
施例は、ゲイト絶縁膜としてTEOSを原料ガスとした
プラズマCVD法によって形成された酸化珪素膜を使用
し、本発明による熱アニールを施してCMOS型のTF
Tを形成した例である。まず、基板201(石英、10
0mm×100mm)上に下地の酸化膜202として、
スパッタ法で酸化珪素膜を2000Å成膜した。
Embodiment 2 FIG. 2 shows this embodiment. This embodiment uses a silicon oxide film formed by a plasma CVD method using TEOS as a source gas as a gate insulating film, performs thermal annealing according to the present invention, and forms a CMOS type TF.
This is an example in which T is formed. First, the substrate 201 (quartz, 10
0 mm × 100 mm) as an underlying oxide film 202
A silicon oxide film having a thickness of 2000 mm was formed by a sputtering method.

【0036】次に、プラズマCVD法によって非晶質珪
素膜を500Å成膜した。その後、実施例1と同様に、
酢酸ニッケル溶液をスピンドライをおこなうことによっ
て、非晶質珪素膜上に酢酸ニッケルの膜を形成し、その
後、窒素雰囲気中において、550℃、4時間の熱アニ
ールを施すことによって非晶質珪素膜にニッケルを導入
し、結晶化せしめた。その後、さらに結晶性を向上させ
るためにKrFエキシマーレーザー(波長248nm)
を用いて、レーザーアニールを施した。レーザーのエネ
ルギー密度は250〜350mJ/cm2 が適当であっ
た。本実施例では300mJ/cm2 とした。(図2
(A))
Next, an amorphous silicon film was formed to a thickness of 500 ° by a plasma CVD method. Then, as in the first embodiment,
A nickel acetate film is formed on the amorphous silicon film by spin-drying the nickel acetate solution, and then subjected to thermal annealing at 550 ° C. for 4 hours in a nitrogen atmosphere to form the amorphous silicon film. Was introduced and nickel was crystallized. Then, a KrF excimer laser (wavelength: 248 nm) to further improve the crystallinity
Was used to perform laser annealing. The energy density of the laser was suitably from 250 to 350 mJ / cm 2 . In this embodiment, it is set to 300 mJ / cm 2 . (Figure 2
(A))

【0037】次に、結晶性珪素膜203のエッチングを
おこなって島状珪素膜204、205を形成した。この
島状珪素膜204、205はTFTの活性層をなるもの
である。そして、この島状珪素膜204、205を覆う
ように、ゲイト絶縁膜206として厚さ200〜150
0Å、例えば1000Åの酸化珪素膜を形成した。本実
施例においては、TEOSおよび酸素を原料ガスとし
て、プラズマCVD法によって酸化珪素膜を形成した。
このとき、成膜条件としては、ガス圧を4Pa、投入電
力を150W、基板温度を350℃とした。
Next, the crystalline silicon film 203 was etched to form island-like silicon films 204 and 205. These island-shaped silicon films 204 and 205 form an active layer of the TFT. The gate insulating film 206 is formed to a thickness of 200 to 150 so as to cover the island-shaped silicon films 204 and 205.
A silicon oxide film of 0 °, for example, 1000 ° was formed. In this example, a silicon oxide film was formed by a plasma CVD method using TEOS and oxygen as source gases.
At this time, as the film forming conditions, the gas pressure was 4 Pa, the input power was 150 W, and the substrate temperature was 350 ° C.

【0038】ゲイト絶縁膜を形成したのち、本発明のア
ニール処理をおこなってゲイト絶縁膜、特に、ゲイト絶
縁膜と活性層の界面の特性を向上させた。本実施例にお
いては、まず、水素雰囲気において、350℃、2時間
の熱アニールを施した。この結果、酸化珪素膜中に存在
する不対結合を水素で埋めることが出来た。次に、一酸
化二窒素雰囲気中において、800℃、1時間の熱アニ
ールをおこなった。この結果、酸化珪素膜中および珪素
膜との界面における水素が窒化あるいは酸化されて減少
した。この際、TEOSを原料ガスとして形成した酸化
珪素膜には炭素が含有されているが、この炭素も酸化さ
れ、炭酸ガスとして放出されて減少した。こうしてゲイ
ト絶縁膜として好ましい酸化珪素膜とすることが出来
た。(図2(B))
After the formation of the gate insulating film, the annealing treatment of the present invention was performed to improve the characteristics of the gate insulating film, particularly the interface between the gate insulating film and the active layer. In this embodiment, first, thermal annealing was performed at 350 ° C. for 2 hours in a hydrogen atmosphere. As a result, unpaired bonds existing in the silicon oxide film could be filled with hydrogen. Next, thermal annealing was performed at 800 ° C. for one hour in a dinitrogen monoxide atmosphere. As a result, hydrogen in the silicon oxide film and at the interface with the silicon film was reduced by nitridation or oxidation. At this time, carbon was contained in the silicon oxide film formed using TEOS as a source gas, and this carbon was also oxidized and released as carbon dioxide gas and decreased. Thus, a silicon oxide film which was preferable as a gate insulating film could be obtained. (FIG. 2 (B))

【0039】その後、厚さ6000Åのアルミニウム膜
をスパッタ法によって形成して、これをパターニングし
てゲイト電極207、208を形成した。次に、pH≒
7、1〜3%の酒石酸のエチレングリコール溶液に基板
を浸し、白金を陰極、このアルミニウムのゲイト電極2
07、208を陽極として、陽極酸化をおこなった。陽
極酸化は、最初一定電流で150Vまで電圧を上げ、そ
の状態で1時間保持して終了させた。このようにして、
厚さ2000Åの陽極酸化物を形成した。(図2
(C))
Thereafter, an aluminum film having a thickness of 6000 ° was formed by a sputtering method, and this was patterned to form gate electrodes 207 and 208. Next, pH ≒
7. The substrate is immersed in an ethylene glycol solution of tartaric acid of 1 to 3%, platinum is used as a cathode, and the aluminum gate electrode 2 is used.
Anodization was performed using 07 and 208 as anodes. The anodic oxidation was first completed by raising the voltage to 150 V at a constant current and maintaining the state for 1 hour. In this way,
A 2000 mm thick anodic oxide was formed. (Figure 2
(C))

【0040】その後、イオンドーピング法によって、島
状珪素膜204、205にゲイト電極207、208を
マスクとして自己整合的に不純物を注入した。まず、P
チャネル型のTFTを形成する領域をフォトレジストの
マスク209で覆って燐を注入し、N型不純物領域21
0(ソース/ドレイン領域)を形成した。このときドー
ズ量は1×1014〜8×1015原子/cm2 、加速電圧
は50〜90kV、例えばドーズ量を5×1014原子/
cm2 、加速電圧は80kVとした。(図2(D))
Thereafter, impurities were implanted into the island-like silicon films 204 and 205 in a self-aligned manner by using the gate electrodes 207 and 208 as masks by ion doping. First, P
A region where a channel type TFT is to be formed is covered with a photoresist mask 209, and phosphorus is implanted into the N-type impurity region 21.
0 (source / drain region) was formed. At this time, the dose is 1 × 10 14 to 8 × 10 15 atoms / cm 2 , the acceleration voltage is 50 to 90 kV, for example, the dose is 5 × 10 14 atoms / cm 2 .
cm 2 , and the acceleration voltage was 80 kV. (FIG. 2 (D))

【0041】その後、Nチャネル型のTFTを形成する
領域をフォトレジストのマスク211で覆って硼素を注
入し、P型不純物領域212(ソース/ドレイン領域)
を形成した。このときドーズ量は1×1014〜8×10
15原子/cm2 、加速電圧は40〜80kV、例えばド
ーズ量を1×1015原子/cm2 、加速電圧は65kV
とした。(図2(E))
Thereafter, boron is implanted by covering a region for forming an N-channel type TFT with a photoresist mask 211 to form a P-type impurity region 212 (source / drain region).
Was formed. At this time, the dose amount is 1 × 10 14 to 8 × 10
15 atoms / cm 2 , an acceleration voltage of 40 to 80 kV, for example, a dose of 1 × 10 15 atoms / cm 2 , and an acceleration voltage of 65 kV
And (FIG. 2 (E))

【0042】さらに、レーザー光の照射によってドーピ
ングされた不純物領域210、212の活性化をおこな
った。レーザー光としては、KrFエキシマレーザー
(波長248nm、パルス幅20nsec)を使用し、
エネルギー密度は200〜400mJ/cm2 、例えば
250mJ/cm2 とした。その後、全面に層間絶縁膜
213として酸化珪素膜をプラズマCVD法によって3
000Å形成し、この層間絶縁膜213とゲイト絶縁膜
206をエッチングしてソース/ドレイン領域210、
212にコンタクトホールを形成した。さらに、アルミ
ニウム膜をスパッタ法によって5000Å成膜して、エ
ッチングをおこない、ソース/ドレイン電極214を形
成して、CMOS型のTFTを作製した。(図2
(F))
Further, the doped impurity regions 210 and 212 were activated by laser light irradiation. As a laser beam, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) is used,
The energy density was 200 to 400 mJ / cm 2 , for example, 250 mJ / cm 2 . Thereafter, a silicon oxide film is formed on the entire surface as an interlayer insulating film 213 by plasma CVD.
The interlayer insulating film 213 and the gate insulating film 206 are etched to form a source / drain region 210,
A contact hole was formed in 212. Further, an aluminum film was formed at a thickness of 5000 ° by a sputtering method, etching was performed, and source / drain electrodes 214 were formed. Thus, a CMOS type TFT was manufactured. (Figure 2
(F))

【0043】〔実施例3〕本実施例を図3に示す。本実
施例は、ECR−CVD法によって形成された酸化珪素
膜を使用し、本発明による熱アニールを施してPチャネ
ル型の画素TFTを形成した例である。まず、石英基板
301(100mm×100mm)上に下地の酸化膜3
02として、スパッタ法で酸化珪素膜を3000Å成膜
した。
[Embodiment 3] This embodiment is shown in FIG. The present embodiment is an example in which a silicon oxide film formed by an ECR-CVD method is used, and thermal annealing according to the present invention is performed to form a P-channel pixel TFT. First, an underlying oxide film 3 is formed on a quartz substrate 301 (100 mm × 100 mm).
As No. 02, a silicon oxide film was formed at a thickness of 3000 ° by a sputtering method.

【0044】次に、プラズマCVD法によって非晶質珪
素膜を500Å成膜した。その後、実施例1と同様に、
酢酸ニッケル溶液をスピンドライをおこなうことによっ
て、非晶質珪素膜上に酢酸ニッケルの膜を形成し、その
後、窒素雰囲気中において、550℃、4時間の熱アニ
ールを施すことによってニッケルを導入し、結晶化せし
めた。その後、結晶性を向上させるためにレーザーアニ
ールを施してもかまわない。(図3(A))
Next, an amorphous silicon film was formed to a thickness of 500 ° by a plasma CVD method. Then, as in the first embodiment,
A nickel acetate film is formed on the amorphous silicon film by spin-drying the nickel acetate solution, and then nickel is introduced by performing thermal annealing at 550 ° C. for 4 hours in a nitrogen atmosphere. Crystallized. Thereafter, laser annealing may be performed to improve the crystallinity. (FIG. 3 (A))

【0045】次に、結晶性珪素膜303のパターニング
をおこなって島状珪素膜304を形成した。この島状珪
素膜304は後にTFTの活性層を形成するものであ
る。そして、この島状珪素膜を覆うように、ゲイト絶縁
膜として厚さ1000Åの酸化珪素膜を形成した。本実
施例においては、モノシラン(SiH4 )を原料ガスと
し、一酸化二窒素を酸化剤として用いた、ECR−CV
D法によって酸化珪素膜を形成した。このとき、酸化剤
として一酸化二窒素以外に、酸素(O2 )、一酸化窒素
(NO)、二酸化窒素(NO2 )等を使用してもかまわ
ない。また、このときの成膜条件としては、基板加熱を
おこなわず、マイクロ波(周波数2.45MHz)の投
入電力を400Wでおこなった。
Next, the crystalline silicon film 303 was patterned to form an island-like silicon film 304. This island-shaped silicon film 304 is to form an active layer of the TFT later. Then, a silicon oxide film having a thickness of 1000 ° was formed as a gate insulating film so as to cover the island-shaped silicon film. In this embodiment, ECR-CV using monosilane (SiH 4 ) as a source gas and nitrous oxide as an oxidizing agent is used.
A silicon oxide film was formed by Method D. At this time, in addition to nitrous oxide, oxygen (O 2 ), nitric oxide (NO), nitrogen dioxide (NO 2 ), and the like may be used as the oxidizing agent. As the film forming conditions at this time, the substrate was not heated, and the microwave (frequency: 2.45 MHz) input power was 400 W.

【0046】ゲイト絶縁膜を形成したのち、本発明のア
ニール処理をおこなってゲイト絶縁膜、特に、ゲイト絶
縁膜と活性層の界面の特性を向上させた。本実施例にお
いては、まず、アンモニア雰囲気において600℃、2
時間の熱アニールを施した。この結果、酸化珪素膜中に
存在する不対結合を水素で埋めることが出来た。また、
このアニール工程において窒化反応も進行した。その
後、一酸化二窒素雰囲気中において800℃、1時間の
熱アニールをおこなった。この結果、酸化珪素膜中およ
び珪素膜との界面における水素が窒化あるいは酸化され
て減少した。このように、一度アンモニア雰囲気におけ
る熱アニールを施した後に、一酸化二窒素雰囲気におけ
る熱アニールをおこなうことで酸化珪素膜中の不対結合
を効果的に減少させることが出来て、ゲイト絶縁膜とし
て、より特性の優れた酸化珪素膜を作製することが出来
た。(図3(B))
After the formation of the gate insulating film, the annealing treatment of the present invention was performed to improve the characteristics of the gate insulating film, particularly the interface between the gate insulating film and the active layer. In this embodiment, first, at 600 ° C. in an ammonia atmosphere,
A time thermal anneal was performed. As a result, unpaired bonds existing in the silicon oxide film could be filled with hydrogen. Also,
The nitridation reaction also proceeded in this annealing step. Thereafter, thermal annealing was performed at 800 ° C. for one hour in a dinitrogen monoxide atmosphere. As a result, hydrogen in the silicon oxide film and at the interface with the silicon film was reduced by nitridation or oxidation. In this way, by performing thermal annealing once in an ammonia atmosphere and then performing thermal annealing in a dinitrogen monoxide atmosphere, dangling bonds in the silicon oxide film can be effectively reduced. As a result, a silicon oxide film having better characteristics could be produced. (FIG. 3 (B))

【0047】その後、厚さ6000Åの多結晶シリコン
膜を減圧CVD法によって形成して、これをパターニン
グしてゲイト電極306を形成した。多結晶シリコン膜
には導電性を向上せしめるために微量の燐を添加した。
(図3(C)) その後、イオンドーピング法によって、島状珪素膜30
4にゲイト電極306をマスクとして自己整合的に不純
物として硼素を注入した。このときドーズ量は1〜8×
1015原子/cm2 、加速電圧は40〜80kV、例え
ばドーズ量を5×1015原子/cm2 、加速電圧は65
kVとした。この結果、P型不純物領域307(ソース
/ドレイン領域)が形成された。(図3(D))
Thereafter, a polycrystalline silicon film having a thickness of 6000 ° was formed by a low pressure CVD method, and this was patterned to form a gate electrode 306. A small amount of phosphorus was added to the polycrystalline silicon film in order to improve conductivity.
(FIG. 3C) Thereafter, the island-shaped silicon film 30 is formed by ion doping.
4, boron was implanted as an impurity in a self-aligned manner using the gate electrode 306 as a mask. At this time, the dose amount is 1 to 8 ×
10 15 atoms / cm 2 , an acceleration voltage of 40 to 80 kV, for example, a dose of 5 × 10 15 atoms / cm 2 , and an acceleration voltage of 65
kV. As a result, a P-type impurity region 307 (source / drain region) was formed. (FIG. 3 (D))

【0048】さらに、レーザー光の照射によってドーピ
ングされた不純物領域307の活性化をおこなった。レ
ーザー光としては、KrFエキシマレーザー(波長24
8nm、パルス幅20nsec)を使用し、エネルギー
密度は200〜400mJ/cm2 、例えば250mJ
/cm2 とした。その後、全面に層間絶縁膜308とし
て酸化珪素膜をプラズマCVD法によって3000Å形
成し、この層間絶縁膜308とゲイト絶縁膜305をエ
ッチングしてソース領域にコンタクトホールを形成し
た。さらに、アルミニウム膜をスパッタ法によって50
00Å成膜して、エッチングをおこない、ソース電極3
09を形成した。(図3(E))
Further, the doped impurity region 307 was activated by laser light irradiation. As the laser light, a KrF excimer laser (wavelength 24
8 nm, a pulse width of 20 nsec), and an energy density of 200 to 400 mJ / cm 2 , for example, 250 mJ.
/ Cm 2 . Thereafter, a silicon oxide film was formed on the entire surface as an interlayer insulating film 308 by plasma CVD at 3000 .ANG., And the interlayer insulating film 308 and the gate insulating film 305 were etched to form a contact hole in the source region. Further, an aluminum film is formed by sputtering at 50
After the film is formed, the source electrode 3 is etched.
09 was formed. (FIG. 3 (E))

【0049】その後、パッシベーション膜310として
窒化珪素膜をプラズマCVD法によって2000Å形成
し、これと層間絶縁膜308とゲイト絶縁膜305をエ
ッチングしてコンタクトホールを形成した。さらに、I
TO膜をスパッタ法によって形成し、エッチングをおこ
なって画素電極311を形成して画素TFTを作製し
た。(図3(F))
Thereafter, a silicon nitride film was formed as a passivation film 310 to a thickness of 2000 by plasma CVD, and the interlayer insulating film 308 and the gate insulating film 305 were etched to form contact holes. Furthermore, I
A TO film was formed by a sputtering method, and etching was performed to form a pixel electrode 311 to manufacture a pixel TFT. (FIG. 3 (F))

【0050】〔実施例4〕本実施例を図3に示す。本実
施例は、減圧CVD法によって形成された酸化珪素膜を
使用し、本発明による熱アニールを施してPチャネル型
の画素TFTを形成した例である。まず、石英基板30
1(100mm×100mm)上に下地の酸化膜302
として、スパッタ法で酸化珪素膜を3000Å成膜し
た。
Embodiment 4 This embodiment is shown in FIG. In this embodiment, a P-channel type pixel TFT is formed by using a silicon oxide film formed by a low pressure CVD method and performing thermal annealing according to the present invention. First, the quartz substrate 30
1 (100 mm × 100 mm) as an underlying oxide film 302
As a result, a silicon oxide film having a thickness of 3000 was formed by a sputtering method.

【0051】次に、プラズマCVD法によって非晶質珪
素膜を500Å成膜した。その後、窒素雰囲気中におい
て、600℃、12時間の熱アニールを施すことによっ
て結晶化せしめた。その後、さらに、結晶性を向上させ
るためにレーザーアニールを施した。レーザーのエネル
ギー密度は250〜350mJ/cm2 が適当であっ
た。本実施例では300mJ/cm2 とした。(図3
(A))
Next, an amorphous silicon film was formed to a thickness of 500 ° by a plasma CVD method. Thereafter, in a nitrogen atmosphere, thermal annealing was performed at 600 ° C. for 12 hours to be crystallized. Thereafter, laser annealing was further performed to improve the crystallinity. The energy density of the laser was suitably from 250 to 350 mJ / cm 2 . In this embodiment, it is set to 300 mJ / cm 2 . (FIG. 3
(A))

【0052】次に、結晶性珪素膜303のパターニング
をおこなって島状珪素膜304を形成した。この島状珪
素膜304は後にTFTの活性層を形成するものであ
る。そして、この島状珪素膜を覆うように、ゲイト絶縁
膜として厚さ1000Åの酸化珪素膜を形成した。本実
施例においては、モノシラン(SiH4 )を原料ガスと
し、酸素ガスを酸化剤として用いた、減圧CVD法によ
って酸化珪素膜を形成した。このとき、酸化剤として酸
素ガス以外に、一酸化二窒素(N2 O)、一酸化窒素
(NO)、二酸化窒素(NO2 )等を使用してもかまわ
ない。本実施例においては、圧力0.1〜10tor
r、温度300〜500℃、例えば、圧力1.5tor
r、温度400℃で成膜をおこなった。
Next, the crystalline silicon film 303 was patterned to form an island-like silicon film 304. This island-shaped silicon film 304 is to form an active layer of the TFT later. Then, a silicon oxide film having a thickness of 1000 ° was formed as a gate insulating film so as to cover the island-shaped silicon film. In this embodiment, a silicon oxide film was formed by a low-pressure CVD method using monosilane (SiH 4 ) as a source gas and oxygen gas as an oxidizing agent. At this time, in addition to oxygen gas, dinitrogen monoxide (N 2 O), nitrogen monoxide (NO), nitrogen dioxide (NO 2 ), and the like may be used as the oxidizing agent. In this embodiment, the pressure is 0.1 to 10 torr.
r, temperature 300-500 ° C., for example, pressure 1.5 torr
r, a film was formed at a temperature of 400 ° C.

【0053】ゲイト絶縁膜を形成したのち、本発明のア
ニール処理をおこなってゲイト絶縁膜、特に、ゲイト絶
縁膜と活性層の界面の特性を向上させた。本実施例にお
いては、まず、アンモニア雰囲気において800℃、2
時間の熱アニールを施した。この結果、酸化珪素膜中に
存在する不対結合を水素で埋めることができ、また、S
i−H結合、Si−OH結合等を窒化することができ
た。その後、一酸化二窒素雰囲気中において800℃、
1時間の熱アニールをおこなった。この結果、酸化珪素
膜中および珪素膜との界面における水素が窒化あるいは
酸化されて減少した。このように、一度アンモニア雰囲
気における熱アニールを施した後に、一酸化二窒素雰囲
気における熱アニールをおこなうことで酸化珪素膜中の
不対結合を効果的に減少させることが出来て、ゲイト絶
縁膜として、より特性の優れた酸化珪素膜を作製するこ
とが出来た。(図3(B))
After the formation of the gate insulating film, the annealing treatment of the present invention was performed to improve the characteristics of the gate insulating film, particularly the interface between the gate insulating film and the active layer. In the present embodiment, first, at 800 ° C. in an ammonia atmosphere,
A time thermal anneal was performed. As a result, unpaired bonds existing in the silicon oxide film can be filled with hydrogen, and S
The i-H bond, Si-OH bond, etc. could be nitrided. Then, in an atmosphere of nitrous oxide at 800 ° C.
Thermal annealing was performed for one hour. As a result, hydrogen in the silicon oxide film and at the interface with the silicon film was reduced by nitridation or oxidation. In this way, by performing thermal annealing once in an ammonia atmosphere and then performing thermal annealing in a dinitrogen monoxide atmosphere, dangling bonds in the silicon oxide film can be effectively reduced. As a result, a silicon oxide film having better characteristics could be produced. (FIG. 3 (B))

【0054】その後、厚さ6000Åの多結晶シリコン
膜を減圧CVD法によって形成して、これをパターニン
グしてゲイト電極306を形成した。多結晶シリコン膜
には導電性を向上せしめるために微量の燐を添加した。
(図3(C)) その後、イオンドーピング法によって、島状珪素膜30
4にゲイト電極306をマスクとして自己整合的に不純
物として硼素を注入した。このときドーズ量は1〜8×
1015原子/cm2 、加速電圧は40〜80kV、例え
ばドーズ量を5×1015原子/cm2 、加速電圧は65
kVとした。この結果、P型不純物領域307(ソース
/ドレイン領域)が形成された。(図3(D))
Thereafter, a polycrystalline silicon film having a thickness of 6000 ° was formed by a low pressure CVD method, and this was patterned to form a gate electrode 306. A small amount of phosphorus was added to the polycrystalline silicon film in order to improve conductivity.
(FIG. 3C) Thereafter, the island-shaped silicon film 30 is formed by ion doping.
4, boron was implanted as an impurity in a self-aligned manner using the gate electrode 306 as a mask. At this time, the dose amount is 1 to 8 ×
10 15 atoms / cm 2 , an acceleration voltage of 40 to 80 kV, for example, a dose of 5 × 10 15 atoms / cm 2 , and an acceleration voltage of 65
kV. As a result, a P-type impurity region 307 (source / drain region) was formed. (FIG. 3 (D))

【0055】さらに、500〜650℃、3〜24時
間、例えば、600℃、12時間の熱アニールをおこな
い、不純物イオンの活性化をおこなった。その後、全面
に層間絶縁膜308として酸化珪素膜をプラズマCVD
法によって3000Å形成し、この層間絶縁膜308と
ゲイト絶縁膜305をエッチングしてソース領域にコン
タクトホールを形成した。さらに、アルミニウム膜をス
パッタ法によって5000Å成膜して、エッチングをお
こない、ソース電極309を形成した。(図3(E)) その後、パッシベーション膜310として窒化珪素膜を
プラズマCVD法によって2000Å形成し、これと層
間絶縁膜308とゲイト絶縁膜305をエッチングして
コンタクトホールを形成した。さらに、ITO膜をスパ
ッタ法によって形成し、エッチングをおこなって画素電
極311を形成して画素TFTを作製した。(図3
(F))
Further, thermal annealing was performed at 500 to 650 ° C. for 3 to 24 hours, for example, at 600 ° C. for 12 hours to activate the impurity ions. Thereafter, a silicon oxide film is formed on the entire surface as an interlayer insulating film 308 by plasma CVD.
The interlayer insulating film 308 and the gate insulating film 305 were etched to form a contact hole in the source region. Further, an aluminum film was formed at a thickness of 5000 ° by a sputtering method, and etching was performed to form a source electrode 309. (FIG. 3E) Thereafter, a silicon nitride film was formed as a passivation film 310 by 2000 cm by a plasma CVD method, and the interlayer insulating film 308 and the gate insulating film 305 were etched to form contact holes. Further, an ITO film was formed by a sputtering method, and etching was performed to form a pixel electrode 311 to manufacture a pixel TFT. (FIG. 3
(F))

【0056】[0056]

【発明の効果】上述のように、本発明によって、TFT
の特性が大幅に改善された。特に、ホットキャリヤ注入
に対してゲイト絶縁膜が耐性を示し、劣化が低減し、信
頼性が向上した。実施例では、ガラス基板上のTFTを
中心に説明したが、多層集積回路(立体集積回路、3次
元集積回路ともいう)等に本発明を適用しても優れた効
果が得られることは明らかである。このように本発明は
工業上有益な発明である。
As described above, according to the present invention, the TFT
The characteristics have been greatly improved. In particular, the gate insulating film showed resistance to hot carrier injection, reduced deterioration, and improved reliability. Although the embodiments have been described mainly on TFTs on a glass substrate, it is apparent that excellent effects can be obtained by applying the present invention to a multilayer integrated circuit (also referred to as a three-dimensional integrated circuit or a three-dimensional integrated circuit). is there. Thus, the present invention is an industrially useful invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例1の工程を示す。FIG. 1 shows the steps of Example 1.

【図2】 実施例2の工程を示す。FIG. 2 shows the steps of Example 2.

【図3】 実施例3、4の工程を示す。FIG. 3 shows the steps of Examples 3 and 4.

【図4】 SIMSのデータを示す。FIG. 4 shows SIMS data.

【図5】 SIMSのデータを示す。FIG. 5 shows SIMS data.

【符号の説明】[Explanation of symbols]

101・・・・基板 102・・・・下地酸化膜 103・・・・結晶性珪素膜 104・・・・島状珪素膜 105・・・・ゲイト絶縁膜 106・・・・ゲイト電極 107・・・・不純物領域(ソース/ドレイン領域) 108・・・・層間絶縁膜 109・・・・ソース/ドレイン電極 101, substrate 102, base oxide film 103, crystalline silicon film 104, island-shaped silicon film 105, gate insulating film 106, gate electrode 107 ..Impurity regions (source / drain regions) 108..interlayer insulating films 109..source / drain electrodes

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 審査官 棚田 一也 (56)参考文献 特開 平5−74763(JP,A) 特開 平7−201846(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/316 H01L 21/336 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Yasuhiko Takemura 398 Hase, Atsugi-shi, Kanagawa Examiner, Kazuya Tanada, Semiconductor Energy Laboratory Co., Ltd. (56) References JP 5-74763 (JP, A) Hei 7-201846 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/786 H01L 21/316 H01L 21/336

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 結晶性の島状珪素領域を覆ってPVD法
によって酸化珪素膜を堆積し、 前記酸化珪素膜を600℃以上850℃以下の一酸化二
窒素雰囲気においてアニールすことを特徴とする半導
体装置の作製方法。
1. A wherein the you annealing in crystalline covering the island-like silicon region by depositing a silicon oxide film by P VD method, following dinitrogen monoxide atmosphere wherein the 850 ° C. 600 ° C. or higher, a silicon oxide film Of manufacturing a semiconductor device.
【請求項2】 結晶性の島状珪素領域を覆ってCVD法
又はPVDによって酸化珪素膜を堆積し、水素又は窒化
水素雰囲気中において前記酸化珪素膜をアニール該アニールの後、前記酸化珪素膜を600℃以上850
℃以下の一酸化二窒素雰囲気においてアニールする こと
を特徴とする半導体装置の作製方法。
2. A CVD method covering a crystalline island-like silicon region.
Or PVD by depositing a silicon oxide film, and annealing the silicon oxide film in a hydrogen or a nitride in a hydrogen atmosphere, after the annealing, the silicon oxide film 600 ° C. to 850
A method for manufacturing a semiconductor device , comprising annealing in an atmosphere of dinitrogen monoxide at a temperature of not more than ° C.
【請求項3】 請求項1又は2において、前記酸化珪素
膜はスパッタ法によって堆積されることを特徴とする半
導体装置の作製方法。
3. The method of claim 1 or 2, the method for manufacturing a semiconductor device wherein the silicon oxide film is characterized in that it is deposited by sputtering.
【請求項4】 請求項において、前記酸化珪素膜はE
CR−CVD法によって堆積されることを特徴とする半
導体装置の作製方法。
4. The silicon oxide film according to claim 2 , wherein
A method for manufacturing a semiconductor device, wherein the semiconductor device is deposited by a CR-CVD method.
【請求項5】 請求項において、前記酸化珪素膜はテ
トラ・エトキシ・シラン(TEOS)を原料とするCVD法に
よって堆積されることを特徴とする半導体装置の作製方
法。
5. The method according to claim 2 , wherein the silicon oxide film is deposited by a CVD method using tetraethoxysilane (TEOS) as a raw material.
【請求項6】 請求項において、前記酸化珪素膜はモ
ノシランと酸素を主たる原料とする減圧CVD法によっ
て堆積されることを特徴とする半導体装置の作製方法。
6. The method for manufacturing a semiconductor device according to claim 2 , wherein the silicon oxide film is deposited by a low pressure CVD method using monosilane and oxygen as main materials.
【請求項7】 請求項1乃至6において、酸化珪素膜が
堆積される島状珪素領域には、1×1017〜1×1019
原子/cm3 の結晶化促進元素が含まれていることを特
徴とする半導体装置の作製方法。
7. The silicon oxide film according to claim 1 , wherein
In the island-like silicon region to be deposited , 1 × 10 17 to 1 × 10 19
A method for manufacturing a semiconductor device, which includes an atom / cm 3 of a crystallization promoting element.
JP21202994A 1994-08-11 1994-08-11 Method for manufacturing semiconductor device Expired - Fee Related JP3173757B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21202994A JP3173757B2 (en) 1994-08-11 1994-08-11 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21202994A JP3173757B2 (en) 1994-08-11 1994-08-11 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0855995A JPH0855995A (en) 1996-02-27
JP3173757B2 true JP3173757B2 (en) 2001-06-04

Family

ID=16615696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21202994A Expired - Fee Related JP3173757B2 (en) 1994-08-11 1994-08-11 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3173757B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146928A (en) * 1996-06-06 2000-11-14 Seiko Epson Corporation Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method
JP2002134518A (en) * 2000-10-27 2002-05-10 Mitsubishi Materials Silicon Corp Resistibility-adjusted silicon wafer and its manufacturing method
JP2002134513A (en) * 2000-10-27 2002-05-10 Mitsubishi Materials Silicon Corp Method for heat-treating silicon wafer

Also Published As

Publication number Publication date
JPH0855995A (en) 1996-02-27

Similar Documents

Publication Publication Date Title
JP3963961B2 (en) Method for manufacturing semiconductor device
US5840600A (en) Method for producing semiconductor device and apparatus for treating semiconductor device
US5534445A (en) Method of fabricating a polysilicon thin film transistor
US6346486B2 (en) Transistor device and method of forming the same
US6261875B1 (en) Transistor and process for fabricating the same
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
KR100453311B1 (en) Thin film transistor and method of manufacturing the same
JPH06232158A (en) Thin film transistor and manufacture thereof
JPH09213630A (en) Method for manufacturing semiconductor device
JPH04165679A (en) Insulating gate type semiconductor device
JP3359794B2 (en) Method for manufacturing semiconductor device
JP3173757B2 (en) Method for manufacturing semiconductor device
JP3565910B2 (en) Method for manufacturing semiconductor device
JP3565911B2 (en) Method for manufacturing semiconductor device
JPH09129889A (en) Manufacture of semiconductor device
JPH0878693A (en) Manufacture of semiconductor device
JP3874815B2 (en) Method for manufacturing semiconductor device
JP3837938B2 (en) Method for manufacturing thin film semiconductor device
JP3173758B2 (en) Semiconductor device and manufacturing method thereof
JP2759411B2 (en) Semiconductor device and manufacturing method thereof
JP3874814B2 (en) Method for manufacturing semiconductor device
JPH04152640A (en) Manufacture of insulated-gate type semiconductor device
JP3445573B2 (en) Semiconductor device
JP2860894B2 (en) Semiconductor device manufacturing method
JP3278237B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080330

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees