JP4451534B2 - 積層配線板およびその製造方法 - Google Patents
積層配線板およびその製造方法 Download PDFInfo
- Publication number
- JP4451534B2 JP4451534B2 JP2000067909A JP2000067909A JP4451534B2 JP 4451534 B2 JP4451534 B2 JP 4451534B2 JP 2000067909 A JP2000067909 A JP 2000067909A JP 2000067909 A JP2000067909 A JP 2000067909A JP 4451534 B2 JP4451534 B2 JP 4451534B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- laminated wiring
- insulating layer
- marking
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は,導体層と絶縁層とを交互に積層してなる積層配線板に関する。さらに詳細には,製造番号等の識別情報を個片ごとにかつ見やすくマーキングした積層配線板およびその製造方法に関するものである。
【0002】
【従来の技術】
従来から,積層配線板においては,製造工場や製造時期等の製造情報を製品の一部に刷り込むことが行われている。近年では,製品1つずつの識別が可能な番号付けが求められており,特に多ピース品の場合に個片ごとの識別情報のマーキングが必要なことも多々ある。このような個別の識別情報はマスク化しにくいので,数値制御で任意のパターンを個別に書き込めるレーザ加工を用いることが考えられている。
【0003】
【発明が解決しようとする課題】
しかしながら,図7のように単に絶縁層90にレーザショットで窪み91のパターンを形成しただけのものでは,実際上見づらく識別マークとして不適切である(図8)。窪み91とその周囲との間にコントラストがほとんどないためである。むろん,内部に導体層を設けておいて窪みの底部で導体層を露出させることも考えられる。しかしこれでも,経時変化により導体層が光沢を失うと,やはり見づらくなってしまう。
【0004】
本発明は,前記した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは,製品ごとに個別に識別情報を記録できるだけでなく製造後長期にわたって見やすさを維持するマーキングを付した積層配線板およびその製造方法を提供することにある。
【0005】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明の積層配線板は,導体層と絶縁層とを交互に積層してなるものであって,絶縁層に覆われているある導体層の一部に,少なくとも1面が黒化面とされているとともに,黒化面を含めて除去された貫通穴のパターンが形成されたマーキング領域を有し,黒化面を覆う絶縁層に,貫通穴のパターンの穴が,当該絶縁層を貫通して形成されており,マーキング領域に対応する領域では他のすべての導体層がブランクとされているものである。
【0006】
この積層配線板では,マーキング領域の導体層に貫通穴のパターンが形成されているとともに少なくとも1面が黒化されている。よって,黒化面の裏面側から光を照射しつつ黒化面側から観察すると,貫通穴とその周囲との間に明確なコントラストがあり,見やすい。また,貫通穴の配置で文字や数字を表すことにより,個別の識別情報を表現できる。なお,ここでいう貫通穴とは,当該導体層を貫通していることを意味するにとどまる。すなわち配線板の全厚を貫通していることを要求するものではない。
【0007】
この積層配線板においては,黒化面を覆う絶縁層の穴の底部における導体層が黒化面を含めて除去されて貫通穴のパターンをなしているとよい。このようにすると,貫通穴を通過した光はもはや何にも遮られずに観察に供されるので,貫通穴のパターンを明確に識別できるからである。そしてこの絶縁層の穴は,レーザ加工により形成することが好ましい。レーザ加工ならば,数値制御により個別のパターンを書き込めるからである。また,かかるマーキング領域は,個片ごとに設けられていることが望ましい。個片ごとの個別の情報をもマーキングしておくことにより,個片ごとの個別の識別が可能となるからである。
【0008】
そして,本発明の積層配線板の製造方法では,絶縁層上の導体層にパターニングしてマーキング領域を形成し,マーキング領域の表面を黒化し,マーキング領域の黒化面に絶縁層を積層し,絶縁層に穴パターンを形成してマーキング領域の黒化面を部分的に露出させ,露出した箇所からマーキング領域の導体層をエッチングして貫通穴を形成するとともに,マーキング領域に対応する領域では他のすべての導体層をブランクとすることを通して,導体層と絶縁層とを交互に積層してなる積層配線板を製造する。
【0009】
すなわち,まず,少なくとも片面に導体層を有する絶縁層を用意する。そしてその導体層をパターニングする際に,マーキング領域をも形成する。この時点でのマーキング領域はベタであり,貫通穴のパターンはまだ形成されていない。また,裏面にも導体層がある場合には,マーキング領域に対応する領域は裏面の導体層をブランクにしておく。そして,マーキング領域の表面を黒化する。なお,この黒化処理は,導体層のパターニングの前に行ってもよい。
【0010】
そして,マーキング領域の導体層を覆う絶縁層を積層する。この積層により,マーキング領域の黒化面が絶縁層により覆われる。このとき絶縁層のみを積層してもよいし,片面に導体層の付いた絶縁層を用いて上層導体層を同時に積層してもよい。ただしその場合,マーキング領域に対応する領域は,上層導体層を後でエッチングしてブランクにしておく必要がある。また,裏面側にも絶縁層や導体層を積層してよい。ただしその場合の導体層は,最外層以外のものについては,マーキング領域に対応する領域がブランクになるようにあらかじめパターニングしておく必要がある。最外層のものについてはあらかじめそのようにパターニングしておくか,あるいは後でエッチングして当該領域をブランクにする必要がある。
【0011】
そして,絶縁層に穴パターンを形成する。これにより,マーキング領域の黒化面が部分的に露出する。この穴パターンとして文字や数字を表すことにより,個別の識別情報が表現される。穴パターンの形成方法としては,フォトリソグラフィによるパターンエッチングも考えられないわけではないが,数値制御により個別のパターンを書き込めるレーザ加工が現実的である。そして,露出した箇所からマーキング領域の導体層をエッチングする。これにより,穴パターンに沿った貫通穴がマーキング領域の導体層に形成される。よって,かかるマーキング領域が形成された積層配線板を,背後から光を照射しつつ黒化面側から観察すると,貫通穴とその周囲との間に明確なコントラストがあり,識別情報を読み取りやすい。よってマーキング領域は,各個片に形成することが望ましい。
【0012】
【発明の実施の形態】
以下,本発明を具体化した実施の形態について,添付図面を参照しつつ詳細に説明する。まず,本実施の形態に係る積層配線板の構造を説明する。本実施の形態に係る積層配線板1は,図1に示すように,導体層11〜16と層間絶縁層21〜22とを交互に積層して形成されている。積層配線板1のうち図1中に矢印Mで示す領域がマーキング領域である。
【0013】
マーキング領域Mでは,導体層12以外のすべての導体層11,13〜16がブランクとされている。マーキング領域Mにおける導体層12には,穴パターン31が形成されている。穴パターン31は,積層配線板1を上方から見たときに文字や数字として認識されるように穴を配置したものである。この文字や数字として,製品の個別の識別情報がマーキングされている。穴パターン31の各穴は,導体層12および層間絶縁層21を貫通している。また,マーキング領域Mにおける導体層12の図1中上側の面には,黒化層32が形成されている。なお導体層12は,図1に示す範囲外で回路の一部を構成していてもよい。
【0014】
かかる積層配線板1のマーキング領域Mを,背後(図1中下方)からバックライト照明しつつ図1中上方から観察すると,図2に示すように明確なコントラストが得られる。すなわち,穴パターン31の穴を通してバックライト光が図1中上方に漏れ出てくる。そして,漏れ出てきた光はその後さらに絶縁層により散乱されることなく観察に供される。穴パターン31が導体層12および層間絶縁層21を貫通しているからである。このため観察上,穴パターン31の部分は非常に明るく認識される。図2中の白抜きの丸(配置により数字を表現している)はこれを表している。その一方で穴パターン31の穴の周囲は,黒化層32のために黒く見える。図2の図形の地の部分が黒いのはこれを表している。この明確なコントラストのため,マーキング領域Mに記録されている情報を容易に読み取ることができる。
【0015】
続いて,図1に示す積層配線板1の製造方法を説明する。まず,出発材料として,2枚の両面銅貼り板41,42を用意する(図3)。両面銅貼り板41,42には2枚とも,表裏の銅箔にパターン加工を施す。このとき,両面銅貼り板41における図3中上側の銅箔12については,積層配線板1のマーキング領域Mとなるべき領域をランドとする。下側の銅箔13については当該領域をブランクとする。また,両面銅貼り板42については,両面とも当該領域をブランクとする。そして,両面銅貼り板41を黒化処理液(例えばニチゴーモートン社製の「SURFACEbond530」等)に浸して,マーキング領域Mの銅箔12上に黒化層32を形成する。このとき裏面側の銅箔13にも黒化層が形成されるがこれはあまり重要でない。また,両面銅貼り板42については,図3の範囲内には黒化処理を必要とする理由はないが,他の部分の都合によっては黒化処理してもよい。
【0016】
そして,これらをプレスして一体化することにより多層化する。このとき,両面銅貼り板41,42の間にドライフィルム23を挟み込む。また,両面銅貼り板41,42の外側には,樹脂付き銅箔43,44を,銅箔11,16が外向きになるように配置する。これにより黒化層32は層間絶縁層21で一旦覆われることとなる。そして,プレス後に外層銅箔11,16をパターン加工して,マーキング領域Mに相当する領域をブランクとする(図4)。この時点で,図1に示した積層配線板1の外形がほぼできあがっている。
【0017】
そして,マーキング領域Mに対し図4中上側から,レーザショットにより層間絶縁層21に穴パターン31の穴開けをする(図5)。このとき,数値制御により穴開け位置を個別に制御して,穴の配置により図2に示したような文字や数字を表現する。この文字や数字により,製品(多ピース品の場合には個片)ごとの固有の識別情報をマーキングする。図5の状態では,穴パターン31の穴は層間絶縁層21のみを貫通しており,その底に黒化層32が露出している。なお,レーザショットのビーム径は,150〜200μm程度が良好である。
【0018】
そして,積層配線板1の両面に全面めっき45,46を施してから(図6),両面のめっき層45,46をパターン加工する。すると,めっき層45,46とともに,銅箔12(黒化層32を含む)もエッチングされる。これにより,穴パターン31の穴が導体層12および層間絶縁層21を貫通する状態が得られる。すなわち,図1の状態ができあがる。なお,このパターン加工により,マーキング領域Mに相当する領域をブランクとしなければならないことはもちろんである。
【0019】
以上詳細に説明したように本実施の形態では,外側から2番目の導体層12の外向きの面に黒化層32が形成されている。そして,黒化層32を覆う層間絶縁層21にレーザ加工により穴を開け,この穴を通して導体層12をエッチングし,導体層12および層間絶縁層21を貫通する穴パターン31を形成している。よって,かかる積層配線板1のマーキング領域Mを,背後からバックライト照明しつつ図1中上方から観察することにより,明確なコントラストで穴パターン31を読み取ることができる。ここで,導体層12の穴を通過した光がそれ以上絶縁層により散乱されることなく観察に供されることも,コントラストの高さに貢献している。そして,穴パターン31の穴の配置により個別の製品ごとの識別情報を自由にマーキングできるので,多ピース品の各個片に個片ごとの識別情報を記録することができる。また,経時劣化により観察時のコントラストが低下することもない。
【0020】
なお,本実施の形態は単なる例示にすぎず,本発明を何ら限定するものではない。したがって本発明は当然に,その要旨を逸脱しない範囲内で種々の改良,変形が可能である。例えば,層数はもっと多くてもよいし,図3の状態から図4の状態へのプレス時における積層の具体的態様はこれと異なってもよい。また,本実施の形態では,レーザショットにより層間絶縁層21に穴を開けた後,一旦全面めっきしてからめっき層とともに導体層12をエッチングして穴開けしたが,めっきせず直ちにエッチングしてもよい。また,エッチングする代わりに,レーザショットで層間絶縁層21に引き続き導体層12をも直に加工してしまってもよい。
【0021】
【発明の効果】
以上の説明から明らかなように本発明によれば,製品ごとに個別に識別情報を記録できるだけでなく製造後長期にわたって見やすさを維持するマーキングを付した積層配線板およびその製造方法が提供されている。
【図面の簡単な説明】
【図1】実施の形態に係る積層配線板の断面図である。
【図2】図1の積層配線板のマーキング領域の観察例を示す図である。
【図3】図1の積層配線板の製造方法を説明するための断面図である(その1)。
【図4】図1の積層配線板の製造方法を説明するための断面図である(その2)。
【図5】図1の積層配線板の製造方法を説明するための断面図である(その3)。
【図6】図1の積層配線板の製造方法を説明するための断面図である(その4)。
【図7】従来の積層配線板の1例の断面図である。
【図8】図7積層配線板のマーキング領域の観察例を示す図である。
【符号の説明】
1 積層配線板
11〜16 導体層
21〜25 層間絶縁層
31 穴パターン
32 黒化層
M マーキング領域
Claims (4)
- 導体層と絶縁層とを交互に積層してなる積層配線板において,
絶縁層に覆われているある導体層の一部に,少なくとも1面が黒化面とされているとともに,前記黒化面を含めて除去された貫通穴のパターンが形成されたマーキング領域を有し,
前記黒化面を覆う絶縁層に,前記貫通穴のパターンの穴が,当該絶縁層を貫通して形成されており,
前記マーキング領域に対応する領域では他のすべての導体層がブランクとされていることを特徴とする積層配線板。 - 請求項1に記載する積層配線板において,
前記マーキング領域が,個片ごとに設けられていることを特徴とする積層配線板。 - 導体層と絶縁層とを交互に積層してなる積層配線板の製造方法において,
絶縁層上の導体層にパターニングしてマーキング領域を形成し,
前記マーキング領域の表面を黒化し,
前記マーキング領域の黒化面に絶縁層を積層し,
前記絶縁層に穴パターンを形成して前記マーキング領域の黒化面を部分的に露出させ,
露出した箇所から前記導体層をエッチングして貫通穴を形成するとともに,
前記マーキング領域に対応する領域では他のすべての導体層をブランクとすることを特徴とする積層配線板の製造方法。 - 請求項3に記載する積層配線板の製造方法において,
各個片に前記マーキング領域を形成することを特徴とする積層配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000067909A JP4451534B2 (ja) | 2000-03-13 | 2000-03-13 | 積層配線板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000067909A JP4451534B2 (ja) | 2000-03-13 | 2000-03-13 | 積層配線板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001257479A JP2001257479A (ja) | 2001-09-21 |
JP4451534B2 true JP4451534B2 (ja) | 2010-04-14 |
Family
ID=18587031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000067909A Expired - Fee Related JP4451534B2 (ja) | 2000-03-13 | 2000-03-13 | 積層配線板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4451534B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008004629A (ja) * | 2006-06-20 | 2008-01-10 | Pioneer Electronic Corp | プリント回路板アセンブリ及び装置 |
JP2009194321A (ja) * | 2008-02-18 | 2009-08-27 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体パッケージ |
JP2012151509A (ja) * | 2012-05-01 | 2012-08-09 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体パッケージ |
JP6503813B2 (ja) * | 2015-03-19 | 2019-04-24 | 日本電気株式会社 | 識別装置、識別方法およびトレーサビリティシステム |
JP6810464B2 (ja) * | 2018-01-31 | 2021-01-06 | 株式会社ソフイア | 遊技機 |
TWI685422B (zh) * | 2019-01-29 | 2020-02-21 | 兆科科技有限公司 | 具有高對比色差形成識別標示的散熱標籤 |
-
2000
- 2000-03-13 JP JP2000067909A patent/JP4451534B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001257479A (ja) | 2001-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101668389B (zh) | 高对准度印制线路板的制作方法 | |
CN103648240B (zh) | 一种对称型刚挠结合板的制备方法 | |
JP5005307B2 (ja) | 配線回路基板およびその製造方法 | |
JP4451534B2 (ja) | 積層配線板およびその製造方法 | |
JP2010073961A (ja) | 積層型電子部品及びその製造方法 | |
JP2019161579A (ja) | プリント配線板 | |
TWI386126B (zh) | 覆銅基板裁切方法 | |
CN106793585A (zh) | 一种高密度互联半挠性印制电路板及其制作方法 | |
JP2990105B2 (ja) | 印刷配線板の製造方法 | |
CN101742824B (zh) | 电路板制作方法 | |
JP4322821B2 (ja) | 配線板、及び配線板情報読取システム | |
JP2561840B2 (ja) | 多層回路基板 | |
JP2005183798A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JPS5810387Y2 (ja) | 多層印刷回路基板 | |
JP2002329964A (ja) | 多層プリント配線板の製造方法 | |
JPS5826548Y2 (ja) | 電子回路用セラミツク多層印刷基板 | |
JPH0747904Y2 (ja) | 複合多層プリント配線基板 | |
JP2546058B2 (ja) | 印刷配線板の製造方法 | |
JPS625312Y2 (ja) | ||
JP2003324253A (ja) | プリント配線板およびその製造方法 | |
JPS58171885A (ja) | プリント配線基板用銅張り積層板 | |
JPH0513898A (ja) | プリント配線板 | |
JPS62291087A (ja) | 配線板の製造方法 | |
JPH06152150A (ja) | 多層プリント配線板の製造法 | |
JP2003046208A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20100126 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100128 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20130205 |
|
LAPS | Cancellation because of no payment of annual fees |