CN106793585A - 一种高密度互联半挠性印制电路板及其制作方法 - Google Patents

一种高密度互联半挠性印制电路板及其制作方法 Download PDF

Info

Publication number
CN106793585A
CN106793585A CN201611108650.3A CN201611108650A CN106793585A CN 106793585 A CN106793585 A CN 106793585A CN 201611108650 A CN201611108650 A CN 201611108650A CN 106793585 A CN106793585 A CN 106793585A
Authority
CN
China
Prior art keywords
layers
semi
printed circuit
circuit board
core plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611108650.3A
Other languages
English (en)
Inventor
张霞
王俊
康国庆
曾平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kinwong Electronic Co Ltd
Original Assignee
Shenzhen Kinwong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Kinwong Electronic Co Ltd filed Critical Shenzhen Kinwong Electronic Co Ltd
Priority to CN201611108650.3A priority Critical patent/CN106793585A/zh
Publication of CN106793585A publication Critical patent/CN106793585A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets

Abstract

本发明公开一种高密度互联半挠性印制电路板及其制作方法,制作方法包括步骤:A、将L5‑6层芯板的一个表面进行第一次压合,使L5‑6层芯板相应表面压合一层铜箔,形成L4‑6层芯板;B、再将L4‑6层芯板上下表面分别与L2‑3层芯板、L7‑8层芯板进行第二次压合,形成L2‑8层芯板;C、最后在L2‑8层芯板的上下表面进行第三次压合,使L2‑8层芯板上下表面压合一层铜箔,形成L1‑9层半挠性印制电路板。本发明可实现印制电路板的高密度互联;此外,本发明可有效控制挠折区域的余厚,使印制电路板实现可挠折功能并保证板厚均匀和板面平整,同时保证挠折性;本发明可提高产品可靠性,延长使用寿命和终端电子产品的可靠性。

Description

一种高密度互联半挠性印制电路板及其制作方法
技术领域
本发明涉及印制电路板领域,尤其涉及一种高密度互联半挠性印制电路板及其制作方法。
背景技术
刚挠结合板结合刚性板和挠性板的优势,既可提供刚性电路板的支撑作用,又可实现局部弯曲,广泛应用于电子产品的三维组装。
半挠性印制电路板,又称Semi-flex印制电路板,是半挠性印制板,它的基材不是聚酰亚胺基材,所以不存在尺寸稳定性差,板薄难加工的问题。半挠性印制电路板使用的是常规的刚性基材,能够降低材料及加工成本,同样具有挠折性,且耐热性、电气性能更优。但现有的半挠性印制电路板其存在板厚不均、板面不平整、产品良率低、无法实现高密度互联的问题。
因此,现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足,本发明的目的在于提供一种高密度互联半挠性印制电路板及其制作方法,旨在解决现有的高密度互联半挠性印制电路板其存在板厚不均、板面不平整、产品良率低的问题。
本发明的技术方案如下:
一种高密度互联半挠性印制电路板的制作方法,其中,包括步骤:
A、将L5-6层芯板的一个表面进行第一次压合,使L5-6层芯板相应表面压合一层铜箔,形成L4-6层芯板;
B、再将L4-6层芯板上下表面分别与L2-3层芯板、L7-8层芯板进行第二次压合,形成L2-8层芯板;
C、最后在L2-8层芯板的上下表面进行第三次压合,使L2-8层芯板上下表面压合一层铜箔,形成L1-9层半挠性印制电路板。
所述的高密度互联半挠性印制电路板的制作方法,其中,在所述步骤A中,对压合得到的L4-6层芯板制作埋孔。
所述的高密度互联半挠性印制电路板的制作方法,其中,在所述步骤B中,对压合得到的L2-8层芯板制作埋孔。
所述的高密度互联半挠性印制电路板的制作方法,其中,在所述步骤C中,对压合得到的L1-9层半挠性印制电路板中的L1-2层和L8-9层制作盲孔;再对L1-9层半挠性印制电路板制作通孔。
所述的高密度互联半挠性印制电路板的制作方法,其中,在所述步骤A和步骤B中,采用离型膜进行压合。
所述的高密度互联半挠性印制电路板的制作方法,其中,采用机械钻孔的方式制作埋孔。
所述的高密度互联半挠性印制电路板的制作方法,其中,采用激光钻孔的方式制作盲孔。
所述的高密度互联半挠性印制电路板的制作方法,其中,所述步骤C之后,使用机械控深锣的方式将挠折区域多余的基材锣除。
所述的高密度互联半挠性印制电路板的制作方法,其中,在机械控深锣后之后,依次进行锣外形、洗板、电测、外观检查、抽检、包装处理。
一种高密度互联半挠性印制电路板,其中,采用如上任一项所述的制作方法。
有益效果:通过本发明可实现印制电路板的高密度互联,且同时实现半挠性;此外,本发明可有效控制挠折区域的余厚,使印制电路板实现可挠折功能并保证板厚均匀和板面平整,同时保证挠折性;本发明可提高产品可靠性,延长使用寿命和终端电子产品的可靠性。
附图说明
图1为本发明一种高密度互联半挠性印制电路板的制作方法较佳实施例的流程图。
图2为本发明一种高密度互联半挠性印制电路板的制作方法原理图。
具体实施方式
本发明提供一种高密度互联半挠性印制电路板及其制作方法,为使本发明的目的、技术方案及效果更加清楚、明确,以下对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
请参阅图1,图1为本发明一种高密度互联半挠性印制电路板的制作方法较佳实施例的流程图,如图所示,其包括步骤:
S1、将L5-6层芯板的一个表面进行第一次压合,使L5-6层芯板相应表面压合一层铜箔,形成L4-6层芯板;
S2、再将L4-6层芯板上下表面分别与L2-3层芯板、L7-8层芯板进行第二次压合,形成L2-8层芯板;
S3、最后在L2-8层芯板的上下表面进行第三次压合,使L2-8层芯板上下表面压合一层铜箔,形成L1-9层半挠性印制电路板。
本发明的高密度互联半挠性印制板,包括依次叠层的9层板,即从L1至L9层。在制作前,先进行工程设计,工程设计可包括:L1-2层和L8-9层设计盲孔,L2-L8层设计埋孔,L4-6层设计埋孔,L1-9层设计通孔,具体内容在后文继续说明。
具体来说,如图2所示,在所述步骤S1中, L5-6层芯板为FR4芯板,L4层为铜箔,先将L5-6层芯板按照线路制作流程进行制作,并将L5-6层芯板中的L5层线路制作完,再通过热压的方式,利用半固化粘结片将L5-6层芯板和L6层铜箔粘结在一起,形成L4-6层芯板,再对L4-6层芯板制作埋孔,例如通过机械钻孔方式制作埋孔(图2中标记为10),通过沉铜板电的方式,实现L4-6层的层间互联,再依次进行线路、图形电镀、蚀刻流程,制作出L4和L6层的线路。另外在步骤S1之后,还可对L4-6层芯板进行冲切或钻对位孔(机械钻孔),并进行棕化处理,使L4和 L6层线路表面的铜箔被粗化并形成棕化膜。
在所述步骤S2中,准备好L4-6层芯板、L2-3层芯板、L7-8层芯板并制作好线路后,通过热压的方式,利用半固化粘结片将各芯板按顺序(依次为L2-3层芯板、L4-6层芯板、L7-8层芯板)粘结在一起,形成L2-8层芯板,再对L2-8层芯板制作L2-8层埋孔(图2中标记为11)(通过机械钻孔方式),再按照沉铜板电的方式,实现L2-8层的层间互联,然后依次进行线路、图形电镀、蚀刻流程,制作出L2和L8层线路。
在所述步骤S3中,准备好L2-8层芯板并制作好L2和L8层线路后,通过热压的方式,利用半固化粘结片将L2-8层芯板与L1层铜箔和L9层铜箔粘结在一起,形成L1-9层芯板(L1-9层半挠性印制电路板),再对L1-9层芯板中的L1-2和L8-9层分别制作盲孔(图2中标记为12),例如采用激光钻孔的方式制作盲孔;再对L1-9层芯板制作通孔(图2中标记为13),例如采用机械钻孔方式制作通孔;最后再按照沉铜板电、线路、图形电镀、蚀刻、防焊、字符、表面处理等流程制作L1-9层半挠性印制电路板,直至出货。
对于上述各步骤中所用的半固化粘结片,可选择布纹为106或1080类型的半固化粘结片,以保证成品板厚的均匀性。根据需要填胶的面积、板厚要求及介质层厚度要求,确定半固化粘结片使用的数量。
上述步骤中所用的芯板的厚度可以为任一厚度,公差要求为≤±0.1mm;铜厚为H/HOZ(17μm)。
在三次压合过程中,压合参数如下:压力设置最高为350-400PSI,温度最高为200℃,且最高温度的时间保证在60min以上,以保证压合充分固化,从而使可靠性得到保证。
进一步,在所述步骤S1和步骤S2中,采用离型膜进行压合,即L4-6层第一次压合,L2-8层第二次压合时,在压合的钢板与相应的芯板之间放一张离型膜,防止外层铜箔棕化膜上的半固化粘结片粉尘融化,粘附在外层铜箔上,在后制程上,容易导致外层线路开路的问题。
在制作完L1-9层半挠性印制电路板后,
可使用机械控深锣的方式,将挠折区域多余的基材锣除,剩余基材厚度保证在0.2-0.3mm,最终实现此处的挠折功能。
进一步,在机械控深锣后之后,依次进行锣外形、洗板、电测、外观检查、抽检、包装,最后出货。
本发明还提供一种高密度互联半挠性印制电路板较佳实施例,其采用如上所述的制作方法。
下面通过一具体实施例来对本发明的制作方法进行进一步说明。
第一阶段:
步骤1:选用一种线路宽度设计≤5mil(0.13mm),孔径设计≤0.15mm,具有挠折区域设计的高密度互联半挠性印制电路板。
步骤2:按照设计要求,准备L5-6层,L2-3层,L7-8层各一张芯板,及L4层,L1层,L9层铜箔,N张106或1080布纹的半固化粘结片。
步骤3:选用的L5-6,L2-3,L7-8芯板的厚度公差必须≤±0.1mm。
步骤3:将以上所需的物料按照要求,裁切成所需的工作板的尺寸,并按照相应要求进行保存。
步骤4:对裁切好的L5-6层芯板进行线路制作,并冲切或机械钻孔方式钻好对位孔,并进行棕化处理,使L5-6层芯板的铜箔表面被粗化并形成棕化膜。
步骤5:对棕化好的L5-6层芯板按照钢板、离型膜、芯板、半固化片、铜箔、离型膜、钢板的顺序进行叠板,再通过热压的方式,将叠好的板通过半固化粘结片结合在一起,形成L4-6层芯板,此为第一次压合。所用的离型膜的作用为防止半固化粘结片融化的胶粘附在钢板上。离型膜能够耐高温200℃以上,具体成分为聚酯薄膜,具有阻胶隔离的作用。
步骤6:对L4-6层芯板通过机械钻孔方式,进行L4-6层埋孔的钻孔,通过沉铜板电的方式,实现L4-6层的层间互联,再进行线路、图形电镀、蚀刻制作,并进行冲切或机械钻好对位孔,并进行棕化处理,使L4和 L6层线路表面的铜箔被粗化并形成棕化膜。
步骤7:将L2-3芯板和L7-8层芯板按照步骤4的方式,制作好线路图形,并做好棕化,使铜箔表面形成棕化膜。
第二阶段:
步骤8: 参照步骤5,对棕化好的L2-3芯板,L4-6芯板,L7-8芯板按照钢板、离型膜、L2-3芯板、半固化片、L4-6芯板、半固化片、L7-8芯板、离型膜、钢板的顺序进行叠板,再通过热压的方式,将叠好的板通过半固化粘结片结合在一起,形成L2-8层芯板,此为第二次压合。所用的离型膜的作用为防止半固化粘结片融化的胶粘附在钢板上。离型膜能够耐高温200℃以上,具体成分为聚酯薄膜,具有阻胶隔离的作用。
步骤9:对L2-8层芯板通过机械钻孔方式,进行L2-8层埋孔的钻孔,通过沉铜板电的方式,实现L2-8层的层间互联,再进行线路、图形电镀、蚀刻制作,并冲切或机械钻好对位孔,并进行棕化处理,使L2和 L8层线路表面的铜箔被粗化并形成棕化膜。
第三阶段:
步骤10:将棕化好的L2-8层芯板按照钢板、铜箔、半固化片、L2-8层芯板、半固化片、铜箔、钢板的顺序进行叠板,通过热压的方式,将叠好的板通过半固化粘结片结合在一起,形成L1-9层板,此为第三次压合。
步骤11:对热压好的L1-9层成品板进行板厚的测量,测量点为板四周及板中间,共5个测试点位置,要求板厚公差≤±0.1mm。
步骤12:对L1-9层板的L1和L9层的铜箔进行减铜棕化处理,将铜减至6-9μm,使铜表面粗糙,提高对光的吸收能力。
步骤13:对棕化后的L1-9层,以激光钻孔的方式对L1-2和L8-9层钻盲孔,沉铜板电后,实现L1-2和L8-9层的微盲孔导通。
步骤14:对激光钻盲孔后的L1-9层,进行L1-9层机械钻通孔,通过沉铜板电的方式,实现L1-9层的层间互联,再进行线路、图形电镀、蚀刻、防焊和字符的制作。
步骤15:将字符制作完的L1-9层板,使用机械控深锣的方式,将成品设计挠折区域多余的基材锣除,剩余厚度保证在0.2-0.3mm(如0.25mm),最终实现此处的挠折功能。
步骤16:将控深锣后的板按照正常流程和参数制作,直至出货,正常流程包括锣外形、洗板、电测、外观检查、抽检、包装、出货。
综上所述,本发明所制作的高密度互联半挠性印制板,具有线路宽度≤0.13mm,孔径≤0.15mm的高密度互联特点,及挠折设计的特点。本发明的制作方法适用于所有类型的高密度互联半挠性印制板的制作,能够实现高密度层间互连的同时,又实现了半挠折,保证了可靠性和挠折功能,从而使制作的产品更为符合设计要求。也就是说,本发明的高密度互联半挠性印制板在具有挠折性能、成本低等优点的同时,还集合了细密线路、微盲孔、多层互联等设计特点,使产品集合了高密度互联板、刚挠结合板、挠性印制板等多种产品的特点,从电子产品的发展趋势来看,具有非常好的额应用前景。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种高密度互联半挠性印制电路板的制作方法,其特征在于,包括步骤:
A、将L5-6层芯板的一个表面进行第一次压合,使L5-6层芯板相应表面压合一层铜箔,形成L4-6层芯板;
B、再将L4-6层芯板上下表面分别与L2-3层芯板、L7-8层芯板进行第二次压合,形成L2-8层芯板;
C、最后在L2-8层芯板的上下表面进行第三次压合,使L2-8层芯板上下表面压合一层铜箔,形成L1-9层半挠性印制电路板。
2.根据权利要求1所述的高密度互联半挠性印制电路板的制作方法,其特征在于,在所述步骤A中,对压合得到的L4-6层芯板制作埋孔。
3.根据权利要求1所述的高密度互联半挠性印制电路板的制作方法,其特征在于,在所述步骤B中,对压合得到的L2-8层芯板制作埋孔。
4.根据权利要求1所述的高密度互联半挠性印制电路板的制作方法,其特征在于,在所述步骤C中,对压合得到的L1-9层半挠性印制电路板中的L1-2层和L8-9层制作盲孔;再对L1-9层半挠性印制电路板制作通孔。
5.根据权利要求1所述的高密度互联半挠性印制电路板的制作方法,其特征在于,在所述步骤A和步骤B中,采用离型膜进行压合。
6.根据权利要求3所述的高密度互联半挠性印制电路板的制作方法,其特征在于,采用机械钻孔的方式制作埋孔。
7.根据权利要求4所述的高密度互联半挠性印制电路板的制作方法,其特征在于,采用激光钻孔的方式制作盲孔。
8.根据权利要求1所述的高密度互联半挠性印制电路板的制作方法,其特征在于,所述步骤C之后,使用机械控深锣的方式将挠折区域多余的基材锣除。
9.根据权利要求8所述的高密度互联半挠性印制电路板的制作方法,其特征在于,在机械控深锣后之后,依次进行锣外形、洗板、电测、外观检查、抽检、包装处理。
10.一种高密度互联半挠性印制电路板,其特征在于,采用如权利要求1~9任一项所述的制作方法。
CN201611108650.3A 2016-12-06 2016-12-06 一种高密度互联半挠性印制电路板及其制作方法 Pending CN106793585A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611108650.3A CN106793585A (zh) 2016-12-06 2016-12-06 一种高密度互联半挠性印制电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611108650.3A CN106793585A (zh) 2016-12-06 2016-12-06 一种高密度互联半挠性印制电路板及其制作方法

Publications (1)

Publication Number Publication Date
CN106793585A true CN106793585A (zh) 2017-05-31

Family

ID=58878217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611108650.3A Pending CN106793585A (zh) 2016-12-06 2016-12-06 一种高密度互联半挠性印制电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN106793585A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109511214A (zh) * 2018-09-20 2019-03-22 通元科技(惠州)有限公司 一种黑色fr4基板的led线路板及其制备方法
CN111182733A (zh) * 2020-01-16 2020-05-19 深圳市志金电子有限公司 具有侧壁线路的线路板制造工艺以及线路板制造工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011859A (ja) * 2003-06-17 2005-01-13 Sony Chem Corp 複合配線基板
CN1972571A (zh) * 2005-11-01 2007-05-30 日本梅克特隆株式会社 具有电缆部的多层布线基板的制造方法
CN104519682A (zh) * 2014-12-11 2015-04-15 广州兴森快捷电路科技有限公司 半挠性线路板及其制备方法
JP2015216210A (ja) * 2014-05-09 2015-12-03 日本シイエムケイ株式会社 リジッドフレックス多層プリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011859A (ja) * 2003-06-17 2005-01-13 Sony Chem Corp 複合配線基板
CN1972571A (zh) * 2005-11-01 2007-05-30 日本梅克特隆株式会社 具有电缆部的多层布线基板的制造方法
JP2015216210A (ja) * 2014-05-09 2015-12-03 日本シイエムケイ株式会社 リジッドフレックス多層プリント配線板
CN104519682A (zh) * 2014-12-11 2015-04-15 广州兴森快捷电路科技有限公司 半挠性线路板及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109511214A (zh) * 2018-09-20 2019-03-22 通元科技(惠州)有限公司 一种黑色fr4基板的led线路板及其制备方法
CN111182733A (zh) * 2020-01-16 2020-05-19 深圳市志金电子有限公司 具有侧壁线路的线路板制造工艺以及线路板制造工艺

Similar Documents

Publication Publication Date Title
CN103124472B (zh) 一种刚挠结合印制电路板制作方法及刚挠结合印制电路板
CN103648240B (zh) 一种对称型刚挠结合板的制备方法
CN101472404B (zh) 多层电路板及其制作方法
CN104244616B (zh) 一种无芯板薄型基板的制作方法
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
CN104244612B (zh) 一种在ptfe电路板上制作金属化孔的方法
CN104113995B (zh) 一种印刷电路板的制作方法以及印刷电路板
CN104540338B (zh) 高对准度hdi产品制作方法
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
CN107318235A (zh) 一种刚挠结合印制电路板制作方法
CN106211638A (zh) 一种超薄多层印制电路板的加工方法
CN104717839A (zh) 厚铜电路板及其制作方法
CN104427762B (zh) 埋阻印制板及其制作方法
CN106879164A (zh) 一种软硬结合板制作方法以及软硬结合板
CN103582322B (zh) 多层线路板及其制作方法
CN106793585A (zh) 一种高密度互联半挠性印制电路板及其制作方法
CN103582321B (zh) 多层线路板及其制作方法
CN107548244A (zh) 一种双面夹芯铜基板内部铜基之间绝缘的制作方法
CN103037637A (zh) 多层电路板及多层电路板的制作方法
CN114364144A (zh) 一种pcb的制备方法
US9521754B1 (en) Embedded components in a substrate
JP2005236196A (ja) 多層型配線板の製造方法
JP2004047587A (ja) 配線回路基板の製造方法および配線回路基板
JP2008258358A (ja) リジッドフレキ基板とその製造方法
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication