JP4450800B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4450800B2
JP4450800B2 JP2006065662A JP2006065662A JP4450800B2 JP 4450800 B2 JP4450800 B2 JP 4450800B2 JP 2006065662 A JP2006065662 A JP 2006065662A JP 2006065662 A JP2006065662 A JP 2006065662A JP 4450800 B2 JP4450800 B2 JP 4450800B2
Authority
JP
Japan
Prior art keywords
header
semiconductor pellet
mosfet
lead
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006065662A
Other languages
Japanese (ja)
Other versions
JP2006157061A (en
Inventor
利宣 平島
宗久 岸本
俊幸 波多
靖司 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006065662A priority Critical patent/JP4450800B2/en
Publication of JP2006157061A publication Critical patent/JP2006157061A/en
Application granted granted Critical
Publication of JP4450800B2 publication Critical patent/JP4450800B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide the manufacturing method of a MOSFET capable of largely reducing an external resistance component. <P>SOLUTION: The MOSFET 1 is provided with a semiconductor pellet 10, gate and source inner leads 35, 36 that electrically lead a MOSFET factor outside, outer leads 37, 38 connected to each inner lead, a header 28 that increases heat dissipation performance, and a resin sealed body 29 with which the semiconductor pellet, a group of inner leads and a part of the header are resin-sealed, the inner leads 35, 36 are electrically connected to the pellet 10 by connection sections 25, 26 formed of a bump, the header 28 exposed from the body 29 is connected to an opposite side of the pellet 10 by a drain connection section 27, and the leads 37, 38 are bent in gull wing profile. The external resistance component can be reduced and heat dissipation performance can be improved by mounting the outer leads in gull wing profile and the header on the backside of the resin sealed body on the surface of a substrate. <P>COPYRIGHT: (C)2006,JPO&amp;NCIPI

Description

本発明は、半導体製造技術に関し、特に、高出力のＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）に適用して有効な技術に関する。   The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to a high-power MOSFET (metal oxide semiconductor field effect transistor).

発明者が検討したところによれば、高出力で高発熱の半導体装置の一例として、ＭＯＳＦＥＴと呼ばれるトランジスタがあり、このＭＯＳＦＥＴは、電池駆動装置の電源やスイッチ、自動車電装品、モータ駆動用制御装置等の電子機器や電気機器のあらゆる分野に使用されている。
このような高出力で高発熱のＭＯＳＦＥＴを述べてある例として特許文献１がある。
このＭＯＳＦＥＴは、電界効果トランジスタ（ＭＯＳＦＥＴ要素）が形成され、かつ、小形の平板形状に形成された半導体ペレットと、この半導体ペレットの表面電極と電気的に接続され、かつ、ＭＯＳＦＥＴ要素を電気的に外部に引き出すための複数のインナリードと、放熱性能を高めるためのヘッダと、半導体ペレット、インナリード群およびヘッダの一部を樹脂封止して形成された樹脂封止体とを備えており、半導体ペレットの回路形成面である主面には各インナリードが突起状端子を介して機械的かつ電気的に接続されているとともに、この半導体ペレットの主面と反対側の面である裏面にはヘッダが接合されている。
特開平８−６４６３４号公報 According to a study by the inventors, as an example of a semiconductor device with high output and high heat generation, there is a transistor called MOSFET, which is a power source or switch of a battery drive device, an automobile electrical component, a motor drive control device. It is used in all fields of electronic equipment and electrical equipment.
Patent Document 1 discloses an example in which such a high output and high heat generation MOSFET is described.
In this MOSFET, a field effect transistor (MOSFET element) is formed and a semiconductor pellet formed in a small flat plate shape is electrically connected to a surface electrode of the semiconductor pellet, and the MOSFET element is electrically connected It has a plurality of inner leads for pulling out to the outside, a header for improving heat dissipation performance, a resin pellet, an inner lead group, and a resin sealing body formed by resin sealing a part of the header, Each inner lead is mechanically and electrically connected to the main surface, which is the circuit forming surface of the semiconductor pellet, via a protruding terminal, and on the back surface, which is the surface opposite to the main surface of the semiconductor pellet. The header is joined.
JP-A-8-64634

このＭＯＳＦＥＴにおいては、各インナリードが半導体ペレットの表面電極に突起状端子を介して電気的に接続されているため、ボンディングワイヤによる電気的接続に比べて外部抵抗分を低減させることができる。
また、ヘッダはインナリード群とは別体になっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッダを形成することができ、それによってヘッダの放熱性能を高めることができる。 In this MOSFET, since each inner lead is electrically connected to the surface electrode of the semiconductor pellet via the protruding terminal, the external resistance can be reduced as compared with the electrical connection by the bonding wire.
In addition, since the header is separate from the inner lead group, the header can be formed using a material with good heat dissipation performance regardless of the material of the inner lead, thereby improving the heat dissipation performance of the header. Can do.

ところで、前記ＭＯＳＦＥＴにおいては、ボンディングワイヤの電気抵抗分および半導体ペレットのアルミニウム配線の電気抵抗分（以下、外部抵抗分という。）と、半導体ペレット内部の抵抗分（以下、内部抵抗分という。）との合計がＭＯＳＦＥＴ全体のオン抵抗になる。
ここで、内部抵抗分が大きい段階においては外部抵抗分が問題になることは殆どなかった。
ところが、技術革新が進展し、内部抵抗分が小さくなるように改善されて外部抵抗分の大きさが全体の５０％程度を越える段階になると、外部抵抗分を無視することができない状況になる。 By the way, in the MOSFET, the electrical resistance of the bonding wire and the electrical resistance of the aluminum wiring of the semiconductor pellet (hereinafter referred to as external resistance), and the resistance inside the semiconductor pellet (hereinafter referred to as internal resistance). Is the on-resistance of the entire MOSFET.
Here, the external resistance component hardly poses a problem at the stage where the internal resistance component is large.
However, when technological innovation progresses and the internal resistance component is improved so that the external resistance component becomes smaller and the external resistance component exceeds about 50% of the total, the external resistance component cannot be ignored.

前記ＭＯＳＦＥＴにおいては各インナリードが半導体ペレットの表面電極に突起状端子を介して電気的に接続されているため、ボンディングワイヤによる電気的接続に比べて外部抵抗分を低減させることができるが、インナリードのそれぞれに接続されたアウタリードが長くなるため、その分、外部抵抗分の低減効果が減少することが問題とされる。   In the MOSFET, each inner lead is electrically connected to the surface electrode of the semiconductor pellet through a protruding terminal, so that the external resistance can be reduced as compared with the electrical connection using a bonding wire. Since the outer lead connected to each of the leads becomes long, there is a problem that the effect of reducing the external resistance is reduced accordingly.

本発明の目的は、外部抵抗分を大幅に低減させることができる半導体装置およびその製造方法を提供することにある。   An object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can greatly reduce the external resistance.

本発明のその他の目的は、低熱抵抗化および実装高さの低減化を図る半導体装置およびその製造方法を提供することにある。   Another object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can reduce thermal resistance and mounting height.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本発明の半導体装置の製造方法は、主面に電界効果トランジスタが作り込まれて小形の平板形状に形成された半導体ペレットを準備する工程と、複数のインナリードとこれらインナリードにそれぞれ接続された各アウタリードとが連結されているリードフレームを準備する工程と、導電性および熱伝導性の良好な材料を用いて平板形状に形成されたヘッダを準備する工程と、前記各インナリードを前記半導体ペレットにインナリード側または半導体ペレット側の突起状端子によって形成された接続部により機械的および電気的に接続する工程と、前記ヘッダに前記半導体ペレットの前記主面に対する反対側の面を機械的および電気的に接続する工程と、前記半導体ペレット、前記インナリード群および前記ヘッダの一部を樹脂封止して樹脂封止体を成形する工程と、複数の前記アウタリードをガル・ウイング形状に屈曲する工程と、を有するものである。   The method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor pellet formed in a small flat plate shape with a field effect transistor formed on a main surface, a plurality of inner leads, and a plurality of inner leads connected to the inner leads, respectively. A step of preparing a lead frame to which each outer lead is connected, a step of preparing a header formed in a flat plate shape using a material having good conductivity and thermal conductivity, and each of the inner leads as the semiconductor pellet. Mechanically and electrically connected to the inner lead side or the connecting portion formed by the projecting terminal on the semiconductor pellet side, and the surface opposite to the main surface of the semiconductor pellet is mechanically and electrically connected to the header. Connecting the semiconductor pellet, the inner lead group, and a part of the header with resin sealing. A step of forming the body, and a step of bending a plurality of the outer leads to the gull wing shape, and has a.

また、本発明の半導体装置の製造方法は、主面に電界効果トランジスタが形成された半導体ペレットを準備する工程と、複数のインナリードとこれらインナリードにそれぞれ電気的に接続された複数のアウタリードとが連結されてなるリードフレームを準備する工程と、平板形状に形成されたヘッダを準備する工程と、前記インナリードと前記半導体ペレットの表面電極とをインナリード側または半導体ペレット側の突起状端子によって形成された接続部を介して電気的に接続する工程と、前記ヘッダと前記半導体ペレットの前記主面に対する反対側の面とを接合する工程と、前記半導体ペレット、前記インナリード群および前記ヘッダの一部を樹脂封止して前記ヘッダの前記半導体ペレットとの接合面と反対側の面を露出させ、前記アウタリードの突出方向と反対の方向にヘッダ突出部を突出させて樹脂封止体を形成する工程と、複数の前記アウタリードを屈曲する工程と、を有するものである。   The method for manufacturing a semiconductor device of the present invention includes a step of preparing a semiconductor pellet having a field effect transistor formed on a main surface, a plurality of inner leads, and a plurality of outer leads electrically connected to the inner leads, respectively. A step of preparing a lead frame connected to each other, a step of preparing a header formed in a flat plate shape, and the inner lead and the surface electrode of the semiconductor pellet by a projecting terminal on the inner lead side or the semiconductor pellet side Electrically connecting through the formed connecting portion, joining the header and the surface opposite to the main surface of the semiconductor pellet, the semiconductor pellet, the inner lead group, and the header A part of the header is sealed with resin to expose a surface of the header opposite to the bonding surface with the semiconductor pellet, and the outer Those with a step by projecting a header projecting portion in a direction opposite the protruding direction of the over-de forming the resin sealing body, a step of bending a plurality of outer leads, the.

本発明に係る半導体装置は、主面に電界効果トランジスタ要素が作り込まれて小形の平板形状に形成された半導体ペレットと、
前記電界効果トランジスタ要素を電気的に外部に引き出すための複数のインナリードと、
前記インナリードにそれぞれ接続された各アウタリードと、
放熱性能を高めるためのヘッダと、
前記インナリード群および前記ヘッダの一部を樹脂封止した樹脂封止体とを有し、
前記半導体ペレットの前記主面には前記インナリードのそれぞれが突起状端子から形成された接続部によって機械的および電気的に接続され、前記半導体ペレットの前記主面と反対側の面には前記樹脂封止体から露出した前記ヘッダが機械的および電気的に接続され、前記アウタリードのそれぞれがガル・ウイング形状に屈曲されているものである。 A semiconductor device according to the present invention includes a semiconductor pellet formed in a small flat plate shape with a field effect transistor element formed on a main surface,
A plurality of inner leads for electrically pulling out the field effect transistor element to the outside;
Each outer lead connected to the inner lead,
A header to improve heat dissipation performance,
A resin sealing body in which a part of the inner lead group and the header is resin-sealed,
Each of the inner leads is mechanically and electrically connected to the main surface of the semiconductor pellet by a connecting portion formed from a projecting terminal, and the resin on the surface opposite to the main surface of the semiconductor pellet. The header exposed from the sealing body is mechanically and electrically connected, and each of the outer leads is bent into a gull wing shape.

これにより、各インナリードを支持するインナリード連結部が各接続部によって半導体ペレットに直接的に接続されているため、ボンディングワイヤによる電気的接続に比べて外部抵抗分を低減することができる。また、ガル・ウイング状に形成されたアウタリードと、半導体ペレットに機械的かつ電気的に接続されたヘッダとをプリント配線基板に表面実装することができるため、外部抵抗分をさらに低減することができる。   Thereby, since the inner lead connection part which supports each inner lead is directly connected to the semiconductor pellet by each connection part, an external resistance component can be reduced compared with the electrical connection by a bonding wire. Further, since the outer lead formed in a gull wing shape and the header mechanically and electrically connected to the semiconductor pellet can be surface-mounted on the printed circuit board, the external resistance can be further reduced. .

なお、ヘッダはインナリード群とは別体になっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッダを形成することにより、ヘッダの放熱性能を高めることができる。さらに、ヘッダをプリント配線基板に表面実装することにより、半導体ペレットからの熱を熱伝導によってプリント配線基板に効果的に放出することができ、その結果、放熱性能をより一層高めることができる。   In addition, since the header is separate from the inner lead group, the heat dissipation performance of the header can be enhanced by forming the header using a material having good heat dissipation performance regardless of the material of the inner lead. Furthermore, by surface mounting the header on the printed wiring board, the heat from the semiconductor pellet can be effectively released to the printed wiring board by heat conduction, and as a result, the heat dissipation performance can be further enhanced.

また、本発明に係る半導体装置は、主面に電界効果トランジスタが形成された半導体ペレットの表面電極に電気的に接続された複数のインナリードと、前記半導体ペレットの前記表面電極と前記インナリードとを電気的に接続する接続部と、前記半導体ペレットおよび前記インナリードを樹脂封止して形成された樹脂封止体と、前記インナリードに接続され、前記樹脂封止体の同一側面から並んで突出した複数のアウタリードと、前記半導体ペレットの前記主面と反対側の面に接合し、前記樹脂封止体の前記アウタリードの突出側の側面と反対側の側面に突出するヘッダ突出部を備えたヘッダとを有し、前記ヘッダの前記半導体ペレットとの接合面と反対側の面が前記樹脂封止体から露出し、前記アウタリードが屈曲されているものである。   The semiconductor device according to the present invention includes a plurality of inner leads electrically connected to a surface electrode of a semiconductor pellet having a field effect transistor formed on a main surface, the surface electrode of the semiconductor pellet, and the inner lead. A resin sealing body formed by resin-sealing the semiconductor pellet and the inner lead, and connected to the inner lead and arranged side by side from the same side surface of the resin sealing body. A plurality of protruding outer leads and a header protruding portion that is bonded to a surface opposite to the main surface of the semiconductor pellet and protrudes to a side surface opposite to the protruding side surface of the outer lead of the resin sealing body. A surface of the header opposite to the joint surface with the semiconductor pellet is exposed from the resin sealing body, and the outer lead is bent.

これにより、ヘッダにヘッダ突出部が設けられたため、ヘッダの面積を大幅に増加させることができ、したがって、半導体ペレットから発生する熱をヘッダ突出部を有したヘッダから大幅に逃がすことが可能になる。その結果、半導体装置の低熱抵抗化をさらに図ることができる。   Thereby, since the header protrusion is provided in the header, the area of the header can be greatly increased, and thus heat generated from the semiconductor pellet can be greatly released from the header having the header protrusion. . As a result, it is possible to further reduce the thermal resistance of the semiconductor device.

また、本発明に係る半導体装置は、主面に電界効果トランジスタが形成された半導体ペレットの表面電極に電気的に接続された複数のインナリードと、前記半導体ペレットの前記表面電極と前記インナリードとを電気的に接続する接続部と、前記半導体ペレットおよび前記インナリードを樹脂封止して形成された樹脂封止体と、前記インナリードに接続され、前記樹脂封止体の同一側面から並んで突出した複数のアウタリードと、前記半導体ペレットの前記主面と反対側の面に接合し、前記樹脂封止体の前記アウタリードの突出側の側面と反対側の側面に突出するヘッダ突出部を備えたヘッダとを有し、前記ヘッダの前記半導体ペレットとの接合面と反対側の面が前記樹脂封止体から露出する露出面であり、前記アウタリードが屈曲され、前記ヘッダの前記露出面と前記アウタリードの被実装面とがほぼ同一の高さに設けられているものである。   The semiconductor device according to the present invention includes a plurality of inner leads electrically connected to a surface electrode of a semiconductor pellet having a field effect transistor formed on a main surface, the surface electrode of the semiconductor pellet, and the inner lead. A resin sealing body formed by resin-sealing the semiconductor pellet and the inner lead, and connected to the inner lead and arranged side by side from the same side surface of the resin sealing body. A plurality of protruding outer leads and a header protruding portion that is bonded to a surface opposite to the main surface of the semiconductor pellet and protrudes to a side surface opposite to the protruding side surface of the outer lead of the resin sealing body. A surface of the header opposite to the bonding surface with the semiconductor pellet is an exposed surface exposed from the resin sealing body, and the outer lead is bent, And the exposed surface and the mounting surface of the outer lead of the header are those provided at substantially the same height.

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよいものとする。 In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.
Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.
Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be a specific number or more.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。
なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

本発明の実施の形態１を、図１のＭＯＳＦＥＴの構造を示す図、図２〜図８のＭＯＳＦＥＴの製造方法を示す図を用いて説明する。   The first embodiment of the present invention will be described with reference to the drawing showing the structure of the MOSFET in FIG. 1 and the drawing showing the method for manufacturing the MOSFET in FIGS.

本実施の形態１の半導体装置は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor)と呼ばれる電界効果トランジスタであり、前記ＭＯＳＦＥＴ１は、高出力で、かつ高発熱のパワーＭＯＳトランジスタとも呼ばれるものである。   The semiconductor device according to the first embodiment is a field effect transistor called MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), and the MOSFET 1 is also called a power MOS transistor with high output and high heat generation.

図１に示すＭＯＳＦＥＴ１の概略構成について説明する。ＭＯＳＦＥＴ１は、主面１０ａに電界効果トランジスタが作り込まれて小形の平板形状に形成された半導体ペレット１０と、前記電界効果トランジスタ要素を電気的に外部に引き出すための複数のインナリード３５、３６と、２つのインナリード３５を支持するゲート用接続部片３５ａ（インナリード連結部）と、ゲート用接続部片３５ａと半導体ペレット１０とを電気的に接続する突起状端子（バンプ）から形成されたゲート用接続部（接続部）２５と、６つのインナリード３６を支持するソース用接続部片３６ａ（インナリード連結部）と、ソース用接続部片３６ａと半導体ペレット１０とを電気的に接続する突起状端子（バンプ）から形成されたソース用接続部（接続部）２６と、インナリード３５、３６にそれぞれ接続された各アウタリード３７、３８と、放熱性能を高めるためのヘッダ２８と、前記インナリード群およびヘッダ２８の一部を樹脂封止した樹脂封止体２９とからなる。   A schematic configuration of MOSFET 1 shown in FIG. 1 will be described. MOSFET 1 includes a semiconductor pellet 10 in which a field effect transistor is formed on a main surface 10a and formed into a small flat plate shape, and a plurality of inner leads 35 and 36 for electrically extracting the field effect transistor element to the outside. The gate connecting part piece 35a (inner lead connecting part) that supports the two inner leads 35 and the protruding terminal (bump) that electrically connects the gate connecting part piece 35a and the semiconductor pellet 10 are formed. The gate connecting portion (connecting portion) 25, the source connecting portion piece 36a (inner lead connecting portion) for supporting the six inner leads 36, and the source connecting portion piece 36a and the semiconductor pellet 10 are electrically connected. The source connection part (connection part) 26 formed from the protruding terminals (bumps) and the respective outer leads connected to the inner leads 35 and 36, respectively. The lead 37 and 38, a header 28 for increasing the heat radiation performance, made of a resin sealing body 29 for resin-sealed part of the inner lead groups and header 28.

したがって、本実施の形態１のＭＯＳＦＥＴ１では、半導体ペレット１０の主面１０ａには、インナリード３５、３６がそれぞれゲート用接続部片３５ａ、ソース用接続部片３６ａを介してバンプから形成されたゲート用接続部２５、ソース用接続部２６によって機械的および電気的に接続されている。   Therefore, in the MOSFET 1 according to the first embodiment, the inner leads 35 and 36 are formed on the main surface 10a of the semiconductor pellet 10 from the bumps through the gate connection piece 35a and the source connection piece 36a, respectively. It is mechanically and electrically connected by the connection part 25 for a source and the connection part 26 for a source.

さらに、半導体ペレット１０の主面１０ａと反対側の面（以降、この面を裏面１０ｂと呼ぶ）には樹脂封止体２９から露出するヘッダ２８が機械的および電気的に接続され、一方、アウタリード３７、３８のそれぞれガル・ウイング形状に屈曲されている。   Furthermore, a header 28 exposed from the resin sealing body 29 is mechanically and electrically connected to a surface opposite to the main surface 10a of the semiconductor pellet 10 (hereinafter, this surface is referred to as a back surface 10b). Each of 37 and 38 is bent into a gull wing shape.

なお、樹脂封止体２９の内部において、半導体ペレット１０の表面電極であるゲート用電極パッド１９はゲート用のインナリード３５にゲート用接続部２５によって、半導体ペレット１０の表面電極であるソース用電極パッド２０はソース用のインナリード３６にソース用接続部２６によって、半導体ペレット１０の裏面１０ｂ（下面）に形成されたドレイン用電極パッド２１はヘッダ２８にドレイン用接続部２７によってそれぞれ機械的かつ電気的に接続されている。
さらに、ヘッダ２８の下面すなわち半導体ペレット１０との接合面２８ａに対する反対側の面は、樹脂封止体２９の下面において露出する露出面２８ｂである。 Note that, inside the resin sealing body 29, the gate electrode pad 19 that is the surface electrode of the semiconductor pellet 10 is connected to the inner lead 35 for the gate by the gate connection portion 25, and the source electrode that is the surface electrode of the semiconductor pellet 10. The pad 20 is mechanically and electrically connected to the source inner lead 36 by the source connecting portion 26, and the drain electrode pad 21 formed on the back surface 10 b (lower surface) of the semiconductor pellet 10 is mechanically and electrically connected to the header 28 by the drain connecting portion 27. Connected.
Furthermore, the lower surface of the header 28, that is, the surface opposite to the bonding surface 28 a with the semiconductor pellet 10 is an exposed surface 28 b exposed on the lower surface of the resin sealing body 29.

ここで、本実施の形態１における本発明に係るＭＯＳＦＥＴは、以下に述べるような製造方法によって製造されている。   Here, the MOSFET according to the present invention in the first embodiment is manufactured by a manufacturing method as described below.

以下、実施の形態１の半導体装置であるＭＯＳＦＥＴの製造方法を説明する。
この説明によって前記ＭＯＳＦＥＴについての構成の詳細が明らかにされる。 Hereinafter, a method for manufacturing the MOSFET which is the semiconductor device of the first embodiment will be described.
This description will clarify the details of the structure of the MOSFET.

このＭＯＳＦＥＴの製造方法においては、図２に示されている半導体ペレット１０、図３に示されている多連リードフレーム３０および図５に示されているヘッダ２８が、半導体ペレット準備工程、リードフレーム準備工程およびヘッダ準備工程においてそれぞれ準備される。   In this MOSFET manufacturing method, the semiconductor pellet 10 shown in FIG. 2, the multiple lead frame 30 shown in FIG. 3, and the header 28 shown in FIG. It is prepared in the preparation process and the header preparation process.

図２に示されている半導体ペレット１０は、ＭＯＳＦＥＴ１の製造工程の所謂前工程においてウエハ状態にてＭＯＳＦＥＴ要素を適宜作り込んだ後に、小さい正方形の薄板形状に分断（ダイシング）することにより製造したものである。
この半導体ペレット１０はサブストレート１１を備えており、サブストレート１１の上にはポリシリコンによってゲート１２が下敷きシリコン酸化膜１３を介して形成されている。
サブストレート１１におけるゲート１２の外側に対応するサブストレート１１の内部には半導体拡散層部としてのソース１４が形成されており、サブストレート１１の下部にはドレイン１５が形成されている。 The semiconductor pellet 10 shown in FIG. 2 is manufactured by forming a MOSFET element in a wafer state in a so-called pre-process of the manufacturing process of the MOSFET 1 and then dividing (dicing) into a small square thin plate shape. It is.
The semiconductor pellet 10 includes a substrate 11, and a gate 12 is formed on the substrate 11 with polysilicon and an underlying silicon oxide film 13.
A source 14 as a semiconductor diffusion layer is formed inside the substrate 11 corresponding to the outside of the gate 12 in the substrate 11, and a drain 15 is formed below the substrate 11.

サブストレート１１の上にはＣＶＤ酸化膜等からなる絶縁膜１６がゲート１２およびソース１４を被覆するように形成されており、この絶縁膜１６におけるゲート１２に対向する位置にはゲート用コンタクトホール１７が一個、ゲート１２に貫通するように開設されている。
絶縁膜１６におけるソース１４に対向する領域にはソース用コンタクトホール１８が複数個、ゲート用コンタクトホール１７の片脇においてソース１４にそれぞれ貫通するように開設されている。 An insulating film 16 made of a CVD oxide film or the like is formed on the substrate 11 so as to cover the gate 12 and the source 14. A gate contact hole 17 is provided at a position facing the gate 12 in the insulating film 16. Is opened so as to penetrate through the gate 12.
A plurality of source contact holes 18 are formed in a region of the insulating film 16 facing the source 14 so as to penetrate the source 14 on one side of the gate contact hole 17.

さらに、ゲート用コンタクトホール１７の内部にはゲート用電極パッド１９が形成され、各ソース用コンタクトホール１８の内部にはソース用電極パッド２０がそれぞれ形成されている。
これら電極パッド１９、２０はアルミニウム系材料（アルミニウムまたはその合金）がスパッタリング蒸着等の手段により絶縁膜１６の上に被着された後に、写真食刻法によってパターンニングされて形成されたものである。
すなわち、絶縁膜１６の上に被着されたアルミニウム系材料は各コンタクトホール１７、１８の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド１９、２０はゲート１２およびソース１４とにそれぞれ電気的に接続された状態になっている。
他方、サブストレート１１の下面にはドレイン用電極パッド２１がアルミニウム系材料を被着されて形成されている。 Further, a gate electrode pad 19 is formed inside the gate contact hole 17, and a source electrode pad 20 is formed inside each source contact hole 18.
These electrode pads 19 and 20 are formed by depositing an aluminum-based material (aluminum or an alloy thereof) on the insulating film 16 by means such as sputtering deposition and then patterning it by photolithography. .
That is, since the aluminum-based material deposited on the insulating film 16 is filled in the contact holes 17 and 18, the electrode pads 19 and 20 formed by the filling portions are respectively connected to the gate 12 and the source 14. And are electrically connected to each other.
On the other hand, a drain electrode pad 21 is formed on the lower surface of the substrate 11 by applying an aluminum-based material.

ゲート用電極パッド１９および複数個のソース用電極パッド２０の上には、リンシリケートガラスやポリイミド系樹脂等の絶縁材料からなる保護膜２４が被着されており、保護膜２４のゲート用電極パッド１９およびソース用電極パッド２０にそれぞれ対向する位置にはゲート用バンプ２２および各ソース用バンプ２３がそれぞれ突設されている。これらバンプ２２、２３は金（Ａｕ）線が使用されたスタッドバンプボンディング（ＳＢＢ）法によって形成されたものである。
すなわち、ネイルヘッド（熱圧着）式ワイヤボンディング装置またはネイルヘッド超音波（熱圧着）式ワイヤボンディング装置によって、パッドの上にワイヤ先端のボールが圧着（第一ボンディング）された後に、ボールとワイヤとの接続部位においてワイヤが引き千切られることによって形成されたバンプである。 A protective film 24 made of an insulating material such as phosphosilicate glass or polyimide resin is deposited on the gate electrode pad 19 and the plurality of source electrode pads 20, and the gate electrode pad of the protective film 24 The gate bumps 22 and the source bumps 23 project from the positions facing the electrode pads 19 and the source electrode pads 20, respectively. These bumps 22 and 23 are formed by a stud bump bonding (SBB) method using gold (Au) wire.
That is, after the ball at the tip of the wire is crimped (first bonding) on the pad by a nail head (thermocompression) type wire bonding apparatus or a nail head ultrasonic (thermocompression) type wire bonding apparatus, These bumps are formed by cutting the wire at the connection site.

図３に示されている多連リードフレーム３０は、鉄−ニッケル合金や燐青銅またはヘッダ２８と同じ材質の銅合金等の導電性が良好な材料からなる薄板が用いられて、打抜きプレス加工またはエッチング加工等の手段により一体成形されている。この多連リードフレーム３０には複数の単位リードフレーム３１が一方向に一列に並設されている。但し、図３では、一つのＭＯＳＦＥＴ分（一単位分）のみを図示している。   The multiple lead frame 30 shown in FIG. 3 is made of a thin plate made of a material having good conductivity, such as an iron-nickel alloy, phosphor bronze, or a copper alloy of the same material as the header 28. It is integrally formed by means such as etching. In this multiple lead frame 30, a plurality of unit lead frames 31 are arranged in a line in one direction. However, FIG. 3 shows only one MOSFET (one unit).

単位リードフレーム３１は位置決め孔３２ａが開設されている外枠３２を一対備えており、両外枠３２、３２は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。隣合う単位リードフレーム３１、３１間には一対のセクション枠３３、３３が両外枠３２、３２の間に互いに平行に配されて一体的に架設されている。
これら外枠、セクション枠によって形成される略長方形の枠体（フレーム）内に単位リードフレーム３１が構成されている。 The unit lead frame 31 includes a pair of outer frames 32 each having a positioning hole 32a. The outer frames 32 and 32 are arranged to be parallel at a predetermined interval and extend in series. A pair of section frames 33, 33 are arranged in parallel with each other between the outer frames 32, 32 between the unit lead frames 31, 31 adjacent to each other.
A unit lead frame 31 is formed in a substantially rectangular frame (frame) formed by the outer frame and the section frame.

単位リードフレーム３１において、両セクション枠３３、３３の間には一対のダム部材３４、３４が互いに離間されてセクション枠３３に直交するように一体的に架設されている。
両ダム部材３４、３４の内側端辺における一端部にはゲート用インナリード３５が一対、それぞれダム部材３４と直角に一体的に突設されており、両ゲート用インナリード３５、３５間には矩形の平板形状のゲート用接続部片３５ａが一体的に形成されている。
両ダム部材３４、３４の内側端辺における残りの部分にはソース用インナリード３６が複数本（図示例では六本）、同数本（同じく三本）ずつ分配されて長さ方向に等ピッチをもってそれぞれ突設されており、対向するソース用インナリード３６群間には長方形平板形状のソース用接続部片３６ａが一体的に形成されている。
図示しないが、ゲート用接続部片３５ａとソース用接続部片３６ａの一主面の表面には錫（Ｓｎ）や金（Ａｕ）等を用いたメッキ処理が、半導体ペレット１０に突設されたバンプ２２、２３による機械的かつ電気的接続作用が適正に実施されるように被着されている。 In the unit lead frame 31, a pair of dam members 34, 34 are integrally installed between the section frames 33, 33 so as to be separated from each other and orthogonal to the section frame 33.
A pair of gate inner leads 35 are integrally formed at one end of the inner end sides of both dam members 34, 34 so as to integrally project at right angles to the dam member 34, and between the inner leads 35, 35 for both gates. A rectangular plate-shaped gate connection piece 35a is integrally formed.
A plurality of source inner leads 36 (six in the illustrated example) and the same number (similarly three) are distributed to the remaining portions of the inner end sides of both dam members 34, 34 so as to have an equal pitch in the length direction. Each of the source inner leads 36 is formed in a projecting manner, and a rectangular plate-shaped source connecting piece 36a is integrally formed between the opposing inner lead 36 groups.
Although not shown, a plating process using tin (Sn), gold (Au) or the like is provided on the semiconductor pellet 10 on the surface of one main surface of the gate connection piece 35a and the source connection piece 36a. The bumps 22 and 23 are attached so that the mechanical and electrical connection action is properly performed.

両ダム部材３４、３４の外側端辺における両ゲート用インナリード３５、３５と対向する位置には、一対のゲート用アウタリード３７、３７が両ゲート用インナリード３５、３５の延長になるように突設されている。
両ダム部材３４、３４の外側端辺における各ソース用インナリード３６と対向する位置のそれぞれには、各ソース用アウタリード３８が各ソース用インナリード３６の延長になるようにそれぞれ突設されている。
そして、隣合うアウタリード同士および両セクション枠３３、３３との間には、後述する樹脂封止体２９の成形に際して図６に示すレジン（モールド用樹脂）６０の流れを堰き止めるためのダム３４ａがそれぞれ形成されている。 A pair of gate outer leads 37, 37 project from the inner leads 35, 35 of both gates at positions opposite to the inner leads 35, 35 on the outer end sides of both dam members 34, 34. It is installed.
At each of the positions facing the respective inner inner leads 36 on the outer side edges of the dam members 34, 34, the respective outer outer leads 38 project from the respective inner inner leads 36. .
Between the adjacent outer leads and the section frames 33, 33, there is a dam 34a for blocking the flow of the resin (molding resin) 60 shown in FIG. Each is formed.

以上のように構成されたリードフレームには半導体ペレット１０が、インナリードボンディング工程において図４に示されているようにボンディングされる。
この際、多連リードフレーム３０はボンディング装置（図示せず）によって一方向に歩進送りされる。そして、歩進送りされる多連リードフレーム３０の途中に配設されているインナリードボンディングステージにおいて、半導体ペレット１０は単位リードフレーム３１に下方から対向されるとともに、各バンプ２２および２３が各インナリード３５および３６の接続部片３５ａ、３６ａにそれぞれ整合されてボンディング工具により熱圧着されることにより、多連リードフレーム３０に組み付けられる。 The semiconductor pellet 10 is bonded to the lead frame configured as described above in the inner lead bonding process as shown in FIG.
At this time, the multiple lead frame 30 is advanced in one direction by a bonding apparatus (not shown). In the inner lead bonding stage disposed in the middle of the multiple lead frame 30 that is advanced, the semiconductor pellet 10 is opposed to the unit lead frame 31 from below, and the bumps 22 and 23 are respectively connected to the inner lead frames 31. The leads 35 and 36 are assembled to the multiple lead frame 30 by being aligned with the connecting portions 35a and 36a and thermocompression bonded by a bonding tool.

すなわち、各バンプ２２、２３が各接続部片３５ａ、３６ａに加熱下で押接されると、バンプ２２、２３が各接続部片３５ａ、３６ａに熱圧着によって接続する。
そして、半導体ペレット１０のゲート用電極パッド１９および各ソース用電極パッド２０と、ゲート用インナリード３５のゲート用接続部片３５ａおよびソース用インナリード３６のソース用接続部片３６ａとの間には、ゲート用接続部２５およびソース用接続部２６がそれぞれ形成される。
したがって、ゲート用接続部２５によってゲート用電極パッド１９とゲート用インナリード３５とが機械的かつ電気的に接続され、一方、ソース用接続部２６によってソース用電極パッド２０とソース用インナリード３６とが機械的かつ電気的に接続された状態になるとともに、これらの機械的接続によって半導体ペレット１０が単位リードフレーム３１に機械的に接続された状態すなわち固定的に組み付けられた状態になる。 In other words, when the bumps 22 and 23 are pressed against the connection pieces 35a and 36a under heating, the bumps 22 and 23 are connected to the connection pieces 35a and 36a by thermocompression bonding.
Between the gate electrode pad 19 and each source electrode pad 20 of the semiconductor pellet 10 and the gate connection piece 35 a of the gate inner lead 35 and the source connection piece 36 a of the source inner lead 36. The gate connection portion 25 and the source connection portion 26 are formed.
Therefore, the gate electrode pad 19 and the gate inner lead 35 are mechanically and electrically connected by the gate connection portion 25, while the source electrode pad 20 and the source inner lead 36 are connected by the source connection portion 26. Are mechanically and electrically connected, and the semiconductor pellet 10 is mechanically connected to the unit lead frame 31 by these mechanical connections, that is, is fixedly assembled.

以上のようにして多連リードフレーム３０にインナリードボンディングされた半導体ペレット１０の反対側主面（以下、裏面１０ｂという。）には、銅系材料（銅または銅合金）等の導電性および熱伝導性の良好な材料が用いられて図５に示されているように半導体ペレット１０よりも若干大きめの長方形の平板形状に形成されたヘッダ２８が機械的かつ電気的に接続される。
すなわち、ヘッダ２８の上面（半導体ペレット側の接合面２８ａ）にＡｇペースト等の導電性および熱伝導性の良好な接着材が塗布された後に、半導体ペレット１０の裏面１０ｂが当接されて接着される。
これにより、半導体ペレット１０のドレイン用電極パッド２１とヘッダ２８とを機械的かつ電気的に接続するドレイン用接続部２７が、この接着材層によって形成された状態になる。 As described above, the opposite main surface (hereinafter referred to as the back surface 10b) of the semiconductor pellet 10 bonded to the multiple lead frame 30 by inner lead bonding has conductivity and heat such as a copper-based material (copper or copper alloy). As shown in FIG. 5, a header 28 formed in a rectangular flat plate shape slightly larger than the semiconductor pellet 10 is mechanically and electrically connected using a material having good conductivity.
That is, after an adhesive material such as an Ag paste is applied to the upper surface of the header 28 (the bonding surface 28a on the semiconductor pellet side), the back surface 10b of the semiconductor pellet 10 is brought into contact with and bonded to the upper surface. The
As a result, the drain connection part 27 for mechanically and electrically connecting the drain electrode pad 21 and the header 28 of the semiconductor pellet 10 is formed by the adhesive layer.

以上のようにして組み立てられたヘッダ付き半導体ペレット１０と多連リードフレーム３０との組立体には、樹脂封止体成形工程においてエポキシ樹脂等の絶縁性樹脂からなる樹脂封止体２９が、図６に示されているトランスファ成形装置５０を使用されて各単位リードフレーム３１について同時成形される。   In the assembly of the semiconductor pellet 10 with a header and the multiple lead frame 30 assembled as described above, a resin sealing body 29 made of an insulating resin such as an epoxy resin in the resin sealing body molding step is illustrated. The unit lead frames 31 are simultaneously molded using the transfer molding apparatus 50 shown in FIG.

図６に示されているトランスファ成形装置５０は、シリンダ装置等（図示せず）によって互いに型締めされる一対の上型５１と下型５２とを備えており、上型５１と下型５２との合わせ面６１には上型キャビティー凹部５３ａと、下型キャビティー凹部５３ｂとが互いに協働してキャビティー５３を形成するように複数組（一組のみが図示されている。）没設されている。   The transfer molding apparatus 50 shown in FIG. 6 includes a pair of an upper mold 51 and a lower mold 52 that are clamped together by a cylinder device or the like (not shown). A plurality of sets (only one set is shown) are embedded in the mating surface 61 so that the upper mold cavity recess 53a and the lower mold cavity recess 53b cooperate with each other to form the cavity 53. Has been.

上型５１の合わせ面６１にはポット５４が開設されており、ポット５４にはシリンダ装置（図示せず）により進退されるプランジャ５５が成形材料としてのモールド樹脂すなわちレジン６０を送給し得るように挿入されている。
下型５２の合わせ面６１にはカル５６がポット５４との対向位置に配されて没設されている。カル５６にはレジン６０をキャビティー５３に注入するためのゲート５７の一端部が接続されており、ゲート５７の他端部は下型キャビティー凹部５３ｂに接続されている。
下型キャビティー凹部５３ｂのゲート５７と対向する対辺にはスルーゲート５８が接続されており、スルーゲート５８は隣接した下型キャビティー凹部５３ｂの対向辺に接続されている。スルーゲート５８は上流側のキャビティー５３に充填されたレジン６０を流通（スルー）させて下流側のキャビティー５３に充填して行くように構成されている。
下型５２の合わせ面６１には逃げ凹所５９が単位リードフレーム３１の厚みを逃げ得るように、多連リードフレーム３０の外形よりも若干大きめの長方形で、その厚さと略等しい寸法の一定深さに没設されている。 A pot 54 is opened on the mating surface 61 of the upper mold 51, and a plunger 55 that is advanced and retracted by a cylinder device (not shown) can feed mold resin as a molding material, that is, a resin 60, to the pot 54. Has been inserted.
On the mating surface 61 of the lower mold 52, a cull 56 is disposed at a position facing the pot 54 and is buried. One end of a gate 57 for injecting the resin 60 into the cavity 53 is connected to the cull 56, and the other end of the gate 57 is connected to the lower mold cavity recess 53b.
A through gate 58 is connected to the opposite side of the lower mold cavity recess 53b facing the gate 57, and the through gate 58 is connected to the opposite side of the adjacent lower mold cavity recess 53b. The through gate 58 is configured to flow (through) the resin 60 filled in the upstream cavity 53 and fill the downstream cavity 53.
In the mating surface 61 of the lower mold 52, a fixed recess having a rectangular shape slightly larger than the outer shape of the multiple lead frame 30 and having a dimension substantially equal to the thickness thereof, so that the escape recess 59 can escape the thickness of the unit lead frame 31. It is sunk.

以上のように構成されたトランスファ成形装置５０による樹脂封止体２９の成形作業に際して、前記構成にかかる組立体は下型５２に没設された逃げ凹所５９内に、半導体ペレット１０が下型キャビティー凹部５３ｂ内にそれぞれ収容されるように配されてセットされる。   In the molding operation of the resin sealing body 29 by the transfer molding apparatus 50 configured as described above, the assembly according to the above configuration is such that the semiconductor pellet 10 is placed in the relief recess 59 submerged in the lower mold 52. They are arranged and set so as to be accommodated in the cavity recesses 53b.

続いて、上型５１と下型５２とが型締めされると、単位リードフレーム３１における両セクション枠３３、３３および両ダム部材３４、３４が上型５１と下型５２との合わせ面６１によって強く押さえられた状態になるため、図６に示されているように、ヘッダ２８の下面（露出面２８ｂ）は下型キャビティー凹部５３ｂの底面上に密着される。
すなわち、両セクション枠３３、３３および両ダム部材３４、３４が押さえられることによって全周が保持された状態になるため、ヘッダ２８の下面はインナリード３５、３６群の弾性力によって下型キャビティー凹部５３ｂの底面に強く押接された状態になる。 Subsequently, when the upper die 51 and the lower die 52 are clamped, the section frames 33 and 33 and the dam members 34 and 34 in the unit lead frame 31 are moved by the mating surface 61 of the upper die 51 and the lower die 52. Since the state is strongly pressed, the lower surface (exposed surface 28b) of the header 28 is in close contact with the bottom surface of the lower mold cavity recess 53b as shown in FIG.
That is, since the entire circumference is held by pressing the section frames 33 and 33 and the dam members 34 and 34, the lower surface of the header 28 is lowered by the elastic force of the inner leads 35 and 36. It will be in the state pressed strongly on the bottom face of the recessed part 53b.

その後、ポット５４からプランジャ５５によってレジン６０がゲート５７およびスルーゲート５８を通じて各キャビティー５３に順次送給されて充填されて行く。
この際、ヘッダ２８の下面は下型キャビティー凹部５３ｂの底面に密着された状態になっていることにより、レジン６０がヘッダ２８の下面に漏洩することが防止されるため、ヘッダ２８の下面の外周縁に薄いレジンばり（レジンフラッシュ）が発生するのを防止することができる。 Thereafter, the resin 60 is sequentially fed from the pot 54 to the cavities 53 through the gates 57 and through gates 58 by the plunger 55 and filled.
At this time, since the lower surface of the header 28 is in close contact with the bottom surface of the lower mold cavity recess 53b, the resin 60 is prevented from leaking to the lower surface of the header 28. It is possible to prevent the occurrence of a thin resin flash (resin flash) on the outer peripheral edge.

充填後、レジン６０が熱硬化されて樹脂封止体２９が成形されると、上型５１および下型５２は型開きされるとともに、エジェクタ・ピン（図示せず）により樹脂封止体２９が離型される。   After filling, when the resin 60 is thermoset and the resin sealing body 29 is molded, the upper mold 51 and the lower mold 52 are opened, and the resin sealing body 29 is ejected by ejector pins (not shown). Mold is released.

図７は樹脂封止体成形後の多連リードフレーム３０と樹脂封止体２９との組立体を示している。
この組立体の樹脂封止体２９の内部には、半導体ペレット１０、インナリード３５、３６群と共に、半導体ペレット１０の裏面１０ｂに結合されたヘッダ２８の一部（側面）も樹脂封止された状態になっている。
この状態において、ヘッダ２８はその半導体ペレット側の接合面２８ａと反対側の端面が樹脂封止体２９の表面から露出した状態になっている。すなわち、ヘッダ２８の半導体ペレット側の接合面２８ａと反対側には樹脂封止体２９から露出した露出面２８ｂが形成され、さらに、アウタリード３７、３８群は樹脂封止体２９の長辺側の両側側面から直角に突出した状態になっている。 FIG. 7 shows an assembly of the multiple lead frame 30 and the resin sealing body 29 after the molding of the resin sealing body.
Inside the resin sealing body 29 of this assembly, together with the semiconductor pellet 10 and the inner leads 35 and 36 group, a part (side surface) of the header 28 coupled to the back surface 10b of the semiconductor pellet 10 is also resin-sealed. It is in a state.
In this state, the header 28 is in a state where the end surface on the opposite side to the bonding surface 28 a on the semiconductor pellet side is exposed from the surface of the resin sealing body 29. That is, an exposed surface 28 b exposed from the resin sealing body 29 is formed on the side opposite to the bonding surface 28 a on the semiconductor pellet side of the header 28, and the outer leads 37 and 38 are arranged on the long side of the resin sealing body 29. It protrudes at right angles from both sides.

以上のようにして樹脂封止体２９を成形された組立体は、半田メッキ処理が施された後に、リードフレーム切断成形工程において、外枠３２、セクション枠３３、ダム３４ａを切り落とされるとともに、アウタリード３７、３８がガル・ウイング形状に屈曲される。これにより、図１に示されているＭＯＳＦＥＴ１が製造されたことになる。   The assembly in which the resin sealing body 29 is molded as described above is subjected to the solder plating process, and then the outer frame 32, the section frame 33, and the dam 34a are cut off in the lead frame cutting and molding process, and the outer lead. 37 and 38 are bent into a gull wing shape. As a result, the MOSFET 1 shown in FIG. 1 is manufactured.

すなわち、図１に示されているＭＯＳＦＥＴ１のパッケージ２は、半導体ペレット１０と複数本のインナリード３５、３６とヘッダ２８の一部を樹脂封止した樹脂封止体２９および複数本のアウタリード３７、３８を備えており、樹脂封止体２９は長方形の平盤形状に形成されている。アウタリード３７、３８は樹脂封止体２９の長辺側の二つの側面に等間隔に並べられてガル・ウイング形状に屈曲されている。
樹脂封止体２９の内部において、半導体ペレット１０のゲート用電極パッド１９はゲート用インナリード３５にゲート用接続部２５によって、半導体ペレット１０のソース用電極パッド２０はソース用インナリード３６にソース用接続部２６によって、半導体ペレット１０の裏面１０ｂに形成されたドレイン用電極パッド２１はヘッダ２８にドレイン用接続部２７によってそれぞれ機械的かつ電気的に接続されている。
ヘッダ２８の下面は樹脂封止体２９の下面において露出した状態で露出面２８ｂとなっており、ヘッダ２８のこの露出面２８ｂの外周縁にはレジンばりは発生していない。 That is, the package 2 of the MOSFET 1 shown in FIG. 1 includes the resin pellet 29, a plurality of inner leads 35, 36, and a resin sealing body 29 in which a part of the header 28 is sealed with resin and a plurality of outer leads 37, 38 and the resin sealing body 29 is formed in a rectangular flat plate shape. The outer leads 37 and 38 are arranged at equal intervals on the two side surfaces on the long side of the resin sealing body 29 and bent into a gull-wing shape.
Inside the resin sealing body 29, the gate electrode pad 19 of the semiconductor pellet 10 is connected to the gate inner lead 35 by the gate connection portion 25, and the source electrode pad 20 of the semiconductor pellet 10 is connected to the source inner lead 36 for the source. The drain electrode pad 21 formed on the back surface 10 b of the semiconductor pellet 10 is mechanically and electrically connected to the header 28 by the drain connection portion 27 by the connection portion 26.
The lower surface of the header 28 is an exposed surface 28b in a state exposed on the lower surface of the resin sealing body 29, and no resin flash is generated on the outer peripheral edge of the exposed surface 28b of the header 28.

以上のように製造され構成されたＭＯＳＦＥＴ１は、プリント配線基板３に図８に示されているように表面実装される。
すなわち、ＭＯＳＦＥＴ１のゲート用アウタリード３７はプリント配線基板３の本体４に形成されたゲート用ランド５に、ソース用アウタリード３８はソース用ランド６に、ドレイン用電極パッド２１が接続されたヘッダ２８はドレイン用ランド７にそれぞれ整合されてリフロー半田付けされる。
このようにＭＯＳＦＥＴ１はプリント配線基板３に表面実装されるため、外部抵抗分は大幅に低減されることになる。
また、ヘッダ２８がプリント配線基板３のドレイン用ランド７に半田付けされるため、外部抵抗分が大幅に低減されるばかりでなく、半導体ペレット１０の発熱が熱伝導によってプリント配線基板３に放出されることにより、放熱性能が大幅に向上される。 The MOSFET 1 manufactured and configured as described above is surface-mounted on the printed wiring board 3 as shown in FIG.
That is, the gate outer lead 37 of the MOSFET 1 is connected to the gate land 5 formed on the main body 4 of the printed circuit board 3, the source outer lead 38 is connected to the source land 6, and the header 28 connected to the drain electrode pad 21 is the drain. Reflow soldering is performed in alignment with each land 7.
Since the MOSFET 1 is thus surface-mounted on the printed wiring board 3, the external resistance is greatly reduced.
Further, since the header 28 is soldered to the drain land 7 of the printed wiring board 3, not only the external resistance is greatly reduced, but also the heat generated in the semiconductor pellet 10 is released to the printed wiring board 3 by heat conduction. This greatly improves the heat dissipation performance.

前記実施形態によれば、次の効果が得られる。   According to the embodiment, the following effects can be obtained.

1) 各インナリード３５、３６を半導体ペレット１０に各接続部２５、２６によって機械的かつ電気的に接続することにより、ボンディングワイヤによる電気的接続を廃止することができるため、ボンディングワイヤによる電気的接続に比べて外部抵抗分を低減することができ、その結果、ＭＯＳＦＥＴ１の性能を高めることができる。 1) Since each inner lead 35, 36 is mechanically and electrically connected to the semiconductor pellet 10 by each connecting portion 25, 26, the electrical connection by the bonding wire can be abolished. Compared with the connection, the external resistance can be reduced, and as a result, the performance of the MOSFET 1 can be improved.

2) また、ボンディングワイヤによる接続を廃止することにより、ＭＯＳＦＥＴ１のパッケージ２を小形軽量化することができるため、前記外部抵抗分を低減する効果とあいまって、ＭＯＳＦＥＴ１の性能を高めることができる。 2) Further, since the package 2 of the MOSFET 1 can be reduced in size and weight by eliminating the connection by the bonding wire, the performance of the MOSFET 1 can be enhanced together with the effect of reducing the external resistance.

3) ヘッダ２８がインナリード群とは別体になっているため、インナリード３５、３６の材質に無関係に放熱性能の良好な材質を用いてヘッダ２８を形成することにより、ヘッダ２８の放熱性能を高めることができる。また、インナリード３５、３６はヘッダ２８の材質に無関係にインナリード特性に最適の材質を選定することができるため、ＭＯＳＦＥＴ１の品質および信頼性をより一層高めることができる。 3) Since the header 28 is separated from the inner lead group, the heat dissipation performance of the header 28 is formed by forming the header 28 using a material having good heat dissipation performance regardless of the material of the inner leads 35 and 36. Can be increased. In addition, since the inner leads 35 and 36 can be selected from materials most suitable for the inner lead characteristics regardless of the material of the header 28, the quality and reliability of the MOSFET 1 can be further improved.

4) ソース用電極パッド２０およびソース用インナリード３６のソース用接続部２６を複数個設けることにより、ソースに大電流を流すことができるため、ＭＯＳＦＥＴ１の性能をより一層高めることができる。 4) Since a plurality of source connection portions 26 of the source electrode pad 20 and the source inner lead 36 are provided, a large current can flow through the source, so that the performance of the MOSFET 1 can be further improved.

5) ガル・ウイング形状に形成したアウタリード３７、３８および半導体ペレット１０を機械的かつ電気的に接続したヘッダ２８をプリント配線基板３に表面実装することにより、外部抵抗分をさらに低減することができるとともに、ヘッダ２８の放熱性能をさらに向上することができる。 5) The external resistance can be further reduced by mounting the outer leads 37 and 38 formed in a gull wing shape and the header 28 mechanically and electrically connected to the semiconductor pellet 10 on the printed wiring board 3. At the same time, the heat dissipation performance of the header 28 can be further improved.

6) アウタリード３７、３８を樹脂封止体２９の対向する二つの側面に分配して配置することにより、樹脂封止体２９のトランスファ成形に際してアウタリード３７、３８を成形型（上型５１と下型５２）の合わせ面６１によって両持ちして樹脂モールドすることができ、これにより、ヘッダ２８を成形型の底面に密着させることができるため、樹脂封止体２９から露出したヘッダ２８の露出面２８ｂの外周縁にレジンばりが発生するのを防止することができる。 6) The outer leads 37 and 38 are distributed and arranged on the two opposing side surfaces of the resin sealing body 29, so that the outer leads 37 and 38 are molded into the molding die (the upper mold 51 and the lower mold) when the resin sealing body 29 is transferred. 52) can be held by the mating surface 61 and resin-molded, whereby the header 28 can be brought into close contact with the bottom surface of the molding die, so that the exposed surface 28b of the header 28 exposed from the resin sealing body 29 It is possible to prevent the occurrence of a resin flash on the outer peripheral edge.

また、ヘッダ２８が曲げ加工されることなく平板形状に形成され、かつ、ヘッダ２８の露出面２８ｂとアウタリード３７、３８の被実装面３７ａ、３８ａとがほぼ同一高さの面であることにより、ＭＯＳＦＥＴ１の実装高さを低くすることができる。これにより、高い出力で、かつ、高発熱のＭＯＳＦＥＴ１においてその実装高さに制限がある場合などにおいても、実装高さを抑えることが可能になる。   Further, the header 28 is formed in a flat plate shape without being bent, and the exposed surface 28b of the header 28 and the mounted surfaces 37a, 38a of the outer leads 37, 38 are substantially the same height, The mounting height of the MOSFET 1 can be reduced. As a result, the mounting height can be suppressed even when the mounting height of the MOSFET 1 with high output and high heat generation is limited.

次に、本発明の実施の形態２を、図９〜図１２のＭＯＳＦＥＴの構造を示す図、図１３〜図２２のＭＯＳＦＥＴの製造方法を示す図、図２３〜図２５のＭＯＳＦＥＴによる作用効果を説明する図、図２７の比較例のＭＯＳＦＥＴのヘッダフレームとヘッダフレーム搭載図を用いて説明する。   Next, the second embodiment of the present invention will be described with reference to FIGS. 9 to 12 showing the structure of the MOSFET, FIGS. 13 to 22 showing the method of manufacturing the MOSFET, and FIGS. A description will be given using the header frame and header frame mounting diagram of the MOSFET of the comparative example of FIG.

なお、図１１（ａ）、図１２、図２３および図２４（ａ）のそれぞれの平面図では、同一の部材を同一のハッチングによって示している。   In addition, in each top view of Fig.11 (a), FIG.12, FIG.23, and FIG.24 (a), the same member is shown by the same hatching.

本実施の形態２の半導体装置であるＭＯＳＦＥＴ７０は、実施の形態１のＭＯＳＦＥＴ１と同様に、高出力かつ高発熱のパワーＭＯＳトランジスタである。   MOSFET 70, which is the semiconductor device of the second embodiment, is a power MOS transistor with high output and high heat generation, similar to MOSFET 1 of the first embodiment.

なお、ＭＯＳＦＥＴ７０は、樹脂封止体２９の対向する二つの側面のうち、図９（ｂ）に示すように、一方の側面からはガル・ウイング形状に屈曲された三つのソース用のアウタリード３８と一つのゲート用のアウタリード３７が突出し、かつ、この側面に対向する他方の側面からは、図９（ａ）に示すように平板形状の略四角形のヘッダ突出部２８ｃが突出している。   The MOSFET 70 includes three source outer leads 38 that are bent into a gull-wing shape from one side surface, as shown in FIG. An outer lead 37 for one gate protrudes, and a substantially rectangular header protrusion 28c having a flat plate shape protrudes from the other side facing the side as shown in FIG.

すなわち、本実施の形態２のＭＯＳＦＥＴ７０の前記実施の形態１のＭＯＳＦＥＴ１との外観構造の差は、実施の形態１のＭＯＳＦＥＴ１では樹脂封止体２９の対向する両側面にガル・ウイング形状のアウタリード３７、３８を配置したのに対し、本実施の形態２のＭＯＳＦＥＴ７０では樹脂封止体２９の片方の側面にはガル・ウイング形状のアウタリード３７、３８は配置せず、その代わりとして、図１０（ａ）、（ｂ）に示すように、前記片方の側面に平板形状のヘッダ突出部２８ｃを配置したことである。   That is, the difference in the external structure of the MOSFET 70 of the second embodiment from the MOSFET 1 of the first embodiment is that the outer leads 37 of the gull-wing shape are formed on the opposite side surfaces of the resin sealing body 29 in the MOSFET 1 of the first embodiment. , 38 in the MOSFET 70 according to the second embodiment, the gull-wing shaped outer leads 37, 38 are not arranged on one side surface of the resin sealing body 29. Instead, as shown in FIG. ), As shown in (b), a flat plate-shaped header protrusion 28c is arranged on one side surface.

なお、ＭＯＳＦＥＴ７０においても、ヘッダ２８の下面すなわちヘッダ２８の半導体ペレット１０に接合する面と反対側の面には、図１０（ｃ）に示すような樹脂封止体２９から露出する露出面２８ｂが形成されている。   Also in the MOSFET 70, an exposed surface 28b exposed from the resin sealing body 29 as shown in FIG. 10C is formed on the lower surface of the header 28, that is, the surface opposite to the surface bonded to the semiconductor pellet 10 of the header 28. Is formed.

続いて、本実施の形態２のＭＯＳＦＥＴ７０の詳細構造について説明する。   Next, the detailed structure of MOSFET 70 of the second embodiment will be described.

図９〜図１２に示すように、ＭＯＳＦＥＴ７０は主面１０ａに電界効果トランジスタが形成された半導体ペレット１０の図２に示すゲート用電極パッド１９（表面電極）に電気的に接続されたゲート用のインナリード３５および図２に示すソース用電極パッド２０（表面電極）に電気的に接続されたソース用のインナリード３６と、半導体ペレット１０のゲート用電極パッド１９とインナリード３５を支持するゲート用接続部片３５ａとを電気的に接続するバンプからなる突起状端子であるゲート用接続部２５と、半導体ペレット１０のソース用電極パッド２０とインナリード３６を支持するソース用接続部片３６ａとを電気的に接続するバンプからなる突起状端子であるソース用接続部２６と、半導体ペレット１０およびインナリード３５、３６を樹脂封止して形成された樹脂封止体２９と、インナリード３５に接続され、かつ樹脂封止体２９の一方の側面から突出したアウタリード３７と、インナリード３６に接続され、かつ樹脂封止体２９の前記側面と同一側面からアウタリード３７と並んで突出したアウタリード３８と、半導体ペレット１０の主面１０ａと反対側の面（裏面１０ｂ）にヘッダ接合材である銀ペースト３９（実施の形態１のＭＯＳＦＥＴ１では、ドレイン用接続部２７のこと）を介して接合し、かつ、樹脂封止体２９のアウタリード３７、３８の突出側の側面と反対側の側面（他方の側面）に突出するヘッダ突出部２８ｃを備えたヘッダ２８とからなる。   As shown in FIG. 9 to FIG. 12, the MOSFET 70 is for a gate electrically connected to the gate electrode pad 19 (surface electrode) shown in FIG. 2 of the semiconductor pellet 10 having a field effect transistor formed on the main surface 10a. The inner lead 35 and the source inner lead 36 electrically connected to the source electrode pad 20 (surface electrode) shown in FIG. 2 and the gate electrode pad 19 of the semiconductor pellet 10 and the gate for supporting the inner lead 35. A gate connection portion 25 that is a protruding terminal made of a bump that electrically connects the connection portion piece 35a, and a source connection portion piece 36a that supports the source electrode pad 20 and the inner lead 36 of the semiconductor pellet 10. The source connection portion 26 which is a protruding terminal made of a bump to be electrically connected, the semiconductor pellet 10 and the inner lead 35. A resin sealing body 29 formed by resin-sealing 36, an inner lead 35, an outer lead 37 protruding from one side surface of the resin sealing body 29, an inner lead 36, and a resin. An outer lead 38 protruding alongside the outer lead 37 from the same side surface as the side surface of the sealing body 29, and a silver paste 39 as a header bonding material on the surface (back surface 10b) opposite to the main surface 10a of the semiconductor pellet 10 (implementation) In the MOSFET 1 of the first mode, it is joined via the drain connection portion 27) and protrudes to the side surface (the other side surface) opposite to the side surface on the protruding side of the outer leads 37 and 38 of the resin sealing body 29. And a header 28 having a header protrusion 28c.

つまり、本実施の形態２のＭＯＳＦＥＴ７０は、平板形状のヘッダ２８にヘッダ突出部２８ｃが設けられているため、ヘッダ２８の面積を大幅に増加させることができ、これにより、半導体ペレット１０から発生する熱をヘッダ突出部２８ｃを有したヘッダ２８から大幅に逃がすことが可能になる。その結果、ＭＯＳＦＥＴ７０の低熱抵抗化をさらに図ることができる。   That is, in the MOSFET 70 of the second embodiment, since the header protrusion 28 c is provided on the flat header 28, the area of the header 28 can be greatly increased, and thus the semiconductor pellet 10 is generated. Heat can be greatly released from the header 28 having the header protrusion 28c. As a result, the thermal resistance of the MOSFET 70 can be further reduced.

なお、ヘッダ２８の面積を大幅に増加させることができるため、電気的抵抗値を下げることができ、これにより、前記低熱抵抗化の効果と合わせてＭＯＳＦＥＴ７０の電気的特性を向上できる。   In addition, since the area of the header 28 can be increased significantly, the electrical resistance value can be lowered, and thereby the electrical characteristics of the MOSFET 70 can be improved together with the effect of reducing the thermal resistance.

また、インナリード３５、３６のうち、ソース用のインナリード３６は、半導体ペレット１０の主面１０ａと対向して配置されたソース用の接続部片３６ａ（インナリード連結部）から三本に分割されて設けられている。
つまり、図１１（ａ）に示すように、それぞれのインナリード３５、３６は、それぞれゲート用接続部片３５ａ（インナリード連結部）、ソース用接続部片３６ａ（インナリード連結部）に連結され、かつ支持されている。 Of the inner leads 35, 36, the source inner lead 36 is divided into three from the source connection piece 36 a (inner lead connecting portion) arranged to face the main surface 10 a of the semiconductor pellet 10. Has been provided.
That is, as shown in FIG. 11A, the inner leads 35 and 36 are connected to the gate connection piece 35a (inner lead connection portion) and the source connection portion piece 36a (inner lead connection portion), respectively. And is supported.

これにより、モールド後、インナリード３６に繋がったアウタリード３８を切断・成形する際に、インナリード３６が分割されているため、これらインナリード３６を支持しているソース用接続部片３６ａに掛かる応力を分散させて緩和させることができる。その結果、インナリード連結部であるソース用接続部片３６ａから突起状端子であるソース用接続部２６が剥がれて接続不良を引き起こすことを防げる。
さらに、インナリード３６が分割されて支持されていることにより、インナリード３６と樹脂封止体２９との接触面積が増え、これにより、パッケージ２の内部への吸湿もしにくくなり、その結果、ＭＯＳＦＥＴ７０の耐湿性を向上できる。 Thus, after the molding, when the outer lead 38 connected to the inner lead 36 is cut and molded, the inner lead 36 is divided, so the stress applied to the source connection piece 36a that supports the inner lead 36. Can be dispersed and relaxed. As a result, it can be prevented that the source connection portion 26 that is the protruding terminal is peeled off from the source connection portion piece 36a that is the inner lead connecting portion, thereby causing a connection failure.
Further, since the inner lead 36 is divided and supported, the contact area between the inner lead 36 and the resin sealing body 29 is increased, which makes it difficult to absorb moisture into the package 2, and as a result, the MOSFET 70. Can improve moisture resistance.

なお、ソース用のインナリード３６が半導体ペレット１０の主面１０ａと対向して配置されたソース用のソース用接続部片３６ａ（インナリード連結部）から三つに分割されて設けられている場合であっても、前記分割による電気的抵抗増加値は僅かであり、この電気的抵抗増加値は前記電界効果トランジスタのオン抵抗値より小さいため、本実施の形態２のＭＯＳＦＥＴ７０のようにアウタリード３８を複数（三本）に分割して配置できる。   When the inner lead 36 for the source is divided into three from the source connecting portion piece 36a (inner lead connecting portion) for the source disposed opposite to the main surface 10a of the semiconductor pellet 10. However, since the increase in electrical resistance due to the division is slight, and this increase in electrical resistance is smaller than the on-resistance value of the field effect transistor, the outer lead 38 is formed as in the MOSFET 70 of the second embodiment. It can be divided into a plurality (three).

また、ＭＯＳＦＥＴ７０はヘッダ２８の半導体ペレット１０との接合面２８ａと反対側の面が樹脂封止体２９から露出する露出面２８ｂであり、かつ、アウタリード３７、３８が屈曲されるとともに、ヘッダ２８の露出面２８ｂとアウタリード３７、３８の被実装面３７ａ、３８ａとがほぼ同一の高さ（アウタリード厚さ以下）に設けられた面実装形のものである。
したがって、ＭＯＳＦＥＴ７０をプリント配線基板３（図８参照）等に実装する際には、アウタリード差し込み形の半導体装置とは異なり、ＭＯＳＦＥＴ７０を吸着保持等によって移し換えるだけであり、実装を容易にできる。 Further, the MOSFET 70 is an exposed surface 28b exposed from the resin sealing body 29 on the opposite side of the joint 28a of the header 28 to the semiconductor pellet 10, and the outer leads 37 and 38 are bent, and the header 28 The exposed surface 28b and the mounted surfaces 37a, 38a of the outer leads 37, 38 are of the surface mounting type provided at substantially the same height (outer lead thickness or less).
Therefore, when the MOSFET 70 is mounted on the printed wiring board 3 (see FIG. 8) or the like, unlike the outer lead insertion type semiconductor device, the MOSFET 70 is simply transferred by suction holding or the like, and the mounting can be facilitated.

また、本実施の形態２のＭＯＳＦＥＴ７０では複数のアウタリード３７、３８のうち、図２４（ａ）に示すように、両端部に配置された二つのアウタリード３７、３８の外側側部間の距離（Ｔ）と、ヘッダ２８におけるヘッダ突出部２８ｃのアウタリード配列方向の幅（Ｕ）とがほぼ同じ長さで形成されている。
これは、前記プリント配線基板３に形成されている従来のフットパターン（基板端子）との共有化を図るものであり、これにより、ＭＯＳＦＥＴ７０をプリント配線基板３上に実装する際に、従来のフットパターンを変えることなく、そのまま実装することができる。 Further, in the MOSFET 70 of the second embodiment, among the plurality of outer leads 37 and 38, as shown in FIG. 24A, the distance (T between the outer side portions of the two outer leads 37 and 38 disposed at both end portions. ) And the width (U) of the header protruding portion 28c in the header 28 in the outer lead arrangement direction are formed to have substantially the same length.
This is intended to be shared with the conventional foot pattern (substrate terminal) formed on the printed wiring board 3, so that when the MOSFET 70 is mounted on the printed wiring board 3, the conventional foot pattern is used. It can be mounted as it is without changing the pattern.

また、図２４（ａ）、（ｂ）に示すように、ヘッダ２８およびヘッダ突出部２８ｃの外周の一部（側面を含む少なくとも樹脂封止体２９と接合する箇所）には、段差部２８ｆが設けられている。
これにより、樹脂封止体２９とヘッダ２８との接合面積を増加させることができ、その結果、両者の密着性を向上できる。したがって、樹脂封止体２９へのクラックの形成を防止でき、これにより、ＭＯＳＦＥＴ７０の品質を向上することができる。 Further, as shown in FIGS. 24A and 24B, a stepped portion 28f is formed on a part of the outer periphery of the header 28 and the header protruding portion 28c (a portion to be joined to at least the resin sealing body 29 including the side surface). Is provided.
Thereby, the joining area of the resin sealing body 29 and the header 28 can be increased, As a result, both adhesiveness can be improved. Therefore, the formation of cracks in the resin sealing body 29 can be prevented, thereby improving the quality of the MOSFET 70.

また、本実施の形態２のＭＯＳＦＥＴ７０においては、三本のソース用のインナリード３６を支持するソース用接続部片３６ａ（インナリード連結部）が半導体ペレット１０の主面１０ａの上にこれに対向して配置され、かつ、それぞれのインナリード３５、３６の基端部３５ｂ、３６ｂが半導体ペレット１０の主面１０ａにおける内側領域上に配置されている。
これは、ＭＯＳＦＥＴ７０の製造工程においてモールドを行う前の段階で、ヘッダ接合材である銀ペースト３９の外観検査を行う際に、図２３（ａ）に示すように、隣合ったインナリード間の隙間から銀ペースト３９の有無を検査することを可能にするものである。 Further, in the MOSFET 70 according to the second embodiment, the source connection part piece 36a (inner lead connecting part) for supporting the three source inner leads 36 is opposed to the main surface 10a of the semiconductor pellet 10. In addition, the base end portions 35 b and 36 b of the inner leads 35 and 36 are arranged on the inner region of the main surface 10 a of the semiconductor pellet 10.
This is a gap between adjacent inner leads as shown in FIG. 23 (a) when visual inspection of the silver paste 39, which is a header bonding material, is performed at the stage before molding in the MOSFET 70 manufacturing process. Therefore, the presence or absence of the silver paste 39 can be inspected.

さらに、それぞれのインナリード３５、３６の基端部３５ｂ、３６ｂを半導体ペレット１０の主面１０ａにおける内側領域上に配置することにより、図２５に示すようにアウタリード３７、３８の長さ（Ｗ）を長く形成することができる。
これにより、アウタリード３７、３８の曲げ成形時のストレスを緩和することができるとともに、ＭＯＳＦＥＴ７０の耐湿テストなどにおける水分の半導体ペレット１０までの侵入到達時間を長くすることができ、その結果、ＭＯＳＦＥＴ７０の吸湿性を向上できる。 Further, by arranging the base end portions 35b, 36b of the inner leads 35, 36 on the inner region of the main surface 10a of the semiconductor pellet 10, the length (W) of the outer leads 37, 38 as shown in FIG. Can be formed longer.
As a result, the stress during bending of the outer leads 37 and 38 can be alleviated, and the time for the moisture to enter the semiconductor pellet 10 in the moisture resistance test of the MOSFET 70 can be lengthened. As a result, the moisture absorption of the MOSFET 70 can be increased. Can be improved.

本実施の形態２の半導体装置（ＭＯＳＦＥＴ７０）のその他の構造と、ＭＯＳＦＥＴ７０によって得られるその他の作用効果については、前記実施の形態１で説明したものと同様であるため、その重複説明は省略する。   Since other structures of the semiconductor device (MOSFET 70) of the second embodiment and other functions and effects obtained by the MOSFET 70 are the same as those described in the first embodiment, the duplicate description thereof is omitted.

次に、本実施の形態２のＭＯＳＦＥＴ７０の製造方法を、図１３に示す製造プロセスフロー図にしたがって説明する。   Next, a method for manufacturing MOSFET 70 of the second embodiment will be described with reference to a manufacturing process flowchart shown in FIG.

まず、それぞれの半導体ペレット領域に電界効果トランジスタが形成された半導体ウエハ（図示せず）を準備する。   First, a semiconductor wafer (not shown) having a field effect transistor formed in each semiconductor pellet region is prepared.

続いて、図１３のステップＳ１により、スタッドバンプ等のバンプ形成方法を用いて、ウエハ状態で各半導体ペレット１０の図２に示すゲート用電極パッド１９、ソース用電極パッド２０にそれぞれゲート用バンプ２２、ソース用バンプ２３を形成する。
なお、ゲート用バンプ２２およびソース用バンプ２３は、例えば、Ａｕや半田等によって形成されるものである。 Subsequently, in step S1 of FIG. 13, by using a bump forming method such as a stud bump, the gate electrode 22 and the source electrode pad 20 shown in FIG. Then, the source bumps 23 are formed.
The gate bumps 22 and the source bumps 23 are formed of, for example, Au or solder.

その後、ステップＳ２に示すダイシングを行って前記半導体ウエハを切断・分離し、これにより、図１４に示すようなバンプ付け済みの個々の半導体ペレット１０を取得する。   After that, dicing shown in step S2 is performed to cut and separate the semiconductor wafer, thereby obtaining individual semiconductor pellets 10 with bumps as shown in FIG.

続いて、主面１０ａに電界効果トランジスタが形成された半導体ペレット１０を準備する。   Subsequently, a semiconductor pellet 10 having a field effect transistor formed on the main surface 10a is prepared.

また、複数のインナリード３５、３６とこれらインナリード３５、３６にそれぞれ電気的に接続された複数のアウタリード３７、３８とが連結されてなるリードフレームを準備する。   In addition, a lead frame is prepared in which a plurality of inner leads 35 and 36 and a plurality of outer leads 37 and 38 electrically connected to the inner leads 35 and 36 are connected.

なお、本実施の形態２で用いる前記リードフレームは、単一の半導体装置用領域である単位リードフレーム３１が複数連なって設けられた多連リードフレーム３０であり、さらに、本実施の形態２においては、前記多連リードフレーム３０として、前記単一の半導体装置用領域が、図１６に示すような２行×２列のマトリクス配置による群を一つの纏まりとするマトリクスフレーム４０の場合を説明する。つまり、図１６に示すマトリクスフレーム４０は、４個分のＭＯＳＦＥＴ７０を一つの群とするものである。
ただし、マトリクスフレーム４０における前記一つの群内のマトリクスの数は、２行×２列に限定されるものではなく、これ以外の数であってもよい。 The lead frame used in the second embodiment is a multiple lead frame 30 provided with a plurality of unit lead frames 31 that are a single semiconductor device region. Further, in the second embodiment, as shown in FIG. Describes the case where the multiple lead frame 30 is a matrix frame 40 in which the region for a single semiconductor device is a group of two rows by two columns as shown in FIG. . That is, the matrix frame 40 shown in FIG. 16 includes four MOSFETs 70 as one group.
However, the number of matrices in the one group in the matrix frame 40 is not limited to 2 rows × 2 columns, and may be other numbers.

なお、図１６に示すマトリクスフレーム４０では、四個分のＭＯＳＦＥＴ７０を一つの群としたため、区画窓４０ａの両側で半導体ペレット１０の向きを変える必要があり、半導体ペレット１０の向きをＱ点で点対称となるような配置にしている。   In the matrix frame 40 shown in FIG. 16, since four MOSFETs 70 are made into one group, it is necessary to change the direction of the semiconductor pellet 10 on both sides of the partition window 40a. The arrangement is symmetrical.

また、平板形状に形成されたヘッダ２８を準備する。   Moreover, the header 28 formed in flat plate shape is prepared.

本実施の形態２のＭＯＳＦＥＴ７０の製造方法では、四個のＭＯＳＦＥＴ７０を一つの群として製造するため、四個分のＭＯＳＦＥＴ７０に対応する四つのヘッダ２８が２行×２列配置で一体に設けられた図１５に示すようなヘッダフレーム４１を用い、これにより、各ヘッダ２８を半導体ペレット１０に接合する際には、一体となった四つのヘッダ２８を四つの半導体ペレット１０のそれぞれに一緒に接合する（図１５では、Ｅ部に示すヘッダ２８が一つのＭＯＳＦＥＴ７０に使用されるヘッダ２８である）。   In the method of manufacturing the MOSFET 70 according to the second embodiment, the four headers 28 corresponding to the four MOSFETs 70 are integrally provided in a two-row × two-column arrangement in order to manufacture the four MOSFETs 70 as one group. When a header frame 41 as shown in FIG. 15 is used, and each header 28 is joined to the semiconductor pellet 10, the four integrated headers 28 are joined together to each of the four semiconductor pellets 10. (In FIG. 15, the header 28 shown in the E part is the header 28 used for one MOSFET 70).

さらに、一つのヘッダフレーム４１には、ヘッダ付け時のヘッダ付け装置（図示せず）のガイドとの位置決め用の丸孔２８ｄが四つ設けられ、そのうち、２つの丸孔２８ｄがスリット２８ｅと連通している。   Furthermore, one header frame 41 is provided with four round holes 28d for positioning with a guide of a header attaching device (not shown) at the time of attaching the header, of which two round holes 28d communicate with the slit 28e. is doing.

なお、ＭＯＳＦＥＴ７０の製造手順によれば、マトリクスフレーム４０上に半導体ペレット１０が存在しないとヘッダ２８を配置することはできず、さらに、ヘッダ２８を配置できないと、モールド工程におけるモールド装置の上型５１および下型５２の構造上レジン漏れが発生し、モールドのショット毎に上型５１および下型５２のクリーニングが必要になる。   According to the manufacturing procedure of the MOSFET 70, the header 28 cannot be disposed unless the semiconductor pellet 10 is present on the matrix frame 40. Further, if the header 28 cannot be disposed, the upper mold 51 of the molding apparatus in the molding process. Resin leakage occurs due to the structure of the lower mold 52 and the upper mold 51 and the lower mold 52 need to be cleaned for each shot of the mold.

したがって、単品構造のヘッダ２８や二つのヘッダ２８を一体とした構造等のものを用いてＭＯＳＦＥＴ７０を製造するのは好ましくなく、本実施の形態２のように四つのヘッダ２８を一体としたヘッダフレーム４１を用いてＭＯＳＦＥＴ７０を製造する方が好ましい。
さらに、四つのヘッダ２８を一体としたヘッダフレーム４１を用いることにより、単品構造のヘッダ２８や二つのヘッダ２８を一体とした構造のものを用いる場合と比べてスループットを向上できる。 Therefore, it is not preferable to manufacture the MOSFET 70 by using a single-structure header 28 or a structure in which two headers 28 are integrated. The header frame in which the four headers 28 are integrated as in the second embodiment. It is preferable to manufacture MOSFET 70 using 41.
Furthermore, by using the header frame 41 in which the four headers 28 are integrated, the throughput can be improved as compared with the case of using the single-structure header 28 or the structure in which the two headers 28 are integrated.

また、ヘッダフレーム４１を、図２７（ａ）の比較例のヘッダフレーム４２のように一列に三つのヘッダ２８を連結させた構造のフレームも考えられるが、この場合、半導体ペレットのサイズが小さくなると、ヘッダ２８の重さにより、図２７（ｂ）に示すように、ヘッダ２８が傾く可能性があるため、このような三つのヘッダ２８を一列に配置したヘッダフレーム４２も好ましくない。   In addition, a frame having a structure in which three headers 28 are connected in a row like the header frame 42 in the comparative example of FIG. 27A can be considered as the header frame 41. In this case, however, the size of the semiconductor pellet is reduced. As shown in FIG. 27B, the header 28 may be inclined due to the weight of the header 28, and thus the header frame 42 in which the three headers 28 are arranged in a row is not preferable.

その後、ステップＳ３に示すフリップチップにより、半導体ペレット１０とマトリクスフレーム４０とを接合するペレットボンディングを行う。   Thereafter, pellet bonding for bonding the semiconductor pellet 10 and the matrix frame 40 is performed by the flip chip shown in step S3.

ここでは、図１７（ａ）、（ｂ）に示すように、四つの半導体ペレット１０の裏面１０ｂをそれぞれ上方に向け、四つの半導体ペレット１０をマトリクスフレーム４０のそれぞれの半導体装置領域のゲート用接続部片３５ａおよびソース用接続部片３６ａ上に配置し、熱圧着によってペレットボンディングを行う。   Here, as shown in FIGS. 17A and 17B, the back surfaces 10b of the four semiconductor pellets 10 are directed upward, and the four semiconductor pellets 10 are connected to the gates of the respective semiconductor device regions of the matrix frame 40. It arrange | positions on the piece 35a and the connection part piece 36a for sources, and pellet bonding is performed by thermocompression bonding.

すなわち、インナリード３５を支持するゲート用接続部片３５ａと半導体ペレット１０のゲート用電極パッド１９（図２参照）とを、ゲート用電極パッド１９に取り付けられたゲート用バンプ２２（突起状端子）を熱圧着してゲート用接続部２５によって接合し、これにより、ゲート用バンプ２２およびゲート用接続部片３５ａを介してゲート用電極パッド１９とインナリード３５とを電気的に接続する。   That is, the gate connection piece 35a that supports the inner lead 35 and the gate electrode pad 19 (see FIG. 2) of the semiconductor pellet 10 are connected to the gate bump 22 (protruding terminal) attached to the gate electrode pad 19. Are bonded by the gate connecting portion 25, whereby the gate electrode pad 19 and the inner lead 35 are electrically connected via the gate bump 22 and the gate connecting portion piece 35a.

同様に、インナリード３６を支持するソース用接続部片３６ａは半導体ペレット１０のソース用電極パッド２０（図２参照）とを、ソース用電極パッド２０に取り付けられたソース用バンプ２３（突起状端子）を熱圧着してソース用接続部２６によって接合し、これにより、ソース用バンプ２３およびソース用接続部片３６ａを介してソース用電極パッド２０とインナリード３６とを電気的に接続する。   Similarly, the source connection piece 36 a that supports the inner lead 36 is connected to the source electrode pad 20 (see FIG. 2) of the semiconductor pellet 10 and the source bump 23 (protruding terminal) attached to the source electrode pad 20. ) Are bonded by the source connecting portion 26, whereby the source electrode pad 20 and the inner lead 36 are electrically connected via the source bump 23 and the source connecting portion piece 36a.

なお、図１７に示す状態は、熱圧着直前の構造を示すものであり、これを熱圧着すると図１７に示すソース用バンプ２３が図１８（ｂ）に示すソース用接続部２６となる。   The state shown in FIG. 17 shows the structure immediately before thermocompression bonding, and when this is thermocompression bonded, the source bump 23 shown in FIG. 17 becomes the source connection portion 26 shown in FIG.

その際、ゲート用バンプ２２およびソース用バンプ２３は、それぞれインナリード３５、３６に取り付けられていてもよい。
また、フリップチップ実装後の半導体ペレット１０の主面１０ａとゲート用接続部片３５ａおよびソース用接続部片３６ａとの位置関係は、図１７（ｃ）に示すものと同様になる。 At that time, the gate bump 22 and the source bump 23 may be attached to the inner leads 35 and 36, respectively.
Further, the positional relationship between the main surface 10a of the semiconductor pellet 10 after flip-chip mounting, the gate connection piece 35a, and the source connection piece 36a is the same as that shown in FIG.

つまり、本実施の形態２のＭＯＳＦＥＴ７０では、３本のソース用のインナリード３６を支持するソース用接続部片３６ａ（インナリード連結部）が半導体ペレット１０の主面１０ａの上にこれに対向して配置され、かつ、各インナリード３６の基端部３６ｂが半導体ペレット１０の主面１０ａにおける内側領域上に配置されている。
さらに、１本のゲート用のインナリード３５を支持するゲート用接続部片３５ａも半導体ペレット１０の主面１０ａ上にソース用接続部片３６ａと絶縁されてかつ並んで配置され、インナリード３５の基端部３５ｂも半導体ペレット１０の主面１０ａにおける内側領域上に配置されている。 That is, in the MOSFET 70 according to the second embodiment, the source connecting portion piece 36a (inner lead connecting portion) for supporting the three source inner leads 36 is opposed to the main surface 10a of the semiconductor pellet 10. In addition, the base end portion 36 b of each inner lead 36 is disposed on the inner region of the main surface 10 a of the semiconductor pellet 10.
Further, a gate connection piece 35 a that supports one inner lead 35 for the gate is also arranged on the main surface 10 a of the semiconductor pellet 10 so as to be insulated from the source connection piece 36 a and arranged side by side. The base end portion 35 b is also disposed on the inner region of the main surface 10 a of the semiconductor pellet 10.

続いて、ヘッダ２８の半導体ペレット１０への取り付けであるヘッダ付けを行う（ステップＳ４）。   Then, header attachment which is attachment to the semiconductor pellet 10 of the header 28 is performed (step S4).

ここで、図１８（ａ）、（ｂ）に示すように、まず、各半導体ペレット１０の裏面１０ｂに、ヘッダ接合材である銀ペースト３９を塗布する。
続いて、図１９（ａ）、（ｂ）に示すように、４つの半導体ペレット１０の各裏面１０ｂにヘッダフレーム４１の各ヘッダ２８を載置する。
さらに、半導体ペレット１０を加圧するとともに、スクラブなどを行って、これにより、各ヘッダ２８と各半導体ペレット１０の裏面１０ｂとをそれぞれ銀ペースト３９を介して接合する。 Here, as shown in FIGS. 18A and 18B, first, a silver paste 39 as a header bonding material is applied to the back surface 10 b of each semiconductor pellet 10.
Subsequently, as shown in FIGS. 19A and 19B, the headers 28 of the header frame 41 are placed on the back surfaces 10 b of the four semiconductor pellets 10.
Further, the semiconductor pellet 10 is pressurized and scrubbed, whereby the headers 28 and the back surface 10b of the semiconductor pellets 10 are joined via the silver paste 39, respectively.

その後、この段階で、図２３（ａ）に示すように、隣あったインナリード間の隙間から、およびソース用接続部片３６ａのインナリード配置側と反対の辺側からヘッダ接合材である銀ペースト３９の有無を外観検査し、これにより、銀ペースト３９の濡れ性を検査する。
これは、図２３（ａ）に示すソース用接続部片３６ａの幅寸法Ｓが、半導体ペレット１０の前記幅Ｓと対応する幅より小さく形成されているため、銀ペースト３９が半導体ペレット１０よりはみ出ているかどうかを確認するものであり、はみ出ている場合に合格とするものである。 Thereafter, at this stage, as shown in FIG. 23 (a), from the gap between the adjacent inner leads and from the side opposite to the inner lead arrangement side of the source connecting piece 36a, the silver which is the header bonding material The appearance of the paste 39 is inspected, whereby the wettability of the silver paste 39 is inspected.
This is because the silver paste 39 protrudes from the semiconductor pellet 10 because the width dimension S of the source connection piece 36 a shown in FIG. 23A is smaller than the width corresponding to the width S of the semiconductor pellet 10. If it is overhanging, it will be accepted.

さらに、マトリクスフレーム４０の表裏を反転させることにより、図２３（ｂ）に示すように、ヘッダ２８のアウタリード配列方向と同方向の両側部から銀ペースト３９を外観検査する。これにより、ヘッダ２８の前記両側部から銀ペースト３９を外観検査し、銀ペースト３９が見える場合には、銀ペースト３９の濡れ性を合格とする。
これは、図２３（ｂ）に示すように、ヘッダ２８において前記アウタリード配列方向と同方向の幅（Ｖ）が半導体ペレット１０の同方向の長さより狭く形成されていることにより、銀ペースト３９がヘッダ２８よりはみ出ているかどうかを確認するものである。 Further, by reversing the front and back of the matrix frame 40, the appearance of the silver paste 39 is inspected from both sides of the header 28 in the same direction as the outer lead arrangement direction as shown in FIG. Thus, the appearance of the silver paste 39 is inspected from both sides of the header 28, and if the silver paste 39 is visible, the wettability of the silver paste 39 is accepted.
As shown in FIG. 23B, the width (V) of the header 28 in the same direction as the outer lead arrangement direction is narrower than the length of the semiconductor pellet 10 in the same direction. Whether or not the header 28 protrudes is confirmed.

なお、ソース用接続部片３６ａとゲート用接続部片３５ａとを半導体ペレット１０より小さくすることにより、ＭＯＳＦＥＴ７０のプリント配線基板３（図８参照）へのリフロー実装時などに半導体ペレット１０にかかる応力を緩和できる。   Note that the stress applied to the semiconductor pellet 10 during reflow mounting of the MOSFET 70 on the printed wiring board 3 (see FIG. 8) by making the source connection piece 36a and the gate connection piece 35a smaller than the semiconductor pellet 10. Can be relaxed.

その後、図１３に示すステップＳ５のモールドを行う。ここでは、図２０（ａ）、（ｂ）、（ｃ）に示すように、半導体ペレット１０、インナリード群およびヘッダ２８を上型５１および下型５２のキャビティー５３に配置し、この状態で型締めを行った後、キャビティー５３にレジン６０を注入して樹脂封止（モールド）する。   Thereafter, the molding in step S5 shown in FIG. 13 is performed. Here, as shown in FIGS. 20A, 20 </ b> B, and 20 </ b> C, the semiconductor pellet 10, the inner lead group, and the header 28 are arranged in the cavity 53 of the upper mold 51 and the lower mold 52, and in this state After the mold clamping, the resin 60 is injected into the cavity 53 and resin-sealed (molded).

この際、ヘッダフレーム４１がキャビティー５３に対応して２×２配列であるため、フリップチップ実装後に脱落した半導体ペレット１０があっても、キャビティー５３からのレジン漏れの発生を防止できる。
また、図２１に示すように、ヘッダ２８の露出面２８ｂが上型５１のキャビティー底面に密着した状態でレジン注入が行われるため、レジン硬化後に、ヘッダ２８の半導体ペレット１０との接合面２８ａと反対側の面すなわち露出面２８ｂを樹脂封止体２９から露出させることができ、さらに、アウタリード３７、３８の突出方向と反対の方向にヘッダ突出部２８ｃを突出させて樹脂封止体２９を形成できる。 At this time, since the header frame 41 has a 2 × 2 arrangement corresponding to the cavity 53, the resin leakage from the cavity 53 can be prevented even if the semiconductor pellet 10 is dropped after the flip chip mounting.
Further, as shown in FIG. 21, since the resin injection is performed in a state where the exposed surface 28b of the header 28 is in close contact with the bottom surface of the cavity of the upper mold 51, the bonded surface 28a of the header 28 with the semiconductor pellet 10 after the resin is cured. The exposed surface 28b, that is, the exposed surface 28b, can be exposed from the resin sealing body 29. Further, the header protruding portion 28c protrudes in the direction opposite to the protruding direction of the outer leads 37, 38, thereby causing the resin sealing body 29 to be exposed. Can be formed.

その後、図２２（ａ）に示すように、複数のアウタリード３７、３８をマトリクスフレーム４０から切断して屈曲する切断・成形を行う（ステップＳ６）。   Thereafter, as shown in FIG. 22A, cutting and molding are performed in which the plurality of outer leads 37 and 38 are cut from the matrix frame 40 and bent (step S6).

これと同時に、一体化されていたヘッダフレーム４１を４つのそれぞれの丸孔２８ｄで切断し、スリット２８ｅを介して４つのヘッダ２８に分離する。
また、この切断・成形工程では、アウタリード３７、３８を図２２（ｂ）に示すように、ガル・ウイング形状に屈曲する。 At the same time, the integrated header frame 41 is cut at each of the four round holes 28d and separated into four headers 28 through the slits 28e.
In this cutting / molding step, the outer leads 37 and 38 are bent into a gull wing shape as shown in FIG.

なお、半導体ペレット１０の主面１０ａ上にソース用接続部片３６ａおよびゲート用接続部片３５ａが配置され、これらに支持されたインナリード３５、３６のそれぞれの基端部３５ｂ、３６ｂも主面１０ａ上に配置されていることにより、アウタリード曲げ成形の際にバンプ接合部であるゲート用接続部２５およひソース用接続部２６に掛かる応力を低減できる。   Note that the source connection piece 36a and the gate connection piece 35a are arranged on the main surface 10a of the semiconductor pellet 10, and the base ends 35b and 36b of the inner leads 35 and 36 supported by these are also main surfaces. By being disposed on 10a, the stress applied to the gate connecting portion 25 and the source connecting portion 26, which are bump joint portions, during outer lead bending can be reduced.

さらに、図２５に示すＰ部のように、ゲート用接続部片３５ａおよびソース用接続部片３６ａにそれぞれ細いリード２５ａ、２６ａが設けられていることにより、アウタリード切断時に細リード２５ａ、２６ａが伸びるため、前記バンプ接合部であるゲート用接続部２５およびソース用接続部２６に掛かる応力を緩和できる。   Furthermore, as shown by P portion in FIG. 25, the thin lead 25a and 26a are provided on the gate connection piece 35a and the source connection piece 36a, respectively, so that the thin leads 25a and 26a extend when the outer lead is cut. Therefore, the stress applied to the gate connection portion 25 and the source connection portion 26 that are the bump bonding portions can be relieved.

その結果、アウタリード切断・成形時に前記バンプ接合部にかかる曲げ応力を緩和できる。   As a result, it is possible to relieve the bending stress applied to the bump joint portion during outer lead cutting and molding.

これにより、ＭＯＳＦＥＴ７０の製造を終了する。
なお、ＭＯＳＦＥＴ７０の製造工程において、ステップＳ３のフリップチップからステップＳ６の切断・成形までは、ヘッダ２８の露出面２８ｂ側を上方に向けて工程間移動させる。 This completes the manufacture of MOSFET 70.
In the manufacturing process of MOSFET 70, from the flip chip in step S3 to the cutting / molding in step S6, the exposed surface 28b side of the header 28 is moved upward during the process.

ここで、本実施の形態２の半導体装置（ＭＯＳＦＥＴ７０）のその他の製造方法については、前記実施の形態１のＭＯＳＦＥＴ１の製造方法と同様であり、その重複説明は省略する。   Here, the other manufacturing method of the semiconductor device (MOSFET 70) of the second embodiment is the same as the manufacturing method of the MOSFET 1 of the first embodiment, and redundant description thereof is omitted.

さらに、本実施の形態２のＭＯＳＦＥＴ７０の製造方法によって得られるその他の作用効果については、前記実施の形態１で説明したものと同様であるため、その重複説明は省略する。   Further, since other functions and effects obtained by the method of manufacturing MOSFET 70 of the second embodiment are the same as those described in the first embodiment, duplicate description thereof is omitted.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、前記実施の形態１、２では、ソース用のアウタリード３８が複数に分離されてそれぞれがゲート用のアウタリード３７とほぼ同様の幅で形成されている場合を説明したが、図２６の変形例のＭＯＳＦＥＴ８０のように、樹脂封止体２９の両側に配置されるソース用のアウタリード３８が一体となってゲート用のアウタリード３７より幅広に形成されていてもよい。
これにより、電気的抵抗値を低減（例えば、約０．１ｍΩ程度）することができ、その結果、ＭＯＳＦＥＴ８０の電気的特性を向上できるとともに、放熱性も向上できる。 For example, in the first and second embodiments, the case where the outer lead 38 for the source is divided into a plurality of pieces and each has the same width as the outer lead 37 for the gate has been described. Like the MOSFET 80, the source outer leads 38 disposed on both sides of the resin sealing body 29 may be integrally formed wider than the gate outer leads 37.
Thereby, the electrical resistance value can be reduced (for example, about 0.1 mΩ). As a result, the electrical characteristics of the MOSFET 80 can be improved and the heat dissipation can be improved.

また、バンプ（ゲート用バンプ２２やソース用バンプ２３）は半導体ペレット側に配設するに限らず、インナリード側に配設してもよい。その際、前記バンプはＳＳＢ法によって形成するに限らず、メッキ法等によって形成してもよい。
さらに、前記バンプは金によって形成するに限らず、半田等によって形成してもよい。 Further, the bumps (gate bumps 22 and source bumps 23) are not limited to be disposed on the semiconductor pellet side, but may be disposed on the inner lead side. At this time, the bumps are not limited to be formed by the SSB method, but may be formed by a plating method or the like.
Further, the bumps are not limited to gold, but may be formed of solder or the like.

半導体ペレット１０とヘッダ２８とは、銀ペースト等の導電性接着材によって接続するに限らず、半田付けによって接続してもよいし、金−錫共晶層等によって接続してもよい。但し、半導体ペレット１０のヘッダ２８への導電性および放熱性を配慮して、導電性および熱伝導性の良好な材料を選定することが望ましい。   The semiconductor pellet 10 and the header 28 are not limited to be connected by a conductive adhesive such as silver paste, but may be connected by soldering or may be connected by a gold-tin eutectic layer or the like. However, it is desirable to select a material having good conductivity and heat conductivity in consideration of the conductivity and heat dissipation to the header 28 of the semiconductor pellet 10.

ヘッダ２８にはドレイン用電極パッド２１を接続するに限らず、ソース用電極パッド２０を接続してもよい。   The header 28 is not limited to the drain electrode pad 21 but may be connected to the source electrode pad 20.

ヘッダ２８は半導体ペレット１０にインナリードボンディング後に接続するに限らず、インナリードボンディング前またはインナリードボンディングと同時に半導体ペレット１０に接続してもよい。   The header 28 is not limited to being connected to the semiconductor pellet 10 after the inner lead bonding, but may be connected to the semiconductor pellet 10 before or simultaneously with the inner lead bonding.

ヘッダ２８の形状、大きさ、構造等は、要求される放熱性能、半導体ペレット１０の性能、大きさ、形状、構造等々の諸条件に対応して選定することが望ましい。   The shape, size, structure, etc. of the header 28 are desirably selected in accordance with various conditions such as required heat dissipation performance, performance, size, shape, structure, etc. of the semiconductor pellet 10.

また、ヘッダ２８を形成する材料としては銅系材料を使用するに限らず、アルミニウム系等の熱伝導性の良好な他の金属材料を使用することができる。
また、本発明は、ＩＧＢＴ（Insulating Gate Bipolar Transistor）や、高出力のバイポーラトランジスタのような３端子のトランジスタ用パッケージにも適用できる。 Further, the material forming the header 28 is not limited to a copper-based material, and other metal materials having a good thermal conductivity such as an aluminum-based material can be used.
The present invention can also be applied to a three-terminal transistor package such as an IGBT (Insulating Gate Bipolar Transistor) or a high-power bipolar transistor.

本発明の一実施形態であるＭＯＳＦＥＴを示しており、（ａ）は一部切断平面図、（ｂ）は一部切断正面図、（ｃ）は一部切断側面図である。1 shows a MOSFET according to an embodiment of the present invention, in which (a) is a partially cut plan view, (b) is a partially cut front view, and (c) is a partially cut side view. 本発明の一実施形態であるＭＯＳＦＥＴの製造方法に使用される半導体ペレットを示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図である。The semiconductor pellet used for the manufacturing method of MOSFET which is one Embodiment of this invention is shown, (a) is a top view, (b) is an expanded sectional view which follows the bb line of (a). 同じく多連リードフレームを示しており、（ａ）は一部省略平面図、（ｂ）は正面断面図である。Similarly, a multiple lead frame is shown, (a) is a partially omitted plan view, and (b) is a front sectional view. インナリードボンディング後を示しており、（ａ）は一部省略平面図、（ｂ）は正面断面図である。It shows after inner lead bonding, (a) is a partially omitted plan view, (b) is a front sectional view. ペレットボンディング後を示しており、（ａ）は一部省略平面図、（ｂ）は正面断面図である。It shows after the pellet bonding, (a) is a partially omitted plan view, (b) is a front sectional view. 樹脂封止体成形工程を示しており、（ａ）は一部省略正面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。The resin sealing body shaping | molding process is shown, (a) is a partially abbreviate | omitted front sectional drawing, (b) is sectional drawing which follows the bb line of (a). 樹脂封止体成形後を示しており、（ａ）は一部省略平面図、（ｂ）は正面断面図である。It shows after molding of the resin sealing body, (a) is a partially omitted plan view, and (b) is a front sectional view. 本発明の一実施形態であるＭＯＳＦＥＴの実装後を示しており、（ａ）は平面図、（ｂ）は一部切断正面図である。FIG. 2 shows a MOSFET after being mounted according to an embodiment of the present invention, wherein (a) is a plan view and (b) is a partially cut front view. 本発明の実施の形態２の半導体装置であるＭＯＳＦＥＴの構造の一例を示す図であり、（ａ）はヘッダ突出部側から眺めた外観斜視図、（ｂ）はアウタリード側から眺めた外観斜視図である。It is a figure which shows an example of the structure of MOSFET which is a semiconductor device of Embodiment 2 of this invention, (a) is the external appearance perspective view seen from the header protrusion part side, (b) is the external appearance perspective view seen from the outer lead side. It is. 図９に示すＭＯＳＦＥＴの構造を示す図であり、（ａ）は平面図、（ｂ）は正面図、（ｃ）は底面図である。It is a figure which shows the structure of MOSFET shown in FIG. 9, (a) is a top view, (b) is a front view, (c) is a bottom view. 図９に示すＭＯＳＦＥＴの構造を示す図であり、（ａ）は樹脂封止体（パッケージ）を透過してその内部構造を示す平面図、（ｂ）は（ａ）のＣ−Ｃ線に沿う断面図、（ｃ）は（ａ）のＤ−Ｄ線に沿う断面図である。It is a figure which shows the structure of MOSFET shown in FIG. 9, (a) is a top view which permeate | transmits the resin sealing body (package) and shows the internal structure, (b) is along the CC line of (a). Sectional drawing and (c) are sectional drawings which follow the DD line of (a). 図９に示すＭＯＳＦＥＴの樹脂封止体（パッケージ）を透過してその内部構造を示す底面図である。FIG. 10 is a bottom view showing the internal structure through a resin sealing body (package) of the MOSFET shown in FIG. 9. 図９に示すＭＯＳＦＥＴ製造工程の一例を示すプロセスフロー図である。FIG. 10 is a process flow diagram showing an example of a MOSFET manufacturing process shown in FIG. 9. 図９に示すＭＯＳＦＥＴに用いられる半導体ペレットの構造の一例を示す平面図である。It is a top view which shows an example of the structure of the semiconductor pellet used for MOSFET shown in FIG. 図９に示すＭＯＳＦＥＴの組み立てに用いられるヘッダフレームの構造の一例を示す平面図である。It is a top view which shows an example of the structure of the header frame used for the assembly of MOSFET shown in FIG. 図９に示すＭＯＳＦＥＴの組み立てに用いられるマトリクスフレームの構造の一例を示す部分平面図である。FIG. 10 is a partial plan view showing an example of the structure of a matrix frame used for assembling the MOSFET shown in FIG. 9. 図９に示すＭＯＳＦＥＴの製造工程におけるフリップチップ実装時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＦ−Ｆ線に沿う断面図、（ｃ）は（ａ）のＧ部をリード側から眺めた部分底面図である。It is a figure which shows an example of the structure at the time of flip chip mounting in the manufacturing process of MOSFET shown in FIG. 9, (a) is a fragmentary top view, (b) is sectional drawing which follows the FF line of (a), (c ) Is a partial bottom view of the G part of (a) as viewed from the lead side. 図９に示すＭＯＳＦＥＴの製造工程における銀ペースト付け時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＨ−Ｈ線に沿う断面図である。It is a figure which shows an example of the structure at the time of silver paste attachment in the manufacturing process of MOSFET shown in FIG. 9, (a) is a partial top view, (b) is sectional drawing which follows the HH line | wire of (a). 図９に示すＭＯＳＦＥＴの製造工程におけるヘッダ付け時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＩ−Ｉ線に沿う断面図である。It is a figure which shows an example of the structure at the time of the header attachment in the manufacturing process of MOSFET shown in FIG. 9, (a) is a fragmentary top view, (b) is sectional drawing which follows the II line | wire of (a). 図９に示すＭＯＳＦＥＴの製造工程におけるモールド時の構造の一例を示す図であり、（ａ）は成形金型内の状態を成形金型を透過して示す部分平面図、（ｂ）は成形金型を型締めした際の（ａ）のＪ−Ｊ線に沿う部分断面図、（ｃ）は成形金型を型締めした際の（ａ）のＫ−Ｋ線に沿う部分断面図である。It is a figure which shows an example of the structure at the time of the mold in the manufacturing process of MOSFET shown in FIG. 9, (a) is a partial top view which permeate | transmits a shaping die, and shows the state in a shaping die, (b) is a shaping die. (A) The partial sectional view which meets the JJ line at the time of mold clamping, (c) is the partial sectional view which meets the KK line of (a) at the time of mold clamping. 成形金型を型締めした際の図２０（ａ）のＬ−Ｌ線に沿う拡大部分断面図である。It is an expanded partial sectional view which follows the LL line | wire of Fig.20 (a) at the time of clamping a shaping die. 図９に示すＭＯＳＦＥＴの製造工程における切断・成形時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＭ−Ｍ線に沿う断面図である。It is a figure which shows an example of the structure at the time of cutting and shaping | molding in the manufacturing process of MOSFET shown in FIG. 9, (a) is a fragmentary top view, (b) is sectional drawing which follows the MM line | wire of (a). （ａ）、（ｂ）は図９に示すＭＯＳＦＥＴの製造工程における銀ペースト塗布の検査方法の一例を示す部分平面図である。(A), (b) is a partial top view which shows an example of the inspection method of silver paste application | coating in the manufacturing process of MOSFET shown in FIG. 図９に示すＭＯＳＦＥＴにおけるヘッダの段差部の構造の一例を示す図であり、（ａ）は樹脂封止体を透過して示す平面図、（ｂ）は（ａ）のＮ−Ｎ線に沿う部分拡大断面図である。It is a figure which shows an example of the structure of the level | step-difference part of the header in MOSFET shown in FIG. 9, (a) is a top view which permeate | transmits and shows a resin sealing body, (b) is along the NN line | wire of (a). It is a partial expanded sectional view. 図９に示すＭＯＳＦＥＴに用いられるインナリードの細リードの構造の一例を示す平面図である。It is a top view which shows an example of the structure of the thin lead of the inner lead used for MOSFET shown in FIG. 本発明の図９ＭＯＳＦＥＴの変形例の構造を示す一部切断平面図である。FIG. 10 is a partially cut plan view showing the structure of a modification of the MOSFET of FIG. 9 of the present invention. 本発明の半導体装置であるＭＯＳＦＥＴに対する比較例のＭＯＳＦＥＴに用いられるヘッダフレームとそのヘッダ付け状態を示す図であり、（ａ）はヘッダフレームの平面図、（ｂ）は（ａ）のヘッダフレームを用いてヘッダ付けを行った際の部分断面図である。It is a figure which shows the header frame used for MOSFET of the comparative example with respect to MOSFET which is a semiconductor device of this invention, and its header attachment state, (a) is a top view of a header frame, (b) is a header frame of (a). It is a fragmentary sectional view at the time of performing header attachment using.

符号の説明Explanation of symbols

１…ＭＯＳＦＥＴ、２…パッケージ、３…プリント配線基板、４…本体、５…ゲート用ランド、６…ソース用ランド、７…ドレイン用ランド、１０…半導体ペレット、１０ａ…主面、１０ｂ…裏面、１１…サブストレート、１２…ゲート、１３…シリコン酸化膜、１４…ソース、１５…ドレイン、１６…絶縁膜、１７…ゲート用コンタクトホール、１８…ソース用コンタクトホール、１９…ゲート用電極パッド、２０…ソース用電極パッド、２１…ドレイン用電極パッド、２２…ゲート用バンプ、２３…ソース用バンプ、２４…保護膜、２５…ゲート用接続部、２６…ソース用接続部、２５ａ、２６ａ…細リード、２７…ドレイン用接続部、２８…ヘッダ、２８ａ…接合面、２８ｂ…露出面、２８ｃ…ヘッダ突出部、２８ｄ…丸孔、２８ｅ…スリット、２８ｆ…段差部、２９…樹脂封止体、３０…多連リードフレーム、３１…単位リードフレーム、３２…外枠、３２ａ…位置決め孔、３３…セクション枠、３４…ダム部材、３４ａ…ダム、３５、３６…インナリード、３５ａ…ゲート用接続部片、３６ａ…ソース用接続部片、３５ｂ、３６ｂ…基端部、３７、３８…アウタリード、３７ａ、３８ａ…被実装面、３９…銀ペースト、４０…マトリクスフレーム、４０ａ…区画窓、４１…ヘッダフレーム、４２…ヘッダフレーム、５０…トランスファ成形装置、５１…上型、５２…下型、５３…キャビティー、５３ａ…上型キャビティー、５３ｂ…下型キャビティー、５４…ポット、５５…プランジャ、５６…カル、５７…ゲート、５８…スルーゲート、５９…凹所、６０…レジン、６１…合わせ面、７０…ＭＯＳＦＥＴ、８０…ＭＯＳＦＥＴ。   DESCRIPTION OF SYMBOLS 1 ... MOSFET, 2 ... Package, 3 ... Printed wiring board, 4 ... Main body, 5 ... Gate land, 6 ... Source land, 7 ... Drain land, 10 ... Semiconductor pellet, 10a ... Main surface, 10b ... Back surface, DESCRIPTION OF SYMBOLS 11 ... Substrate, 12 ... Gate, 13 ... Silicon oxide film, 14 ... Source, 15 ... Drain, 16 ... Insulating film, 17 ... Contact hole for gate, 18 ... Contact hole for source, 19 ... Electrode pad for gate, 20 ... Electrode pad for source, 21 ... Electrode pad for drain, 22 ... Bump for gate, 23 ... Bump for source, 24 ... Protective film, 25 ... Connection for gate, 26 ... Connection for source, 25a, 26a ... Fine lead 27 ... Drain connection part, 28 ... Header, 28a ... Joint surface, 28b ... Exposed surface, 28c ... Head protruding part, 28d ... Round hole, 28e ... Lit, 28f ... stepped portion, 29 ... resin sealing body, 30 ... multiple lead frame, 31 ... unit lead frame, 32 ... outer frame, 32a ... positioning hole, 33 ... section frame, 34 ... dam member, 34a ... dam 35a, 36 ... Inner lead, 35a ... Gate connection piece, 36a ... Source connection piece, 35b, 36b ... Base end, 37, 38 ... Outer lead, 37a, 38a ... Mounted surface, 39 ... Silver paste 40 ... Matrix frame, 40a ... Partition window, 41 ... Header frame, 42 ... Header frame, 50 ... Transfer molding device, 51 ... Upper mold, 52 ... Lower mold, 53 ... Cavity, 53a ... Upper mold cavity, 53b ... Lower mold cavity, 54 ... Pot, 55 ... Plunger, 56 ... Cal, 57 ... Gate, 58 ... Through gate, 59 ... Recess, 60 ... Resin, 6 ... the mating surfaces, 70 ... MOSFET, 80 ... MOSFET.

Claims (6)

（ａ）電界効果トランジスタが作り込まれた主面および前記主面とは反対側にある裏面を有する平板形状に形成された半導体ペレットを準備する工程と、
（ｂ）複数のインナリードと前記複数のインナリードのそれぞれから延在した複数のアウタリードと、を有するリードフレームを準備する工程と、
（ｃ）主面および前記主面とは反対側にある裏面を有し、金属材料からなる平板形状に形成されたヘッダを準備する工程と、
（ｄ）前記各インナリードのそれぞれを前記半導体ペレットにインナリード側または半導体ペレット側の突起状端子によって形成された接続部により機械的および電気的に接続する工程と、
（ｅ）前記ヘッダの前記主面に前記半導体ペレットの前記裏面を機械的および電気的に接続する工程と、
（ｆ）前記半導体ペレット、前記インナリードおよび前記ヘッダの一部を樹脂封止して樹脂封止体を成形する工程と、
（ｇ）前記アウタリードの先端と前記ヘッダの前記裏面とが同一高さとなるように前記アウタリードをガル・ウイング形状に屈曲する工程と、を有し、
前記（ｂ）工程の前記リードフレームは、枠部と、隣り合う前記アウタリード同士および前記枠部と前記アウタリードとの間を連結するダム部と、を有し、前記インナリードは前記枠部と前記ダム部により囲まれており、
前記（ｆ）工程は、
（ｆ１）上型キャビティー凹部が形成された上型と、下型キャビティー凹部が形成された下型と、を備えた金型を準備する工程と、
（ｆ２）前記半導体ペレットおよび前記ヘッダが、前記上型の前記上型キャビティー凹部と前記下型の前記下型キャビティー凹部との間に位置するように前記リードフレームを配置する工程と、
（ｆ３）前記リードフレームの前記枠部と前記ダム部が前記上型と前記下型との合わせ面によって押えられ、前記ヘッダの裏面が前記下型の前記下型キャビティーと密着するように前記上型と前記下型の型締めを行う工程と、
（ｆ４）前記上型キャビティー凹部と前記下型キャビティー凹部とで形成されたキャビティー内に樹脂を充填し、前記樹脂封止体の裏面から前記ヘッダの裏面が露出し、かつ前記樹脂封止体の裏面と前記ヘッダの裏面とが同一平面となるように前記樹脂封止体の形成を行う工程と、を含む、
ことを特徴とする半導体装置の製造方法。 (A) preparing a semiconductor pellet formed in a flat plate shape having a main surface on which a field effect transistor is formed and a back surface opposite to the main surface;
(B) preparing a lead frame having a plurality of inner leads and a plurality of outer leads extending from each of the plurality of inner leads;
(C) preparing a header that has a main surface and a back surface opposite to the main surface, and is formed in a flat plate shape made of a metal material;
(D) mechanically and electrically connecting each of the inner leads to the semiconductor pellet by a connecting portion formed by a protruding terminal on the inner lead side or the semiconductor pellet side;
(E) mechanically and electrically connecting the back surface of the semiconductor pellet to the main surface of the header;
(F) Resin-sealing a part of the semiconductor pellet, the inner lead, and the header to form a resin sealing body;
(G) bending the outer lead into a gull wing shape so that the tip of the outer lead and the back surface of the header have the same height ,
The lead frame in the step (b) includes a frame portion, a dam portion that connects the adjacent outer leads and between the frame portion and the outer lead, and the inner lead includes the frame portion and the Surrounded by a dam,
The step (f)
(F1) preparing a mold including an upper mold in which an upper mold cavity recess is formed and a lower mold in which a lower mold cavity recess is formed;
(F2) disposing the lead frame so that the semiconductor pellet and the header are positioned between the upper mold cavity recess of the upper mold and the lower mold cavity recess of the lower mold;
(F3) The frame portion and the dam portion of the lead frame are pressed by the mating surface of the upper die and the lower die, and the back surface of the header is in close contact with the lower die cavity of the lower die. A step of clamping the upper mold and the lower mold;
(F4) Filling the cavity formed by the upper mold cavity recess and the lower mold cavity recess with resin, exposing the back surface of the header from the back surface of the resin sealing body, and sealing the resin Forming the resin sealing body so that the back surface of the stationary body and the back surface of the header are flush with each other,
A method for manufacturing a semiconductor device. 前記請求項１に記載の半導体装置の製造方法であって、前記アウタリード群を前記樹脂封止体の互いに対向する位置の一対の側面に配置し、前記樹脂封止体を形成する前記樹脂封止工程の際に、前記樹脂封止体の形状に対応した形状を成すキャビティーに前記半導体ペレットを配置して前記アウタリード群を前記金型の合わせ面によって両持ちして樹脂封止することを特徴とする半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the outer lead group is arranged on a pair of side surfaces of the resin sealing body at positions facing each other to form the resin sealing body. during step, characterized in that by arranging the semiconductor pellet into the cavity by having both the outer lead group by the mating surface of the mold resin sealing in the shape corresponding to the shape of the resin sealing body A method for manufacturing a semiconductor device. 請求項１に記載の半導体装置の製造方法であって、前記リードフレームの材料は、鉄−ニッケル合金、燐青銅、銅、および銅合金のいずれかであることを特徴とする半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein a material of the lead frame is any one of iron-nickel alloy, phosphor bronze, copper, and copper alloy. . 請求項１に記載の半導体装置の製造方法であって、前記ヘッダの材料は、銅または銅合金であることを特徴とする半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1 , wherein a material of the header is copper or a copper alloy . 請求項１に記載の半導体装置の製造方法であって、前記樹脂封止体は、エポキシ樹脂であることを特徴とする半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1 , wherein the resin sealing body is an epoxy resin . 請求項１に記載の半導体装置の製造方法であって、前記ヘッダの前記主面と前記半導体ペレットの前記裏面との機械的および電気的な接続は、銀ペーストを用いて行うことを特徴とする半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1 , wherein mechanical and electrical connection between the main surface of the header and the back surface of the semiconductor pellet is performed using a silver paste. A method for manufacturing a semiconductor device.
JP2006065662A 1999-02-17 2006-03-10 Manufacturing method of semiconductor device Expired - Fee Related JP4450800B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006065662A JP4450800B2 (en) 1999-02-17 2006-03-10 Manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3812499 1999-02-17
JP2006065662A JP4450800B2 (en) 1999-02-17 2006-03-10 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP37251099A Division JP3871486B2 (en) 1999-02-17 1999-12-28 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009065951A Division JP5078930B2 (en) 1999-02-17 2009-03-18 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2006157061A JP2006157061A (en) 2006-06-15
JP4450800B2 true JP4450800B2 (en) 2010-04-14

Family

ID=36634871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006065662A Expired - Fee Related JP4450800B2 (en) 1999-02-17 2006-03-10 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4450800B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586419B2 (en) * 2010-01-19 2013-11-19 Vishay-Siliconix Semiconductor packages including die and L-shaped lead and method of manufacture
JP7199921B2 (en) 2018-11-07 2023-01-06 ローム株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JP2006157061A (en) 2006-06-15

Similar Documents

Publication Publication Date Title
JP3871486B2 (en) Semiconductor device
JP5078930B2 (en) Semiconductor device
US6492739B2 (en) Semiconductor device having bumper portions integral with a heat sink
US6756658B1 (en) Making two lead surface mounting high power microleadframe semiconductor packages
JP3027512B2 (en) Power MOSFET
US8188587B2 (en) Semiconductor die package including lead with end portion
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing
US20100164078A1 (en) Package assembly for semiconductor devices
US20030234454A1 (en) Integrated circuit package and method of manufacturing the integrated circuit package
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
JP2009140962A (en) Semiconductor device and manufacturing method thereof
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
JPH11191561A (en) Manufacture of semiconductor device
JP4190250B2 (en) Semiconductor device
JP3685659B2 (en) Manufacturing method of semiconductor device
JP4450800B2 (en) Manufacturing method of semiconductor device
JP4084984B2 (en) Manufacturing method of semiconductor device
JP2004172448A (en) Semiconductor device
JP2660732B2 (en) Semiconductor device
JP2007251218A (en) Manufacturing method of power mosfet and power mosfet
JP3614386B2 (en) Power MOSFET
JP3995661B2 (en) Method for manufacturing power MOSFET
JP3938525B2 (en) Manufacturing method of semiconductor device
JP3747991B2 (en) Manufacturing method of semiconductor device
US9040356B2 (en) Semiconductor including cup-shaped leadframe packaging techniques

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees