JP3614386B2 - Power MOSFET - Google Patents

Power MOSFET Download PDF

Info

Publication number
JP3614386B2
JP3614386B2 JP2001252530A JP2001252530A JP3614386B2 JP 3614386 B2 JP3614386 B2 JP 3614386B2 JP 2001252530 A JP2001252530 A JP 2001252530A JP 2001252530 A JP2001252530 A JP 2001252530A JP 3614386 B2 JP3614386 B2 JP 3614386B2
Authority
JP
Japan
Prior art keywords
pellet
header
inner lead
gate
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001252530A
Other languages
Japanese (ja)
Other versions
JP2002141454A (en
Inventor
富男 山田
村上　　元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2001252530A priority Critical patent/JP3614386B2/en
Publication of JP2002141454A publication Critical patent/JP2002141454A/en
Application granted granted Critical
Publication of JP3614386B2 publication Critical patent/JP3614386B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、パワーＭＯＳＦＥＴ、特に、電気抵抗の低減技術に関し、例えば、高出力で高発熱のものに利用して有効なものに関する。
【０００２】
【従来の技術】
一般に、パワートランジスタやパワーＩＣ等の高出力で高発熱の半導体装置は、電池駆動装置の電源やスイッチ、自動車電装品、モータ駆動用制御装置等の電子機器や電気機器のあらゆる分野に使用されている。このような高出力で高発熱の半導体装置のうち従来のパワートランジスタを述べてある例として、特開昭５９−２５２５６号公報がある。このパワートランジスタは、リードフレームに放熱のためのヘッダが一体的に形成されており、このヘッダの上にペレットが固定されているとともに、このペレットの電極パッドとインナリードとがボンディングワイヤによって電気的に接続されており、ペレット、インナリード群およびヘッダの一部が樹脂封止体によって樹脂封止されている。
【０００３】
【発明が解決しようとする課題】
従来のパワートランジスタにおいては、ボンディングワイヤの電気抵抗分およびペレットのアルミニウム配線の電気抵抗分（以下、外部抵抗分という。）と、ペレット内部の抵抗分（以下、内部抵抗分という。）との合計がパワートランジスタ全体のオン抵抗になる。ここで、内部抵抗分が大きい段階においては外部抵抗分が問題になることは殆どなかった。ところが、技術革新が進展し、内部抵抗分が小さく改善されて外部抵抗分の大きさが全体の５０％程度を越える段階になると、外部抵抗分を無視することができない状況になる。
【０００４】
本発明の目的は、外部抵抗分を抑制することができるパワーＭＯＳＦＥＴを提供することにある。
【０００５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００７】
すなわち、前記した課題を解決するための手段は、半導体ペレットの回路要素が作り込まれた側の主面に配置されたソース電極およびゲート電極と、前記半導体ペレットの前記主面と反対側の主面に配置されたドレイン電極と、前記ソース電極、ゲート電極、ドレイン電極のそれぞれに接続された複数のインナリードとを有するパワーＭＯＳＦＥＴにおいて、
前記ソース電極に接続されたインナリードが一体成形されているとともに、複数の分岐部を備えており、これら分岐部にはバンプからなる接続部がそれぞれ形成されていることを特徴とする。
【０００８】
前記した手段によれば、ソース電極が複数個のバンプからなる接続部によってインナリードに接続されていることにより、大きな電力が流れるソース電極の電気抵抗が小さく抑制されるため、外部抵抗分を効果的に抑制することができる。
【０００９】
【発明の実施の形態】
図１は本発明の一実施形態であるパワーＭＯＳＦＥＴを示しており、（ａ）は一部切断平面図、（ｂ）は正面断面図である。図２以降は本発明の一実施形態であるパワーＭＯＳＦＥＴの製造方法を説明するための各説明図である。
【００１０】
本実施形態において、本発明に係るパワーＭＯＳＦＥＴ（以下、トランジスタという。）１は、ＭＯＳＦＥＴ回路が作り込まれ小形の平板形状に形成された半導体ペレット（以下、ペレットという。）１０と、ＭＯＳＦＥＴ回路を電気的に外部に引き出すための３本のインナリード３５、３６、３７と、放熱性能を高めるためのヘッダ４１と、ペレット１０、インナリード群およびヘッダ４１の一部を樹脂封止する樹脂封止体４４とを備えている。ペレット１０の回路要素が作り込まれた側の主面（以下、上面とする。）には各インナリード３５、３６、３７がバンプから形成された接続部２５、２６、２７によって電気的かつ機械的に接続されている。また、ペレット１０の反対側の主面である下面にはヘッダ４１が結合されている。そして、このトランジスタ１は以下に述べるような製造方法によって製造されている。
【００１１】
以下、本発明の一実施形態であるトランジスタの製造方法を説明する。この説明により、前記トランジスタ１についての構成の詳細が明らかにされる。
【００１２】
このトランジスタの製造方法においては、図２に示されているペレット１０、図３に示されている多連リードフレーム３０および図４に示されているヘッダが、ペレット準備工程、リードフレーム準備工程およびヘッダ準備工程においてそれぞれ準備される。
【００１３】
図２に示されているペレット１０は、半導体装置の製造工程における所謂前工程においてウエハ状態にてパワーＭＯＳＦＥＴ回路を適宜作り込まれた後に、小さい正方形の薄板形状に分断（ダイシング）されることにより、製作されたものである。このペレット１０はサブストレート１１を備えており、サブストレート１１の上にはポリシリコンによってゲート１２が下敷きシリコン酸化膜１３を介して形成されている。サブストレート１１におけるゲート１２の外側に対応するサブストレート１１の内部には半導体拡散層部としてのソース１４が形成されており、サブストレート１１の下部にはドレイン１５が形成されている。
【００１４】
サブストレート１１の上にはＣＶＤ酸化膜等からなる絶縁膜１６がゲート１２およびソース１４を被覆するように形成されており、この絶縁膜１６におけるゲート１２に対向する位置にはゲート用コンタクトホール１７が１個、ゲート１２に貫通するように開設されている。また、絶縁膜１６におけるソース１４に対向する領域にはソース用コンタクトホール１８が３個、ゲート用コンタクトホール１７の片脇において直交する方向に並べられてソース１４にそれぞれ貫通するように開設されている。
【００１５】
さらに、ゲート用コンタクトホール１７の内部にはゲート用電極パッド１９が形成され、各ソース用コンタクトホール１８の内部にはソース用電極パッド２０がそれぞれ形成されている。これら電極パッド１９、２０は、アルミニウム材料（アルミニウムまたはその合金）がスパッタリング蒸着等の適当な手段により絶縁膜１６の上に被着された後に、写真食刻法によってパターンニングされて形成されたものである。つまり、絶縁膜１６の上に被着されたアルミニウム材料は各コンタクトホール１７、１８の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド１９、２０はゲート１２およびソース１４とにそれぞれ電気的に接続された状態になっている。他方、サブストレート１１の下面にはドレイン１５用の電極パッド２１がアルミニウム材料を被着されている。
【００１６】
ゲート用電極パッド１９および３個のソース用電極パッド２０の上には、リンシリケートガラスやポリイミド系樹脂等の絶縁材料からなる保護膜２４が被着されており、保護膜２４のゲート用電極パッド１９およびソース用電極パッド２０にそれぞれ対向する位置にはゲート用バンプ２２および各ソース用バンプ２３がそれぞれ突設されている。これらバンプ２２、２３は、チタン（Ｔｉ）等からなる第１下地層２２ａ、２３ａと、パラジウム（Ｐｄ）等からなる第２下地層２２ｂ、２３ｂと、はんだ（Ｓｎ−Ｐｂ）からなる本体２２ｃ、２３ｃとから構成されている。
【００１７】
図３に示されている多連リードフレーム３０は、鉄−ニッケル合金や燐青銅或いはヘッダと同じ材質の銅合金等の導電性が良好な材料からなる薄板が用いられて、打抜きプレス加工またはエッチング加工等の適当な手段により一体成形されている。この多連リードフレーム３０の表面には錫（Ｓｎ）、金（Ａｕ）、はんだ（Ｓｎ−Ｐｂ）等を用いためっき処理が、ペレット１０に突設されたバンプ２２、２３による電気的かつ機械的接続作用が適正に実施されるように被着されている（図示せず）。この多連リードフレーム３０には複数の単位リードフレーム３１が一方向に１列に並設されている。但し、一単位のみが図示されている。
【００１８】
単位リードフレーム３１は位置決め孔３２ａが開設されている外枠３２を一対備えており、両外枠は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。隣合う単位リードフレーム３１、３１間には一対のセクション枠３３が両外枠３２、３２の間に互いに平行に配されて一体的に架設されており、これら外枠、セクション枠によって形成される略長方形の枠体（フレーム）内に単位リードフレーム３１が構成されている。
【００１９】
各単位リードフレーム（以下、リードフレームということがある。）３１において、両セクション枠の間にはダム部材３４が略中央部において直交されて一体的に架設されている。ダム部材３４には３本のインナリード３５、３６、３７が長さ方向に等間隔に配されて、一方向に直角にそれぞれ突設されている。中央のインナリード３５（以下、第１インナリードという。）の先端部には、ドレイン用接続部片３５ａが厚さ方向にＬ字形状に屈曲されて形成されている。一方の片脇のインナリード３６（以下、第２インナリードという。）の先端部には、ゲート用接続部片３６ａが同一平面内でく字形状に形成されている。他方の片脇のインナリード（以下、第３インナリードという。）３７の先端部には、ソース用接続部片３７ａが同一平面内でヨ字形状に形成されている。
【００２０】
ダム部材３４には３本のアウタリード３８、３９、４０が３本のインナリード３５、３６、３７に対向する各位置に配されて、それらインナリードと直線状に連続するようにそれぞれ突設されている。そして、隣合うアウタリード同士および両セクション枠３３、３３との間には、後述する樹脂封止体の成形に際してレジンの流れを堰き止めるためのダム３４ａがそれぞれ形成されている。
【００２１】
図４に示されているヘッダ４１は銅材料（銅または銅合金）等の導電性および熱伝導性の良好な材料が用いられて、ペレット１０よりも大きな長方形の板形状に形成されている。ヘッダ４１にはこのトランジスタをプリント配線基板等に取り付けるための取付孔４２が、一方の短辺付近において中央部に配されて厚さ方向に貫通するように開設されている。
【００２２】
以上のようにして予め準備されたペレット１０とヘッダ４１とは、ペレットボンディング工程において、ヘッダ４１の一方の主面（以下、上面とする。）にペレット１０のドレイン用電極パッド２１側の主面がペレットボンディング層としてのはんだ付け層４３によりボンディングされる。はんだ付け層４３を形成するはんだ材料としては、ペレット１０のバンプ２２、２３に使用されたはんだ材料の融点以上の融点を有するはんだ材料が使用される。また、はんだ付け層４３の形成方法としては、ヘッダ４１の上面に載置されたはんだ箔（図示せず）にペレット１０を押接させた状態で加熱させる方法を、使用することができる。
【００２３】
次に、インナリードボンディング工程において図５に示されているように、ペレット１０のヘッダ４１と反対側の主面にインナリード群がボンディングされる。この際、多連リードフレーム３０はインナリードボンディング装置（図示せず）を一方向に歩進送りされる。そして、歩進送りされる多連リードフレーム３０の途中に配設されているインナリードボンディングステージにおいて、ペレット３０は単位リードフレーム３１に下方から対向されるとともに、各バンプ２２および２３が各インナリード３６および３７の接続部片３６ａ、３７ａにそれぞれ整合されてボンディング工具により熱圧着されることにより、多連リードフレーム３０に組み付けられる。
【００２４】
すなわち、各バンプ２２、２３が各インナリード３６、３７に加熱下で押接されると、バンプ本体２２ｃ、２３ｃのはんだが溶融して各インナリード３６および３７に溶着する。そして、はんだが固化した後に、ペレット１０のゲート用電極パッド１９および各ソース用電極パッド２０と第２インナリード３６および第３インナリード３７との間には、ゲート用接続部２５およびソース用接続部２６がそれぞれ形成される。ゲート用接続部２５によってゲート用電極パッド１９と第２インナリード３６とが電気的かつ機械的に接続され、ソース用接続部２６によってソース用電極パッド２０と第３インナリード３７とが電気的かつ機械的に接続された状態になるとともに、これらの機械的接続によってペレット１０がリードフレーム３１に機械的に接続された状態すなわち固定的に組み付けられた状態になる。
【００２５】
このインナリードボンディング作業に際して、第１インナリード３５のドレイン用接続部片３５ａはヘッダ４１の取付孔４２と反対側の短辺付近にはんだ付けされる。このはんだ付け部によってドレイン用接続部２７が形成された状態になり、ドレイン用接続部２７によってペレット１０のドレイン電極パッド２１とヘッダ４１とが電気的に接続された状態になる。
【００２６】
以上のようにして組み立てられたヘッダ付きペレット１０と多連リードフレーム３０との組立体には、樹脂封止体成形工程においてエポキシ樹脂等の絶縁性樹脂からなる樹脂封止体４４が、図６に示されているトランスファ成形装置５０を使用されて各単位リードフレーム３１について同時成形される。
【００２７】
図６に示されているトランスファ成形装置はシリンダ装置等（図示せず）によって互いに型締めされる一対の上型５１と下型５２とを備えており、上型５１と下型５２との合わせ面には上型キャビティー凹部５３ａと、下型キャビティー凹部５３ｂとが互いに協働してキャビティー５３を形成するように複数組（１組のみが図示されている。）没設されている。また、上型キャビティー凹部５３ａの天井面および下型キャビティー凹部５３ｂの底面上には、樹脂封止体に取付孔を成形するための各取付孔成形用凸部６０ａ、６０ｂが互いに突合するように、かつ、ヘッダ４１の取付孔４２と等しい平面形状にそれぞれ突設されている。
【００２８】
上型５１の合わせ面にはポット５４が開設されており、ポット５４にはシリンダ装置（図示せず）により進退されるプランジャ５５が成形材料としての樹脂（以下、レジンという。）を送給し得るように挿入されている。下型５２の合わせ面にはカル５６がポット５４との対向位置に配されて没設されているとともに、複数条のランナ５７がポット５４にそれぞれ接続するように放射状に配されて没設されている。各ランナ５７の他端部は下側キャビティー凹部５３ｂにそれぞれ接続されており、その接続部分にはゲート５８がレジンをキャビティー５３内に注入し得るように形成されている。また、下型５２の合わせ面には逃げ凹所５９が単位リードフレーム３１の厚みを逃げ得るように、多連リードフレーム３０の外形よりも若干大きめの長方形で、その厚さと略等しい寸法の一定深さに没設されている。
【００２９】
以上のように構成されたトランスファ成形装置による樹脂封止体の成形作業について説明する。
前記構成にかかる組立体は下型５２に没設されている逃げ凹所５９内に、ペレット１０が下型キャビティー凹部５３ｂ内にそれぞれ収容されるように配されてセットされる。続いて、上型５１と下型５２とが型締めされ、ポット５４からプランジャ５５によりレジン６１がランナ５７およびゲート５８を通じて各キャビティー５３に送給されて圧入される。
【００３０】
注入後、レジン６１が熱硬化されて樹脂封止体４４が成形されると、上型５１および下型５２は型開きされるとともに、エジェクタ・ピン（図示せず）により樹脂封止体４４が離型される。
【００３１】
図７は離型後の多連リードフレーム３０と樹脂封止体４４との組立体を示している。この組立体の樹脂封止体４４の内部には、ペレット１０、３本のインナリード３５、３６、３７と共に、ペレット１０の下面に結合されたヘッダ４１の一部も樹脂封止された状態になっている。この状態において、ヘッダ４１はそのペレット取付面とは反対側の端面が樹脂封止体４４の表面から露出した状態になっており、３本のアウタリード３８、３９、４０は樹脂封止体４４の短辺側の一側面から直角に突出した状態になっている。また、樹脂封止体４４のヘッダ取付孔４２と対向する部位には、取付孔４５が凸部６０ａ、６０ｂによって成形されて開設された状態になっている。
【００３２】
以上のようにして樹脂封止体４４を成形された組立体は、リードフレーム切断工程において（図示せず）、外枠３２、セクション枠３３、ダム３４ａを切り落とされる。これにより、図１に示されているトランジスタ１が製造されたことになる。
【００３３】
前記実施形態によれば次の効果が得られる。
（１） 各インナリードをペレットに各接続部によって電気的かつ機械的に接続することにより、ボンディングワイヤによる電気的接続を廃止することができるため、ボンディングワイヤによる電気的接続に比べて外部抵抗分を大幅に低減することができ、パワートランジスタの性能を高めることができる。
【００３４】
（２） また、ボンディングワイヤによる接続を廃止することにより、パワートランジスタのパッケージを小形軽量化することができるため、前記（１）とあいまって、パワートランジスタの性能を高めることができる。
【００３５】
（３） ヘッダがインナリード群とは別体になっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッダを形成することにより、ヘッダの放熱性能を高めることができ、また、インナリードはヘッダの材質に無関係にインナリード特性に最適の材質を選定することができ、パワートランジスタの品質および信頼性をより一層高めることができる。
【００３６】
（４） ソース用電極パッドおよびソース用インナリードの接続部片を複数個設けることにより、ソースに大電流を流すことができるため、パワートランジスタの性能をより一層高めることができる。
【００３７】
（５） 樹脂封止体をトランスファ成形法によって成形することにより、耐湿性能等の樹脂封止体が備えるべき性能を高めることができるため、パワートランジスタの品質および信頼性を高めることができる。
【００３８】
図８は本発明の他の実施形態であるパワーＭＯＳＦＥＴを示しており、（ａ）は一部切断平面図、（ｂ）は正面断面図である。
【００３９】
本実施形態２が前記実施形態１と異なる点は、樹脂封止体４４Ａがポッティング法によって成形されている点である。すなわち、ポッティング法による樹脂封止体４４Ａはペレット１０、インナリード３５、３６、３７およびヘッダ４１のペレット周りの必要な部分だけを樹脂封止した状態になっている。そして、樹脂封止体４４Ａの成形に際して、各インナリード３６、３７の内側に外力が不慮に加わって変形されるのを防止するために、各インナリード３６、３７は絶縁性接着テープ等からなる接着材４６によってヘッダ４１に接着されている。
【００４０】
本実施形態２によれば、樹脂封止体４４Ａがポッティング法によって成形されるため、樹脂封止体がトランスファ成形法によって成形される場合に比べて、コストを低減することができるとともに、パッケージ全体をより一層小形軽量化することができる。
【００４１】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４２】
例えば、バンプはペレット側に配設するに限らず、インナリード側に配設してもよい。また、バンプ本体ははんだによって形成するに限らず、金によって形成し、インナリードに金−錫共晶層によって接続するように構成してもよい。
【００４３】
ペレットとヘッダとは、はんだ付け部によって結合するに限らず、金−錫共晶層や導電性接着材層（銀ペースト層等）によって結合してもよい。但し、ペレットのヘッダへの放熱作用を配慮して、熱伝導性の良好な結合部を形成することが望ましい。
【００４４】
ドレイン用電極パッドは、ペレットの第２主面（下面）側に配設してヘッダに電気的に接続するに限らず、ゲート用電極パッドおよびソース用電極パッドと同じ側に配設してインナリードにバンプによる接続部によって電気的に接続してもよい。
【００４５】
ヘッダはペレットにインナリードボンディングされる前に結合するに限らず、インナリードボンディング後またはインナリードボンディングと同時にペレットに結合してもよい。
【００４６】
ヘッダの形状、大きさ、構造等は、要求される放熱性能、実装形態（例えば、押さえ具や締結ボルトの使用の有無等）、ペレットの性能、大きさ、形状、構造等々の諸条件に対応して選定することが望ましく、必要に応じて、放熱フィンやボルト挿通孔、雌ねじ等々を設けることができる。
【００４７】
また、ヘッダを形成する材料としては銅系材料を使用するに限らず、アルミニウム系等のような熱伝導性の良好な他の金属材料を使用することができる。特に、炭化シリコン（Ｓｉｃ）等のように熱伝導性に優れ、かつ、熱膨張率がペレットの材料であるシリコンのそれと略等しい材料を使用することが望ましい。
【００４８】
本発明は、高出力で低価格であり、しかも、高い放熱性能が要求されるパワーＭＯＳＦＥＴに利用して優れた効果が得られる。
【００４９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００５０】
ソース電極が複数個のバンプからなる接続部によってインナリードに接続されていることにより、大きな電力が流れるソース電極の電気抵抗が小さく抑制されるため、外部抵抗分を効果的に抑制することができる。
【００５１】
また、ソース用インナリードには分岐部が形成されていることにより、熱応力を吸収することができるため、各分岐部にそれぞれ配設された複数のバンプからなる接続部をソース電極に適正に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態であるパワーＭＯＳＦＥＴを示しており、（ａ）は一部切断平面図、（ｂ）は正面断面図である。
【図２】本発明の一実施形態であるパワーＭＯＳＦＥＴに使用されるペレットを示しており、（ａ）は平面図、（ｂ）は正面断面図である。
【図３】同じく多連リードフレームを示しており、（ａ）は一部省略平面図、（ｂ）は正面断面図である。
【図４】ペレットボンディング後のヘッダを示しており、（ａ）は平面図、（ｂ）は正面断面図、（ｃ）は一部省略一部切断拡大側面図である。
【図５】インナリードボンディング後を示しており、（ａ）は一部省略平面図、（ｂ）は正面断面図である。
【図６】樹脂封止体成形工程を示しており、（ａ）は正面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図７】樹脂封止体成形後を示しており、（ａ）は一部省略平面図、（ｂ）は正面断面図である。
【図８】本発明の他の実施形態であるパワーＭＯＳＦＥＴを示しており、（ａ）は一部切断平面図、（ｂ）は正面断面図である。
【符号の説明】
１…パワートランジスタ（パワーＭＯＳＦＥＴ）、１０…ペレット、１１…サブストレート、１２…ゲート、１３…シリコン酸化膜、１４…ソース、１５…ドレイン、１６…絶縁膜、１７…ゲート用コンタクトホール、１８…ソース用コンタクトホール、１９…ゲート用電極パッド、２０…ソース用電極パッド、２１…ドレイン用電極パッド、２２…ゲート用バンプ、２３…ソース用バンプ、２４…保護膜、２５…ゲート用接続部、２６…ソース用接続部、２７…ドレイン用接続部、３０…多連リードフレーム、３１…単位リードフレーム、３２…外枠、３３…セクション枠、３４…ダム部材、３５、３６、３７…インナリード、３８、３９、４０…アウタリード、４１…ヘッダ、４２…取付孔、４３…はんだ付け層（ペレットボンディング層）、４４…トランスファ成形法による樹脂封止体、４４Ａ…ポッティング法による樹脂封止体、４５…取付孔、４６…接着材、５０…トランスファ成形装置、５１…上型、５２…下型、５３…キャビティー、５４…ポット、５５…プランジャ、５６…カル、５７…ランナ、５８…ゲート、５９…凹所、６０ａ、６０ｂ…凸部、６１…レジン。[0001]
BACKGROUND OF THE INVENTION
The present invention is a power MOSFET, in particular, relates to technology for reducing electrical resistance, for example, relates valid by using those of high fever with a high output.
[0002]
[Prior art]
In general, high-output and high-heat generation semiconductor devices such as power transistors and power ICs are used in all fields of electronic devices and electric devices such as battery drive power supplies and switches, automotive electrical components, and motor drive control devices. Yes. Among such high output and high heat generation semiconductor devices, there is JP-A-59-25256 as an example in which a conventional power transistor is described. In this power transistor, a header for heat dissipation is integrally formed on a lead frame, and a pellet is fixed on the header, and the electrode pad and inner lead of the pellet are electrically connected by a bonding wire. The pellet, the inner lead group, and a part of the header are resin-sealed by a resin sealing body.
[0003]
[Problems to be solved by the invention]
In the conventional power transistor, the total of the electrical resistance of the bonding wire and the electrical resistance of the aluminum wiring of the pellet (hereinafter referred to as external resistance) and the resistance within the pellet (hereinafter referred to as internal resistance). Becomes the on-resistance of the entire power transistor. Here, the external resistance component hardly poses a problem at the stage where the internal resistance component is large. However, when technological innovation progresses and the internal resistance component is reduced and improved, and the external resistance component exceeds about 50% of the total, the external resistance component cannot be ignored.
[0004]
An object of the present invention is to provide a power MOSFET capable of suppressing an external resistance component.
[0005]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0006]
[Means for Solving the Problems]
An outline of typical inventions among inventions disclosed in the present application will be described as follows.
[0007]
That is, the means for solving the above-described problem includes a source electrode and a gate electrode arranged on a main surface on which a circuit element of a semiconductor pellet is formed, and a main electrode on the opposite side of the main surface of the semiconductor pellet. In a power MOSFET having a drain electrode disposed on a surface and a plurality of inner leads connected to each of the source electrode, the gate electrode, and the drain electrode,
An inner lead connected to the source electrode is integrally formed, and a plurality of branch portions are provided, and a connection portion made of a bump is formed in each of the branch portions.
[0008]
According to the above-described means, since the source electrode is connected to the inner lead by the connecting portion composed of a plurality of bumps, the electric resistance of the source electrode through which a large amount of power flows is suppressed to be small, so that the external resistance component is effective. Ru can be suppressed.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Figure 1 shows one embodiment der Rupa power MOSFET of the present invention, (a) is a partially cut plan view, (b) is a front sectional view. FIG. 2 and subsequent figures are explanatory diagrams for explaining a method of manufacturing a power MOSFET according to an embodiment of the present invention.
[0010]
In this embodiment, the present invention in engagement Rupa word MOSFET 1 (hereinafter. Referred transistor), a semiconductor pellets formed in compact plate shape is built is MOSFET circuit (hereinafter, pellets called.) And 10, MOSFET Three inner leads 35, 36, and 37 for electrically drawing a circuit to the outside, a header 41 for improving heat dissipation performance, a resin that seals the pellet 10, the inner lead group, and a part of the header 41 with resin And a sealing body 44. The main surface (hereinafter referred to as the upper surface) of the pellet 10 on which the circuit elements are formed is electrically and mechanically connected to the inner leads 35, 36, and 37 by connecting portions 25, 26, and 27 formed of bumps. Connected. A header 41 is coupled to the lower surface, which is the main surface on the opposite side of the pellet 10. The transistor 1 is manufactured by a manufacturing method as described below.
[0011]
Hereinafter, a method for manufacturing a transistor according to an embodiment of the present invention will be described. From this description, details of the configuration of the transistor 1 will be clarified.
[0012]
In this transistor manufacturing method, the pellet 10 shown in FIG. 2, the multiple lead frame 30 shown in FIG. 3, and the header shown in FIG. Each is prepared in the header preparation process.
[0013]
The pellet 10 shown in FIG. 2 is formed by dicing into a small square thin plate after a power MOSFET circuit is appropriately formed in a wafer state in a so-called pre-process in the manufacturing process of a semiconductor device. , Was produced. The pellet 10 includes a substrate 11, and a gate 12 is formed on the substrate 11 with polysilicon and an underlying silicon oxide film 13. A source 14 as a semiconductor diffusion layer is formed inside the substrate 11 corresponding to the outside of the gate 12 in the substrate 11, and a drain 15 is formed below the substrate 11.
[0014]
An insulating film 16 made of a CVD oxide film or the like is formed on the substrate 11 so as to cover the gate 12 and the source 14. A gate contact hole 17 is provided at a position facing the gate 12 in the insulating film 16. Is opened to penetrate through the gate 12. Further, in the region facing the source 14 in the insulating film 16, three source contact holes 18 are arranged in a direction orthogonal to one side of the gate contact hole 17 so as to penetrate the source 14. Yes.
[0015]
Further, a gate electrode pad 19 is formed inside the gate contact hole 17, and a source electrode pad 20 is formed inside each source contact hole 18. These electrode pads 19 and 20 are formed by depositing an aluminum material (aluminum or an alloy thereof) on the insulating film 16 by an appropriate means such as sputtering vapor deposition and then patterning it by photolithography. It is. That is, since the aluminum material deposited on the insulating film 16 is filled in the contact holes 17 and 18, the electrode pads 19 and 20 formed by the filling portions are respectively connected to the gate 12 and the source 14. Are electrically connected to each other. On the other hand, an electrode pad 21 for the drain 15 is deposited on the lower surface of the substrate 11 with an aluminum material.
[0016]
On the gate electrode pad 19 and the three source electrode pads 20, a protective film 24 made of an insulating material such as phosphosilicate glass or polyimide resin is applied. The gate bumps 22 and the source bumps 23 project from the positions facing the electrode pads 19 and the source electrode pads 20, respectively. The bumps 22 and 23 include first base layers 22a and 23a made of titanium (Ti) or the like, second base layers 22b and 23b made of palladium (Pd) or the like, and a main body 22c made of solder (Sn—Pb). 23c.
[0017]
The multiple lead frame 30 shown in FIG. 3 uses a thin plate made of a material having good conductivity such as iron-nickel alloy, phosphor bronze, or a copper alloy of the same material as the header, and is stamped or etched. It is integrally formed by appropriate means such as processing. A plating process using tin (Sn), gold (Au), solder (Sn—Pb), or the like is applied to the surface of the multiple lead frame 30 by an electric and mechanical mechanism using bumps 22 and 23 protruding from the pellet 10. It is attached (not shown) so that the mechanical connection is properly performed. In this multiple lead frame 30, a plurality of unit lead frames 31 are arranged in a line in one direction. However, only one unit is shown.
[0018]
The unit lead frame 31 includes a pair of outer frames 32 in which positioning holes 32a are formed. Both outer frames are arranged in parallel at predetermined intervals and extend in series. A pair of section frames 33 are arranged parallel to each other between the outer frames 32 and 32 between the adjacent unit lead frames 31 and 31, and are formed by these outer frames and section frames. A unit lead frame 31 is formed in a substantially rectangular frame.
[0019]
In each unit lead frame (hereinafter, also referred to as a lead frame) 31, a dam member 34 is provided between the section frames so as to be orthogonal to each other at a substantially central portion. Three inner leads 35, 36, and 37 are arranged on the dam member 34 at equal intervals in the length direction and project at right angles in one direction. A drain connection piece 35a is bent in an L shape in the thickness direction at the tip of a central inner lead 35 (hereinafter referred to as a first inner lead). A gate connection piece 36a is formed in a square shape in the same plane at the tip of one side inner lead 36 (hereinafter referred to as a second inner lead). At the tip of the other inner lead 37 (hereinafter referred to as a third inner lead) 37, a source connection piece 37a is formed in a Y-shape in the same plane.
[0020]
In the dam member 34, three outer leads 38, 39, and 40 are arranged at positions facing the three inner leads 35, 36, and 37, respectively, so as to protrude linearly from the inner leads. ing. And between adjacent outer leads and both section frames 33 and 33, the dam 34a for damming the flow of resin at the time of fabrication of the resin sealing object mentioned below is formed, respectively.
[0021]
The header 41 shown in FIG. 4 is made of a material having good conductivity and thermal conductivity such as a copper material (copper or copper alloy), and is formed in a rectangular plate shape larger than the pellet 10. An attachment hole 42 for attaching this transistor to a printed wiring board or the like is provided in the header 41 so as to be arranged in the center near one short side and penetrate in the thickness direction.
[0022]
The pellet 10 and the header 41 prepared in advance as described above are the main surface of the pellet 10 on the drain electrode pad 21 side on one main surface (hereinafter referred to as the upper surface) of the header 41 in the pellet bonding step. Are bonded by a soldering layer 43 as a pellet bonding layer. As a solder material for forming the soldering layer 43, a solder material having a melting point equal to or higher than that of the solder material used for the bumps 22 and 23 of the pellet 10 is used. In addition, as a method for forming the soldering layer 43, a method in which the pellet 10 is pressed against a solder foil (not shown) placed on the upper surface of the header 41 and heated can be used.
[0023]
Next, in the inner lead bonding step, as shown in FIG. 5, the inner lead group is bonded to the main surface of the pellet 10 opposite to the header 41. At this time, the multiple lead frame 30 is advanced in one direction by an inner lead bonding apparatus (not shown). In the inner lead bonding stage disposed in the middle of the multiple lead frame 30 that is advanced, the pellet 30 is opposed to the unit lead frame 31 from below, and the bumps 22 and 23 are respectively connected to the inner leads. The multi-lead frame 30 is assembled by being aligned with the connection pieces 36a and 37a of 36 and 37 and thermocompression bonded with a bonding tool.
[0024]
That is, when the bumps 22 and 23 are pressed against the inner leads 36 and 37 under heating, the solder of the bump bodies 22 c and 23 c is melted and welded to the inner leads 36 and 37. After the solder is solidified, the gate connection portion 25 and the source connection are provided between the gate electrode pad 19 and each source electrode pad 20 of the pellet 10 and the second inner lead 36 and the third inner lead 37. Each part 26 is formed. The gate electrode pad 19 and the second inner lead 36 are electrically and mechanically connected by the gate connecting portion 25, and the source electrode pad 20 and the third inner lead 37 are electrically and mechanically connected by the source connecting portion 26. In addition to being mechanically connected, these mechanical connections result in a state in which the pellet 10 is mechanically connected to the lead frame 31, that is, a state in which it is fixedly assembled.
[0025]
During this inner lead bonding operation, the drain connection portion 35a of the first inner lead 35 is soldered near the short side of the header 41 opposite to the mounting hole 42. The solder connection portion forms the drain connection portion 27, and the drain connection portion 27 electrically connects the drain electrode pad 21 of the pellet 10 and the header 41.
[0026]
In the assembly of the header-equipped pellets 10 and the multiple lead frames 30 assembled as described above, the resin sealing body 44 made of an insulating resin such as an epoxy resin in the resin sealing body molding step is shown in FIG. The unit lead frames 31 are simultaneously molded using the transfer molding apparatus 50 shown in FIG.
[0027]
The transfer molding apparatus shown in FIG. 6 includes a pair of an upper mold 51 and a lower mold 52 that are clamped together by a cylinder device or the like (not shown), and the upper mold 51 and the lower mold 52 are aligned. In the surface, a plurality of sets (only one set is shown) are immersed so that the upper mold cavity recess 53a and the lower mold cavity recess 53b cooperate with each other to form the cavity 53. . Further, the mounting hole forming convex portions 60a and 60b for forming the mounting holes in the resin sealing body abut each other on the ceiling surface of the upper mold cavity concave portion 53a and the bottom surface of the lower mold cavity concave portion 53b. In addition, each of the projections has a planar shape that is equal to the mounting hole 42 of the header 41.
[0028]
A pot 54 is opened on the mating surface of the upper mold 51, and a plunger 55 that is advanced and retracted by a cylinder device (not shown) feeds resin (hereinafter referred to as resin) as a molding material to the pot 54. Has been inserted to get. On the mating surface of the lower mold 52, a cull 56 is disposed at a position opposed to the pot 54 and is recessed, and a plurality of runners 57 are radially disposed so as to be connected to the pot 54. ing. The other end of each runner 57 is connected to the lower cavity recess 53 b, and a gate 58 is formed at the connecting portion so that the resin can be injected into the cavity 53. In addition, a rectangular shape slightly larger than the outer shape of the multiple lead frame 30 is provided on the mating surface of the lower die 52 so that the escape recess 59 can escape the thickness of the unit lead frame 31. It is immersed in the depth.
[0029]
The molding operation of the resin sealing body by the transfer molding apparatus configured as described above will be described.
The assembly according to the above configuration is arranged and set so that the pellet 10 is accommodated in the lower cavity 53b in the escape recess 59 submerged in the lower mold 52, respectively. Subsequently, the upper mold 51 and the lower mold 52 are clamped, and the resin 61 is fed from the pot 54 by the plunger 55 to the respective cavities 53 through the runner 57 and the gate 58 and press-fitted.
[0030]
After the injection, when the resin 61 is thermoset and the resin sealing body 44 is molded, the upper mold 51 and the lower mold 52 are opened, and the resin sealing body 44 is ejected by ejector pins (not shown). Mold is released.
[0031]
FIG. 7 shows an assembly of the multiple lead frame 30 and the resin sealing body 44 after release. Inside the resin sealing body 44 of this assembly, the pellet 10, the three inner leads 35, 36, and 37, and a part of the header 41 coupled to the lower surface of the pellet 10 are also resin-sealed. It has become. In this state, the header 41 is in a state where the end surface opposite to the pellet mounting surface is exposed from the surface of the resin sealing body 44, and the three outer leads 38, 39, 40 are formed on the resin sealing body 44. It protrudes at a right angle from one side of the short side. Moreover, the attachment hole 45 is the state opened and formed by the convex parts 60a and 60b in the site | part facing the header attachment hole 42 of the resin sealing body 44. FIG.
[0032]
In the assembly in which the resin sealing body 44 is molded as described above, the outer frame 32, the section frame 33, and the dam 34a are cut off in a lead frame cutting process (not shown). As a result, the transistor 1 shown in FIG. 1 is manufactured.
[0033]
According to the embodiment, the following effects can be obtained.
(1) Since each inner lead is electrically and mechanically connected to the pellet by each connecting portion, the electrical connection by the bonding wire can be abolished. Therefore, the external resistance component is smaller than that by the bonding wire. Can be significantly reduced, and the performance of the power transistor can be enhanced.
[0034]
(2) Since the power transistor package can be reduced in size and weight by eliminating the connection by the bonding wire, the performance of the power transistor can be improved in combination with (1).
[0035]
(3) Since the header is separate from the inner lead group, it is possible to improve the heat dissipation performance of the header by forming the header using a material with good heat dissipation performance regardless of the inner lead material. In addition, the inner lead can be selected with the optimum material for the inner lead characteristics regardless of the header material, and the quality and reliability of the power transistor can be further enhanced.
[0036]
(4) By providing a plurality of connection pieces of the source electrode pad and the source inner lead, a large current can be passed through the source, so that the performance of the power transistor can be further enhanced.
[0037]
(5) By molding the resin sealing body by the transfer molding method, it is possible to improve the performance that the resin sealing body should have, such as moisture resistance, so that the quality and reliability of the power transistor can be improved.
[0038]
Figure 8 shows another embodiment der Rupa power MOSFET of the present invention, (a) is a partially cut plan view, (b) is a front sectional view.
[0039]
The second embodiment is different from the first embodiment in that the resin sealing body 44A is molded by a potting method. That is, the resin sealing body 44A by the potting method is in a state where only the necessary portions around the pellets of the pellet 10, the inner leads 35, 36, and 37 and the header 41 are resin-sealed. Then, when molding the resin sealing body 44A, each inner lead 36, 37 is made of an insulating adhesive tape or the like in order to prevent an external force from being inadvertently applied to the inside of each inner lead 36, 37 and being deformed. It is bonded to the header 41 by an adhesive 46.
[0040]
According to the second embodiment, since the resin sealing body 44A is molded by the potting method, the cost can be reduced as compared to the case where the resin sealing body is molded by the transfer molding method, and the entire package is also obtained. Can be further reduced in size and weight.
[0041]
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor.
[0042]
For example, the bumps are not limited to be disposed on the pellet side, but may be disposed on the inner lead side. Further, the bump body is not limited to being formed of solder, but may be formed of gold and connected to the inner lead by a gold-tin eutectic layer.
[0043]
The pellet and the header are not limited to be bonded by a soldering portion, but may be bonded by a gold-tin eutectic layer or a conductive adhesive layer (silver paste layer or the like). However, it is desirable to form a joint portion with good thermal conductivity in consideration of the heat radiation effect on the header of the pellet.
[0044]
The drain electrode pad is not limited to being disposed on the second main surface (lower surface) side of the pellet and electrically connected to the header, but is disposed on the same side as the gate electrode pad and the source electrode pad. The lead may be electrically connected by a connecting portion using a bump.
[0045]
The header is not limited to being bonded to the pellet before the inner lead bonding, but may be bonded to the pellet after the inner lead bonding or simultaneously with the inner lead bonding.
[0046]
The shape, size, structure, etc. of the header correspond to various conditions such as required heat dissipation performance, mounting form (for example, whether or not a presser or fastening bolt is used), pellet performance, size, shape, structure, etc. It is desirable to select them, and if necessary, heat radiating fins, bolt insertion holes, female screws, and the like can be provided.
[0047]
The material for forming the header is not limited to a copper-based material, and other metal materials having good thermal conductivity such as an aluminum-based material can be used. In particular, it is desirable to use a material such as silicon carbide (Sic) that has excellent thermal conductivity and a thermal expansion coefficient substantially equal to that of silicon, which is a pellet material.
[0048]
The present invention provides an excellent effect when used in a power MOSFET that is required to have a high output and a low price and that also requires a high heat dissipation performance.
[0049]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
[0050]
Since the source electrode is connected to the inner lead by a connecting portion composed of a plurality of bumps, the electric resistance of the source electrode through which a large amount of power flows is suppressed to be small, so that the external resistance can be effectively suppressed. .
[0051]
In addition, since the source inner lead has a branch portion, the thermal stress can be absorbed by the branch portion. Therefore, the connection portion made up of a plurality of bumps respectively disposed on each branch portion is appropriately used as the source electrode. Can be formed.
[Brief description of the drawings]
[1] shows an embodiment der Rupa power MOSFET of the present invention, (a) is a partially cut plan view, (b) is a front sectional view.
2A and 2B show pellets used in a power MOSFET according to an embodiment of the present invention, where FIG. 2A is a plan view and FIG. 2B is a front sectional view.
3 shows a multiple lead frame in the same manner, (a) is a partially omitted plan view, and (b) is a front sectional view. FIG.
4A and 4B show a header after pellet bonding, where FIG. 4A is a plan view, FIG. 4B is a front sectional view, and FIG.
FIGS. 5A and 5B show a state after inner lead bonding, in which FIG. 5A is a partially omitted plan view, and FIG. 5B is a front sectional view;
6A and 6B show a resin sealing body molding step, in which FIG. 6A is a front sectional view, and FIG. 6B is a sectional view taken along line bb in FIG.
FIGS. 7A and 7B show a state after molding of a resin sealing body, in which FIG. 7A is a partially omitted plan view, and FIG. 7B is a front sectional view;
8 shows another embodiment der Rupa power MOSFET of the present invention, (a) is a partially cut plan view, (b) is a front sectional view.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Power transistor ( power MOSFET ), 10 ... Pellet, 11 ... Substrate, 12 ... Gate, 13 ... Silicon oxide film, 14 ... Source, 15 ... Drain, 16 ... Insulating film, 17 ... Contact hole for gate, 18 ... Contact hole for source, 19 ... Electrode pad for gate, 20 ... Electrode pad for source, 21 ... Electrode pad for drain, 22 ... Bump for gate, 23 ... Bump for source, 24 ... Protective film, 25 ... Connection for gate, 26 ... Source connection, 27 ... Drain connection, 30 ... Multiple lead frame, 31 ... Unit lead frame, 32 ... Outer frame, 33 ... Section frame, 34 ... Dam member, 35, 36, 37 ... Inner lead , 38, 39, 40 ... outer lead, 41 ... header, 42 ... mounting hole, 43 ... soldering layer (pellet bonding) Layer), 44 ... resin sealing body by transfer molding method, 44A ... resin sealing body by potting method, 45 ... mounting hole, 46 ... adhesive, 50 ... transfer molding apparatus, 51 ... upper mold, 52 ... lower mold, 53 ... cavity, 54 ... pot, 55 ... plunger, 56 ... cal, 57 ... runner, 58 ... gate, 59 ... recess, 60a, 60b ... convex, 61 ... resin.

Claims (1)

半導体ペレットの回路要素が作り込まれた側の主面に配置されたソース電極およびゲート電極と、前記半導体ペレットの前記主面と反対側の主面に配置されたドレイン電極と、前記ソース電極、ゲート電極、ドレイン電極のそれぞれに接続された複数のインナリードとを有するパワーＭＯＳＦＥＴにおいて、
前記ソース電極に接続されたインナリードが一体成形されているとともに、複数の分岐部を備えており、これら分岐部にはバンプからなる接続部がそれぞれ形成されていることを特徴とするパワーＭＯＳＦＥＴ。A source electrode and a gate electrode disposed on a main surface on which a circuit element of the semiconductor pellet is formed; a drain electrode disposed on a main surface opposite to the main surface of the semiconductor pellet; and the source electrode, In a power MOSFET having a plurality of inner leads connected to each of a gate electrode and a drain electrode,
The power MOSFET is characterized in that an inner lead connected to the source electrode is integrally formed and includes a plurality of branch portions, and each of the branch portions is formed with a connection portion made of a bump.
JP2001252530A 2001-08-23 2001-08-23 Power MOSFET Expired - Lifetime JP3614386B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001252530A JP3614386B2 (en) 2001-08-23 2001-08-23 Power MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001252530A JP3614386B2 (en) 2001-08-23 2001-08-23 Power MOSFET

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP25781999A Division JP3685659B2 (en) 1999-09-10 1999-09-10 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2002141454A JP2002141454A (en) 2002-05-17
JP3614386B2 true JP3614386B2 (en) 2005-01-26

Family

ID=19080987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001252530A Expired - Lifetime JP3614386B2 (en) 2001-08-23 2001-08-23 Power MOSFET

Country Status (1)

Country Link
JP (1) JP3614386B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6102598B2 (en) * 2013-07-19 2017-03-29 三菱電機株式会社 Power module
JP6717103B2 (en) 2016-08-03 2020-07-01 株式会社豊田自動織機 Semiconductor module

Also Published As

Publication number Publication date
JP2002141454A (en) 2002-05-17

Similar Documents

Publication Publication Date Title
JP3027512B2 (en) Power MOSFET
US6812554B2 (en) Semiconductor device and a method of manufacturing the same
JP5078930B2 (en) Semiconductor device
US8022518B2 (en) Semiconductor device having a sealing body and partially exposed conductors
KR101493866B1 (en) Power device package and the method of fabricating the same
US8188587B2 (en) Semiconductor die package including lead with end portion
US8097959B2 (en) Semiconductor device including first and second carriers
JP2000223634A (en) Semiconductor device
WO2007027790A2 (en) Reversible-multiple footprint package and method of manufacturing
JP2982126B2 (en) Semiconductor device and manufacturing method thereof
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
JP3685659B2 (en) Manufacturing method of semiconductor device
JP4190250B2 (en) Semiconductor device
JP3614386B2 (en) Power MOSFET
JP3995661B2 (en) Method for manufacturing power MOSFET
JP2007251218A (en) Manufacturing method of power mosfet and power mosfet
JP4450800B2 (en) Manufacturing method of semiconductor device
JP2660732B2 (en) Semiconductor device
JP4084984B2 (en) Manufacturing method of semiconductor device
JP2002124613A (en) Method for manufacturing power mosfet
JP2004172448A (en) Semiconductor device
JP2002124614A (en) Power mosfet

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

EXPY Cancellation because of completion of term