JP3685659B2 - A method of manufacturing a semiconductor device - Google Patents

A method of manufacturing a semiconductor device Download PDF

Info

Publication number
JP3685659B2
JP3685659B2 JP25781999A JP25781999A JP3685659B2 JP 3685659 B2 JP3685659 B2 JP 3685659B2 JP 25781999 A JP25781999 A JP 25781999A JP 25781999 A JP25781999 A JP 25781999A JP 3685659 B2 JP3685659 B2 JP 3685659B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
header
step
method
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25781999A
Other languages
Japanese (ja)
Other versions
JP2000082721A (en )
Inventor
富男 山田
村上  元
Original Assignee
株式会社ルネサステクノロジ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、半導体装置の製造技術 、特に、電気抵抗の低減技術に関し、例えば、単体のパワートランジスタやパワー集積回路装置(以下、パワーICという。)等の高出力で高発熱の半導体装置に利用して有効なものに関する。 The present invention utilizes a manufacturing technology of a semiconductor device, in particular, relates to technology for reducing electrical resistance, for example, a single power transistor or a power integrated circuit device in a semiconductor device of high fever (hereinafter, referred to as a power IC.) With a high output such as to about valid.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
一般に、パワートランジスタやパワーIC等の高出力で高発熱の半導体装置は、電池駆動装置の電源やスイッチ、自動車電装品、モータ駆動用制御装置等の電子機器や電気機器のあらゆる分野に使用されている。 In general, a semiconductor device of high heat generation in a high output, such as a power transistor or a power IC, the power supply or switch battery-driven device, automobile electrical equipment, are used in all areas of electronic and electrical equipment such as a motor drive control device there. このような高出力で高発熱の半導体装置のうち従来のパワートランジスタを述べてある例として、特開昭59−25256号公報がある。 As examples are mentioned conventional power transistor of the semiconductor device of high heat generation at such a high output, there is JP-A-59-25256. このパワートランジスタは、リードフレームに放熱のためのヘッダが一体的に形成されており、このヘッダの上にペレットが固定されているとともに、このペレットの電極パッドとインナリードとがボンディングワイヤによって電気的に接続されており、ペレット、インナリード群およびヘッダの一部が樹脂封止体によって樹脂封止されている。 The power transistor, a header for heat dissipation on the lead frame are integrally formed, along with the pellet is fixed on the header, electrical and electrode pads and the inner leads of the pellet by a bonding wire are connected to, pellets, part of the inner lead groups and header are resin-sealed by the resin sealing body.
【0003】 [0003]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
従来のパワートランジスタにおいては、ボンディングワイヤの電気抵抗分およびペレットのアルミニウム配線の電気抵抗分(以下、外部抵抗分という。)と、ペレット内部の抵抗分(以下、内部抵抗分という。)との合計がパワートランジスタ全体のオン抵抗になる。 Total in the conventional power transistor, the bonding wire electrical resistance of and the electrical resistance of the pellets of the aluminum wire (hereinafter, referred to as an external resistor min.), The resistance of the internal pellets (hereinafter, referred to as the internal resistance component.) And There is on-resistance of the entire power transistor. ここで、内部抵抗分が大きい段階においては外部抵抗分が問題になることは殆どなかった。 Here, in the internal resistance component is large step that there was little external resistance component becomes a problem. ところが、技術革新が進展し、内部抵抗分が小さく改善されて外部抵抗分の大きさが全体の50%程度を越える段階になると、外部抵抗分を無視することができない状況になる。 However, technological innovation developed, the internal resistance of is improved small size of the external resistor content became stage exceeding 50% of the total, the situation can not be neglected external resistor min.
【0004】 [0004]
本発明の目的は、外部抵抗分を抑制することができる半導体装置の製造方法を提供することにある。 An object of the present invention is to provide a method of manufacturing a semiconductor equipment which can suppress the external resistor min.
【0005】 [0005]
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
【0006】 [0006]
【課題を解決するための手段】 In order to solve the problems]
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。 If outlines of typical ones of the inventions disclosed in this application is as follows.
【0007】 [0007]
すなわち、前記した課題を解決するための半導体装置の製造方法は、電子回路要素が作り込まれて小形の平板形状に形成された半導体ペレットが準備される工程と、 That is, a method of manufacturing a semiconductor device for solving the problems described above, the steps of the semiconductor pellet is ready to be built electronic circuitry formed in compact plate shape,
複数本のインナリードが連結されたリードフレームが準備される工程と、 A step of the lead frame is prepared which a plurality of inner leads are connected,
熱伝導性の良好な材料が用いられて形成されたヘッダが準備される工程と、 A step of good thermal conductivity material is formed is used header is prepared,
前記各インナリードが前記半導体ペレットにインナリード側または半導体ペレット側のバンプによって形成された接続部により電気的かつ機械的に接続される工程と、 A step of electrically and mechanically connected by said formed by each of the inner leads is the semiconductor pellet to the inner lead side or the semiconductor pellet side of the bump connection portion,
前記各インナリードが前記半導体ペレットに接続される工程の後、前記半導体ペレットの電子回路要素を作り込まれた側と反対側の主面が前記ヘッダに結合される工程と、 After the step of the respective inner leads are connected to said semiconductor pellet, the steps of the semiconductor pellet opposite to the main surface with the electronic circuitry is built the side is coupled to said header,
前記ヘッダが結合され前記インナリード群が接続された半導体ペレット、インナリード群およびヘッダの一部を樹脂封止する樹脂封止体が成形される工程と、 A step semiconductor pellet the header is coupled the inner lead group connected, the resin sealing body part of the inner lead groups and header resin molding is molded,
を備えていることを特徴とする。 Characterized in that it comprises a.
【0008】 [0008]
前記した手段によれば、各インナリードが半導体ペレットに各接続部によって直接的に接続されているため、ボンディングワイヤによる電気的接続に比べて外部抵抗分が大幅に低減されることになる。 According to the above means, each of the inner leads is because it is directly connected by the connecting portions to the semiconductor pellet, external resistor content will be significantly reduced compared to the electrical connection by the bonding wires. また、ヘッダはインナリード群とは別体になっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッダを形成することにより、ヘッダの放熱性能を高めることができる。 The header because it has become separate from the inner lead group, by forming a header with a material having good irrespective radiation performance of the material of the inner leads, it is possible to increase the heat radiation performance of the header.
【0009】 [0009]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
図1は本発明の一実施形態である半導体装置の製造方法によって製造されたパワーMOSFETを示しており、(a)は一部切断平面図、(b)は正面断面図である。 Figure 1 shows a power MOSFET which is manufactured by the manufacturing method of a semiconductor device in an embodiment of the present invention, (a) is a partially cut plan view, (b) is a front sectional view. 図2以降は本発明の一実施形態であるパワーMOSFETの製造方法を説明するための各説明図である。 Figure 2 thereafter are the respective explanatory views for explaining the manufacturing method of the power MOSFET which is an embodiment of the present invention.
【0010】 [0010]
本実施形態において、本発明に係る半導体装置の製造方法は、パワーMOSFET(以下、トランジスタという。) の製造方法として構成されている。 In the present embodiment, a method of manufacturing a semiconductor device according to the present invention, a power MOSFET is configured as a method for producing (hereinafter. Referred transistor). このトランジスタ1は、MOSFET 回路が作り込まれ小形の平板形状に形成された半導体ペレット(以下、ペレットという。)10と、MOSFET 回路を電気的に外部に引き出すための3本のインナリード35、36、37と、放熱性能を高めるためのヘッダ41と、ペレット10、インナリード群およびヘッダ41の一部を樹脂封止する樹脂封止体44とを備えている。 The transistor 1, the semiconductor pellets formed in compact plate shape is built is MOSFET circuit (hereinafter, referred to. Pellets) 10, three inner leads for deriving the electrical outside MOSFET circuits 35 , and a 37, a header 41 for increasing the heat radiation performance, pellets 10, a portion of the inner lead groups and header 41 and a resin sealing body 44 for resin sealing. ペレット10の回路要素が作り込まれた側の主面(以下、上面とする。)には各インナリード35、36、37がバンプから形成された接続部25、26、27によって電気的かつ機械的に接続されている。 The main surface on the side where the circuit elements are fabricated pellets 10 (hereinafter referred to as the top surface.) To electrically and mechanically by connecting portions 25, 26 and 27 each of the inner leads 35, 36, 37 are formed from the bump They are connected to each other. また、ペレット10の反対側の主面である下面にはヘッダ41が結合されている。 The header 41 to the lower surface is a main surface on the opposite side of the pellet 10 is coupled. そして、このトランジスタ1は以下に述べるような製造方法によって製造されている。 Then, the transistor 1 is manufactured by the method as described below.
【0011】 [0011]
以下、本発明の一実施形態であるトランジスタの製造方法を説明する。 Hereinafter, a method of manufacturing a transistor which is one embodiment of the present invention. この説明により、前記トランジスタ1についての構成の詳細が明らかにされる。 This description, details of the configuration for the transistor 1 is revealed.
【0012】 [0012]
このトランジスタの製造方法においては、図2に示されているペレット10、図3に示されている多連リードフレーム30および図4に示されているヘッダが、ペレット準備工程、リードフレーム準備工程およびヘッダ準備工程においてそれぞれ準備される。 In the method of manufacturing this transistor, pellet 10 shown in FIG. 2, a header is shown in FIG multiple lead frame 30 and is shown in Figure 3 4, pellet preparation step, the lead frame preparation step and They are respectively prepared in the header preparation step.
【0013】 [0013]
図2に示されているペレット10は、半導体装置の製造工程における所謂前工程においてウエハ状態にてパワーMOSFET回路を適宜作り込まれた後に、小さい正方形の薄板形状に分断(ダイシング)されることにより、製作されたものである。 And it has pellet 10 shown in FIG. 2, in the so-called pre-step of the manufacturing process of a semiconductor device in a wafer state after being built power MOSFET circuits appropriately, by being cut into a thin plate shape of small squares (diced) , it is those that have been made. このペレット10はサブストレート11を備えており、サブストレート11の上にはポリシリコンによってゲート12が下敷きシリコン酸化膜13を介して形成されている。 The pellet 10 has a substrate 11, a gate 12 of polysilicon is formed via the underlay silicon oxide film 13 on the substrate 11. サブストレート11におけるゲート12の外側に対応するサブストレート11の内部には半導体拡散層部としてのソース14が形成されており、サブストレート11の下部にはドレイン15が形成されている。 Inside the substrate 11 corresponding to the outside of the gate 12 in the substrate 11 is formed with a source 14 of a semiconductor diffusion layer section, the drain 15 is formed in the lower portion of the substrate 11.
【0014】 [0014]
サブストレート11の上にはCVD酸化膜等からなる絶縁膜16がゲート12およびソース14を被覆するように形成されており、この絶縁膜16におけるゲート12に対向する位置にはゲート用コンタクトホール17が1個、ゲート12に貫通するように開設されている。 On the substrate 11 is formed so that the insulating film 16 made of a CVD oxide film or the like covers the gate 12 and source 14, a gate contact hole 17 at a position opposite to the gate 12 of the insulating film 16 There has been established so as to penetrate one, the gate 12. また、絶縁膜16におけるソース14に対向する領域にはソース用コンタクトホール18が3個、ゲート用コンタクトホール17の片脇において直交する方向に並べられてソース14にそれぞれ貫通するように開設されている。 The source contact hole 18 is three in the region opposed to the source 14 in the insulating film 16, are opened are arranged in a direction perpendicular to the Katawaki of the gate contact hole 17 so as to penetrate to the source 14 there.
【0015】 [0015]
さらに、ゲート用コンタクトホール17の内部にはゲート用電極パッド19が形成され、各ソース用コンタクトホール18の内部にはソース用電極パッド20がそれぞれ形成されている。 Further, inside of the gate contact hole 17 is formed a gate electrode pad 19, a source electrode pad 20 in the interior of the source contact hole 18 are formed. これら電極パッド19、20は、アルミニウム材料(アルミニウムまたはその合金)がスパッタリング蒸着等の適当な手段により絶縁膜16の上に被着された後に、写真食刻法によってパターンニングされて形成されたものである。 These electrode pads 19 and 20, which an aluminum material (aluminum or an alloy thereof) is after being deposited on the insulating film 16 by suitable means such as sputtering deposition, is formed by being patterned by photolithography method it is. つまり、絶縁膜16の上に被着されたアルミニウム材料は各コンタクトホール17、18の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド19、20はゲート12およびソース14とにそれぞれ電気的に接続された状態になっている。 That is, an aluminum material which is deposited on the insulating film 16 is to be filled respectively in the interior of the contact holes 17 and 18, the electrode pads 19, 20 which are formed respectively by the filling unit and the gate 12 and source 14 respectively in a state of being electrically connected to the. 他方、サブストレート11の下面にはドレイン15用の電極パッド21がアルミニウム材料を被着されている。 On the other hand, the electrode pads 21 for the drain 15 is an aluminum material is deposited on the lower surface of the substrate 11.
【0016】 [0016]
ゲート用電極パッド19および3個のソース用電極パッド20の上には、リンシリケートガラスやポリイミド系樹脂等の絶縁材料からなる保護膜24が被着されており、保護膜24のゲート用電極パッド19およびソース用電極パッド20にそれぞれ対向する位置にはゲート用バンプ22および各ソース用バンプ23がそれぞれ突設されている。 On the gate electrode pad 19 and three of the source electrode pad 20, the protective film 24 made of an insulating material such as phosphosilicate glass or a polyimide resin has been deposited, the electrode pads for the gate of the protective film 24 19 and the gate bump 22 and each source bumps 23 at a position opposite to the source electrode pad 20 are protruded, respectively. これらバンプ22、23は、チタン(Ti)等からなる第1下地層22a、23aと、パラジウム(Pd)等からなる第2下地層22b、23bと、はんだ(Sn−Pb)からなる本体22c、23cとから構成されている。 These bumps 22 and 23, the first base layer 22a of titanium (Ti), etc., 23a and the second base layer 22b made of palladium (Pd) or the like, and 23b, main body 22c made of solder (Sn-Pb), It is composed of a 23c.
【0017】 [0017]
図3に示されている多連リードフレーム30は、鉄−ニッケル合金や燐青銅或いはヘッダと同じ材質の銅合金等の導電性が良好な材料からなる薄板が用いられて、打抜きプレス加工またはエッチング加工等の適当な手段により一体成形されている。 Multiple lead frame 30 shown in FIG. 3, the iron - conductive copper alloy of the same material as the nickel alloy or phosphor bronze, or the header is made of a material having good sheet is used, punching press working or etching It is integrally molded by suitable means machining. この多連リードフレーム30の表面には錫(Sn)、金(Au)、はんだ(Sn−Pb)等を用いためっき処理が、ペレット10に突設されたバンプ22、23による電気的かつ機械的接続作用が適正に実施されるように被着されている(図示せず)。 Tin (Sn) on the surface of the multiple lead frame 30, a gold (Au), solder plating treatment with (Sn-Pb) and the like, electrically and mechanically by bumps 22 and 23 projecting from the pellet 10 connection action is applied so as to be properly implemented (not shown). この多連リードフレーム30には複数の単位リードフレーム31が一方向に1列に並設されている。 A plurality of unit lead frame 31 are arranged side by side in a row in one direction in this multiple lead frame 30. 但し、一単位のみが図示されている。 However, only one unit is shown.
【0018】 [0018]
単位リードフレーム31は位置決め孔32aが開設されている外枠32を一対備えており、両外枠は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。 The unit lead frame 31 includes a pair of outer frame 32 in which the positioning hole 32a is opened, outer frames are extended respectively to the series arranged in parallel at predetermined intervals. 隣合う単位リードフレーム31、31間には一対のセクション枠33が両外枠32、32の間に互いに平行に配されて一体的に架設されており、これら外枠、セクション枠によって形成される略長方形の枠体(フレーム)内に単位リードフレーム31が構成されている。 Between unit lead frames 31, 31 adjacent are integrally bridged arranged in parallel with each other between the pair of sections frame 33 is outer frames 32 and 32, these outer frame, are formed by a section frame unit lead frame 31 is configured in a substantially rectangular frame (frame).
【0019】 [0019]
各単位リードフレーム(以下、リードフレームということがある。)31において、両セクション枠の間にはダム部材34が略中央部において直交されて一体的に架設されている。 Each unit lead frame (hereinafter, sometimes referred to a lead frame.) 31, the dam member 34 between the two sections frame are integrally bridged are orthogonal in a substantially central portion. ダム部材34には3本のインナリード35、36、37が長さ方向に等間隔に配されて、一方向に直角にそれぞれ突設されている。 The dam member 34 arranged at regular intervals in the longitudinal direction inner leads 35, 36, 37 of the three, are at right angles respectively protrude in one direction. 中央のインナリード35(以下、第1インナリードという。)の先端部には、ドレイン用接続部片35aが厚さ方向にL字形状に屈曲されて形成されている。 Center of the inner leads 35 at the distal end (hereinafter, referred to. The first inner leads), the drain connecting piece 35a is formed is bent in an L-shaped thickness direction. 一方の片脇のインナリード36(以下、第2インナリードという。)の先端部には、ゲート用接続部片36aが同一平面内でく字形状に形成されている。 One Katawaki inner lead 36 at the distal end (hereinafter. Referred to as a second inner leads), the gate connecting piece 36a is formed on the Ku-shape in the same plane. 他方の片脇のインナリード(以下、第3インナリードという。)37の先端部には、ソース用接続部片37aが同一平面内でヨ字形状に形成されている。 Inner leads of the other Katawaki (hereinafter, referred to. The third inner lead) to the distal end of the 37, the source connecting piece 37a is formed on the yo-shape in the same plane.
【0020】 [0020]
ダム部材34には3本のアウタリード38、39、40が3本のインナリード35、36、37に対向する各位置に配されて、それらインナリードと直線状に連続するようにそれぞれ突設されている。 The dam member 34 is disposed at each position three outer leads 38, 39 and 40 are opposed to the three inner leads 35, 36 and 37 are respectively those to be continuous to the inner leads a linear projecting ing. そして、隣合うアウタリード同士および両セクション枠33、33との間には、後述する樹脂封止体の成形に際してレジンの流れを堰き止めるためのダム34aがそれぞれ形成されている。 Further, between the outer leads to each other and both sections frame 33 adjacent dam 34a to block the flow of resin during molding will be described later resin sealing body are formed.
【0021】 [0021]
図4に示されているヘッダ41は銅材料(銅または銅合金)等の導電性および熱伝導性の良好な材料が用いられて、ペレット10よりも大きな長方形の板形状に形成されている。 Header 41 shown in FIG. 4 is a copper material (copper or copper alloy) material having good electrical conductivity and thermal conductivity or the like is used, and is formed to a large rectangular plate shape than pellets 10. ヘッダ41にはこのトランジスタをプリント配線基板等に取り付けるための取付孔42が、一方の短辺付近において中央部に配されて厚さ方向に貫通するように開設されている。 The header 41 mounting hole 42 for mounting the transistor on the printed circuit board or the like, and is opened so as to penetrate in the thickness direction is disposed in the central portion in the vicinity of one short side.
【0022】 [0022]
以上のようにして予め準備されたペレット10とヘッダ41とは、ペレットボンディング工程において、ヘッダ41の一方の主面(以下、上面とする。)にペレット10のドレイン用電極パッド21側の主面がペレットボンディング層としてのはんだ付け層43によりボンディングされる。 The pellets 10 and the header 41 which is prepared in advance as described above, in pellet bonding process, one main surface of the header 41 (hereinafter referred to as the top surface.) The main surface of the drain electrode pad 21 side of the pellet 10 There are bonded by soldering layer 43 of the pellet bonding layer. はんだ付け層43を形成するはんだ材料としては、ペレット10のバンプ22、23に使用されたはんだ材料の融点以上の融点を有するはんだ材料が使用される。 The solder material for forming the soldering layer 43, a solder material having a melting point above the melting point of the solder material used in the bump 22 and 23 of the pellet 10 is used. また、はんだ付け層43の形成方法としては、ヘッダ41の上面に載置されたはんだ箔(図示せず)にペレット10を押接させた状態で加熱させる方法を、使用することができる。 As a method for forming the soldering layer 43, a method of heating the placed solder foil (not shown) on the upper surface of the header 41 and the pellet 10 in a state of being pressed against, it can be used.
【0023】 [0023]
次に、インナリードボンディング工程において図5に示されているように、ペレット10のヘッダ41と反対側の主面にインナリード群がボンディングされる。 Next, as shown in FIG. 5 in the inner lead bonding step, the inner lead groups are bonded to the opposite side of the main surface of a header 41 of the pellet 10. この際、多連リードフレーム30はインナリードボンディング装置(図示せず)を一方向に歩進送りされる。 In this case, multiple lead frame 30 is incremented feed inner lead bonding device (not shown) in one direction. そして、歩進送りされる多連リードフレーム30の途中に配設されているインナリードボンディングステージにおいて、ペレット30は単位リードフレーム31に下方から対向されるとともに、各バンプ22および23が各インナリード36および37の接続部片36a、37aにそれぞれ整合されてボンディング工具により熱圧着されることにより、多連リードフレーム30に組み付けられる。 Then, the inner lead bonding stage which is arranged in the middle of the multiple lead frame 30 to be incremented feed, together with the pellets 30 is opposed from below to the unit lead frame 31, the respective bumps 22 and 23 each of the inner leads 36 and 37 of the connecting piece 36a, by being thermocompression bonding by being aligned respectively bonding tool 37a, is assembled to the multiple lead frame 30.
【0024】 [0024]
すなわち、各バンプ22、23が各インナリード36、37に加熱下で押接されると、バンプ本体22c、23cのはんだが溶融して各インナリード36および37に溶着する。 That is, when the bumps 22, 23 are pressed against under heating to each of the inner leads 36 and 37, the bump main body 22c, solder 23c is welded to the respective inner leads 36 and 37 melt. そして、はんだが固化した後に、ペレット10のゲート用電極パッド19および各ソース用電極パッド20と第2インナリード36および第3インナリード37との間には、ゲート用接続部25およびソース用接続部26がそれぞれ形成される。 After the solder has solidified, the gate connection 25 and the connection source between the gate electrode pad 19 and a respective source electrode pad 20 and the second inner lead 36 and the third inner lead 37 of the pellet 10 part 26 are respectively formed. ゲート用接続部25によってゲート用電極パッド19と第2インナリード36とが電気的かつ機械的に接続され、ソース用接続部26によってソース用電極パッド20と第3インナリード37とが電気的かつ機械的に接続された状態になるとともに、これらの機械的接続によってペレット10がリードフレーム31に機械的に接続された状態すなわち固定的に組み付けられた状態になる。 A gate electrode pad 19 and the second inner lead 36 is electrically and mechanically connected by a gate connection 25, electrically and the source electrode pad 20 and the third inner leads 37 by the source connecting portions 26 with a state that is mechanically connected, the pellets 10 by these mechanical connection is mechanically connected state, i.e. a state of being assembled in a fixed manner to the lead frame 31.
【0025】 [0025]
このインナリードボンディング作業に際して、第1インナリード35のドレイン用接続部片35aはヘッダ41の取付孔42と反対側の短辺付近にはんだ付けされる。 The time of inner lead bonding operation, the drain connecting piece 35a of the first inner leads 35 are soldered in the vicinity of the short side opposite to the mounting holes 42 of the header 41. このはんだ付け部によってドレイン用接続部27が形成された状態になり、ドレイン用接続部27によってペレット10のドレイン電極パッド21とヘッダ41とが電気的に接続された状態になる。 Ready for the drain connecting portions 27 by soldering portion is formed, and the drain electrode pad 21 and the header 41 of the pellet 10 is in a state of being electrically connected by a drain connecting portions 27.
【0026】 [0026]
以上のようにして組み立てられたヘッダ付きペレット10と多連リードフレーム30との組立体には、樹脂封止体成形工程においてエポキシ樹脂等の絶縁性樹脂からなる樹脂封止体44が、図6に示されているトランスファ成形装置50を使用されて各単位リードフレーム31について同時成形される。 Above the assembly of the header with the pellets 10 and the array type lead frame 30 which is assembled in such a resin sealing body 44 of the resin sealing body molding step of an insulating resin such as epoxy resin, FIG. 6 are simultaneously molded for each unit lead frame 31 is used to transfer molding apparatus 50 shown in.
【0027】 [0027]
図6に示されているトランスファ成形装置はシリンダ装置等(図示せず)によって互いに型締めされる一対の上型51と下型52とを備えており、上型51と下型52との合わせ面には上型キャビティー凹部53aと、下型キャビティー凹部53bとが互いに協働してキャビティー53を形成するように複数組(1組のみが図示されている。)没設されている。 Transfer molding apparatus shown in Figure 6 is provided with a pair of upper mold 51 and lower mold 52 are mold clamped together by a cylinder device or the like (not shown), combined the upper die 51 and lower die 52 the upper mold cavity recess 53a on the surface, a plurality of sets (only one set is shown.) Botsu設 so that the lower mold cavity recess 53b to form a cavity 53 in cooperation with each other . また、上型キャビティー凹部53aの天井面および下型キャビティー凹部53bの底面上には、樹脂封止体に取付孔を成形するための各取付孔成形用凸部60a、60bが互いに突合するように、かつ、ヘッダ41の取付孔42と等しい平面形状にそれぞれ突設されている。 Further, the upper mold cavity recess 53a ceiling surface and the bottom surface of the lower mold cavity recess 53b of the mounting holes forming projection 60a for forming the mounting hole in the resin sealing body, 60b are mutually Tsukiawasuru as such, and are projected respectively equal planar shape as the mounting hole 42 of the header 41.
【0028】 [0028]
上型51の合わせ面にはポット54が開設されており、ポット54にはシリンダ装置(図示せず)により進退されるプランジャ55が成形材料としての樹脂(以下、レジンという。)を送給し得るように挿入されている。 The mating surfaces of the upper mold 51 and the pot 54 is opened, the cylinder apparatus resin plunger 55 as a molding material to be forward and backward (not shown) in the pot 54 (hereinafter, resin referred.) Feeding the feeds It is inserted to obtain. 下型52の合わせ面にはカル56がポット54との対向位置に配されて没設されているとともに、複数条のランナ57がポット54にそれぞれ接続するように放射状に配されて没設されている。 With the mating surface of the lower mold 52 are Botsu設 arranged cull 56 is a position facing the pot 54, is disposed radially as runners 57 plural rows are respectively connected to the pot 54 is Botsu設ing. 各ランナ57の他端部は下側キャビティー凹部53bにそれぞれ接続されており、その接続部分にはゲート58がレジンをキャビティー53内に注入し得るように形成されている。 The other end portion of each runner 57 is formed so as to inject are respectively connected to the lower cavity recess 53b, the gate 58 is resin in the connecting portion into the cavity 53. また、下型52の合わせ面には逃げ凹所59が単位リードフレーム31の厚みを逃げ得るように、多連リードフレーム30の外形よりも若干大きめの長方形で、その厚さと略等しい寸法の一定深さに没設されている。 Further, as the recess 59 escapes in the mating surface of the lower mold 52 can escape the thickness of the lead frame units 31, in a slightly larger rectangle than the outer shape of the multiple lead frame 30, predetermined its thickness substantially equal to dimension are Botsu設 in depth.
【0029】 [0029]
以上のように構成されたトランスファ成形装置による樹脂封止体の成形作業について説明する。 It will be described molding operation of the resin sealing body due configured transfer molding apparatus as described above.
前記構成にかかる組立体は下型52に没設されている逃げ凹所59内に、ペレット10が下型キャビティー凹部53b内にそれぞれ収容されるように配されてセットされる。 The configuration according assembly in relief recess 59 which is Botsu設 the lower mold 52, the pellets 10 are arranged which are set so as to be received respectively in the lower mold cavity recess 53b. 続いて、上型51と下型52とが型締めされ、ポット54からプランジャ55によりレジン61がランナ57およびゲート58を通じて各キャビティー53に送給されて圧入される。 Subsequently, the upper mold 51 and lower mold 52 transgressions clamping, the resin 61 by the plunger 55 from the pot 54 is pressed is fed into the cavity 53 through the runner 57 and gate 58.
【0030】 [0030]
注入後、レジン61が熱硬化されて樹脂封止体44が成形されると、上型51および下型52は型開きされるとともに、エジェクタ・ピン(図示せず)により樹脂封止体44が離型される。 After injection, the resin 61 is thermally cured resin sealing body 44 is molded, together with the upper mold 51 and lower mold 52 are opened mold, the resin sealing body 44 by ejector pins (not shown) is release.
【0031】 [0031]
図7は離型後の多連リードフレーム30と樹脂封止体44との組立体を示している。 Figure 7 shows the assembly of the multiple lead frame 30 and the resin sealing body 44 after releasing. この組立体の樹脂封止体44の内部には、ペレット10、3本のインナリード35、36、37と共に、ペレット10の下面に結合されたヘッダ41の一部も樹脂封止された状態になっている。 Inside of the resin sealing body 44 of the assembly, with pellets 10,3 pieces of inner leads 35, 36, 37, the state in which a part is also sealed with a resin of the header 41 coupled to the lower surface of the pellet 10 going on. この状態において、ヘッダ41はそのペレット取付面とは反対側の端面が樹脂封止体44の表面から露出した状態になっており、3本のアウタリード38、39、40は樹脂封止体44の短辺側の一側面から直角に突出した状態になっている。 In this state, the end face opposite to the header 41 is the pellet mounting surface are in a state exposed from the surface of the resin sealing body 44, the three outer leads 38, 39 and 40 of the resin sealing body 44 It is in a state protruding perpendicularly from one side of the short side. また、樹脂封止体44のヘッダ取付孔42と対向する部位には、取付孔45が凸部60a、60bによって成形されて開設された状態になっている。 Moreover, the portion facing the header mounting hole 42 of the resin sealing body 44, the mounting hole 45 is in the state of being opened is molded protrusions 60a, by 60b.
【0032】 [0032]
以上のようにして樹脂封止体44を成形された組立体は、リードフレーム切断工程において(図示せず)、外枠32、セクション枠33、ダム34aを切り落とされる。 Above manner is molded resin sealing body 44 the assembly (not shown) in the lead frame cutting step, the outer frame 32, section frame 33 is cut off a dam 34a. これにより、図1に示されているトランジスタ1が製造されたことになる。 As a result, the transistor 1 is manufactured as shown in FIG.
【0033】 [0033]
前記実施形態によれば次の効果が得られる。 The following advantages are provided according to the embodiment.
(1) 各インナリードをペレットに各接続部によって電気的かつ機械的に接続することにより、ボンディングワイヤによる電気的接続を廃止することができるため、ボンディングワイヤによる電気的接続に比べて外部抵抗分を大幅に低減することができ、パワートランジスタの性能を高めることができる。 (1) by a respective inner leads electrically and mechanically connected by the connecting portions to the pellets, it is possible to eliminate the electrical connection by the bonding wires, an external resistor-compared to the electrical connection by the bonding wires may be greatly reduced, it is possible to enhance the performance of the power transistor.
【0034】 [0034]
(2) また、ボンディングワイヤによる接続を廃止することにより、パワートランジスタのパッケージを小形軽量化することができるため、前記(1)とあいまって、パワートランジスタの性能を高めることができる。 (2) Further, by abolishing the connection by bonding wires, since the package of the power transistor can be small lightweight, wherein the (1) together, it is possible to enhance the performance of the power transistor.
【0035】 [0035]
(3) ヘッダがインナリード群とは別体になっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッダを形成することにより、ヘッダの放熱性能を高めることができ、また、インナリードはヘッダの材質に無関係にインナリード特性に最適の材質を選定することができ、パワートランジスタの品質および信頼性をより一層高めることができる。 (3) Since the header is in separately from the inner lead group, by forming a header with a material having good irrespective radiation performance of the material of the inner leads, it is possible to enhance the heat radiation performance of the header in addition, the inner leads can be selected an optimum material without regard to the inner leads characteristics of the material of the header, the quality and reliability of the power transistor can be further enhanced.
【0036】 [0036]
(4) ソース用電極パッドおよびソース用インナリードの接続部片を複数個設けることにより、ソースに大電流を流すことができるため、パワートランジスタの性能をより一層高めることができる。 (4) By providing a plurality of connecting pieces of the source electrode pad and inner leads for the source, it is possible to flow a large current to the source, the performance of the power transistor can be further increased.
【0037】 [0037]
(5) 樹脂封止体をトランスファ成形法によって成形することにより、耐湿性能等の樹脂封止体が備えるべき性能を高めることができるため、パワートランジスタの品質および信頼性を高めることができる。 (5) by molding a resin sealing body by transfer molding, it is possible to enhance the performance to be provided a resin sealing body of moisture resistance and the like, it is possible to improve the quality and reliability of the power transistor.
【0038】 [0038]
図8は本発明の他の実施形態である半導体装置の製造方法によって製造されたパワーMOSFETを示しており、(a)は一部切断平面図、(b)は正面断面図である。 Figure 8 shows a power MOSFET which is manufactured by the manufacturing method of another semiconductor device according to an embodiment of the present invention, (a) is a partially cut plan view, (b) is a front sectional view.
【0039】 [0039]
本実施形態2が前記実施形態1と異なる点は、樹脂封止体44Aがポッティング法によって成形されている点である。 Embodiment 2 is the embodiment differs from the first in that a resin sealing body 44A is formed by potting method. すなわち、ポッティング法による樹脂封止体44Aはペレット10、インナリード35、36、37およびヘッダ41のペレット周りの必要な部分だけを樹脂封止した状態になっている。 In other words, the resin sealing body 44A by a potting method pellets 10, in the state where only the resin-sealed necessary part around the pellet of the inner lead 35, 36, 37 and the header 41. そして、樹脂封止体44Aの成形に際して、各インナリード36、37の内側に外力が不慮に加わって変形されるのを防止するために、各インナリード36、37は絶縁性接着テープ等からなる接着材46によってヘッダ41に接着されている。 Then, upon molding of the resin sealing body 44A, in order to force the inner side of each of the inner leads 36 and 37 is prevented from being deformed involved in accidental, each of the inner leads 36 and 37 made of an insulating adhesive tape or the like It is bonded to the header 41 by adhesive 46.
【0040】 [0040]
本実施形態2によれば、樹脂封止体44Aがポッティング法によって成形されるため、樹脂封止体がトランスファ成形法によって成形される場合に比べて、コストを低減することができるとともに、パッケージ全体をより一層小形軽量化することができる。 According to the second embodiment, since the resin sealing body 44A is formed by a potting method, as compared with the case where a resin sealing body is molded by a transfer molding method, it is possible to reduce the cost, the entire package it can be more compact lighter.
【0041】 [0041]
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 Although the present invention made by the inventor has been concretely described based on the embodiments, the present invention is not limited to the above embodiment, to say that various modifications are possible without departing from the scope of the invention Nor.
【0042】 [0042]
例えば、バンプはペレット側に配設するに限らず、インナリード側に配設してもよい。 For example, the bump is not limited to be disposed on the pellet side may be disposed on the inner lead side. また、バンプ本体ははんだによって形成するに限らず、金によって形成し、インナリードに金−錫共晶層によって接続するように構成してもよい。 The bump main body is not limited to be formed by soldering, are formed by gold, gold inner leads - may be configured to connect the tin eutectic crystal layer.
【0043】 [0043]
ペレットとヘッダとは、はんだ付け部によって結合するに限らず、金−錫共晶層や導電性接着材層(銀ペースト層等)によって結合してもよい。 The pellet and the header is not limited to the coupling by soldering portion, gold - may be linked by tin eutectic crystal layer and a conductive adhesive layer (a silver paste layer, etc.). 但し、ペレットのヘッダへの放熱作用を配慮して、熱伝導性の良好な結合部を形成することが望ましい。 However, in consideration of the heat dissipation effect of the pellets of the header, it is desirable to form a good bond of the heat conductivity.
【0044】 [0044]
ドレイン用電極パッドは、ペレットの第2主面(下面)側に配設してヘッダに電気的に接続するに限らず、ゲート用電極パッドおよびソース用電極パッドと同じ側に配設してインナリードにバンプによる接続部によって電気的に接続してもよい。 Drain electrode pad is not limited to electrical connection to the header by arranging the second main surface (lower surface) side of the pellet, and disposed on the same side as the electrode pad and the electrode pad for the source gate inner it may be electrically connected by a connection according to the bump on the lead.
【0045】 [0045]
ヘッダはペレットにインナリードボンディングされる前に結合するに限らず、インナリードボンディング後またはインナリードボンディングと同時にペレットに結合してもよい。 Header is not restricted to bind before being inner lead bonding pellets, after the inner lead bonding or inner lead bonding and may be simultaneously bound to the pellet.
【0046】 [0046]
ヘッダの形状、大きさ、構造等は、要求される放熱性能、実装形態(例えば、押さえ具や締結ボルトの使用の有無等)、ペレットの性能、大きさ、形状、構造等々の諸条件に対応して選定することが望ましく、必要に応じて、放熱フィンやボルト挿通孔、雌ねじ等々を設けることができる。 Header of shape, size, structure, etc., the heat radiation performance required, implementation (e.g., presence or absence of the use of retainer and fastening bolts), pellet performance, size, shape, corresponding to the various conditions so Structure it is desirable to select and can, if necessary, the heat radiation fins and the bolt insertion holes, and so internal thread provided.
【0047】 [0047]
また、ヘッダを形成する材料としては銅系材料を使用するに限らず、アルミニウム系等のような熱伝導性の良好な他の金属材料を使用することができる。 Further, as a material for forming the header is not limited to the use of copper-based materials, it can be used with good thermal conductivity other metallic materials such as aluminum-based, and the like. 特に、炭化シリコン(Sic)等のように熱伝導性に優れ、かつ、熱膨張率がペレットの材料であるシリコンのそれと略等しい材料を使用することが望ましい。 In particular, excellent thermal conductivity as such as silicon carbide (Sic), and it is desirable that the thermal expansion coefficient using a substantially equal material to that of silicon which is the material of pellets.
【0048】 [0048]
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるパワートランジスタに適用した場合について説明したが、それに限定されるものではなく、パワーIC、インシュレイテッド・ゲート・バイポーラ・トランジスタ(IGBT)、トランジスタアレー等の半導体装置全般に適用することができる。 Has been described as applied the invention made by the present inventors to the power transistor is a field as the background in the above description, the present invention is not limited thereto, a power IC, insulation Ray Ted Gate Bipolar transistor (IGBT), can be applied to semiconductor devices in general, such as a transistor array. 特に、高出力で低価格であり、しかも、高い放熱性能が要求される半導体装置に利用して優れた効果が得られる。 In particular, a low cost high power, moreover, excellent effect by utilizing the semiconductor device of high heat dissipation performance is required can be obtained.
【0049】 [0049]
【発明の効果】 【Effect of the invention】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。 To briefly explain advantageous effects obtained by typical ones of the inventions disclosed in this application is as follows.
【0050】 [0050]
インナリードをペレットに接続部によって電気的かつ機械的に接続することにより、ボンディングワイヤによる電気的接続を廃止することができるため、ボンディングワイヤによる電気的接続に比べて外部抵抗分を大幅に低減することができ、また、ボンディングワイヤによる電気的接続を廃止することにより、パッケージを小形軽量化することができるため、半導体装置全体としての性能を高めることができる。 By electrically and mechanically connected by a connecting portion inner leads into pellets, it is possible to eliminate the electrical connection by the bonding wires significantly reduces the external resistance of as compared with the electrical connection by the bonding wires it can, also, by abolishing the electrical connection by the bonding wires, it is possible to compact lightweight package, it can increase the performance of the entire semiconductor device.
【0051】 [0051]
また、ヘッダがインナリード群とは別体になっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッダを形成することにより、ヘッダの放熱性能を高めることができ、また、ヘッダと無関係にインナリードを最適な材質をもって形成することができ、半導体装置の品質および信頼性を高めることができる。 Also, since that is a separate body from the header and the inner lead group, by forming a header with a material having good irrespective radiation performance of the material of the inner leads, it is possible to enhance the heat radiation performance of the header, Further, it is possible to form with the best materials for inner lead independent of the header, it is possible to improve the quality and reliability of the semiconductor device.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の一実施形態である半導体装置の製造方法によって製造されたパワーMOSFETを示しており、(a)は一部切断平面図、(b)は正面断面図である。 [1] shows a power MOSFET which is manufactured by the manufacturing method of a is a semiconductor device an embodiment of the present invention, (a) is a partially cut plan view, (b) is a front sectional view.
【図2】本発明の一実施形態である半導体装置の製造方法に使用されるペレットを示しており、(a)は平面図、(b)は正面断面図である。 Figure 2 shows a pellet used in the manufacturing method of a semiconductor device in an embodiment of the present invention, (a) is a plan view, (b) is a front sectional view.
【図3】同じく多連リードフレームを示しており、(a)は一部省略平面図、(b)は正面断面図である。 [Figure 3] is also shown an array type lead frame, (a) partially omitted plan view, the (b) is a front sectional view.
【図4】ペレットボンディング後のヘッダを示しており、(a)は平面図、(b)は正面断面図、(c)は一部省略一部切断拡大側面図である。 [4] shows a header after pellet bonding, (a) shows the plan view, (b) a front sectional view, (c) is a partially omitted partially cut-enlarged side view.
【図5】インナリードボンディング後を示しており、(a)は一部省略平面図、(b)は正面断面図である。 Figure 5 shows a rear inner lead bonding, (a) partially omitted plan view, the (b) is a front sectional view.
【図6】樹脂封止体成形工程を示しており、(a)は正面断面図、(b)はb−b線に沿う断面図である。 6 shows a resin sealing member forming step, (a) represents a front sectional view, a sectional view taken along the (b) is a line b-b.
【図7】樹脂封止体成形後を示しており、(a)は一部省略平面図、(b)は正面断面図である。 7 shows the after resin sealing body molding, (a) shows the partially omitted plan view, (b) is a front sectional view.
【図8】本発明の他の実施形態である半導体装置の製造方法によって製造されたパワーMOSFETを示しており、(a)は一部切断平面図、(b)は正面断面図である。 8 is another embodiment of the present invention shows a power MOSFET which is manufactured by the manufacturing method of the semiconductor device, (a) shows the partially cut plan view, (b) is a front sectional view.
【符号の説明】 DESCRIPTION OF SYMBOLS
1…パワートランジスタ(半導体装置)、10…ペレット、11…サブストレート、12…ゲート、13…シリコン酸化膜、14…ソース、15…ドレイン、16…絶縁膜、17…ゲート用コンタクトホール、18…ソース用コンタクトホール、19…ゲート用電極パッド、20…ソース用電極パッド、21…ドレイン用電極パッド、22…ゲート用バンプ、23…ソース用バンプ、24…保護膜、25…ゲート用接続部、26…ソース用接続部、27…ドレイン用接続部、30…多連リードフレーム、31…単位リードフレーム、32…外枠、33…セクション枠、34…ダム部材、35、36、37…インナリード、38、39、40…アウタリード、41…ヘッダ、42…取付孔、43…はんだ付け層(ペレットボンディング層)、4 1 ... power transistor (semiconductor device), 10 ... pellets, 11 ... substrate, 12 ... gate, 13 ... silicon oxide film, 14 ... source, 15 ... drain, 16 ... insulating film, 17 ... gate contact hole, 18 ... source contact hole, 19 ... electrode pad for the gate, 20 ... electrode pad for the source, 21 ... drain electrode pad, 22 ... gate bump, 23 ... source bump, 24 ... protective film, connection portion 25 ... gate, connection portion 26 ... source, 27 ... drain connecting portions, 30 ... multiple lead frame, 31 ... unit lead frame, 32 ... outer frame, 33 ... section frame, 34 ... dam member, 35, 36, 37 ... inner lead , 38, 39, 40 ... outer lead, 41 ... header, 42 ... mounting hole, 43 ... soldering layer (pellet bonding layer), 4 …トランスファ成形法による樹脂封止体、44A…ポッティング法による樹脂封止体、45…取付孔、46…接着材、50…トランスファ成形装置、51…上型、52…下型、53…キャビティー、54…ポット、55…プランジャ、56…カル、57…ランナ、58…ゲート、59…凹所、60a、60b…凸部、61…レジン。 ... resin sealing body by transfer molding, 44A ... resin sealing body by a potting method, 45 ... mounting hole, 46 ... adhesive, 50 ... transfer molding apparatus, 51 ... upper mold, 52 ... lower mold, 53 ... cavity , 54 ... pot, 55 ... plunger, 56 ... Cal, 57 ... runner, 58 ... gate, 59 ... recess, 60a, 60b ... protrusion, 61 ... resin.

Claims (6)

  1. 電子回路要素が作り込まれて小形の平板形状に形成された半導体ペレットが準備される工程と、 A step of the semiconductor pellet is prepared which electronic circuit elements are fabricated is formed on the compact plate shape,
    複数本のインナリードが連結されたリードフレームが準備される工程と、 A step of the lead frame is prepared which a plurality of inner leads are connected,
    熱伝導性の良好な材料が用いられて形成されたヘッダが準備される工程と、 A step of good thermal conductivity material is formed is used header is prepared,
    前記各インナリードが前記半導体ペレットにインナリード側または半導体ペレット側のバンプによって形成された接続部により電気的かつ機械的に接続される工程と、 A step of electrically and mechanically connected by said formed by each of the inner leads is the semiconductor pellet to the inner lead side or the semiconductor pellet side of the bump connection portion,
    前記各インナリードが前記半導体ペレットに接続される工程の後、前記半導体ペレットの電子回路要素を作り込まれた側と反対側の主面が前記ヘッダに結合される工程と、 After the step of the respective inner leads are connected to said semiconductor pellet, the steps of the semiconductor pellet opposite to the main surface with the electronic circuitry is built the side is coupled to said header,
    前記ヘッダが結合され前記インナリード群が接続された半導体ペレット、インナリード群およびヘッダの一部を樹脂封止する樹脂封止体が成形される工程と、 A step semiconductor pellet the header is coupled the inner lead group connected, the resin sealing body part of the inner lead groups and header resin molding is molded,
    を備えていることを特徴とする半導体装置の製造方法。 Method of manufacturing a semiconductor device characterized in that it comprises a.
  2. 前記リードフレーム準備工程において、前記リードフレームが複数一体的に連結された多連リードフレームが準備されることを特徴とする請求項1に記載の半導体装置の製造方法。 In the lead frame preparation step, a method of manufacturing a semiconductor device according to claim 1, wherein the lead frame is characterized in that the multiple lead frames coupled to a plurality integrally is prepared.
  3. 前記各インナリードが前記半導体ペレットに電気的かつ機械的に接続される工程は、熱圧着により行われることを特徴とする請求項1または2に記載の半導体装置の製造方法。 Wherein the step of each of the inner leads are electrically and mechanically connected to said semiconductor pellet, the method of manufacturing a semiconductor device according to claim 1 or 2, characterized in that is carried out by thermocompression bonding.
  4. 前記インナリード群のうち一部のインナリードが前記ヘッダに電気的に接続されることを特徴とする請求項1、2または3に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, 2 or 3, wherein a portion of the inner lead of the inner lead groups are electrically connected to the header.
  5. 前記樹脂封止体がトランスファ成形法によって成形されることを特徴とする請求項1、2、3または4に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, 2, 3 or 4, characterized in that said resin sealing body is molded by transfer molding.
  6. 前記樹脂封止体がポッティング法によって成形されることを特徴とする請求項1、2、3、4または5に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, 2, 3, 4 or 5 wherein the resin sealing body, characterized in that it is formed by a potting method.
JP25781999A 1999-09-10 1999-09-10 A method of manufacturing a semiconductor device Expired - Lifetime JP3685659B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25781999A JP3685659B2 (en) 1999-09-10 1999-09-10 A method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25781999A JP3685659B2 (en) 1999-09-10 1999-09-10 A method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JP2000082721A true JP2000082721A (en) 2000-03-21
JP3685659B2 true JP3685659B2 (en) 2005-08-24

Family

ID=17311574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25781999A Expired - Lifetime JP3685659B2 (en) 1999-09-10 1999-09-10 A method of manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP3685659B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395248B2 (en) 2009-03-31 2013-03-12 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871486B2 (en) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ Semiconductor device
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
JP2002280509A (en) * 2001-03-15 2002-09-27 Rohm Co Ltd Semiconductor device and method for manufacturing the same
DE10301091B4 (en) * 2003-01-14 2015-01-22 Infineon Technologies Ag Power semiconductor device and process for connecting a common substrate carrier associated semiconductor devices
DE10303463B4 (en) 2003-01-29 2006-06-14 Infineon Technologies Ag A semiconductor device comprising at least two integrated in a housing and contacted by a common contact bridge chips
DE10324069B4 (en) * 2003-05-27 2005-06-23 Infineon Technologies Ag Circuitry and methods for conductive connection of contact pads of semiconductor chips
DE102005006333B4 (en) 2005-02-10 2007-10-18 Infineon Technologies Ag of the same semiconductor device having a plurality of bonding pads and bonded contact elements of different metal composition and methods for preparing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395248B2 (en) 2009-03-31 2013-03-12 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date Type
JP2000082721A (en) 2000-03-21 application

Similar Documents

Publication Publication Date Title
US6740541B2 (en) Unmolded package for a semiconductor device
US6521982B1 (en) Packaging high power integrated circuit devices
US6870254B1 (en) Flip clip attach and copper clip attach on MOSFET device
US5843808A (en) Structure and method for automated assembly of a tab grid array package
US20040169262A1 (en) Co-packaged control circuit, transistor and inverted diode
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
US20050077613A1 (en) Integrated circuit package
US7166496B1 (en) Method of making a packaged semiconductor device
US20070215996A1 (en) Electronic Component and Method for its Assembly
US6774466B1 (en) Semiconductor device
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
US6271060B1 (en) Process of fabricating a chip scale surface mount package for semiconductor device
US6621152B2 (en) Thin, small-sized power semiconductor package
US6569764B1 (en) Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
US7256501B2 (en) Semiconductor device and manufacturing method of the same
US7439613B2 (en) Substrate based unmolded package
US20030067071A1 (en) Semiconductor device package with improved cooling
US7217594B2 (en) Alternative flip chip in leaded molded package design and method for manufacture
US20080054438A1 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US7410834B2 (en) Method of manufacturing a semiconductor device
US20070259514A1 (en) Interconnection Structure, Electronic Component and Method of Manufacturing the Same
US20090014848A1 (en) Mixed Wire Semiconductor Lead Frame Package
US7408251B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US6989588B2 (en) Semiconductor device including molded wireless exposed drain packaging
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 9

EXPY Cancellation because of completion of term