JP4190250B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4190250B2
JP4190250B2 JP2002309506A JP2002309506A JP4190250B2 JP 4190250 B2 JP4190250 B2 JP 4190250B2 JP 2002309506 A JP2002309506 A JP 2002309506A JP 2002309506 A JP2002309506 A JP 2002309506A JP 4190250 B2 JP4190250 B2 JP 4190250B2
Authority
JP
Japan
Prior art keywords
source
gate
lead
bump
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002309506A
Other languages
Japanese (ja)
Other versions
JP2004146577A (en
Inventor
俊幸 波多
一男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002309506A priority Critical patent/JP4190250B2/en
Publication of JP2004146577A publication Critical patent/JP2004146577A/en
Application granted granted Critical
Publication of JP4190250B2 publication Critical patent/JP4190250B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor 。金属酸化膜半導体電界効果トランジスタ）に適用して有効な技術に関する。
【０００２】
【従来の技術】
高出力で高発熱の半導体装置の一例として、ＭＯＳＦＥＴと呼ばれるトランジスタがあり、このＭＯＳＦＥＴは電池駆動装置の電源やスイッチ、自動車電装品、モータ駆動用制御装置等の電子機器や電気機器のあらゆる分野に使用されている。従来のこの種のＭＯＳＦＥＴとしては、電界効果トランジスタ（ＭＯＳＦＥＴ要素）が作り込まれて小形の平板形状に形成された半導体ペレットと、この半導体ペレットの電極パッドと電気的に接続されてＭＯＳＦＥＴ要素を電気的に外部に引き出すための複数のインナリードと、放熱性能を高めるためのヘッダと、半導体ペレット、インナリード群およびヘッダの一部を樹脂封止して形成された樹脂封止体とを備えており、半導体ペレットの回路形成面である第一主面には各インナリードが突起状端子を介して機械的かつ電気的に接続されているとともに、この半導体ペレットの第一主面と反対側の第二主面にはヘッダが接合されているものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−３０７０１７号公報
【０００４】
【発明が解決しようとする課題】
前記したＭＯＳＦＥＴにおいては、ソース用電極パッドが突起状端子を介して接続されるインナリードが広い面積を有する平板形状に形成されているために、半導体ペレットがインナリードにフリップチップボンディングされる際に、半導体ペレットが損傷される場合があるという問題点や、樹脂封止体の成形工程においてはレジンの未充填が発生する場合があるという問題点が本発明者によって明らかにされた。
【０００５】
本発明の目的は、半導体ペレットの損傷およびレジンの未充填を防止することができる半導体装置およびその製造方法を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００８】
（ａ）ＭＯＳＦＥＴを含み、第一主面および前記第一主面と反対側の第二主面を有し、前記第一主面に前記ＭＯＳＦＥＴのゲート用電極パッドおよびソース用電極パッドが形成され、前記第二主面に前記ＭＯＳＦＥＴのドレイン用電極パッドが形成された半導体ペレットと、
（ｂ）前記ゲート用電極パッドおよび前記ソース用電極パッド上にそれぞれ形成されたゲート用バンプおよびソース用バンプと、
（ｃ）前記ゲート用電極パッドおよび前記ソース用電極パッド上とそれぞれ電気的に接続されたゲート用リードおよびソース用リードと、
（ｄ）前記ドレイン用電極パッドと機械的かつ電気的に接続されたヘッダと、
（ｅ）前記ヘッダの一部、前記ゲート用リードの一部、前記ソース用リードの一部および前記半導体ペレットを覆う樹脂封止体と、を含み、
（ｆ）前記ゲート用リードのうち前記樹脂封止体の内部に位置するゲート用インナリードは、前記ゲート用バンプに接続され、
（ｇ）前記ソース用電極パッド上には互いに平行な複数の直線が設定されており、前記ソース用バンプは、前記複数の直線のそれぞれに沿って複数個ずつ配置されており、
（ｈ）前記ソース用リードのうち前記樹脂封止体の内部に位置するソース用インナリードは、前記複数個のソース用バンプに接続され、
（ｉ）前記半導体ペレット上の前記ソース用インナリードには、 厚さ方向に貫通するスリットが前記複数の直線間のそれぞれに設けられ、
（ｊ）前記スリットのそれぞれは長方形の平面形状を有し、その長辺は前記複数の直線のそれぞれに沿う前記複数個のソース用バンプのうち両端に位置する２個の最外部間の距離よりも長く、
（ｋ）前記スリットのそれぞれの平面形状は、その全周が前記ソース用インナリードに囲まれている、ことを特徴とする半導体装置。
【０００９】
前記した手段によれば、フリップチップボンディングに際して、インナリードに加わる熱応力をスリットによって吸収することができるので、半導体ペレットに損傷が発生するのを防止することができる。また、スリットがインナリードに開設されていることにより、樹脂封止体の成形に際して、レジンがスリットを流通してインナリードの半導体ペレット側に流れ込むので、レジンの未充填が発生するのを防止することができる。
【００１０】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に即して説明する。
【００１１】
本実施の形態において、本発明に係る半導体装置は、高出力で高発熱のパワーＭＯＳトランジスタとも呼ばれるＭＯＳＦＥＴとして、図１に示されているように構成されている。
【００１２】
図１に示されたＭＯＳＦＥＴ１は、ＭＯＳＦＥＴ要素が第一主面１０ａに作り込まれて平板形状に形成された半導体ペレット１０と、ゲート用接続部片３５ａを有するゲート用インナリード３５と、ソース用接続部片３６ａを有するソース用インナリード３６と、ゲート用接続部片３５ａと半導体ペレット１０とを電気的に接続する突起状端子（バンプ）から形成されたゲート用接続部（接続部）２５と、ソース用接続部片３６ａと半導体ペレット１０とを電気的に接続する突起状端子（バンプ）から形成されたソース用接続部（接続部）２６と、インナリード３５、３６にそれぞれ接続された各アウタリード３７、３８と、放熱性能を高めるためのヘッダ２８と、半導体ペレット１０、インナリード３５、３６およびヘッダ２８の一部を樹脂封止した樹脂封止体２９とを備えている。
【００１３】
半導体ペレット１０はゲート用接続部片３５ａおよびソース用接続部片３６ａにゲート用接続部２５およびソース用接続部２６によって確実に固着されている。ソース用接続部片３６ａは複数個のソース用接続部２６に跨がる広い面積を有する平板形状に形成されており、ソース用接続部片３６ａの中間部には複数本のスリット３６ｂがソース用接続部２６を仕切るように配列されて厚さ方向に開設されている。複数本のスリット３６ｂには樹脂封止体２９の樹脂が充填された状態になっており、この充填された樹脂によってソース用接続部片３６ａは樹脂封止体２９に確実に固着されている。半導体ペレット１０の第一主面１０ａと反対側の第二主面１０ｂには樹脂封止体２９から露出するヘッダ２８が機械的および電気的に接続されており、アウタリード３７、３８はそれぞれガル・ウイング形状に屈曲されている。
【００１４】
半導体ペレット１０のゲート用電極パッド１９はゲート用インナリード３５にゲート用接続部２５によって、半導体ペレット１０のソース用電極パッド２０はソース用インナリード３６にソース用接続部２６によって、半導体ペレット１０の第二主面１０ｂに形成されたドレイン用電極パッド２１はヘッダ２８にドレイン用接続部２７によってそれぞれ機械的かつ電気的に接続されている。ヘッダ２８の半導体ペレット１０との接合面２８ａと反対側の主面２８ｂは樹脂封止体２９の下面において露出されている。
【００１５】
次に、前記構成に係るＭＯＳＦＥＴの製造方法を説明する。この説明によって前記ＭＯＳＦＥＴについての構成の詳細が明らかにされる。
【００１６】
このＭＯＳＦＥＴの製造方法においては、図２に示された半導体ペレット１０、図３に示された多連リードフレーム３０および図５に示されたヘッダ２８が、半導体ペレット準備工程、リードフレーム準備工程およびヘッダ準備工程においてそれぞれ準備される。
【００１７】
図２に示された半導体ペレット１０は、ＭＯＳＦＥＴ１の製造工程の所謂前工程においてウエハ状態にてＭＯＳＦＥＴ要素を適宜作り込んだ後に、小さい正方形の薄板形状に分断（ダイシング）することにより製造したものである。この半導体ペレット１０はサブストレート１１を備えており、サブストレート１１の上にはポリシリコンによってゲート１２が下敷きシリコン酸化膜１３を介して形成されている。サブストレート１１におけるゲート１２の外側に対応するサブストレート１１の内部には半導体拡散層部としてのソース１４が形成されており、サブストレート１１の下部にはドレイン１５が形成されている。サブストレート１１の上にはＣＶＤ酸化膜等からなる絶縁膜１６がゲート１２およびソース１４を被覆するように形成されており、この絶縁膜１６におけるゲート１２に対向する位置にはゲート用コンタクトホール１７が一個、ゲート１２に貫通するように開設されている。絶縁膜１６におけるソース１４に対向する領域にはソース用コンタクトホール１８が複数個、ゲート用コンタクトホール１７の片脇においてソース１４にそれぞれ貫通するように開設されている。
【００１８】
ゲート用コンタクトホール１７の内部にはゲート用電極パッド１９が形成され、各ソース用コンタクトホール１８の内部にはソース用電極パッド２０がそれぞれ形成されている。これら電極パッド１９、２０はアルミニウム系材料（アルミニウムまたはその合金）がスパッタリング蒸着等の手段により絶縁膜１６の上に被着された後に、写真食刻法によってパターンニングされて形成されたものである。すなわち、絶縁膜１６の上に被着されたアルミニウム系材料は各コンタクトホール１７、１８の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド１９、２０はゲート１２およびソース１４とにそれぞれ電気的に接続された状態になっている。他方、サブストレート１１の下面にはドレイン用電極パッド２１がアルミニウム系材料を被着されて形成されている。
【００１９】
ゲート用電極パッド１９および複数個のソース用電極パッド２０の上には、リンシリケートガラスやポリイミド系樹脂等の絶縁材料からなる保護膜２４が被着されており、保護膜２４のゲート用電極パッド１９およびソース用電極パッド２０にそれぞれ対向する位置にはゲート用バンプ２２および各ソース用バンプ２３がそれぞれ突設されている。これらバンプ２２、２３は金（Ａｕ）線が使用されたスタッドバンプボンディング（ＳＢＢ）法によって形成されたものである。すなわち、ネイルヘッド（熱圧着）式ワイヤボンディング装置またはネイルヘッド超音波（熱圧着）式ワイヤボンディング装置によって、パッドの上にワイヤ先端のボールが圧着（第一ボンディング）された後に、ボールとワイヤとの接続部位においてワイヤが引き千切られることによって形成されたバンプである。
【００２０】
図３に示された多連リードフレーム３０は、鉄−ニッケル合金や燐青銅またはヘッダ２８と同じ材質の銅合金等の導電性が良好な材料からなる薄板が用いられて、打抜きプレス加工またはエッチング加工等の手段により一体成形されている。この多連リードフレーム３０には複数の単位リードフレーム３１が一方向に一列に並設されている。但し、図３では、一つのＭＯＳＦＥＴ分（一単位分）のみが図示されている。
【００２１】
単位リードフレーム３１は位置決め孔３２ａが開設されている外枠３２を一対備えており、両外枠３２、３２は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。隣合う単位リードフレーム３１、３１間には一対のセクション枠３３、３３が両外枠３２、３２の間に互いに平行に配されて一体的に架設されている。これら外枠、セクション枠によって形成される略長方形の枠体（フレーム）内に単位リードフレーム３１が構成されている。
【００２２】
単位リードフレーム３１において、両外枠３２、３２の間にはダム部材３４がセクション枠３３と平行に一体的に架設されている。ダム部材３４の内側端辺における一端部にはゲート用インナリード３５がダム部材３４と直角に一体的に突設されており、ゲート用インナリード３５には矩形の平板形状のゲート用接続部片３５ａが一体的に形成されている。ダム部材３４の内側端辺における残りの部分にはソース用インナリード３６が複数本（図示例では三本）、長さ方向に等ピッチをもってそれぞれ突設されており、ソース用インナリード３６群間には広い面積を有する長方形の平板形状のソース用接続部片３６ａが一体的に形成されている。ソース用接続部片３６ａには複数本の細長いスリット３６ｂが長手方向に間隔を置かれて配置されて、配列方向と直交する方向に延在するように開設されている。複数本のスリット３６ｂの配置は半導体ペレット１０の第一主面１０ａに形成されたソース用電極パッド２０の隣り合うもの同士を仕切るように設定されている。図示しないが、ゲート用接続部片３５ａとソース用接続部片３６ａの一主面の表面には錫（Ｓｎ）や金（Ａｕ）等を用いたメッキ処理が、半導体ペレット１０に突設されたバンプ２２、２３による機械的かつ電気的接続作用が適正に実施されるように被着されている。
【００２３】
ダム部材３４の外側端辺におけるゲート用インナリード３５と対向する位置には、ゲート用アウタリード３７がゲート用インナリード３５の延長になるように突設されている。ダム部材３４の外側端辺における各ソース用インナリード３６と対向する位置のそれぞれには、各ソース用アウタリード３８が各ソース用インナリード３６の延長になるようにそれぞれ突設されている。そして、隣合うアウタリード同士および両外枠３２、３２との間には、後述する樹脂封止体２９の成形に際して図６に示すレジン（モールド用樹脂）６０の流れを堰き止めるためのダム３４ａがそれぞれ形成されている。一対の外枠３２、３２とソース用接続部片３６ａの両短辺との間には、一対の吊りリード３９、３９が架設されている。
【００２４】
以上のように構成されたリードフレームには半導体ペレット１０が、インナリードボンディング工程において図４に示されているようにボンディングされる。この際、多連リードフレーム３０はボンディング装置（図示せず）によって一方向に歩進送りされ、歩進送りされる多連リードフレーム３０の途中に配設されたインナリードボンディングステージにおいて、半導体ペレット１０は単位リードフレーム３１に下方から対向されるとともに、各バンプ２２および２３が各インナリード３５および３６の接続部片３５ａ、３６ａにそれぞれ整合されてボンディング工具により熱圧着されることにより、多連リードフレーム３０に組み付けられる。すなわち、各バンプ２２、２３が各接続部片３５ａ、３６ａに加熱下で押接されると、バンプ２２、２３が各接続部片３５ａ、３６ａに熱圧着によって接続する。そして、半導体ペレット１０のゲート用電極パッド１９および各ソース用電極パッド２０と、ゲート用インナリード３５のゲート用接続部片３５ａおよびソース用インナリード３６のソース用接続部片３６ａとの間には、ゲート用接続部２５およびソース用接続部２６がそれぞれ形成される。したがって、ゲート用接続部２５によってゲート用電極パッド１９とゲート用インナリード３５とが機械的かつ電気的に接続され、ソース用接続部２６によってソース用電極パッド２０とソース用インナリード３６とが機械的かつ電気的に接続された状態になる。これらの機械的接続によって半導体ペレット１０が単位リードフレーム３１に機械的に接続された状態すなわち固定的に組み付けられた状態になる。
【００２５】
ところで、ソース用接続部片３６ａが広い面積に形成されていると、ソース用接続部片３６ａと複数個のソース用電極パッド２０とが複数個のバンプ２３によって熱圧着される際に、ソース用接続部片３６ａの熱膨張が大きくなることにより、ソース用電極パッド２０には大きな応力がバンプ２３を介して作用するために、半導体ペレット１０が損傷する懸念がある。しかし、本実施の形態においては、ソース用接続部片３６ａには複数本のスリット３６ｂが隣り合うソース用電極パッド２０、２０を仕切るように配置されて開設されていることにより、ソース用接続部片３６ａの熱膨張は小さくなるために、大きな応力がソース用電極パッド２０にバンプ２３を介して作用するのを防止することができ、その結果、半導体ペレット１０が損傷するのを防止することができる。
【００２６】
以上のようにして多連リードフレーム３０にインナリードボンディングされた半導体ペレット１０の第二主面１０ｂには、銅系材料（銅または銅合金）等の導電性および熱伝導性の良好な材料が用いられて図５に示されているように半導体ペレット１０よりも大きい略正方形の平板形状に形成されたヘッダ２８が機械的かつ電気的に接続される。すなわち、Ａｇペースト等の導電性および熱伝導性の良好な接着材がヘッダ２８の上面（半導体ペレット側の接合面）２８ａに塗布された後に、半導体ペレット１０の第二主面１０ｂが当接されて接着される。これにより、半導体ペレット１０のドレイン用電極パッド２１とヘッダ２８とを機械的かつ電気的に接続するドレイン用接続部２７が、この接着材層によって形成された状態になる。なお、ヘッダ２８の上面２８ａにおけるヘッダ突出部２８ｃとの境面の中央部には固定穴２８ｄが長方形に没設されている。
【００２７】
以上のように組み立てられたヘッダ付き半導体ペレット１０と多連リードフレーム３０との組立体４０には、樹脂封止体成形工程においてエポキシ樹脂等の絶縁性樹脂からなる樹脂封止体２９が、図６に示されたトランスファ成形装置５０を使用されて各単位リードフレーム３１について同時成形される。
【００２８】
図６に示されたトランスファ成形装置５０はシリンダ装置等（図示せず）によって互いに型締めされる一対の上型５１と下型５２とを備えており、上型５１と下型５２との合わせ面には上型キャビティー凹部５３ａと、下型キャビティー凹部５３ｂとが互いに協働してキャビティー５３を形成するように複数組（一組のみが図示されている。）没設されている。上型５１の合わせ面にはポット５４が開設されており、ポット５４にはシリンダ装置（図示せず）により進退されるプランジャ５５が成形材料としてのモールド樹脂すなわちレジン６０を送給し得るように挿入されている。下型５２の合わせ面にはカル５６がポット５４との対向位置に配されて没設されている。カル５６にはレジン６０をキャビティー５３に注入するためのゲート５７の一端部が接続されており、ゲート５７の他端部は下型キャビティー凹部５３ｂに接続されている。下型キャビティー凹部５３ｂのゲート５７と対向する対辺にはスルーゲート５８が接続されており、スルーゲート５８は隣接した下型キャビティー凹部５３ｂの対向辺に接続されている。スルーゲート５８は上流側のキャビティー５３に充填されたレジン６０を流通（スルー）させて下流側のキャビティー５３に充填して行くように構成されている。下型５２の合わせ面には逃げ凹所５９が単位リードフレーム３１の厚みを逃げ得るように、多連リードフレーム３０の外形よりも若干大きめの長方形で、その厚さと略等しい寸法の一定深さに没設されている。
【００２９】
以上のように構成されたトランスファ成形装置５０による樹脂封止体２９の成形作業に際して、組立体４０は下型５２に没設された逃げ凹所５９内に、半導体ペレット１０が下型キャビティー凹部５３ｂ内にそれぞれ収容されるように配されてセットされる。
【００３０】
上型５１と下型５２とが型締めされると、単位リードフレーム３１における両外枠３２、３２、両セクション枠３３、３３およびダム部材３４が上型５１と下型５２との合わせ面によって強く押さえられた状態になるために、図６に示されているように、ヘッダ２８の下面２８ｂは下型キャビティー凹部５３ｂの底面上に密着される。すなわち、両外枠３２、３２、両セクション枠３３、３３およびダム部材３４が押さえられることによって全周が保持された状態になるため、ヘッダ２８の下面２８ｂはインナリード３５、３６群の弾性力によって下型キャビティー凹部５３ｂの底面に強く押接された状態になる。
【００３１】
その後、ポット５４からプランジャ５５によってレジン６０がゲート５７およびスルーゲート５８を通じて各キャビティー５３に順次送給されて充填されて行く。この際、ヘッダ２８の下面２８ｂは下型キャビティー凹部５３ｂの底面に密着された状態になっていることにより、レジン６０がヘッダ２８の下面２８ｂに漏洩することが防止されるため、ヘッダ２８の下面の外周縁に薄いレジンばり（レジンフラッシュ）が発生するのを防止することができる。また、レジン６０は広い面積に形成されたソース用接続部片３６ａの下側に流れ込み難いが、本実施の形態に係るソース用接続部片３６ａの中間部には複数本のスリット３６ｂが開設されているので、スリット３６ｂを流通してソース用接続部片３６ａの下側に流れ込むことができる。
【００３２】
充填後、レジン６０が熱硬化されて樹脂封止体２９が成形されると、上型５１および下型５２は型開きされるとともに、エジェクタ・ピン（図示せず）により樹脂封止体２９が離型される。
【００３３】
図７は樹脂封止体成形後の多連リードフレーム３０と樹脂封止体２９との成形品４１を示している。この成形品４１の樹脂封止体２９の内部には半導体ペレット１０、インナリード３５、３６群と共に、半導体ペレット１０の第二主面１０ｂに結合されたヘッダ２８の一部（側面）も樹脂封止された状態になっている。この状態において、ヘッダ２８はその半導体ペレット側の接合面２８ａと反対側の主面である下面２８ｂが樹脂封止体２９の表面から露出した状態になっている。すなわち、ヘッダ２８の半導体ペレット側の接合面２８ａと反対側には樹脂封止体２９から露出した露出面（下面）２８ｂが形成されている。また、樹脂封止体２９の成形に際して、広い面積に形成されたソース用接続部片３６ａの中間部に開設された複数本のスリット３６ｂをレジン６０が流通して、ソース用接続部片３６ａの下側に流れ込んでいるので、樹脂封止体２９の樹脂は複数本のスリット３６ｂの内部やソース用接続部片３６ａと半導体ペレット１０の第一主面１０ａとの間の複数個のソース用接続部２６の周りを確実に埋めつくした状態になっている。ちなみに、アウタリード３７、３８群は樹脂封止体２９の長辺側の両側側面から直角に突出した状態になっている。
【００３４】
以上のように樹脂封止体２９を成形された成形品４１は半田メッキ処理が施された後に、リードフレーム切断成形工程において、外枠３２、セクション枠３３、ダム３４ａを切り落とされるとともに、アウタリード３７、３８がガル・ウイング形状に屈曲される。これにより、図１に示されたＭＯＳＦＥＴ１が製造されたことになる。
【００３５】
すなわち、図１に示されているＭＯＳＦＥＴ１のパッケージ２は、半導体ペレット１０と複数本のインナリード３５、３６とヘッダ２８の一部とを樹脂封止した樹脂封止体２９および複数本のアウタリード３７、３８を備えている。樹脂封止体２９は長方形の平盤形状に形成されており、アウタリード３７、３８は樹脂封止体２９の長辺側の一つの側面に等間隔に並べられてガル・ウイング形状に屈曲されている。樹脂封止体２９の内部において、半導体ペレット１０のゲート用電極パッド１９はゲート用インナリード３５にゲート用接続部２５によって、半導体ペレット１０のソース用電極パッド２０はソース用インナリード３６にソース用接続部２６によって、半導体ペレット１０の第二主面１０ｂに形成されたドレイン用電極パッド２１はヘッダ２８にドレイン用接続部２７によってそれぞれ機械的かつ電気的に接続されている。ヘッダ２８の下面（２８ｂ）は樹脂封止体２９の下面において露出した状態で露出面２８ｂとなっており、ヘッダ２８のこの露出面２８ｂの外周縁にはレジンばりは発生していない。
【００３６】
以上のように製造され構成されたＭＯＳＦＥＴ１は、プリント配線基板３に図８に示されているように表面実装される。すなわち、ＭＯＳＦＥＴ１のゲート用アウタリード３７はプリント配線基板３の本体４に形成されたゲート用ランド５に、ソース用アウタリード３８はソース用ランド６に、ドレイン用電極パッド２１が接続されたヘッダ２８はドレイン用ランド７にそれぞれ整合されてリフロー半田付けされる。このようにＭＯＳＦＥＴ１はプリント配線基板３に表面実装されるため、外部抵抗分は大幅に低減されることになる。また、ヘッダ２８がプリント配線基板３のドレイン用ランド７に半田付けされるため、外部抵抗分が大幅に低減されるばかりでなく、半導体ペレット１０の発熱が熱伝導によってプリント配線基板３に放出されることにより、放熱性能が大幅に向上される。なお、このリフロー半田付け作業において、ソース用接続部片３６ａが温度上昇したとしても、ソース用接続部片３６ａに開設された複数本のスリット３６ｂが前述したように熱応力を吸収することによって、大きな応力がソース用電極パッド２０にバンプ２３を介して作用するのを防止することができるので、かつまた、スリット３６ｂのそれぞれに充填した樹脂がソース用接続部片３６ａを確実に固定するので、半導体ペレット１０が損傷するのを防止することができる。
【００３７】
前記実施の形態によれば、次の効果が得られる。
【００３８】
1) 広い面積を有する平板形状に形成されたソース用接続部片に複数本のスリットを隣り合うソース用電極パッドを仕切るように開設することにより、大きな応力がソース用電極パッドにバンプを介して作用するのを防止することができるので、半導体ペレットが損傷するのを防止することができる。
【００３９】
2) 広い面積を有する平板形状に形成されたソース用接続部片の中間部に複数本のスリットを開設することにより、樹脂封止体の成形に際して、レジンをスリットを流通させてソース用接続部片の下側に流し込ませることができるので、樹脂封止体の樹脂をもって複数本のスリットの内部やソース用接続部片と半導体ペレットの第一主面との間の複数個のソース用接続部の周りを確実に埋めつくすことができ、樹脂封止体に未充填が発生するのを防止することができる。
【００４０】
3) リフロー半田付け作業において、ソース用接続部片が温度上昇したとしても、ソース用接続部片に開設された複数本のスリットが熱応力を吸収することにより、大きな応力がソース用電極パッドにバンプを介して作用するのを防止することができるので、かつまた、スリットのそれぞれに充填した樹脂がソース用接続部片を確実に固定するので、半導体ペレットが損傷するのを防止することができる。
【００４１】
4) スリットを複数のソース用電極パッドが並んだ方向と直交する方向に長く開設することにより、ソース電流のアウタリードの方向への電気抵抗を抑制することができるので、ＭＯＳＦＥＴの性能を向上させることができる。
【００４２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４３】
例えば、アウタリードは樹脂封止体の一側面に配列するに限らず、樹脂封止体の複数の側面に配置してもよい。
【００４４】
バンプ（ゲート用バンプ２２やソース用バンプ２３）は半導体ペレット側に配設するに限らず、インナリード側に配設してもよい。また、バンプはＳＳＢ法によって形成するに限らず、メッキ法等によって形成してもよい。さらに、バンプは金によって形成するに限らず、半田等によって形成してもよい。
【００４５】
半導体ペレットとヘッダとは、銀ペースト等の導電性接着材によって接続するに限らず、半田付けによって接続してもよいし、金−錫共晶層等によって接続してもよい。但し、半導体ペレットのヘッダへの導電性および放熱性を配慮して、導電性および熱伝導性の良好な材料を選定することが望ましい。
【００４６】
広い面積を有するインナリードにはソース用電極パッドを接続するに限らず、ドレイン用電極パッドを接続してもよく、ヘッダにはドレイン用電極パッドを接続するに限らず、ソース用電極パッドを接続してもよい。
【００４７】
ヘッダは半導体ペレットにインナリードボンディング後に接続するに限らず、インナリードボンディング前またはインナリードボンディングと同時に半導体ペレットに接続してもよい。
【００４８】
ヘッダの形状、大きさ、構造等は、要求される放熱性能、半導体ペレットの性能、大きさ、形状、構造等々の諸条件に対応して選定することが望ましい。また、ヘッダを形成する材料としては銅系材料を使用するに限らず、アルミニウム系等の熱伝導性の良好な他の金属材料を使用することができる。さらに、ヘッダは省略してもよい。
【００４９】
また、本発明は、ＩＧＢＴ（Insulating Gate Bipolar Transistor）や、高出力のバイポーラトランジスタのような三端子のトランジスタ用パッケージにも適用することができる。
【００５０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００５１】
広い面積を有するインナリードに複数本のスリットを隣り合う電極パッドを仕切るように開設することにより、インナリードの熱膨張を抑制することができるので、大きな応力が電極パッドに接続部を介して作用するのを防止することができ、半導体ペレットが損傷するのを防止することができる。
【００５２】
広い面積を有するインナリードの中間部に複数本のスリットを開設することにより、樹脂封止体の成形に際して、レジンをスリットを流通させてインナリードの下側に流し込ませることができるので、樹脂封止体の樹脂をもって複数本のスリットの内部やインナリードと半導体ペレットの第一主面との間の複数個の接続部の周りを確実に埋めつくすことができ、樹脂封止体に未充填が発生するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＭＯＳＦＥＴを示しており、（ａ）は一部切断平面図、（ｂ）は正面断面図である。
【図２】本発明の一実施の形態であるＭＯＳＦＥＴの製造方法に使用される半導体ペレットを示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図である。
【図３】同じく多連リードフレームを示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図４】インナリードボンディング後を示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図５】ヘッダボンディング後を示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図６】樹脂封止体成形工程を示しており、（ａ）は一部省略側面断面図、（ｂ）は一部省略正面断面図である。
【図７】樹脂封止体成形後を示しており、（ａ）は一部省略平面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図８】本発明の一実施の形態であるＭＯＳＦＥＴの実装後を示しており、（ａ）は一部省略平面図、（ｂ）は一部切断正面図である。
【符号の説明】
１…ＭＯＳＦＥＴ（半導体装置）、２…パッケージ、３…プリント配線基板、４…本体、５…ゲート用ランド、６…ソース用ランド、７…ドレイン用ランド、１０…半導体ペレット、１０ａ…第一主面、１０ｂ…第二主面、１１…サブストレート、１２…ゲート、１３…シリコン酸化膜、１４…ソース、１５…ドレイン、１６…絶縁膜、１７…ゲート用コンタクトホール、１８…ソース用コンタクトホール、１９…ゲート用電極パッド、２０…ソース用電極パッド、２１…ドレイン用電極パッド、２２…ゲート用バンプ（突起状端子）、２３…ソース用バンプ（突起状端子）、２４…保護膜、２５…ゲート用接続部、２６…ソース用接続部、２７…ドレイン用接続部、２８…ヘッダ、２８ａ…第一主面（上面、接合面）、２８ｂ…第二主面（下面、露出面）、２８ｃ…ヘッダ突出部、２８ｄ…固定穴、２９…樹脂封止体、３０…多連リードフレーム、３１…単位リードフレーム、３２…外枠、３２ａ…位置決め孔、３３…セクション枠、３４…ダム部材、３４ａ…ダム、３５…ゲート用インナリード、３５ａ…ゲート用接続部片、３６…ソース用インナリード、３６ａ…ソース用接続部片、３６ｂ…スリット、３７、３８…アウタリード、３９…吊りリード、４０…組立体、４１…成形品、５０…トランスファ成形装置、５１…上型、５２…下型、５３…キャビティー、５３ａ…上型キャビティー凹部、５３ｂ…下型キャビティー凹部、５４…ポット、５５…プランジャ、５６…カル、５７…ゲート、５８…スルーゲート、５９…逃げ凹所、６０…レジン。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device manufacturing technique, for example, a technique effective when applied to a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor).
[0002]
[Prior art]
As an example of a semiconductor device with high output and high heat generation, there is a transistor called MOSFET. This MOSFET is used in all fields of electronic equipment and electric equipment such as power supplies and switches for battery drive devices, automobile electrical components, motor drive control devices and the like. in use. As a conventional MOSFET of this type, a field effect transistor (MOSFET element) is formed and a semiconductor pellet formed into a small flat plate shape and electrically connected to an electrode pad of the semiconductor pellet to electrically connect the MOSFET element. A plurality of inner leads to be pulled out to the outside, a header for enhancing heat dissipation performance, a semiconductor pellet, an inner lead group, and a resin sealing body formed by resin sealing a part of the header Each of the inner leads is mechanically and electrically connected to the first main surface, which is a circuit forming surface of the semiconductor pellet, via a projecting terminal, and is opposite to the first main surface of the semiconductor pellet. Some headers are joined to the second main surface (see, for example, Patent Document 1).
[0003]
[Patent Document 1]
JP 2000-3007017 A
[0004]
[Problems to be solved by the invention]
In the above-described MOSFET, since the inner lead connected to the source electrode pad via the protruding terminal is formed in a flat plate shape having a large area, when the semiconductor pellet is flip-chip bonded to the inner lead. The inventors have clarified the problem that the semiconductor pellet may be damaged and that the resin is not filled in the molding process of the resin sealing body.
[0005]
An object of the present invention is to provide a semiconductor device capable of preventing damage to a semiconductor pellet and unfilling of a resin and a method for manufacturing the same.
[0006]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0007]
[Means for Solving the Problems]
An outline of typical inventions among inventions disclosed in the present application will be described as follows.
[0008]
(A) includes a MOSFET, has a first main surface and a second main surface opposite to the first main surface, and a gate electrode pad and a source electrode pad of the MOSFET are formed on the first main surface. A semiconductor pellet in which a drain electrode pad of the MOSFET is formed on the second main surface;
(B) a gate bump and a source bump respectively formed on the gate electrode pad and the source electrode pad;
(C) a gate lead and a source lead electrically connected to the gate electrode pad and the source electrode pad, respectively;
(D) a header mechanically and electrically connected to the drain electrode pad;
(E) a part of the header, a part of the gate lead, a part of the source lead, and a resin sealing body covering the semiconductor pellet,
(F) The gate inner lead located inside the resin sealing body among the gate leads is connected to the gate bump,
(G) A plurality of straight lines parallel to each other are set on the source electrode pad, and a plurality of the source bumps are arranged along each of the plurality of straight lines,
(H) Of the source leads, an inner lead for the source located inside the resin sealing body is connected to the plurality of source bumps,
(I) In the inner lead for the source on the semiconductor pellet, A slit penetrating in the thickness direction is provided between each of the plurality of straight lines,
(J) Each of the slits has a rectangular planar shape, and a long side thereof is a distance between two outermost portions located at both ends of the plurality of source bumps along each of the plurality of straight lines. Too long
(K) Each of the planar shapes of the slits is surrounded by the source inner lead. The semiconductor device is characterized in that:
[0009]
According to the above-described means, the thermal stress applied to the inner lead can be absorbed by the slit during the flip chip bonding, so that the semiconductor pellet can be prevented from being damaged. In addition, since the slit is formed in the inner lead, the resin flows through the slit and flows into the semiconductor pellet side of the inner lead when molding the resin sealing body, thereby preventing the resin from being unfilled. be able to.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0011]
In the present embodiment, the semiconductor device according to the present invention is configured as shown in FIG. 1 as a MOSFET called a power MOS transistor with high output and high heat generation.
[0012]
The MOSFET 1 shown in FIG. 1 includes a semiconductor pellet 10 in which MOSFET elements are formed on a first main surface 10a and formed in a flat plate shape, a gate inner lead 35 having a gate connection piece 35a, and a source. A source inner lead 36 having a connection piece 36a, and a gate connection part (connection part) 25 formed from a protruding terminal (bump) for electrically connecting the gate connection part piece 35a and the semiconductor pellet 10. , Each of the source connection portions (connection portions) 26 formed from projecting terminals (bumps) for electrically connecting the source connection portion pieces 36a and the semiconductor pellet 10 and the inner leads 35 and 36, respectively. Outer leads 37 and 38, header 28 for improving heat dissipation performance, semiconductor pellet 10, inner leads 35 and 36, and part of header 28 And a resin sealing body 29 sealed.
[0013]
The semiconductor pellet 10 is securely fixed to the gate connecting portion 35a and the source connecting portion 36a by the gate connecting portion 25 and the source connecting portion 26. The source connection piece 36a is formed in a flat plate shape having a wide area extending over the plurality of source connection parts 26, and a plurality of slits 36b are provided in the middle of the source connection piece 36a. The connection portions 26 are arranged so as to partition and are opened in the thickness direction. The plurality of slits 36 b are filled with the resin of the resin sealing body 29, and the source connecting portion pieces 36 a are securely fixed to the resin sealing body 29 by the filled resin. A header 28 exposed from the resin sealing body 29 is mechanically and electrically connected to the second main surface 10b opposite to the first main surface 10a of the semiconductor pellet 10, and the outer leads 37 and 38 are respectively connected to the It is bent into a wing shape.
[0014]
The gate electrode pad 19 of the semiconductor pellet 10 is connected to the gate inner lead 35 by the gate connection portion 25, and the source electrode pad 20 of the semiconductor pellet 10 is connected to the source inner lead 36 by the source connection portion 26. The drain electrode pad 21 formed on the second main surface 10 b is mechanically and electrically connected to the header 28 by a drain connection portion 27. A main surface 28 b opposite to the joint surface 28 a with the semiconductor pellet 10 of the header 28 is exposed on the lower surface of the resin sealing body 29.
[0015]
Next, a method for manufacturing the MOSFET according to the above configuration will be described. This description will clarify the details of the structure of the MOSFET.
[0016]
In this MOSFET manufacturing method, the semiconductor pellet 10 shown in FIG. 2, the multiple lead frame 30 shown in FIG. 3, and the header 28 shown in FIG. Each is prepared in the header preparation process.
[0017]
The semiconductor pellet 10 shown in FIG. 2 is manufactured by appropriately forming MOSFET elements in a wafer state in the so-called pre-process of the manufacturing process of the MOSFET 1 and then dividing (dicing) into small square thin plate shapes. is there. The semiconductor pellet 10 includes a substrate 11, and a gate 12 is formed on the substrate 11 with polysilicon and an underlying silicon oxide film 13. A source 14 as a semiconductor diffusion layer is formed inside the substrate 11 corresponding to the outside of the gate 12 in the substrate 11, and a drain 15 is formed below the substrate 11. An insulating film 16 made of a CVD oxide film or the like is formed on the substrate 11 so as to cover the gate 12 and the source 14. A gate contact hole 17 is provided at a position facing the gate 12 in the insulating film 16. Is opened so as to penetrate through the gate 12. A plurality of source contact holes 18 are formed in a region of the insulating film 16 facing the source 14 so as to penetrate the source 14 on one side of the gate contact hole 17.
[0018]
A gate electrode pad 19 is formed inside the gate contact hole 17, and a source electrode pad 20 is formed inside each source contact hole 18. These electrode pads 19 and 20 are formed by depositing an aluminum-based material (aluminum or an alloy thereof) on the insulating film 16 by means such as sputtering deposition and then patterning it by photolithography. . That is, since the aluminum-based material deposited on the insulating film 16 is filled in the contact holes 17 and 18, the electrode pads 19 and 20 formed by the filling portions are respectively connected to the gate 12 and the source 14. And are electrically connected to each other. On the other hand, a drain electrode pad 21 is formed on the lower surface of the substrate 11 by applying an aluminum-based material.
[0019]
A protective film 24 made of an insulating material such as phosphosilicate glass or polyimide resin is deposited on the gate electrode pad 19 and the plurality of source electrode pads 20, and the gate electrode pad of the protective film 24 The gate bumps 22 and the source bumps 23 project from the positions facing the electrode pads 19 and the source electrode pads 20, respectively. These bumps 22 and 23 are formed by a stud bump bonding (SBB) method using gold (Au) wire. That is, after the ball at the tip of the wire is crimped (first bonding) on the pad by a nail head (thermocompression) type wire bonding apparatus or a nail head ultrasonic (thermocompression) type wire bonding apparatus, These bumps are formed by cutting the wire at the connection site.
[0020]
The multiple lead frame 30 shown in FIG. 3 uses a thin plate made of a material having good conductivity, such as an iron-nickel alloy, phosphor bronze, or a copper alloy of the same material as the header 28, and is stamped or etched. It is integrally formed by means such as processing. In this multiple lead frame 30, a plurality of unit lead frames 31 are arranged in a line in one direction. However, in FIG. 3, only one MOSFET (one unit) is shown.
[0021]
The unit lead frame 31 includes a pair of outer frames 32 each having a positioning hole 32a. The outer frames 32 and 32 are arranged to be parallel at a predetermined interval and extend in series. A pair of section frames 33, 33 are arranged in parallel with each other between the outer frames 32, 32 between the unit lead frames 31, 31 adjacent to each other. A unit lead frame 31 is formed in a substantially rectangular frame (frame) formed by the outer frame and the section frame.
[0022]
In the unit lead frame 31, a dam member 34 is integrally built between the outer frames 32, 32 in parallel with the section frame 33. A gate inner lead 35 protrudes integrally with the dam member 34 at one end on the inner end side of the dam member 34, and the gate inner lead 35 has a rectangular flat plate-shaped gate connection piece. 35a is integrally formed. A plurality of (three in the illustrated example) source inner leads 36 are provided on the remaining portion of the inner end side of the dam member 34, and are projected at equal pitches in the length direction. A rectangular plate-shaped source connection piece 36a having a large area is integrally formed. In the source connection piece 36a, a plurality of elongated slits 36b are arranged at intervals in the longitudinal direction, and are opened so as to extend in a direction orthogonal to the arrangement direction. The arrangement of the plurality of slits 36 b is set so as to partition adjacent ones of the source electrode pads 20 formed on the first main surface 10 a of the semiconductor pellet 10. Although not shown, a plating process using tin (Sn), gold (Au) or the like is provided on the semiconductor pellet 10 on the surface of one main surface of the gate connection piece 35a and the source connection piece 36a. The bumps 22 and 23 are attached so that the mechanical and electrical connection action is properly performed.
[0023]
A gate outer lead 37 protrudes from the inner end 35 of the dam member 34 at a position facing the gate inner lead 35 so as to be an extension of the gate inner lead 35. Each outer lead 38 for a source projects from each inner lead 36 for each source at a position facing the inner lead 36 for each source on the outer side edge of the dam member 34. A dam 34a for blocking the flow of the resin (molding resin) 60 shown in FIG. 6 is formed between the adjacent outer leads and the outer frames 32, 32 when the resin sealing body 29 described later is formed. Each is formed. Between the pair of outer frames 32, 32 and both short sides of the source connection piece 36a, a pair of suspension leads 39, 39 are installed.
[0024]
The semiconductor pellet 10 is bonded to the lead frame configured as described above in the inner lead bonding process as shown in FIG. At this time, the multiple lead frame 30 is stepped forward in one direction by a bonding apparatus (not shown), and the semiconductor pellet is placed on the inner lead bonding stage disposed in the middle of the multiple lead frame 30 being stepped forward. 10 is opposed to the unit lead frame 31 from below, and the bumps 22 and 23 are aligned with the connecting portions 35a and 36a of the inner leads 35 and 36, respectively, and are thermocompression bonded by a bonding tool. The lead frame 30 is assembled. In other words, when the bumps 22 and 23 are pressed against the connection pieces 35a and 36a under heating, the bumps 22 and 23 are connected to the connection pieces 35a and 36a by thermocompression bonding. Between the gate electrode pad 19 and each source electrode pad 20 of the semiconductor pellet 10 and the gate connection piece 35 a of the gate inner lead 35 and the source connection piece 36 a of the source inner lead 36. The gate connection portion 25 and the source connection portion 26 are formed. Therefore, the gate electrode pad 19 and the gate inner lead 35 are mechanically and electrically connected by the gate connection portion 25, and the source electrode pad 20 and the source inner lead 36 are mechanically connected by the source connection portion 26. And become electrically connected. By these mechanical connections, the semiconductor pellet 10 is mechanically connected to the unit lead frame 31, that is, is fixedly assembled.
[0025]
By the way, when the source connection piece 36a is formed in a wide area, when the source connection piece 36a and the plurality of source electrode pads 20 are thermocompression bonded by the plurality of bumps 23, the source connection piece 36a is formed. Since the thermal expansion of the connection piece 36a is increased, a large stress acts on the source electrode pad 20 via the bumps 23, so that the semiconductor pellet 10 may be damaged. However, in the present embodiment, a plurality of slits 36b are arranged in the source connection piece 36a so as to partition adjacent source electrode pads 20 and 20, thereby providing the source connection section. Since the thermal expansion of the piece 36a is reduced, it is possible to prevent a large stress from acting on the source electrode pad 20 via the bump 23, and as a result, it is possible to prevent the semiconductor pellet 10 from being damaged. it can.
[0026]
As described above, the second main surface 10b of the semiconductor pellet 10 bonded to the multiple lead frame 30 by inner lead bonding is made of a material having good conductivity and heat conductivity such as a copper-based material (copper or copper alloy). As shown in FIG. 5, the header 28 formed in a substantially square flat plate shape larger than the semiconductor pellet 10 is mechanically and electrically connected. That is, after the adhesive material having good conductivity and thermal conductivity such as Ag paste is applied to the upper surface (joint surface on the semiconductor pellet side) 28a of the header 28, the second main surface 10b of the semiconductor pellet 10 is brought into contact therewith. Glued together. As a result, the drain connection part 27 for mechanically and electrically connecting the drain electrode pad 21 and the header 28 of the semiconductor pellet 10 is formed by the adhesive layer. Note that a fixing hole 28d is formed in a rectangular shape at the center of the boundary surface between the upper surface 28a of the header 28 and the header protrusion 28c.
[0027]
In the assembly 40 of the semiconductor pellet 10 with a header and the multiple lead frame 30 assembled as described above, a resin sealing body 29 made of an insulating resin such as an epoxy resin in the resin sealing body molding step is illustrated. The unit lead frames 31 are simultaneously molded using the transfer molding device 50 shown in FIG.
[0028]
The transfer molding apparatus 50 shown in FIG. 6 includes a pair of an upper mold 51 and a lower mold 52 that are clamped together by a cylinder device or the like (not shown). A plurality of sets (only one set is shown) are embedded in the surface so that the upper mold cavity recess 53a and the lower mold cavity recess 53b cooperate with each other to form the cavity 53. . A pot 54 is opened on the mating surface of the upper mold 51 so that a plunger 55 which is advanced and retracted by a cylinder device (not shown) can feed mold resin, that is, a resin 60 as a molding material. Has been inserted. On the mating surface of the lower mold 52, a cull 56 is disposed at a position facing the pot 54 and is buried. One end of a gate 57 for injecting the resin 60 into the cavity 53 is connected to the cull 56, and the other end of the gate 57 is connected to the lower mold cavity recess 53b. A through gate 58 is connected to the opposite side of the lower mold cavity recess 53b facing the gate 57, and the through gate 58 is connected to the opposite side of the adjacent lower mold cavity recess 53b. The through gate 58 is configured to flow (through) the resin 60 filled in the upstream cavity 53 and fill the downstream cavity 53. A rectangular shape slightly larger than the outer shape of the multiple lead frame 30 so that the escape recess 59 can escape the thickness of the unit lead frame 31 on the mating surface of the lower mold 52, and a constant depth having a dimension substantially equal to the thickness. It is buried in.
[0029]
During the molding operation of the resin sealing body 29 by the transfer molding apparatus 50 configured as described above, the assembly 40 is placed in the relief recess 59 submerged in the lower mold 52, and the semiconductor pellet 10 is placed in the lower mold cavity recess. 53b is arranged and set so as to be accommodated in 53b.
[0030]
When the upper mold 51 and the lower mold 52 are clamped, the outer frames 32 and 32, the section frames 33 and 33, and the dam member 34 in the unit lead frame 31 are formed by the mating surface of the upper mold 51 and the lower mold 52. In order to be strongly pressed, the lower surface 28b of the header 28 is brought into close contact with the bottom surface of the lower mold cavity recess 53b as shown in FIG. That is, since the outer circumferences 32 and 32, the both section frames 33 and 33, and the dam member 34 are pressed, the entire circumference is held, so that the lower surface 28b of the header 28 has the elastic force of the inner leads 35 and 36 groups. As a result, the bottom cavity of the lower mold cavity 53b is pressed strongly.
[0031]
Thereafter, the resin 60 is sequentially fed from the pot 54 to the cavities 53 through the gates 57 and through gates 58 by the plunger 55 and filled. At this time, since the lower surface 28b of the header 28 is in close contact with the bottom surface of the lower mold cavity recess 53b, the resin 60 is prevented from leaking to the lower surface 28b of the header 28. It is possible to prevent occurrence of a thin resin flash (resin flash) at the outer peripheral edge of the lower surface. In addition, the resin 60 hardly flows into the lower side of the source connection piece 36a formed in a large area, but a plurality of slits 36b are formed in the intermediate portion of the source connection piece 36a according to the present embodiment. Therefore, it is possible to flow through the slit 36b and flow into the lower side of the source connecting piece 36a.
[0032]
After filling, when the resin 60 is thermoset and the resin sealing body 29 is molded, the upper mold 51 and the lower mold 52 are opened, and the resin sealing body 29 is ejected by ejector pins (not shown). Mold is released.
[0033]
FIG. 7 shows a molded product 41 of the multiple lead frame 30 and the resin sealing body 29 after molding the resin sealing body. Inside the resin sealing body 29 of the molded product 41, together with the semiconductor pellet 10 and the inner leads 35 and 36 group, a part (side surface) of the header 28 coupled to the second main surface 10b of the semiconductor pellet 10 is also resin-sealed. It is in a stopped state. In this state, the header 28 is in a state in which the lower surface 28 b, which is the main surface opposite to the bonding surface 28 a on the semiconductor pellet side, is exposed from the surface of the resin sealing body 29. That is, an exposed surface (lower surface) 28 b exposed from the resin sealing body 29 is formed on the side opposite to the bonding surface 28 a on the semiconductor pellet side of the header 28. Further, when the resin sealing body 29 is formed, the resin 60 circulates through the plurality of slits 36b formed in the intermediate portion of the source connection piece 36a formed in a wide area, and the source connection piece 36a is formed. Since the resin flows in the lower side, the resin of the resin sealing body 29 has a plurality of source connections inside the plurality of slits 36 b and between the source connection piece 36 a and the first main surface 10 a of the semiconductor pellet 10. The area around the portion 26 is securely filled. Incidentally, the outer leads 37 and 38 are in a state of projecting at right angles from both side surfaces on the long side of the resin sealing body 29.
[0034]
The molded product 41 formed with the resin sealing body 29 as described above is subjected to a solder plating process, and then the outer frame 32, the section frame 33, and the dam 34a are cut off and the outer lead 37 in the lead frame cutting and molding process. , 38 are bent into a gull wing shape. As a result, the MOSFET 1 shown in FIG. 1 is manufactured.
[0035]
That is, the package 2 of the MOSFET 1 shown in FIG. 1 includes a resin sealing body 29 in which the semiconductor pellet 10, a plurality of inner leads 35 and 36, and a part of the header 28 are sealed with resin, and a plurality of outer leads 37. , 38. The resin sealing body 29 is formed in a rectangular flat plate shape, and the outer leads 37 and 38 are arranged at equal intervals on one side of the long side of the resin sealing body 29 and bent into a gull wing shape. Yes. Inside the resin sealing body 29, the gate electrode pad 19 of the semiconductor pellet 10 is connected to the gate inner lead 35 by the gate connection portion 25, and the source electrode pad 20 of the semiconductor pellet 10 is connected to the source inner lead 36 for the source. The drain electrode pad 21 formed on the second main surface 10 b of the semiconductor pellet 10 is mechanically and electrically connected to the header 28 by the drain connection portion 27 by the connection portion 26. The lower surface (28b) of the header 28 is an exposed surface 28b in a state exposed on the lower surface of the resin sealing body 29, and no resin flash is generated on the outer peripheral edge of the exposed surface 28b of the header 28.
[0036]
The MOSFET 1 manufactured and configured as described above is surface-mounted on the printed wiring board 3 as shown in FIG. That is, the gate outer lead 37 of the MOSFET 1 is connected to the gate land 5 formed on the main body 4 of the printed circuit board 3, the source outer lead 38 is connected to the source land 6, and the header 28 connected to the drain electrode pad 21 is the drain. Reflow soldering is performed in alignment with each land 7. Since the MOSFET 1 is thus surface-mounted on the printed wiring board 3, the external resistance is greatly reduced. Further, since the header 28 is soldered to the drain land 7 of the printed wiring board 3, not only the external resistance is greatly reduced, but also the heat generated in the semiconductor pellet 10 is released to the printed wiring board 3 by heat conduction. This greatly improves the heat dissipation performance. In this reflow soldering operation, even if the temperature of the source connection piece 36a rises, the plurality of slits 36b formed in the source connection piece 36a absorb the thermal stress as described above, Since a large stress can be prevented from acting on the source electrode pad 20 via the bumps 23, and the resin filled in each of the slits 36b securely fixes the source connection piece 36a. It is possible to prevent the semiconductor pellet 10 from being damaged.
[0037]
According to the embodiment, the following effects can be obtained.
[0038]
1) By opening a plurality of slits in the source connection piece formed in a flat plate shape having a large area so as to partition adjacent source electrode pads, a large stress is applied to the source electrode pads via the bumps. Since the action can be prevented, the semiconductor pellet can be prevented from being damaged.
[0039]
2) By opening a plurality of slits in the middle part of the source connection piece formed in a flat plate shape having a large area, when forming the resin sealing body, the resin is passed through the slit to connect the source connection part. Since it can be poured into the lower side of the piece, a plurality of source connection portions between the inside of the plurality of slits or between the source connection piece and the first main surface of the semiconductor pellet with the resin sealing resin As a result, the resin sealing body can be prevented from being unfilled.
[0040]
3) In the reflow soldering operation, even if the temperature of the source connection piece rises, the multiple slits opened in the source connection piece absorb the thermal stress, so that a large stress is applied to the source electrode pad. Since it can be prevented from acting through the bumps, and the resin filled in each of the slits securely fixes the source connection piece, it is possible to prevent the semiconductor pellet from being damaged. .
[0041]
4) Opening the slit long in the direction perpendicular to the direction in which the plurality of source electrode pads are arranged can suppress the electrical resistance of the source current in the direction of the outer lead, thereby improving the performance of the MOSFET. Can do.
[0042]
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
[0043]
For example, the outer leads are not limited to being arranged on one side surface of the resin sealing body, and may be disposed on a plurality of side surfaces of the resin sealing body.
[0044]
The bumps (gate bumps 22 and source bumps 23) are not limited to be disposed on the semiconductor pellet side, but may be disposed on the inner lead side. The bumps are not limited to being formed by the SSB method, but may be formed by a plating method or the like. Further, the bumps are not limited to gold, but may be formed of solder or the like.
[0045]
The semiconductor pellet and the header are not limited to be connected by a conductive adhesive such as silver paste, but may be connected by soldering or may be connected by a gold-tin eutectic layer or the like. However, it is desirable to select a material having good conductivity and heat conductivity in consideration of the conductivity and heat dissipation to the header of the semiconductor pellet.
[0046]
The inner lead having a large area is not limited to being connected to the source electrode pad, but may be connected to the drain electrode pad, and the header is not limited to being connected to the drain electrode pad, but is connected to the source electrode pad. May be.
[0047]
The header is not limited to being connected to the semiconductor pellet after the inner lead bonding, but may be connected to the semiconductor pellet before the inner lead bonding or simultaneously with the inner lead bonding.
[0048]
The shape, size, structure, etc. of the header are desirably selected in accordance with various conditions such as required heat dissipation performance, performance, size, shape, structure, etc. of the semiconductor pellet. The material for forming the header is not limited to a copper-based material, and other metal materials having good thermal conductivity such as an aluminum-based material can be used. Furthermore, the header may be omitted.
[0049]
The present invention can also be applied to a three-terminal transistor package such as an IGBT (Insulating Gate Bipolar Transistor) or a high-power bipolar transistor.
[0050]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
[0051]
By opening a plurality of slits in the inner lead having a large area so as to partition adjacent electrode pads, it is possible to suppress the thermal expansion of the inner lead, so that a large stress acts on the electrode pad via the connection portion. It is possible to prevent the semiconductor pellet from being damaged.
[0052]
By opening a plurality of slits in the middle part of the inner lead having a large area, the resin can be made to flow through the slits and flow into the lower side of the inner lead when molding the resin sealing body. With the resin of the stationary body, the inside of the multiple slits and around the multiple connections between the inner lead and the first main surface of the semiconductor pellet can be securely filled, and the resin sealing body is not filled It can be prevented from occurring.
[Brief description of the drawings]
1A and 1B show a MOSFET according to an embodiment of the present invention, in which FIG. 1A is a partially cut plan view, and FIG.
2A and 2B show semiconductor pellets used in a MOSFET manufacturing method according to an embodiment of the present invention, where FIG. 2A is a plan view and FIG. 2B is an enlarged view along line bb in FIG. It is sectional drawing.
3 shows a multiple lead frame, in which (a) is a partially omitted plan view, and (b) is a sectional view taken along line bb of (a). FIG.
4A and 4B show a state after inner lead bonding, in which FIG. 4A is a partially omitted plan view, and FIG. 4B is a cross-sectional view taken along line bb in FIG.
5A and 5B show a state after header bonding, in which FIG. 5A is a partially omitted plan view, and FIG. 5B is a cross-sectional view taken along line bb in FIG.
6A and 6B show a resin sealing body molding step, in which FIG. 6A is a partially omitted side sectional view, and FIG. 6B is a partially omitted front sectional view.
7A and 7B show a state after molding of a resin sealing body, in which FIG. 7A is a partially omitted plan sectional view, and FIG. 7B is a sectional view taken along line bb in FIG.
8A and 8B show a state after mounting a MOSFET according to an embodiment of the present invention, in which FIG. 8A is a partially omitted plan view, and FIG. 8B is a partially cut front view;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... MOSFET (semiconductor device), 2 ... Package, 3 ... Printed wiring board, 4 ... Main body, 5 ... Gate land, 6 ... Source land, 7 ... Drain land, 10 ... Semiconductor pellet, 10a ... First main Surface, 10b ... second main surface, 11 ... substrate, 12 ... gate, 13 ... silicon oxide film, 14 ... source, 15 ... drain, 16 ... insulating film, 17 ... gate contact hole, 18 ... source contact hole , 19 ... Gate electrode pad, 20 ... Source electrode pad, 21 ... Drain electrode pad, 22 ... Gate bump (projection terminal), 23 ... Source bump (projection terminal), 24 ... Protective film, 25 ... gate connection part, 26 ... source connection part, 27 ... drain connection part, 28 ... header, 28a ... first main surface (upper surface, bonding surface), 28b ... second main surface ( 28c ... header protrusion, 28d ... fixing hole, 29 ... resin sealing body, 30 ... multiple lead frame, 31 ... unit lead frame, 32 ... outer frame, 32a ... positioning hole, 33 ... section Frame, 34 ... Dam member, 34a ... Dam, 35 ... Inner lead for gate, 35a ... Inner lead for gate, 36 ... Inner lead for source, 36a ... Connecting lead for source, 36b ... Slit, 37, 38 ... Outer lead 39 ... Suspended leads, 40 ... Assembly, 41 ... Molded product, 50 ... Transfer molding device, 51 ... Upper mold, 52 ... Lower mold, 53 ... Cavity, 53a ... Upper mold cavity, 53b ... Lower mold Tea recess, 54 ... pot, 55 ... plunger, 56 ... cal, 57 ... gate, 58 ... through gate, 59 ... recess, 60 ... resin.

Claims (9)

（ａ）ＭＯＳＦＥＴを含み、第一主面および前記第一主面と反対側の第二主面を有し、前記第一主面に前記ＭＯＳＦＥＴのゲート用電極パッドおよびソース用電極パッドが形成され、前記第二主面に前記ＭＯＳＦＥＴのドレイン用電極パッドが形成された半導体ペレットと、
（ｂ）前記ゲート用電極パッドおよび前記ソース用電極パッド上にそれぞれ形成されたゲート用バンプおよびソース用バンプと、
（ｃ）前記ゲート用電極パッドおよび前記ソース用電極パッド上とそれぞれ電気的に接続されたゲート用リードおよびソース用リードと、
（ｄ）前記ドレイン用電極パッドと機械的かつ電気的に接続されたヘッダと、
（ｅ）前記ヘッダの一部、前記ゲート用リードの一部、前記ソース用リードの一部および前記半導体ペレットを覆う樹脂封止体と、を含み、
（ｆ）前記ゲート用リードのうち前記樹脂封止体の内部に位置するゲート用インナリードは、前記ゲート用バンプに接続され、
（ｇ）前記ソース用電極パッド上には互いに平行な複数の直線が設定されており、前記ソース用バンプは、前記複数の直線のそれぞれに沿って複数個ずつ配置されており、
（ｈ）前記ソース用リードのうち前記樹脂封止体の内部に位置するソース用インナリードは、前記複数個のソース用バンプに接続され、
（ｉ）前記半導体ペレット上の前記ソース用インナリードには、 厚さ方向に貫通するスリットが前記複数の直線間のそれぞれに設けられ、
（ｊ）前記スリットのそれぞれは長方形の平面形状を有し、その長辺は前記複数の直線のそれぞれに沿う前記複数個のソース用バンプのうち両端に位置する２個の最外部間の距離よりも長く、
（ｋ）前記スリットのそれぞれの平面形状は、その全周が前記ソース用インナリードに囲まれている、ことを特徴とする半導体装置。(A) includes a MOSFET, has a first main surface and a second main surface opposite to the first main surface, and a gate electrode pad and a source electrode pad of the MOSFET are formed on the first main surface. A semiconductor pellet in which a drain electrode pad of the MOSFET is formed on the second main surface;
(B) a bump the gate bump and source respectively formed on the gate electrode pad and the source for the electrode pads,
And (c) the gate electrode pad and the source for the electrode pads and each electrically connected to the gate lead and the lead for the source,
(D) a header mechanically and electrically connected to the drain electrode pad;
(E) a portion of the header, a portion of the gate lead comprises: a resin sealing body which covers the part you and the semiconductor pellet of the source lead,
(F) gate inner leads located inside the resin sealing body of the gate lead is connected before Symbol gate bump,
(G) A plurality of straight lines parallel to each other are set on the source electrode pad, and a plurality of the source bumps are arranged along each of the plurality of straight lines,
(H) a source for inner leads located inside the resin sealing body of the source lead is coupled to the plurality pieces of the source bump,
(I) In the inner lead for the source on the semiconductor pellet , A slit penetrating in the thickness direction is provided between each of the plurality of straight lines ,
(J) Each of the slits has a rectangular planar shape, and a long side thereof is a distance between two outermost portions located at both ends of the plurality of source bumps along each of the plurality of straight lines. Too long
(K) The semiconductor device according to claim 1, wherein each of the planar shapes of the slits is surrounded by the inner lead for the source. 前記ゲート用インナリードおよびソース用インナリードはそれぞれ前記ゲート用バンプおよびソース用バンプと熱圧着によって接続されることを特徴とする請求項１に記載の半導体装置。  2. The semiconductor device according to claim 1, wherein the gate inner lead and the source inner lead are connected to the gate bump and the source bump by thermocompression bonding, respectively. 前記樹脂封止体は、上面、下面および４つの側面を有し、
前記ヘッダは前記下面から一部が露出していることを特徴とする請求項１に記載の半導体装置。The resin sealing body has an upper surface, a lower surface and four side surfaces,
The semiconductor device according to claim 1, wherein a part of the header is exposed from the lower surface. 前記ヘッダは前記４つの側面のうちの第一側面から一部が露出していることを特徴とする請求項３に記載の半導体装置。  The semiconductor device according to claim 3, wherein a part of the header is exposed from a first side surface among the four side surfaces. 前記ゲート用リードおよびソース用リードはそれぞれ前記樹脂封止体から露出するゲート用アウタリードおよびソース用アウタリードを有し、
前記ゲート用アウタリードおよびソース用アウタリードは前記第一側面と反対側の第二側面から露出することを特徴とする請求項４に記載の半導体装置。The gate lead and the source lead each have a gate outer lead and a source outer lead exposed from the resin sealing body,
5. The semiconductor device according to claim 4, wherein the gate outer lead and the source outer lead are exposed from a second side surface opposite to the first side surface. 前記半導体装置は複数の前記ソース用アウタリードを有し、前記複数のソース用アウタリードの延びる方向と前記スリットの長辺方向は平行であることを特徴とする請求項５に記載の半導体装置。  The semiconductor device according to claim 5, wherein the semiconductor device has a plurality of the source outer leads, and a direction in which the plurality of source outer leads extends and a long side direction of the slit are parallel to each other. 前記ゲート用リードおよびソース用リードはそれぞれ前記樹脂封止体から露出するゲート用アウタリードおよびソース用アウタリードを有し、
前記ゲート用アウタリードおよびソース用アウタリードの端部は前記ヘッダと同一平面内にあることを特徴とする請求項１に記載の半導体装置。The gate lead and the source lead each have a gate outer lead and a source outer lead exposed from the resin sealing body,
2. The semiconductor device according to claim 1, wherein ends of the gate outer lead and the source outer lead are in the same plane as the header. 前記ゲート用バンプおよびソース用バンプはスタッドバンプボンディング法によって形成されることを特徴とする請求項１に記載の半導体装置。  2. The semiconductor device according to claim 1, wherein the gate bump and the source bump are formed by a stud bump bonding method. 前記ゲート用バンプおよびソース用バンプは金を含むことを特徴とする請求項１に記載の半導体装置。  The semiconductor device according to claim 1, wherein the gate bump and the source bump include gold.
JP2002309506A 2002-10-24 2002-10-24 Semiconductor device Expired - Fee Related JP4190250B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002309506A JP4190250B2 (en) 2002-10-24 2002-10-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002309506A JP4190250B2 (en) 2002-10-24 2002-10-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2004146577A JP2004146577A (en) 2004-05-20
JP4190250B2 true JP4190250B2 (en) 2008-12-03

Family

ID=32455294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002309506A Expired - Fee Related JP4190250B2 (en) 2002-10-24 2002-10-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4190250B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499577B2 (en) * 2005-01-19 2010-07-07 三菱電機株式会社 Semiconductor device
JP4583945B2 (en) * 2005-01-21 2010-11-17 パナソニック株式会社 Semiconductor device
JP4849802B2 (en) * 2005-01-21 2012-01-11 パナソニック株式会社 Semiconductor device
JP2006203048A (en) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd Semiconductor chip
JP4816962B2 (en) * 2007-09-20 2011-11-16 サンケン電気株式会社 Semiconductor device
JP2010165923A (en) * 2009-01-16 2010-07-29 Renesas Electronics Corp Semiconductor device, and method of manufacturing the same
KR20140102563A (en) * 2013-02-14 2014-08-22 삼성전자주식회사 Light-emitting device packages
WO2019167188A1 (en) * 2018-02-28 2019-09-06 新電元工業株式会社 Resin-sealed semiconductor device and lead frame
EP4184571A1 (en) * 2021-11-18 2023-05-24 Nexperia B.V. A semiconductor package with improved connection of the pins to the bond pads of the semiconductor die

Also Published As

Publication number Publication date
JP2004146577A (en) 2004-05-20

Similar Documents

Publication Publication Date Title
JP3871486B2 (en) Semiconductor device
JP5078930B2 (en) Semiconductor device
JP3027512B2 (en) Power MOSFET
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US7586180B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing
KR20170086828A (en) Clip -bonded semiconductor chip package using metal bump and the manufacturing method thereof
CN114823597A (en) Semiconductor device package and method of manufacturing the same
JP4190250B2 (en) Semiconductor device
JP3685659B2 (en) Manufacturing method of semiconductor device
JP4450800B2 (en) Manufacturing method of semiconductor device
JP3614386B2 (en) Power MOSFET
JP2004172448A (en) Semiconductor device
JP3995661B2 (en) Method for manufacturing power MOSFET
JP2007251218A (en) Manufacturing method of power mosfet and power mosfet
JP4084984B2 (en) Manufacturing method of semiconductor device
JP2011176206A (en) Semiconductor device and method of manufacturing the same
JP2002124613A (en) Method for manufacturing power mosfet
JP2002124614A (en) Power mosfet

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees