JP4449778B2 - 電力制御装置及びその制御方法 - Google Patents

電力制御装置及びその制御方法 Download PDF

Info

Publication number
JP4449778B2
JP4449778B2 JP2005042501A JP2005042501A JP4449778B2 JP 4449778 B2 JP4449778 B2 JP 4449778B2 JP 2005042501 A JP2005042501 A JP 2005042501A JP 2005042501 A JP2005042501 A JP 2005042501A JP 4449778 B2 JP4449778 B2 JP 4449778B2
Authority
JP
Japan
Prior art keywords
signal
error rate
modulation
level
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005042501A
Other languages
English (en)
Other versions
JP2006229733A (ja
Inventor
重成 川端
亨 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005042501A priority Critical patent/JP4449778B2/ja
Publication of JP2006229733A publication Critical patent/JP2006229733A/ja
Application granted granted Critical
Publication of JP4449778B2 publication Critical patent/JP4449778B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y02B60/50

Description

本発明は、たとえばRF(チューナー)部、ベースバンド復調部、誤り訂正部からなるTVシステムやディジタル変調通信システムのフロントエンドシステムにおいて、復調部で歪みを補正するのではなく、誤り訂正部で十分訂正できる必要最低限の電力レベルを確保するように、復調部側からチューナー側へ電力制御を行う電力制御装置に関する。
一般的にRFチューナー部、ベースバンド復調部、誤り訂正部からなるTVシステムやディジタル変調通信システムのフロントエンドシステムにおいて、電力的に支配的なのはRFチューナー部の、特に初段アンプであることが知られている。但し電力を下げるとその分出力信号に歪みが生じる。
そこで一般的には、トレーニング期間を設けたり、ブラインド等化器などの適応信号処理などを使い、復調部側でその歪み分を補正するという方法が取られている。しかし、歪み分が大きくなると復調部側では十分な補正が行えず、入力信号を正しく復調することが出来なくなってしまう。
したがって復調部側で十分な補正が行なわれるにはRFチューナー部の初段アンプは入力信号の受信状態が最も悪い場合でも補正できる程度に入力信号を増幅しなければならず、常にそれだけの電力を必要としてしまう。これでは受信状態の良好なときにも同じ電力で増幅することとなり、特に携帯機器へ搭載する場合に消費電力という面で非常に不利となってしまう。
またトレーニング期間を設ける為にはチューナー側と復調側で何かしらのコミュニケーション手段を必要とし、またブラインド等化器などの適応信号処理を行う場合にも受信状況が非常に劣悪な場合はかえって歪みを大きくしてしまうリスクを持つ。
これらの問題を解決するために、図7に特許文献1に開示された、従来例のRF(Radio Frequency)チューナー部である初段アンプをBER(ビットエラーレート)測定結果に応じて電力制御する受信装置100を示す。
図7において、ANT(アンテナ)101で携帯電話の場合、無線周波数たとえば900MHzまたは1.8GHz帯の入力信号を受信し、分波器102を介して受信部110に供給される。また送信状態の時は、送信部109から分波器102を介してANT101から送信信号が放射される。
受信部110は、RF回路103、IF回路104、検波器105、ビット誤り検出器108、制御手段107で構成されている。
ANT101から分波器102を介して入力された信号はRF回路103で受信信号を増幅する。このRF回路103に備えられた第1中間周波数の後段に備えられた増幅器は一般に利得制御できるようにAGC機能が付いている。
RF回路103から出力された信号、たとえば第1中間周波数に変換された信号はIF回路104で第2中間周波数に変換される。
検波器105は第2中間周波数に変換された信号を同期検波し、この同期検波結果に基きI信号とQ信号を生成し、出力端子106から後段の信号処理回路に出力されるとともに、ビット誤り検出器108にも出力される。
ビット誤り検出器108は、ビタビ符号(またはトレリス符号)を復号して、この復号信号を用いてビット誤り率を検出する。
制御手段107は、ビット誤り検出器108で検出したビット誤りのレートに応じてRF回路103のAGC機能付きアンプを制御する。たとえばFETなどのゲート電圧を可変して動作電流を制御しその利得を可変する。
携帯電話の場合、基地局から送信されたディジタル信号一周期(460ビット)のうち41ビットが既知であるので、ビット誤り検出器108はこの既知の41ビットに対するビット誤り率を検出する。制御手段107は、誤り訂正可能なビット誤り率の限界値をビット誤り検出器108が検出するまでRF回路103の電流を低下するよう制御する。
しかしながら、特許文献1には、電界強度が弱く(低く)、RF回路103がフルゲインで動作し、ビットエラーレートの変動が小さい場合、このRF回路103の制御電圧を制御することは開示してなく、制御電圧を細かに制御し消費電力をさらに低減させることはできない。
特許文献2において開示された他の従来例の携帯型無線機150を図8に示す。
携帯型無線機150は、ANT151、高周波共用器152、送信部153、増幅回路154、スイッチ155,156、混合器157、局部発振器158、受信電界強度検出器160、受信データ誤り率検出器161、比較器163,164などで構成されている。
ANT151から入力された信号は、高周波共用器152を介して増幅回路154に供給されこの増幅回路154で増幅されるか、またはスイッチ156を介してスルーとなって、混合器157に供給される。
局部発振器158からの局部発振周波数と増幅回路154から供給された受信信号が混合されて中間周波数に変換される。この中間周波数信号は、後段の不図示の増幅器等を経由して受信電界強度検出器160に供給され、入力レベルに応じた直流電圧を生成する。
また、受信データ誤り率検出器161ではビタビ復号を行った後、誤り率を演算してこの誤り率に応じて制御信号たとえば直流電圧を比較器164に出力する。
受信電界強度検出器160で電界強度を検出し、電界強度に応じた直流電圧と基準電圧発生器165より発生した基準電圧を比較器163で比較し、また同時に受信データ誤り率検出器161で検出したデータ誤り率に相当した直流電圧と基準電圧発生器166から発生した基準電圧を比較器164で比較し、前記比較器163,164の結果をAND回路162に入力し論理演算して制御信号を出力する。
たとえば電界強度が弱く、受信電界強度検出器160で生成された直流電圧が、予め定められた基準電圧値より下回っている場合には比較器163から“L”レベルの信号が出力され、また受信データ誤り率検出器161から出力される直流電圧が基準電圧より低い場合、比較器164から“L”レベルの電圧が出力される。その結果、AND回路162から出力される“L”レベルの制御信号により、スイッチ155,156は切り換えられ、増幅回路104と電源部109とを接続し、かつスイッチ156を制御し、高周波共用器2と増幅回路4とを接続する。その結果、増幅回路154が動作できる状態に設定され、制御電圧により利得が制御される。
逆に電界強度が強く、受信電界強度検出器160で生成された直流電圧が、予め定められた基準電圧値以上の場合には比較器163から“H”レベルの信号が出力され、また受信データ誤り率検出器161から出力される直流電圧が基準電圧より高い場合には比較器164から“H”レベルの電圧が出力される。その結果、AND回路162から出力される“H”レベルの制御信号により、スイッチ155,156は切り換えられ、増幅回路154と電源部159とを切断し、増幅回路154へ電源を供給することを停止するとともにスイッチ156を高周波共用器152と混合器157(または増幅回路154出力)とを接続する。
このように、電界強度と受信データのビット誤り率に応じて、増幅回路154への電源供給及びスイッチ6による高周波経路変更の制御を行っている。
しかしながら、この特許文献2には電界強度と受信データのビット誤り率に応じてRF増幅器の利得を制御するAGC回路は開示されていない。またビット誤り率が時間に対して変動しない場合、初段アンプをさらに段階的に利得制御することは開示してなく、消費電力をさらに削減することはできない。
また、特許文献3には、QPSKなどの変調信号を軟判定したデータとBERとを比較し、これによってQPSKなどの伝送誤り率の近似値を利得制御回路に供給するシステム例が開示してある。
QPSK用BER測定回路124は、不図示の直交検波回路からQPSK部分のI信号、Q信号が出力されると、これらI信号、Q信号を取り込み、硬判定テーブルを使用して、I信号、Q信号のQPSK硬判定を行い復号データを生成するQPSK硬判定復号器202を備えている。
また、直交検波回路からI信号、Q信号が出力され、この信号がたとえばビタビ復号器207で処理されて復号データが出力される。畳み込み符号化器133では復号データの畳み込み符号化を行って、誤り訂正のための冗長ビットを付加した符号化データを生成する。さらに、パンクチャリング器134は畳み込み符号化器203から出力された符号化データをパンクチャリング処理する。ビット比較器135はパンクチャリング器204から出力された符号化データとQPSK硬判定復号器202から出力された復号データをビット比較し、この比較結果をカウンタ206でカウントしてビタビ復号前におけるQPSKの伝送誤り率の近似値を求めている。
QPSK硬判定復号器202では誤りが訂正されないが、パンクチャリング器204から出力される符号データはビタビ復号器207によってビタビ復号化処理されて、誤りが訂正される。
たとえば受信した信号(データ)のC/Nが劣化しているときでも、データはある程度誤り率が低減され、さらに畳み込み符号化器33で畳み込み符号化処理を行うと、さらに誤り率が低減される。
しかしながら、これらの特許文献には、RF部の初段アンプ(可変利得増幅回路)を電界強度のレベルに応じたMERやBERを算出し、この算出した結果に応じて利得制御することは開示されておらず、それに伴って消費電流を段階的に削減することはできない。
また特に携帯電話などでは通常の電界強度の場合、細かな制御電圧を設定しないため電池の消費量が大きくなってしまい電池の寿命が短くなる。
特開平5−22210号公報 特開平10−13333号公報 特開2000−4409号公報
電界強度のレベルに応じて変調エラーレベルとビットエラーレベルを算出し、これらのエラーレベルとこのレベル変化に応じて可変利得増幅回路に制御制御電圧を供給し、消費電流を削減する。
本発明の電力制御装置は、入力信号の電界強度のレベルが変化すると制御信号により利得が制御される可変利得増幅回路と、前記可変利得増幅回路から出力される変調された信号を復調する復調回路と、前記復調回路から出力された復調信号の変調エラーを算出する変調エラーレート算出部と、前記復調回路から出力された復調信号を誤り訂正部で誤りを訂正し、該誤り訂正した信号と誤り訂正する前の前記復調信号とを比較し、ビットエラーレートを算出するビットエラー算出部と、前記変調エラーレート算出部または前記ビットエラー算出部からの出力信号に応じて、前記可変利得増幅回路の利得を制御する前記制御信号を出力する制御量算出部とを有し、前記変調エラーレート算出部は、前記復調信号から算出された変調エラーレートのレベルを示すパラメータの値をカウントするカウンタ回路を有し、前記変調エラーレートと基準値を比較して得られた変調エラーレートレベルが所定値以上の信号の品質を維持する範囲のとき、前記カウンタ回路でカウントしたカウント値としきい値を比較した結果、前記カウント値が前記しきい値以上であった場合に、前記カウンタ回路を動作させてカウントされたカウント値を所定量だけ下げ、前記制御量算出部は、前記制御信号の今まで保持された直流電圧を、前記カウント値を下げた所定量に対応したレベルだけ下げる
本発明の電力制御装置の制御方法は、入力信号の電界強度のレベルが変化すると制御信号により可変利得増幅回路の利得が制御され、該可変利得増幅回路から出力される変調信号を復調回路で復調し、復調信号の変調エラーレートを算出する第1のステップと、前記変調エラーレートと基準値を参照し変調エラーレートレベルを判別する第2のステップと、判別された前記変調エラーレートレベルに対応するパラメータを設定する第3のステップと、前記設定されたパラメータが所定値以上の信号の品質を維持する範囲のとき、前記変調エラーレートのレベルを示すパラメータの値をカウントするカウンタ回路でカウントしたカウント値としきい値を比較した結果、前記カウント値が前記しきい値以上であった場合に、前記カウンタ回路を動作させて前記カウント値を所定量だけ下げる第4のステップと、前記制御信号の今まで保持された直流電圧を、前記カウント値を下げた所定量に対応したレベルだけ下げる第5のステップとを有する。
常時チューナーに一定の電力(電界強度が弱いときでも補正できる程度の電力)を供給するよりも、必要最小限の電力だけ(電界強度が強いときは小、弱いときには大)を供給するようにコントロール出来るようになるため、消費電力を削減することができ、特に携帯通信機器などで効果が期待できる。
また、変調方式によりMERの基準値を変えることも出来るため、ノイズに強い変調方式の場合、より一層の消費電力の削減できる。
また、RF部を構成するチューナーの初段アンプ(可変利得増幅回路)に対する制御の例を示しているが、実際にはこの限りではなく、たとえばチューナー側でオーバーサンプリング周波数を可変に出来るような形態を持っている場合などは、この制御量算出部からの値を適用することによって、同様に消費電力の削減できる。
図1に実施形態例である電力制御装置10を示す。
電力制御装置10の主要部は、RF部11、復調部12、誤り訂正部13、制御量算出部14、MER(Modulation Error Ratio)算出部15、BER(Bit Error Rate)算出部16で構成されている。誤り訂正部13以降はMPEGの復号など種々の信号処理が行われ、その結果たとえば映像信号や音声信号などが出力される。
たとえばディジタル衛星放送の場合、アンテナからの受信信号を周波数変換するODU(屋外ユニット)でたとえば12GHz帯の放送波が周波数変換されて、1GHz帯の第1中間周波数信号が生成される。この第1中間周波数をRF(チューナー)部11の初段アンプに供給する。
RF(チューナー)部11の初段アンプ(可変利得増幅回路)は、制御信号に応じて利得が可変され、この利得に応じて上述の第1中間周波数信号を増幅する。そしてこの第1中間周波数信号は所定(一定)の電力または振幅に設定された後、復調部12に供給される。
復調部12は、2個のミキサと局部発振器と90度位相シフト回路で直交検波器を構成し、I信号とQ信号が検出される。さらにミキサ出力のI信号とQ信号経路にそれぞれLPFとA/D変換器が接続され、これらのアナログ信号をディジタル化したI,Q信号に変換される。
A/D変換器でディジタル化されたI,Q信号はPSK復調回路で、変調信号たとえばQPSK(Quadrature Phase Shift Keying)、16QAM(Quadrature Amplitude Modulation)、64QAMに対して復調される。
これらの変調符号は、ノイズに強い順にQPSK,16QAM,64QAMとなっている。誤り訂正部13は、内符号はトレリス符号、畳み込み符号が用いられ、また外符号はRS(リード・ソロモン)符号(204,188)が用いられている。
また復調部12には直交検波器以外に、デパンクチャ回路、(トレリス/)ビタビ復号回路、デ・インターリーブ回路、エネルギー逆拡散回路などが構成されている。
デパンクチャ回路は、送信側で送られなかったビット位置にダミービットを挿入してデパンクチャ処理を行い、その結果得られたI信号、Q信号を(トレリス/)ビタビ復号回路に供給する。
ビタビ復号器(トレリス復号器)は、ビタビ復号アルゴリズムにしたがって復号され、デ・インタリーブ回路に供給される。
デ・インタリーブ回路で信号の並べ替えを元の信号配列に変換され、その信号(データ)はエネルギ逆拡散回路に出力され、送信装置側で拡散したときと逆のプロセスで、エネルギー逆拡散を行う。この結果得られた信号を誤り訂正部13に設けられた、RS(リード・ソロモン)復号回路などに供給する。
誤り訂正においては、ビタビ復号回路により内符号のエラー訂正が行われ、RSエラー訂正回路により、外符号のRS符号のエラー訂正が行われている。
MER(Modulation Error Ratio)算出部15は、たとえば入力QPSK変調波の位相と振幅を測定し、各格子点座標上の理想値からのズレを演算処理して軟判定を行う。
このMERの演算を行う基本式については後述の数式1に示す。MERは、各I,Q信号を2乗して加算した値を累積し、この累積した値を、上述の各格子点座標からのずれの2乗した、δI とδQ の値を加算した値を累積した値で除算し、これを対数表示した値である。
MER算出結果は、信号の品質が悪くなると小さい値を示し、良くなるにつれ値が大きくなるため、ノイズに強い変調方式の場合は、MER算出結果に対する切り換えしきい値を小さめにとり、逆にノイズに弱い変調方式の場合はしきい値を大きく取ることで、各々の変調方式に対して最適なしきい値を得られるようにする。
BER(Bit Error Rate)算出部16は、誤り訂正回路13において内符号のビタビ符号(トレリス符号)、畳み込み符号を訂正したデータと、復調部12から供給される誤り訂正前のデータを比較して、その差をカウンター回路を用いてカウントする。このカウント値を転送速度*計測時間で除算することによりビットエラーレートを求める。
転送速度が速くなり、長時間にわたる計測時間の場合は演算量が大きくなりビットエラー計算の計算時間が長くなる。しかし、図1に示す電力制御装置10においては、1〜10万回カウントしてリセットするようにしているため、演算時間を減らすことができる。
制御量算出部14はMER算出部15とBER算出部16から出力された制御データにより、RF(チューナー)部11の初段アンプの利得を制御するための制御電圧、たとえばアナログ直流電圧を出力する。この制御量算出部14の具体的なブロック構成に付いては、図2を用いて後述する。
つぎに電力制御装置10の動作を簡単に説明し、制御量算出部14に係る電力制御装置10の制御方法については後述する。
RF信号がRF部11の初段アンプで利得制御され、振幅を一定とした後、復調部12に供給される。復調部12のI,Q直交検波回路(復調器)で復調され、そのI/Q出力がさらに上述した復号処理された後、MER算出部15へ供給される。
このMER算出部15は以下に示される計算式を用いて、変調エラーレート(MER)を算出する。
Figure 0004449778
ここで、I,Qは基準となる格子点座標、δI,δQはその基準となる格子点座標からのI軸方向及びQ軸方向それぞれに対する誤差を示す。MER算出部15で得られた結果は制御量算出部14へ入力される。
これと平行して、BER算出部16でもビットエラーの演算処理が行われ、BERが所定値たとえば2.0*10−4より小さいと、RS符号訂正後の訂正データとMPEGデータの品質は保証される。もし、BERが上述の所定値以上の場合、このBER算出部16から制御信号が制御量算出部14へ出力される。
図2に図1に示した制御量算出部14(30)のさらに詳細なブロック構成を示す。
制御量算出部30は、ローパスフィルタ(LPF)31、レベル判定部32、制御量決定部33、制御量−アナログ値変換部34で構成されている。
ローパスフィルタ31は、所定のカットオフ周波数をもつディジタルローパスフィルタで構成され、高域のデータ(信号)を減衰する働きをする。たとえば各変調方式(QPSK,16QAM,64QAM)で定められたMERを直接出力するのではなく、突発的な値を緩和する為にローパスフィルタに通して平均化した後出力する。これにより後段回路の誤動作を防止している。
レベル判定部32は、MER算出部15からある測定周期毎に出力されたMERデータからエラーレベルを判定する動作をする。具体的には、MERから求められる信号の格子点座標からの分散度合により5段階程度にレベル分けをする。たとえば数字が大きくなる程電界強度が弱くなることを意味する。逆にこのレベルが5より上位レベルであれば実質エラーフリーで誤り訂正できるように定義しておく。このレベル5のしきい値を下回らないようにチューナー(初段アンプ)に供給する電圧をコントロールする。また、判定した結果をホストプロセッサ等から参照できると同時に、外部より判定レベルを設定することもできる。
制御量決定部33は、上述の5段階レベルに設定された値とレベル判定部32から出力されたデータに基いて制御量を決定する。この動作の詳細な説明は図3と図4を用いて後述する。
制御量−アナログ(analog)値変換部34は、制御量決定部から出力された制御信号、たとえば5段階を示すディジタルデータをアナログDC(直流)電圧に変換する。具体的には、D/A変換器で構成され、たとえば電源とグランド間に所定の抵抗値をもつ抵抗を複数個(5個)直列接続し、各接続点にスイッチを設け、このスイッチをレベル判定されたデータに基いて切り換え、各抵抗接続点からDC電圧を出力する。また他の例として、R,2Rの抵抗とBA(バッファアンプ)を用いて、R−2Rラダータイプの3ビットD/A変換器を用い、各BAを入力の5段階出力データ(バイナリー変換した値)で切り換え、レベル判定されて選択された段階に応じたDC電圧を出力する。
この5段階に設定された値がたとえば小さくなる程受信状態は良好(電界強度強)であり、誤り訂正部で十分な補正が行わることが保証されるのでチューナーの初段アンプへ供給する電力を下げるように指示する。逆に、大きくなる程受信状態が悪く(電界強度弱)なってきている、もしくはチューナーの利得が不足している(入力信号の歪みが大きい)ことがわかるので、チューナーへの供給電力を上げるように指示し、十分に補正が行われることを保証できるレベルまで上げる。
図3に電界強度に対するMERの5段階レベル設定と、制御量決定部33における各MERレベルに対する電界強度の制御方法について示す。
図3の左側に電界強度とMERレベルの対応図を示す。電界強度が大きく所定値以上のとき、信号レベルは大きいので直交検波器での検波エラーは一般に少なく、MERレベルは小さく、この場合の5段階設定レベルをたとえばレベル1に設定する。
また電界強度が下がると、信号レベルは小さいので、その信号レベルによっては直交検波器での検波信号の位相と振幅に誤差が生じる。一般に、電界強度の減少に伴ってMERは小さくなりレベル2,3,4と増加し、さらに電界強度が小さくなり下限値を示す設定値以下になった時のレベルをレベル5とする。
つぎに、図3の右側に、MERレベルに対する電界強度の制御方法について示す。
通常、初段アンプ(可変利得増幅回路)がフルゲインで動作するときの電界強度を縦軸のレベル2〜4(5)で示している。これに対応する横軸の点a〜bの期間、初段アンプの制御は固定されている。しかし後述するように、さらに電力を削減するため細かなレベル設定ができるように制御装置(または方法)を備えている。この詳細な動作は図5を用いて後で説明する。
横軸の点b〜cの範囲において、電界強度が大きく、復調エラーが少なくなり、MERが十分小さくなるとレベル1以上になる。このとき制御電圧のDC電圧を下げ、初段アンプの利得を下げることにより、等価的に初段アンプから出力される信号レベル(電界強度に対応)を所定レベルたとえば1レベルずつ下げる(Down)。
横軸の点c〜dの範囲において、電界強度が通常のフルゲインレベルの範囲になり、MERのレベルが1〜4の範囲にあると、電界強度のレベルは可変しない。しかし、上述したように、さらに消費電力を削減するため細かなレベル設定ができるようにする。
横軸の点d〜eの範囲において、電界強度が小さくそれに対応するMERレベルが4以下のとき、初段アンプに供給するDC制御電圧を増加し、初段アンプの利得を増加して、等価的に初段アンプから出力される信号レベル(電界強度に対応)を増加(U;UP)する。
つぎに、図3と図4,5を用いて図1に示す電力制御装置10の動作について説明する。
図4のフローチャートに従って電力制御装置10の具体的動作について説明する。
ステップST10で所定の時間間隔でMERとBERの測定を開始する。
ステップST11において、復調部12から出力された変調データを用いてMER算出部15でMERを求め、また誤り訂正部13から出力された訂正されたデータと誤り訂正前のデータを用いてBER算出部16でBERを求める。以下MERに関する制御方法について示す。
ステップST12において、ステップST11でMERが算出されると、信号の格子点座標からの分散度合により、5段階にレベル分けし、このMERレベルに対応したパラメータNを設定する。ここでMERレベルの数字が大きくなる程電界強度が弱く(小さく)なることを示している。そしてこのMERレベルに応じて以下の各ステップに分岐する。
MERレベルが5以下のとき、すなわち電界強度が小さく(弱く)MERが所定値以上大きくなると、ステップST13に遷移する。
ステップST13において、制御量決定部33で制御量を最大値(UPMAX)、たとえばUPMAX=5(レベル)に設定し、制御量−アナログ(analog)値変換部34からDC電圧などの制御信号を出力し、たとえばRFチューナー部11の初段アンプに供給し、フルゲイン動作させるようにする。
このように、レベル5以下のときはそれを下回らないようにしなければならないので大きめに値を設定し、DC電圧の上げ幅を大きくしている。
MERレベルが4のときステップST14に遷移する。ステップST14において、制御量を前回の測定時のときと同じ制御量に保持する。即ち制御量−アナログ値変換部34から出力するDC電圧を一定にし、いままで初段アンプに供給した制御電圧を継続して供給するようにする。
MERレベルが2と3のとき、ステップST15に遷移し、初段アンプに供給するDC電圧を制御する。この場合については図5に示すフローチャートで詳細に説明する。
MERレベルが1のとき、ステップST16に遷移する。ステップST16において、
電界強度が大きく(強く)MERが所定値以下でエラーフリーの状態になると、MERレベルを減少させ、制御量を徐々に、N=1ずつ下げる(DEC(減少);N=1)。
すなわち、RFチューナー部11の初段アンプの利得を減少させる場合には、図3のMERレベルを1段階ずつ減少させるように、制御量−アナログ値変換部34からDC電圧などの制御信号を緩やかに変化させる。このように、初段アンプの利得を減少させる場合、少しずつ電圧を下げていき、急激に初段アンプから出力される信号レベルが落ちることを防ぐようにしている。
つぎに、図4のフローチャートに示したステップST15について詳細なフロ−チャートを図5示す。
MERレベルの値が2や3の間で長い時間維持されているような場合、受信状態は比較的良好な状態で安定していることとなり、このときはもう少し電力を下げることが可能と判断することができる。
そこで制御部にカウンタを持たせ、ある時間以上このような状態が続いたときには、チューナの初段アンプへの供給電力を下げるように指示し、強制的に1つレベルを下げることも可能とする。
以下、図5のフローチャートを用いてMERレベルが2,3のときの電力制御装置10の動作を説明する。
ステップST30において、MERレベルが判断され、2または3と判断されると(図4のST12に相当する)、ステップST31に遷移する。
ステップST31において、今回の測定結果のMERレベルが前回のMERレベルと等しいか否かを判断する。前回のMERレベルと等しくないとステップST33に遷移し、たとえば制御量算出部14に設けられたカウンタ回路のカウント値CNTの値を“0”(CNT=0)と設定する。
一方ステップST31において、今回の測定結果のMERが前回のMERのレベルと等しい場合、ステップST34に遷移し、たとえば制御量算出部14に設けられたカウンタ回路のカウント値CNTの値を“1”(CNT=1)増加させる。
カウンタ回路のカウント値CNTを設定した後、ステップST34に遷移する。
ステップST34において、カウント値CNTが所定のしきい値より大きいか否かを比較する。比較した結果がしきい値以下の場合ステップST36に遷移し、しきい値以上の場合はステップST35に遷移する。
ステップST36において、CNT値が変化していないので、制御量−アナログ値変換部34から出力するDC電圧は今まで保持した値と同じ電圧とし、そのDC電圧をRFチューナー部11の初段アンプの供給し、その結果初段アンプの利得は変化しない。
即ち、初段アンプの増幅回路(FETなど)に流れる電流は前回の測定時と同じ量で変化しない。その結果消費電力も変化しない。
ステップST35において、CNT値がしきい値以上になると、MERレベルをたとえば1下げるようにする。即ち、制御量−アナログ値変換部34から出力するDC電圧を今まで保持した電圧をレベル1だけ下げるようにDC電圧を設定する。
その結果、RFチューナー部11の初段アンプの電流を減少させて利得を下げ、電流を減少させたことにより消費電流(消費電力)を削減できるようにしている。
このように電界強度がMERに大きく影響しない範囲で、電界強度の時間的変化が小さい場合、消費電力を下げることは特に携帯電話などの場合有効である。
そしてステップST37(ST17)に遷移して1連のフローが終わる。この測定からレベル設定までの動作は所定の時間間隔で行われるもので、時間的に連続して測定、制御されていない。
またこのような技術思想はこれらに限定するものでなく、他の電力制御装置にも適用可能である。
また、図1においては、MER算出部15と並列してBER(ビットエラーレート)算出部16が設けられていて、この出力は上述の制御量算出部14に供給されている。
たとえば、地上ディジタル放送において、複数のOFDMでデータを持つメインチャンネルと、この他QPSKなどの情報をもつチャンネルがある。このQPSKなどの変調情報をもつチャンネルが妨害されたとき、MER算出部は正常に動作しない。このときBER算出部16でBERを算出し、その結果に基いて制御信号を出力し、制御量算出部14に供給して、RFチューナー部11の初段アンプを制御するようにしている。
これは、MER算出部15の動作が停止、または機能しないときにBER算出部16からの制御信号によりRF部11の初段アンプを動作させることができ、正常な増幅動作に復帰させることができる。
図6に時間経過に対する消費電力の関係を示す。横軸にたとえば時間軸を示し、縦軸には電力制御装置の電力消費量(au;任意目盛)を示す。
ある時間に電界強度が変動し、たとえば時刻t1で電界強度が弱く(小さく)その結果MERが悪化したときの、電力消費量を示す。これは制御量−アナログ値変換部34から出力するDC電圧を増加してMERを下げるようにしている。具体的には、RFチューナー部11の初段アンプに供給するDC電圧を増加し電流を増やし、フルゲインで動作するようにしたため、消費電力が増えたことを示している。
時刻t2において、電界強度がMERを悪化させない期間が継続した場合、制御量−アナログ値変換部34から出力するDC電圧を減少させてゲイン(利得)を減少させている。具体的には、RFチューナー部11の初段アンプに供給するDC電圧を下げ電流を減少させて、利得を減少するようにしたため、消費電力が減少したことを示している。
このように、RFチューナー部、ベースバンド復調部、誤り訂正部からなるTVシステムやディジタル変調通信システムのフロントエンドシステムにおいて、復調部で歪みを補正するのではなく、復調部側からチューナー側へ電力制御を行うことにより、誤り訂正部で十分訂正できる必要最低限の電力レベルを確保することができる。
復調後のMERの値から、受信信号の電解強度があるしきい値を超えた、もしくは下回ったなどの情報を制御量算出部で算出し、チューナーに供給される電力を自動的に最適な値に制御でき、チューナーに供給される電力を直接上げ下げできる。またはチューナーのサンプリング周波数を制御する為の制御量を算出し供給することで、消費電力の削減を計ることができる。また、図1、2のレベル判定結果を常時観測し、最大電力供給を示すレベル5にもかかわらずリードソロモン復号結果がエラーとなり続ける等の状態が予め設定した時間以上続いたら、ひとまず外部よりレベル3に戻して様子を観る等の制御を行うことで、無駄な電力消費を抑えることも可能となる。
本発明の実施形態例である電力制御装置のブロック構成を示す図である。 図1に示した電力制御装置の制御量算出部のブロック構成を示す図である。 図1と図2の制御量算出部の動作を説明するための電界強度とMERとの関係を示す図である。 図1と図2に示した電力制御装置の動作を説明するためのフローチャート図である。 図1と図2に示した電力制御装置の細部の動作を説明するためのフローチャート図である。 図1に示した電力制御装置の受信状態と消費電力の対応関係を示す図である。 従来例のBERによる電力制御装置のブロック構成を示す図である。 他の従来例の電界強度とBERによる電力制御装置のブロック構成を示す図である。 他の従来例のMERとBERを用いた電力制御装置のブロック構成を示す図である。
符号の説明
10,100,150,200…電力制御装置、11…RFチューナー部、12…復調部、13…誤り訂正部、14,30…制御量算出部、15…MER算出部、16…BER算出部、731…LPF(ローパスフィルタ)、32…レベル判定部、33…制御量決定部、34…制御量analog値変換部、101,151…ANT(アンテナ)、102…分波器,103…RF回路、104…IF回路、105…検波器、107…制御手段、108…ビット誤り検出器、109,153…送信部、152…高周波共用器、154…増幅回路、155,156…スイッチ、157…混合器、158…局部発振器、160…受信電界強度検出器、160…受信データ誤り検出器、163,164…比較器、201…QPSK用BER測定回路、202…QPSK軟判定復号器、203…畳み込み符号化器、204…パンクチャリング器、205…ビット比較器、206…カウンタ、207…ビタビ復号器。

Claims (6)

  1. 入力信号の電界強度のレベルが変化すると制御信号により利得が制御される可変利得増幅回路と、
    前記可変利得増幅回路から出力される変調された信号を復調する復調回路と、
    前記復調回路から出力された復調信号の変調エラーを算出する変調エラーレート算出部と、
    前記復調回路から出力された復調信号を誤り訂正部で誤りを訂正し、該誤り訂正した信号と誤り訂正する前の前記復調信号とを比較し、ビットエラーレートを算出するビットエラー算出部と、
    前記変調エラーレート算出部または前記ビットエラー算出部からの出力信号に応じて、前記可変利得増幅回路の利得を制御する前記制御信号を出力する制御量算出部と
    を有し、
    前記変調エラーレート算出部は、
    前記復調信号から算出された変調エラーレートのレベルを示すパラメータの値をカウントするカウンタ回路を有し、前記変調エラーレートと基準値を比較して得られた変調エラーレートレベルが所定値以上の信号の品質を維持する範囲のとき、前記カウンタ回路でカウントしたカウント値としきい値を比較した結果、前記カウント値が前記しきい値以上であった場合に、前記カウンタ回路を動作させてカウントされたカウント値を所定量だけ下げ
    前記制御量算出部は、
    前記制御信号の今まで保持された直流電圧を、前記カウント値を下げた所定量に対応したレベルだけ下げる
    電力制御装置。
  2. 前記制御量算出部は、前記変調信号が検出不可能のとき前記変調エラーレート算出部を前記ビットエラー算出部に切り換えて、該ビットエラー算出部で得られたビットエラーレートに対応して前記可変利得増幅回路の利得制御の前記制御信号を出力する
    請求項1記載の電力制御装置。
  3. 前記変調信号はQPSK、QAM変調波である
    請求項1記載の電力制御装置。
  4. 入力信号の電界強度のレベルが変化すると制御信号により可変利得増幅回路の利得が制御され、該可変利得増幅回路から出力される変調信号を復調回路で復調し、復調信号の変調エラーレートを算出する第1のステップと、
    前記変調エラーレートと基準値を参照し変調エラーレートレベルを判別する第2のステップと、
    判別された前記変調エラーレートレベルに対応するパラメータを設定する第3のステップと、
    前記設定されたパラメータが所定値以上の信号の品質を維持する範囲のとき、前記変調エラーレートのレベルを示すパラメータの値をカウントするカウンタ回路でカウントしたカウント値としきい値を比較した結果、前記カウント値が前記しきい値以上であった場合に、前記カウンタ回路を動作させて前記カウント値を所定量だけ下げる第4のステップと、
    前記制御信号の今まで保持された直流電圧を、前記カウント値を下げた所定量に対応したレベルだけ下げる第5のステップと
    を有する
    電力制御装置の制御方法。
  5. 前記電力制御装置の制御方法は、前記変調信号が検出不可能のとき前記変調エラーレート算出の動作から前記ビットエラー算出の動作に切り換えて、該ビットエラー算出の動作で得られたビットエラーレートに対応する制御信号を生成し、前記可変利得増幅回路の利得制御信号を出力する第6のステップを
    有する
    請求項4記載の電力制御装置の制御方法。
  6. 前記変調信号はQPSK、QAM変調波である
    請求項4記載の電力制御装置の制御方法。
JP2005042501A 2005-02-18 2005-02-18 電力制御装置及びその制御方法 Expired - Fee Related JP4449778B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005042501A JP4449778B2 (ja) 2005-02-18 2005-02-18 電力制御装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005042501A JP4449778B2 (ja) 2005-02-18 2005-02-18 電力制御装置及びその制御方法

Publications (2)

Publication Number Publication Date
JP2006229733A JP2006229733A (ja) 2006-08-31
JP4449778B2 true JP4449778B2 (ja) 2010-04-14

Family

ID=36990663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005042501A Expired - Fee Related JP4449778B2 (ja) 2005-02-18 2005-02-18 電力制御装置及びその制御方法

Country Status (1)

Country Link
JP (1) JP4449778B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4588061B2 (ja) 2007-09-28 2010-11-24 シャープ株式会社 デジタル復調装置、その制御方法、プログラム、そのプログラムを記録した記録媒体、及び、デジタル受信装置
JP4579319B2 (ja) 2008-07-28 2010-11-10 シャープ株式会社 デジタル復調装置、その制御方法、プログラム、そのプログラムを記録した記録媒体、及び、デジタル受信装置
US9264187B1 (en) * 2014-10-09 2016-02-16 Intel Corporation Measuring bit error rate during runtime of a receiver circuit
CN104768183B (zh) * 2015-03-17 2018-08-14 重庆邮电大学 Lte系统中移动终端的射频前端动态功耗评估方法
WO2020002749A1 (en) * 2018-06-27 2020-01-02 Teleste Oyj An arrangement for catv amplifier control

Also Published As

Publication number Publication date
JP2006229733A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
US8737470B2 (en) Power savings in hierarchically coded modulation
US8009767B2 (en) Digital demodulating apparatus, digital receiver, controlling method of the apparatus, computer program product for the apparatus, and recording medium recording thereon the product
JP4626766B2 (ja) 通信システム及び通信制御方法
US20100296567A1 (en) Channel-sensitive power control
US6511280B1 (en) Adaptive Reed-Solomon decoder and methods thereof
JP4449778B2 (ja) 電力制御装置及びその制御方法
US20110206144A1 (en) Receiver and transmission/reception system
JP2006507738A (ja) 通信信号を復号する方法、装置およびデバイス
TWI514880B (zh) 接收器及其操作方法
US8311075B2 (en) Method for decoding digital data in a frequency hopping communication system
JP7195842B2 (ja) 無線通信装置
JP4554505B2 (ja) デジタル信号受信装置
US7860195B2 (en) Correction circuit for improving performance in a channel decoder
JP2008244593A (ja) ディジタル無線受信装置
US7970084B2 (en) Communications adaptive automatic gain controller
JP4541291B2 (ja) デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
US7386068B2 (en) Decoder and receiver
JP2006352491A (ja) マイクロ波無線通信システム
JP7447040B2 (ja) 無線伝送システム
JP2021093615A (ja) 無線通信装置および受信装置
JP2015177435A (ja) 無線通信装置、無線通信システム及び無線通信方法
JP2022134205A (ja) 無線通信装置
Kang et al. A New LLR Approximation for BICM Systems with HARQ
JP2003258775A (ja) 繰り返し復号方式及びそれにおける消費電力削減方法
JP2005252427A (ja) 無線通信装置および信号受信回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees