JP4448610B2 - Circuit board manufacturing method - Google Patents
Circuit board manufacturing method Download PDFInfo
- Publication number
- JP4448610B2 JP4448610B2 JP2000317421A JP2000317421A JP4448610B2 JP 4448610 B2 JP4448610 B2 JP 4448610B2 JP 2000317421 A JP2000317421 A JP 2000317421A JP 2000317421 A JP2000317421 A JP 2000317421A JP 4448610 B2 JP4448610 B2 JP 4448610B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- etching
- resin
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、電子機器および電子部品などに用いられる回路基板の製造方法に関する。
【0002】
【従来の技術】
回路基板の製造方法としては、例えば、金属支持板を用いて、その金属支持板上に、所定形状の絶縁層を形成し、その絶縁層に、金属支持板の表面を露出させる貫通孔を形成した後、次いで、その貫通孔内に、めっきにより金属を析出させて、導通路を形成するとともに、絶縁層上に所定の回路パターンで導体層を形成し、その後、金属支持板をエッチングにより除去する方法が知られている。
【0003】
このような方法によると、金属支持板上に各層を形成するので、製造工程中における各層の寸法変化を防止することができるとともに、製造工程中におけるハンドリングが良いため、非常に薄い回路基板を製造することができる。
【0004】
より具体的には、回路付サスペンション基板において、例えば、金属支持板としてステンレス基板を用いて、そのステンレス基板上に、絶縁層および所定の回路パターンの導体層を形成した後、最終的に、ステンレス基板を部分的にエッチングすることにより、所定形状に加工することが行なわれている。
【0005】
【発明が解決しようとする課題】
しかし、上記の方法では、金属支持板をエッチングによって除去する工程において、その金属支持板に接している導通路までもがエッチングされてしまい、欠陥を生じて、電極部における良好な接続信頼性を得ることができないという不具合がある。
【0006】
本発明は、このような不具合を解決するためになされたものであって、その目的とするところは、金属支持板上に形成される導通路に、欠陥が生ずることなく金属支持板を除去することができ、良好な接続信頼性を確保することのできる、回路基板の製造方法を提供することにある。
【0007】
【課題を解決するための手段】
上記の目的を達成するため、本発明の回路基板の製造方法は、金属支持板上に樹脂薄膜を形成する工程、前記樹脂薄膜上に、厚さ方向に貫通孔が形成される絶縁層を形成する工程、前記貫通孔にめっきにより導通路を形成する工程、前記金属支持板をエッチングにより除去する工程、および前記樹脂薄膜をエッチングにより除去する工程を含んでいることを特徴としている。
【0008】
また、この方法においては、前記樹脂薄膜の厚みが、1μm以下であることが好ましく、前記樹脂薄膜が、ポリイミド樹脂またはポリイミド樹脂前駆体からなることが好ましい。
【0009】
【発明の実施の形態】
図1〜図6は、本発明の回路基板の製造方法の一実施形態を示す工程図である。以下、これら図1〜図6を参照して、本発明の回路基板の製造方法を説明する。本発明の回路基板の製造方法では、まず、図1(a)に示すように、金属支持板1上に樹脂薄膜2を形成する。
【0010】
金属支持板1は、製造工程中における剛性を確保すべく、金属フィルムを用いることが好ましく、スティフネス(腰の強さ)、線膨張係数の低さ、エッチングの容易性などの点から、ステンレス、銅、銅合金、ニッケル、42アロイなどが好ましく用いられる。また、金属支持板1の厚みは、特に制限されないが、10〜100μmであることが好ましい。薄すぎると、スティフネス(腰の強さ)が不十分となり、また、厚すぎると、エッチングに時間がかかり、製造効率の低下を招く場合がある。
【0011】
樹脂薄膜2は、後述する金属支持板1のエッチング液に対する耐性があれば特に限定されないが、例えば、ポリイミド樹脂、ポリアミック酸樹脂などのポリイミド樹脂前駆体、エポキシ樹脂、全芳香族ポリエステル、アラミド樹脂、ポリカルボジイミドなどの樹脂が用いられる。また、樹脂薄膜2の厚みは、1μm以下、さらには、0.01〜0.5μmであることが好ましい。樹脂薄膜2の厚みが、1μmを超えると、エッチングに時間がかかり、製造効率の低下を招く場合がある。また、厚みには、特に下限値はないが、0.01μmより薄いと、金属支持板1上に均一に塗工することが困難となる場合がある。
【0012】
このような樹脂薄膜2の形成は、例えば、金属支持板1上に、樹脂溶液を塗工して乾燥させるか、あるいは、ドライフィルムの積層により形成すればよい。好ましくは、図2に示すように、金属支持板1上に、ポリイミド樹脂前駆体を塗工して、ポリイミド樹脂前駆体層2pを形成した後、これをイミド化させることによって、ポリイミド樹脂からなる樹脂薄膜2を形成する。樹脂薄膜2を、ポリイミド樹脂前駆体層を用いて、ポリイミド樹脂によって形成すれば、簡易かつ確実に、樹脂薄膜2を形成することができ、また、後述する絶縁層4をポリイミド樹脂によって形成する場合には、その絶縁層4と同一組成のベース樹脂(ポリアミック酸樹脂)を用いることができる。
【0013】
ポリイミド樹脂前駆体としては、例えば、酸二無水物とジアミンとを反応させることによって得られるポリアミック酸樹脂が用いられる。
【0014】
酸二無水物としては、例えば、3,3’,4,4’−オキシジフタル酸二無水物(ODPA)、3,3’,4,4’−ビフェニルテトラカルボン酸二無水物、ピロメリット酸二無水物、2,2−ビス(3,4−ジカルボキシフェニル)ヘキサフルオロプロパン二無水物(6FDA)、3,3’,4,4’−ベンゾフェノンテトラカルボン酸二無水物(BTDA)が好ましく用いられ、また、ジアミンとして、例えば、p−フェニレンジアミン(PPD)、1,3−ビス(3−アミノフェノキシ)ベンゼン、ビスアミノプロピルテトラメチルジシロキサン(APDS)、4,4’−ジアミノジフェニルエーテル(DDE)が好ましく用いられる。ポリアミック酸樹脂は、これら酸二無水物とジアミンとを、実質的に等モル比となるような割合で、適宜の有機溶媒、例えば、N−メチル−2−ピロリドン、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミドなどの極性溶媒中で、常温常圧の下、所定の時間反応させることよって、ポリアミック酸樹脂の溶液として得ることができる。さらに、このようなポリアミック酸樹脂には、必要に応じて、エポキシ樹脂、ビスアリルナジックイミド、マレイミドなどを配合してもよい。
【0015】
そして、金属支持板1上に、ポリイミド樹脂前駆体層2pを形成するには、例えば、図2(a)に示すように、金属支持板1上に、ポリイミド樹脂前駆体を一定の厚さで公知の方法により塗工して、ポリイミド樹脂前駆体層2pを形成した後、図2(b)に示すように、ポリイミド樹脂前駆体層2pをイミド化して、ポリイミド樹脂薄膜からなる樹脂薄膜2を形成すればよい。イミド化は、ポリイミド樹脂前駆体層2pを、例えば、最終的に300℃以上に加熱することによって硬化させればよい。
【0016】
次いで、本発明の回路基板の製造方法では、図1(b)に示すように、樹脂薄膜2上に、厚さ方向に貫通孔3が形成される絶縁層4を形成する。
【0017】
絶縁層4としては、上記と同様の樹脂が用いられ、その厚みは、特に制限されないが、例えば、5〜50μmであることが好ましい。
【0018】
絶縁層4は、例えば、樹脂薄膜2上に、樹脂溶液を塗工して乾燥させるか、あるいは、ドライフィルムの積層により形成すればよく、また、貫通孔3を形成するには、例えば、ドリル加工、レーザ加工、あるいは、エッチングなどの公知の開口方法により、樹脂薄膜2の表面が露出するように、絶縁層4の厚さ方向を貫通する貫通孔3を形成すればよい。
【0019】
好ましくは、感光性樹脂、とりわけ、感光性ポリイミド樹脂前駆体を用いて、図3(a)に示すように、樹脂薄膜2上に、感光性ポリイミド樹脂前駆体層4pを形成した後、これを、図3(b)および(c)に示すように、露光および現像することにより、所定の位置に貫通孔3を形成し、次いで、図3(d)に示すように、感光性ポリイミド樹脂前駆体層4pをイミド化して、ポリイミド樹脂層からなる絶縁層4を形成することが好ましい。
【0020】
すなわち、この方法では、図3(a)に示すように、まず、樹脂薄膜2上に、感光性ポリイミド樹脂前駆体層4pを形成する。感光性ポリイミド樹脂前駆体は、上記したポリアミック酸樹脂に、感光剤が配合されてなるものであって、感光剤としては、例えば、1,4−ジヒドロピリジン誘導体が好ましく用いられ、とりわけ、1−エチル−3,5−ジメトキシカルボニル−4−(2−ニトロフェニル)−1,4−ジヒドロピリジンが好ましく用いられる。また、このような感光剤は、酸二無水物とジアミンとの合計、すなわち、ポリアミック酸1モルに対して、通常、0.1〜1.0モルの範囲で配合される。
【0021】
そして、樹脂薄膜2上に、感光性ポリイミド樹脂前駆体層4pを形成するには、例えば、樹脂薄膜2上に、感光性ポリイミド樹脂前駆体を一定の厚さで公知の方法により塗工した後、乾燥させるようにするか、あるいは、予め、感光性ポリイミド樹脂前駆体を一定の厚さでドライフィルムとして形成しておき、このドライフィルムを樹脂薄膜2上に積層すればよい。
【0022】
次いで、この方法では、図3(b)に示すように、感光性ポリイミド樹脂前駆体層4pを、フォトマスク6を介して露光させ、次いで、図3(c)に示すように、必要により露光部分を所定の温度に加熱した後、現像することにより、感光性ポリイミド樹脂前駆体層4pに、厚さ方向を貫通する貫通孔3を形成する。
【0023】
露光のための照射光は、その露光波長が、350〜450nm、さらには、400〜450nmであることが好ましく、その露光積算光量が、100〜3000mJ/cm2、さらには、200〜1000mJ/cm2であることが好ましい。
【0024】
また、照射された感光性ポリイミド樹脂前駆体層4pの露光部分は、例えば、130℃以上150℃未満で加熱することにより、次の現像処理において可溶化(ポジ型)し、また、例えば、150℃以上180℃以下で加熱することにより、次の現像処理において不溶化(ネガ型)する。また、現像は、例えば、アルカリ現像液などの公知の現像液を用いて、浸漬法やスプレー法などの公知の方法により行なえばよい。なお、この方法においては、ネガ型で貫通孔3を形成することが好ましく、図3においては、ネガ型でパターンニングする態様として示されている。なお、貫通孔3は、次に形成する導体層7の回路パターンを積層方向に導通させる導通路5を形成するためのビアホールであって、そのような導通路5を形成する所定の位置に複数形成される。
【0025】
その後、図3(d)に示すように、感光性ポリイミド樹脂前駆体層4pをイミド化して、ポリイミド樹脂層からなる絶縁層4を形成する。イミド化は、感光性ポリイミド樹脂前駆体層4pを、例えば、最終的に300℃以上に加熱することによって硬化させればよい。これによって、樹脂薄膜2上に、厚さ方向に貫通孔3が形成される絶縁層4が形成される。
【0026】
次いで、本発明の回路基板の製造方法では、貫通孔3にめっきにより導通路5を形成する。より具体的には、この方法では、図1(c)に示すように、めっきにより、貫通孔3内に導通路5を形成するとともに、絶縁層4上に所定の回路パターンで導体層7を形成する。
【0027】
めっきには、特に制限されず、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの金属が用いられ、好ましくは、銅が用いられる。また、貫通孔3内に導通路5を形成するとともに、絶縁層4上に所定の回路パターンで導体層7を形成する方法も、特に制限されず、公知の方法が用いられる。例えば、導電ペーストを充填して焼成する方法、金属薄膜の下地層を形成した後めっきする方法、蒸着により厚膜を形成する方法などが用いられる。これらのうち、金属薄膜の下地層を形成した後めっきする方法が好ましく用いられる。
【0028】
導電ペーストを充填して焼成する方法では、例えば、上記した金属の微粒子をバインダーに配合した導電ペーストを、スクリーン印刷法などによって、所定の回路パターンで絶縁層4上に塗工するとともに、貫通孔3内に充填し、これを焼成すればよい。
【0029】
また、金属薄膜の下地層を形成した後めっきする方法では、例えば、図4(a)に示すように、まず、貫通孔3を含む絶縁層4の表面の全面に、スパッタ蒸着法および真空蒸着法、あるいは、無電解めっきなどにより、クロムや銅などの金属薄膜の下地層8を形成し、次いで、図4(b)に示すように、貫通孔3が形成されていない下地層8上に、ドライフィルムレジストなどを用いてめっきレジスト9を所定の回路パターンと逆パターンで形成し、その後、図4(c)に示すように、めっきにより、貫通孔3内に金属を析出させて導通路5を形成するとともに、めっきレジスト9が形成されていない下地層8上に、所定の回路パターンとして導体層7を形成すればよい。めっきは、電解めっき、無電解めっきのいずれでもよいが、電解めっきが好ましく用いられる。そして、図4(d)に示すように、めっきレジスト9およびめっきレジスト9が形成されていた下地層8を、化学エッチング(ウェットエッチング)など公知のエッチング法により除去すればよい。なお、図1、図5〜図8では、下地層8が省略されているが、この方法によって下地層8が形成される場合には、後述する樹脂薄膜2のエッチングにより、下地層8が露出するようになる。
【0030】
蒸着により厚膜を形成する方法では、例えば、上記したスパッタ蒸着法や真空蒸着法などによって、そのまま厚みを厚くしていくことにより、貫通孔3内に導通路5を形成するとともに、所定の回路パターンとして導体層7を形成すればよい。
【0031】
そして、本発明の回路基板の製造方法では、基本的には、次いで、金属支持板1をエッチングにより除去した後、樹脂薄膜2をエッチングにより除去すればよいが、例えば、回路基板を、導体層が1つのみの単層回路基板として製造する場合には、より具体的には、図5(a)に示すように、導体層7上に、オープニング10が形成されるカバー絶縁層11を形成して、図5(b)に示すように、そのオープニング10内に、電極層12を形成した後、図5(c)に示すように、金属支持板1をエッチングにより除去し、その後、図5(d)に示すように、樹脂薄膜2をエッチングにより除去すればよい。
【0032】
図5(a)において、導体層7上にオープニング10が形成されるカバー絶縁層11を形成するには、特に制限はないが、例えば、上記と同様の方法によって、導体層7の表面に、感光性ポリイミド樹脂前駆体層を形成し、次いで、露光および現像することにより、オープニング10を形成した後、これを、例えば、最終的に300℃以上に加熱硬化すればよい。
【0033】
また、図5(b)において、オープニング10内に電極層12を形成するには、例えば、銅めっきや金めっきなどによって、オープニング10内にバンプなどの電極層12を形成すればよい。電極層12は、例えば、外部回路基板の端子やシリコンウエハに設けられた端子などと接続するために用いられる。
【0034】
また、図5(c)において、金属支持板1をエッチングにより除去するには、特に制限されないが、例えば、化学エッチングなどによって除去すればよい。化学エッチングでは、例えば、塩化第二鉄/塩酸水溶液などの、金属をエッチングし、かつ、樹脂をエッチングしないエッチング液を用いて、エッチングすればよい。なお、金属支持板1は、完全に除去してもよいが、部分的に残して、回路パターンやサスペンション基板として用いてもよい。回路パターンとして用いる場合には、さらに、その回路パターンを被覆するためのカバー絶縁層を形成することが好ましい。また、このエッチングにおいては、電極層12がエッチングされないように、電極層12を、適宜保護材によって保護しておけばよく、例えば、電極層12を、外部回路基板の端子やシリコンウエハに設けられた端子などと予め接続しておいて、それらを保護材としてもよい。
【0035】
次いで、図5(d)において、樹脂薄膜2をエッチングにより除去するには、特に制限されないが、例えば、化学エッチングや、プラズマエッチングなどの物理エッチングなどによって除去すればよい。化学エッチングでは、例えば、過マンガン酸ナトリウム水溶液、強アルカリ水溶液などの、樹脂をエッチングし、かつ、金属をエッチングしないエッチング液を用いて、エッチングすればよい。また、プラズマエッチングでは、例えば、所定のガスを封入した雰囲気下で対向電極間に、回路基板を配置して、高周波プラズマを発生させて、エッチングする厚さに相当する所定の時間処理すればよい。所定のガスとしては、例えば、He、Ne、Ar、Xe、Kr、N2、O2、CF4、NF3およびこれらの混合ガスが用いられ、そのガス圧(真空度)が、例えば、0.5〜200Pa、さらには、10〜100Paであることが好ましい。また、高周波プラズマを発生させる条件としては、周波数が、例えば、10kHz〜20MHz、好ましくは、10kHz〜100kHzであり、処理電力が、例えば、0.5〜10W/cm2、さらには、1〜5W/cm2であることが好ましい。
【0036】
このようなエッチング方法を用いることで、金属からなる導通路5(下地層8が形成されている場合には、その下地層8)をエッチングすることなく、樹脂からなる樹脂薄膜2のみをエッチングすることができる。そのため、導通路5(下地層8が形成されている場合には、その下地層8)の表面は、エッチングによって侵食されることなく良好に露出される。なお、露出した導通路5(下地層8が形成されている場合には、その下地層8)の表面は、そのまま電極部として用いてもよく、また、その表面上に電極層を形成してもよい。
【0037】
なお、上記した図5に示す方法では、導体層7上にカバー絶縁層11を形成し、オープニング10内に電極層12を形成した後に、金属支持板1および樹脂薄膜2をエッチングにより除去したが、金属支持板1および樹脂薄膜2のエッチングによる除去は、いずれの工程の途中で行なってもよく、また、金属支持板1および樹脂薄膜2のエッチングを連続して行なう必要もなく、別の工程を挟んで段階的に行なってもよい。
【0038】
ただし、図5に示す方法のように、最後の工程で、金属支持板1および樹脂薄膜2をエッチングによって除去すれば、製造工程中における各層の寸法変化を防止することができるとともに、製造工程中におけるハンドリングを向上させることができ、非常に薄い回路基板を製造することができる。
【0039】
また、回路基板を、複数の導体層を備える多層回路基板として製造する場合には、より具体的には、図6(a)に示すように、導体層7上に、厚さ方向に積層側貫通孔13が形成される積層側絶縁層14を形成して、図6(b)に示すように、積層側貫通孔13内に積層側導通路16を形成すると同時に、積層側絶縁層14上に所定の回路パターンで積層側導体層15を形成した後、図6(c)に示すように、積層側導体層15上に、オープニング17が形成されるカバー絶縁層18を形成して、図7(d)に示すように、そのオープニング17内に、電極層19を形成し、その後、図7(e)に示すように、金属支持板1をエッチングにより除去し、次いで、図7(f)に示すように、樹脂薄膜2をエッチングにより除去すればよい。
【0040】
図6(a)において、導体層7上に、厚さ方向に積層側貫通孔13が形成される積層側絶縁層14を形成するには、特に制限はないが、例えば、上記と同様の方法によって、導体層7の表面に、感光性ポリイミド樹脂前駆体層を形成し、次いで、露光および現像することにより、積層側貫通孔13を形成した後、これを、例えば、最終的に300℃以上に加熱硬化すればよい。
【0041】
また、図6(b)において、積層側貫通孔13内に積層側導通路16を形成すると同時に、積層側絶縁層14上に所定の回路パターンで積層側導体層15を形成するには、特に制限はないが、例えば、上記と同様の方法によって、まず、積層側貫通孔13を含む積層側絶縁層14の表面の全面に金属薄膜の下地層を形成し、次いで、めっきレジストを所定の回路パターンと逆パターンで形成した後、めっきにより、積層側貫通孔13内に金属を析出させて積層側導通路16を形成するとともに、下地層上に、所定の回路パターンとして積層側導体層15を形成し、その後、めっきレジストおよびめっきレジストが形成されていた下地層をエッチングにより除去すればよい。
【0042】
次いで、図6(c)において、積層側導体層15上にオープニング17が形成されるカバー絶縁層18を形成するには、特に制限はないが、例えば、上記と同様の方法によって、積層側導体層15の表面に、感光性ポリイミド樹脂前駆体層を形成し、次いで、露光および現像することにより、オープニング17を形成した後、これを、例えば、最終的に300℃以上に加熱硬化すればよい。
【0043】
また、図7(d)において、オープニング17内に電極層19を形成するには、例えば、銅めっきや金めっきなどによって、オープニング17内にバンプなどの電極層19を形成すればよい。電極層19は、上記と同様に、例えば、外部回路基板の端子やシリコンウエハに設けられた端子などと接続するために用いられる。
【0044】
そして、図7(e)において、金属支持板1をエッチングにより除去するには、特に制限はないが、例えば、上記と同様の方法によって、塩化第二鉄/塩酸水溶液などのエッチング液を用いて、化学エッチングなどによって除去すればよい。なお、金属支持板1は、完全に除去してもよいが、部分的に残して、回路パターンやサスペンション基板として用いてもよい。回路パターンとして用いる場合には、さらに、その回路パターンを被覆するためのカバー絶縁層を形成することが好ましい。また、このエッチングにおいては、電極層19がエッチングされないように、電極層19を、適宜保護材によって保護しておけばよく、例えば、上記と同様に、電極層19を、外部回路基板の端子やシリコンウエハに設けられた端子などと予め接続しておいて、それらを保護材としてもよい。
【0045】
次いで、図7(f)において、樹脂薄膜2をエッチングにより除去するには、特に制限はないが、例えば、上記と同様の方法によって、過マンガン酸ナトリウム水溶液、強アルカリ水溶液などのエッチング液を用いる化学エッチングや、プラズマエッチングなどの物理エッチングなどによって除去すればよい。このようなエッチング方法を用いることで、金属からなる導通路5(下地層8が形成されている場合には、その下地層8)をエッチングすることなく、樹脂からなる樹脂薄膜2のみをエッチングすることができる。そのため、導通路5(下地層8が形成されている場合には、その下地層8)の表面は、エッチングによって侵食されることなく良好に露出される。なお、露出した導通路5(下地層8が形成されている場合には、その下地層8)の表面は、そのまま電極部として用いてもよく、また、その表面上にさらに電極層を形成してもよい。
【0046】
なお、上記した図6に示す方法では、積層側導体層15上にカバー絶縁層18を形成し、オープニング17内に電極層19を形成した後に、金属支持板1および樹脂薄膜2をエッチングにより除去したが、金属支持板1および樹脂薄膜2のエッチングによる除去は、いずれの工程の途中で行なってもよく、また、金属支持板1および樹脂薄膜2のエッチングを連続して行なう必要もなく、別の工程を挟んで段階的に行なってもよい。
【0047】
ただし、図6に示す方法のように、最後の工程で、金属支持板1および樹脂薄膜2をエッチングによって除去すれば、製造工程中における各層の寸法変化を防止することができるとともに、製造工程中におけるハンドリングを向上させることができ、非常に薄い回路基板を製造することができる。
【0048】
また、以上の説明では、多層回路基板を、2層回路基板を例にとって説明したが、その層数は特に限定されず、上記と同様の方法によって、積層絶縁層および積層側導体層の形成を順次繰り返して、2層以上の多層回路基板を製造するようにしてもよい。
【0049】
このようにして単層回路基板や多層回路基板などの回路基板を製造すれば、金属支持板1をエッチングにより除去する工程において、導通路5(下地層8が形成されている場合には、その下地層8)と金属支持板1との間には、樹脂薄膜2が介在しているので、金属支持板1をエッチングによって除去しても、導通路5(下地層8が形成されている場合には、その下地層8)は、樹脂薄膜2により覆われているので、この金属支持板1のエッチングによって除去されることが防止され、また、樹脂薄膜2をエッチングによって除去する工程においても、導通路5(下地層8が形成されている場合には、その下地層8)は、金属により形成されているので、この樹脂薄膜2のエッチングによっても除去されず、そのため、これらのエッチングによって、導通路5(下地層8が形成されている場合には、その下地層8)における欠陥が生じることを有効に防止することができる。したがって、この方法によって得られる回路基板では、電極部における良好な接続信頼性を確保することができる。
【0050】
そして、このようにして製造される回路基板は、特に限定されず、各種の電子機器および電子部品の回路基板として用いることができ、例えば、ハードディスクドライブ用の回路付サスペンション基板などとしても、好適に用いることができる。
【0051】
【実施例】
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。
【0052】
実施例1
3,3’,4,4’−ビフェニルテトラカルボン酸二無水物100g、p−フェニレンジアミン31.2gおよび4,4’−ジアミノジフェニルエーテル10.1gを、N−メチルピロリドン800g中で反応させて、ポリアミック酸樹脂溶液(A)を得た。
【0053】
ポリアミック酸樹脂溶液(A)に、さらに、N−メチルピロリドン472gを加えて希釈し、樹脂薄膜形成用のポリアミック酸樹脂溶液(I)を得た。
【0054】
次に、別途同様に調製したポリアミック酸樹脂溶液(A)に、1−エチル−3,5−ジメトキシカルボニル−4−(2−ニトロフェニル)−1,4−ジヒドロピリジン21.2gを均一に溶解させて、絶縁層形成用の感光性ポリアミック酸樹脂溶液(II)を得た。
【0055】
ポリアミック酸樹脂溶液(I)を、ステンレス箔(厚み25μm、SUS304)上に、スピンコータを用いて塗工し、100℃で10分間乾燥して、ポリアミック酸樹脂層を形成した(図2(a)参照)。次いで、真空中400℃で2時間熱処理することにより、ステンレス箔上に、厚み0.5μmのポリイミド薄膜を形成した(図2(b)、図1(a)参照)。
【0056】
さらに、このポリイミド薄膜上に、感光性ポリアミック酸樹脂溶液(II)を、スピンコータを用いて塗工し、100℃で15分間乾燥することによって、感光性ポリアミック酸樹脂層を形成した(図3(a)参照)。次いで、感光性ポリアミック酸樹脂層を、所定のパターンのフォトマスクを介して露光させ(図3(b)参照)、170℃で3分間加熱した後、水酸化テトラメチルアンモニウム水溶液を用いて現像することにより、所定の位置に貫通孔が形成された感光性ポリアミック酸樹脂層を形成した(図3(c)参照)。さらに、この感光性ポリアミック酸樹脂層を、400℃で2時間熱処理することにより、ポリイミド薄膜上に、貫通孔が形成された厚み10μmのポリイミド絶縁層を形成した(図3(d)、図1(b)参照)。
【0057】
次いで、貫通孔を含むポリイミド絶縁層の表面の全面に、スパッタリング法によって、約500Åのクロム薄膜と、約1500Åの銅薄膜とを順次積層して、下地層を形成した後(図4(a)参照)、下地層上に、ドライフィルムレジストを用いて、めっきレジストを所定の回路パターンと逆パターンで形成し(図4(b)参照)、次いで、銅めっきによって、貫通孔内に銅を析出させて導通路を形成するとともに、所定の回路パターンとして10μmの導体層を形成した(図4(c)参照)。その後、めっきレジストおよびめっきレジストが形成されていた下地層を、化学エッチングにより除去した(図4(d)、図1(c)参照)。
【0058】
次いで、この導体層上に、感光性ポリアミック酸樹脂溶液(II)を、スピンコータを用いて塗工し、100℃で15分間乾燥することによって、感光性ポリアミック酸樹脂層を形成し、所定のパターンのフォトマスクを介して露光させ、170℃で3分間加熱した後、水酸化テトラメチルアンモニウム水溶液を用いて現像することにより、所定の位置に積層側貫通孔が形成された感光性ポリアミック酸樹脂層を形成し、さらに、この感光性ポリアミック酸樹脂層を、400℃で2時間熱処理することにより、導体層上に、積層側貫通孔が形成された厚み10μmの積層側ポリイミド絶縁層を形成した(図6(a)参照)。
【0059】
そして、積層側貫通孔を含む積層側ポリイミド絶縁層の表面の全面に、スパッタリング法によって、約500Åのクロム薄膜と、約1500Åの銅薄膜とを順次積層して、下地層を形成した後、下地層上に、ドライフィルムレジストを用いて、めっきレジストを所定の回路パターンと逆パターンで形成し、次いで、銅めっきによって、積層側貫通孔内に銅を析出させて積層側導通路を形成するとともに、所定の回路パターンとして10μmの積層側導体層を形成した。その後、めっきレジストおよびめっきレジストが形成されていた下地層を、化学エッチングにより除去した(図6(b)参照)。
【0060】
次いで、この積層側導体層上に、感光性ポリアミック酸樹脂溶液(II)を、スピンコータを用いて塗工し、100℃で15分間乾燥することによって、感光性ポリアミック酸樹脂層を形成し、所定のパターンのフォトマスクを介して露光させ、170℃で3分間加熱した後、水酸化テトラメチルアンモニウム水溶液を用いて現像することにより、所定の位置にオープニングが形成された感光性ポリアミック酸樹脂層を形成し、さらに、この感光性ポリアミック酸樹脂層を、400℃で2時間熱処理することにより、積層側導体層上に、オープニングが形成された厚み10μmのカバーポリイミド絶縁層を形成した(図6(c)参照)。
【0061】
そして、オープニング内に、銅めっきにより高さ20μmのバンプを形成した後(図7(d)参照)、塩化第二鉄/塩酸水溶液を用いて、ステンレス箔をエッチングした(図7(e)参照)。なお、このエッチングにおいては、バンプを保護材によって保護してエッチングされないようにした。
【0062】
次いで、過マンガン酸ナトリウム水溶液を用いて、ステンレス箔のエッチングにより露出したポリイミド薄膜を、クロム薄膜が露出するまでエッチングすることにより(図7(f)参照)、2層回路基板を得た。
【0063】
露出したクロム薄膜の表面を顕微鏡で観察した。その結果、クロム薄膜の表面は、全くエッチングされておらず、その次に形成されている銅薄膜の表面は、全く観察されなかった。
【0064】
実施例2
導体層を形成した後、積層側ポリイミド絶縁層および積層側導体層を形成することなく、その導体層上にカバーポリイミド絶縁層を形成した後、ステンレス箔をエッチングし、次いで、ポリイミド薄膜をエッチングした以外は、実施例1と適宜同様の操作により、図8に示す単層回路基板を得た。
【0065】
なお、図8(a)に示すように、この単層回路基板の製造においては、ステンレス箔21およびポリイミド薄膜22上には、所定のパターンとして、絶縁層23、導体層24およびカバー絶縁層25を形成し、図8(b)に示すように、ステンレス箔21をエッチングする工程においては、ステンレス箔21を、導通路26が露出された電極部27とその周辺のみ、部分的にエッチングした。また、ポリイミド薄膜22をエッチングする工程においては、CF4/O2(1:2)の混合ガスを用いて、所定の条件下において、プラズマエッチングした。
【0066】
得られた回路基板について、露出した電極部27のクロム薄膜(図示せず。)の表面を顕微鏡で観察したところ、クロム薄膜の表面は、全くエッチングされておらず、その次に形成されている銅薄膜の表面は、全く観察されなかった。
【0067】
比較例1
ポリイミド薄膜を形成しない以外は、実施例1と同様の操作により、2層回路基板を製造した。この2層回路基板について、露出したクロム薄膜の表面を顕微鏡で観察したところ、クロム薄膜の表面がエッチングされ、導通路の銅表面の侵食が確認された。
【0068】
比較例2
ポリイミド薄膜を形成しない以外は、実施例2と同様の操作により、単層回路基板を製造した。この単層回路基板について、露出したクロム薄膜の表面を顕微鏡で観察したところ、クロム薄膜の表面がエッチングされ、導通路の銅表面の侵食が確認された。
【0069】
【発明の効果】
以上述べたように、本発明の回路基板の製造方法によれば、金属支持板をエッチングにより除去する工程において、導通路と金属支持板との間には、樹脂薄膜が介在しているので、金属支持板をエッチングによって除去しても、導通路は、樹脂薄膜により覆われているので、この金属支持板のエッチングによって除去されることが防止され、また、樹脂薄膜をエッチングによって除去する工程においても、導通路は、めっきにより形成されているので、この樹脂薄膜のエッチングによっても除去されず、そのため、これらのエッチングによって、導通路における欠陥が生じることが有効に防止され、電極部における良好な接続信頼性を確保することができる。
【図面の簡単な説明】
【図1】本発明の回路基板の製造方法の一実施形態の各工程を示す要部断面図であって、
(a)は、金属支持板上に樹脂薄膜を形成する工程、
(b)は、樹脂薄膜上に貫通孔が形成される絶縁層を形成する工程、
(c)は、貫通孔内に導通路を形成すると同時に、絶縁層上に所定の回路パターンで導体層を形成する工程を示す。
【図2】図1(a)に示す、金属支持板上に樹脂薄膜を形成する工程の詳細を示す要部断面図であって、
(a)は、金属支持板上にポリイミド樹脂前駆体層を形成する工程、
(b)は、ポリイミド樹脂前駆体層をイミド化して、ポリイミド樹脂薄膜からなる樹脂薄膜を形成する工程を示す。
【図3】図1(b)に示す、樹脂薄膜上に貫通孔が形成される絶縁層を形成する工程の詳細を示す要部断面図であって、
(a)は、樹脂薄膜上に感光性ポリイミド樹脂前駆体層を形成する工程、
(b)は、感光性ポリイミド樹脂前駆体層をフォトマスクを介して露光させる工程、
(c)は、現像により感光性ポリイミド樹脂前駆体層に貫通孔を形成する工程、(d)は、感光性ポリイミド樹脂前駆体層をイミド化して、ポリイミド樹脂層からなる絶縁層を形成する工程を示す。
【図4】図1(c)に示す、貫通孔内に導通路を形成すると同時に、絶縁層上に所定の回路パターンで導体層を形成する工程の詳細を示す要部断面図であって、
(a)は、貫通孔を含む絶縁層の表面の全面に金属薄膜の下地層を形成する工程、
(b)は、貫通孔が形成されていない下地層上にめっきレジストを所定の回路パターンと逆パターンで形成する工程、
(c)は、めっきにより、貫通孔内に金属を析出させて導通路を形成するとともに、下地層上に所定の回路パターンとして導体層を形成する工程、
(d)は、めっきレジストおよびめっきレジストが形成されていた下地層を、エッチングにより除去する工程を示す。
【図5】図1(c)に示す、貫通孔内に導通路を形成すると同時に、絶縁層上に所定の回路パターンで導体層を形成する工程に続いて、単層回路基板を製造する工程を示す要部断面図であって、
(a)は、導体層上にオープニングが形成されるカバー絶縁層を形成する工程、(b)は、オープニング内に電極層を形成する工程、
(c)は、金属支持板をエッチングにより除去する工程、
(d)は、樹脂薄膜をエッチングにより除去する工程を示す。
【図6】図1(c)に示す、貫通孔内に導通路を形成すると同時に、絶縁層上に所定の回路パターンで導体層を形成する工程に続いて、多層回路基板を製造する工程を示す要部断面図であって、
(a)は、導体層上に積層側貫通孔が形成される積層側絶縁層を形成する工程、(b)は、積層側貫通孔内に積層側導通路を形成すると同時に、積層側絶縁層上に所定の回路パターンで積層側導体層を形成する工程、
(c)は、積層側導体層上にオープニングが形成されるカバー絶縁層を形成する工程を示す。
【図7】図6(c)に続いて、多層回路基板を製造する工程を示す要部断面図であって、
(d)は、オープニング内に電極層を形成する工程、
(e)は、金属支持板をエッチングにより除去する工程、
(f)は、樹脂薄膜をエッチングにより除去する工程を示す。
【図8】実施例2において製造される単層回路基板の要部断面図であって、
(a)は、ステンレス箔およびポリイミド薄膜上に、所定のパターンとして、絶縁層、導体層およびカバー絶縁層が形成されている状態、
(b)は、ステンレス箔およびポリイミド薄膜が、導通路が露出された電極部とその周辺のみ、部分的にエッチングされている状態を示す。
【符号の説明】
1 金属支持板
2 樹脂薄膜
3 貫通孔
4 絶縁層
5 導通路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a circuit board used for electronic equipment, electronic components, and the like.
[0002]
[Prior art]
As a circuit board manufacturing method, for example, using a metal support plate, an insulating layer having a predetermined shape is formed on the metal support plate, and a through-hole exposing the surface of the metal support plate is formed in the insulating layer. Then, in the through hole, metal is deposited by plating to form a conduction path, a conductor layer is formed with a predetermined circuit pattern on the insulating layer, and then the metal support plate is removed by etching. How to do is known.
[0003]
According to such a method, since each layer is formed on the metal support plate, it is possible to prevent a change in the dimensions of each layer during the manufacturing process, and because the handling during the manufacturing process is good, a very thin circuit board is manufactured. can do.
[0004]
More specifically, in a suspension board with circuit, for example, a stainless steel substrate is used as a metal support plate, and an insulating layer and a conductor layer having a predetermined circuit pattern are formed on the stainless steel substrate. Processing the substrate into a predetermined shape is performed by partially etching the substrate.
[0005]
[Problems to be solved by the invention]
However, in the above method, in the step of removing the metal support plate by etching, even the conduction path in contact with the metal support plate is etched, resulting in defects, and good connection reliability in the electrode portion. There is a defect that it cannot be obtained.
[0006]
The present invention has been made in order to solve such a problem, and an object of the present invention is to remove the metal support plate without causing a defect in the conduction path formed on the metal support plate. Another object of the present invention is to provide a circuit board manufacturing method capable of ensuring good connection reliability.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing a circuit board according to the present invention includes a step of forming a resin thin film on a metal support plate, and an insulating layer in which a through hole is formed in the thickness direction on the resin thin film. A step of forming a conduction path by plating in the through hole, a step of removing the metal support plate by etching, and a step of removing the resin thin film by etching.
[0008]
Moreover, in this method, it is preferable that the thickness of the said resin thin film is 1 micrometer or less, and it is preferable that the said resin thin film consists of a polyimide resin or a polyimide resin precursor.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
1 to 6 are process diagrams showing an embodiment of a circuit board manufacturing method of the present invention. Hereinafter, with reference to these FIGS. 1-6, the manufacturing method of the circuit board of this invention is demonstrated. In the method for manufacturing a circuit board according to the present invention, first, a resin
[0010]
The
[0011]
The resin
[0012]
The resin
[0013]
As the polyimide resin precursor, for example, a polyamic acid resin obtained by reacting acid dianhydride and diamine is used.
[0014]
Examples of the acid dianhydride include 3,3 ′, 4,4′-oxydiphthalic dianhydride (ODPA), 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride,
[0015]
In order to form the polyimide
[0016]
Next, in the method of manufacturing a circuit board according to the present invention, as shown in FIG.
[0017]
As the insulating
[0018]
The insulating
[0019]
Preferably, after forming a photosensitive polyimide
[0020]
That is, in this method, as shown in FIG. 3A, first, a photosensitive polyimide
[0021]
And in order to form the photosensitive polyimide
[0022]
Next, in this method, as shown in FIG. 3 (b), the photosensitive polyimide
[0023]
The irradiation light for exposure has an exposure wavelength of 350 to 450 nm, more preferably 400 to 450 nm, and an integrated exposure light amount of 100 to 3000 mJ / cm. 2 Furthermore, 200 to 1000 mJ / cm 2 It is preferable that
[0024]
Further, the exposed portion of the irradiated photosensitive polyimide
[0025]
Then, as shown in FIG.3 (d), the photosensitive polyimide
[0026]
Next, in the circuit board manufacturing method of the present invention, the
[0027]
The plating is not particularly limited, and for example, a metal such as copper, nickel, gold, solder, or an alloy thereof is used, and copper is preferably used. Further, the method of forming the
[0028]
In the method of filling and baking the conductive paste, for example, the conductive paste in which the fine metal particles are mixed in the binder is applied on the insulating
[0029]
Further, in the method of plating after forming the base layer of the metal thin film, for example, as shown in FIG. 4A, first, sputtering deposition and vacuum deposition are performed on the entire surface of the insulating
[0030]
In the method of forming a thick film by vapor deposition, for example, the
[0031]
In the method of manufacturing a circuit board according to the present invention, basically, the
[0032]
In FIG. 5A, there is no particular limitation on the formation of the insulating
[0033]
5B, in order to form the
[0034]
In FIG. 5C, the
[0035]
Next, in FIG. 5D, the method for removing the resin
[0036]
By using such an etching method, only the resin
[0037]
In the above-described method shown in FIG. 5, the
[0038]
However, if the
[0039]
Further, when the circuit board is manufactured as a multilayer circuit board having a plurality of conductor layers, more specifically, as shown in FIG. As shown in FIG. 6B, the laminated
[0040]
In FIG. 6A, there is no particular limitation on the formation of the laminated
[0041]
Further, in FIG. 6B, in order to form the lamination-side
[0042]
Next, in FIG. 6C, there is no particular limitation on the formation of the insulating
[0043]
7D, in order to form the
[0044]
In FIG. 7E, there is no particular limitation on removing the
[0045]
Next, in FIG. 7F, there is no particular limitation on removing the resin
[0046]
In the method shown in FIG. 6 described above, the
[0047]
However, if the
[0048]
In the above description, the multilayer circuit board has been described by taking a two-layer circuit board as an example, but the number of layers is not particularly limited, and the multilayer insulating layer and the multilayer conductor layer are formed by the same method as described above. A multilayer circuit board having two or more layers may be manufactured by repeating sequentially.
[0049]
If a circuit board such as a single-layer circuit board or a multilayer circuit board is manufactured in this way, in the step of removing the
[0050]
The circuit board manufactured in this way is not particularly limited, and can be used as a circuit board for various electronic devices and electronic components. For example, it is also suitable as a suspension board with a circuit for a hard disk drive. Can be used.
[0051]
【Example】
Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples. However, the present invention is not limited to the examples and comparative examples.
[0052]
Example 1
100 g of 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride, 31.2 g of p-phenylenediamine and 10.1 g of 4,4′-diaminodiphenyl ether are reacted in 800 g of N-methylpyrrolidone, A polyamic acid resin solution (A) was obtained.
[0053]
Further, 472 g of N-methylpyrrolidone was added to the polyamic acid resin solution (A) for dilution to obtain a polyamic acid resin solution (I) for forming a resin thin film.
[0054]
Next, 21.2 g of 1-ethyl-3,5-dimethoxycarbonyl-4- (2-nitrophenyl) -1,4-dihydropyridine was uniformly dissolved in the polyamic acid resin solution (A) separately prepared in the same manner. Thus, a photosensitive polyamic acid resin solution (II) for forming an insulating layer was obtained.
[0055]
The polyamic acid resin solution (I) was applied onto a stainless foil (
[0056]
Further, a photosensitive polyamic acid resin solution (II) was applied onto the polyimide thin film using a spin coater and dried at 100 ° C. for 15 minutes to form a photosensitive polyamic acid resin layer (FIG. 3 ( a)). Next, the photosensitive polyamic acid resin layer is exposed through a photomask having a predetermined pattern (see FIG. 3B), heated at 170 ° C. for 3 minutes, and then developed using an aqueous tetramethylammonium hydroxide solution. Thereby, the photosensitive polyamic acid resin layer in which the through-hole was formed in the predetermined position was formed (refer FIG.3 (c)). Furthermore, this photosensitive polyamic acid resin layer was heat-treated at 400 ° C. for 2 hours to form a 10 μm-thick polyimide insulating layer having through holes formed on the polyimide thin film (FIG. 3D, FIG. 1). (See (b)).
[0057]
Next, an approximately 500 mm chromium thin film and an approximately 1500 mm copper thin film were sequentially laminated on the entire surface of the polyimide insulating layer including the through holes by sputtering to form an underlayer (FIG. 4A). (See Fig. 4 (b)). Using a dry film resist, a plating resist is formed in a pattern opposite to the predetermined circuit pattern on the underlying layer (see Fig. 4 (b)), and then copper is deposited in the through hole by copper plating. Thus, a conductive path was formed, and a 10 μm conductor layer was formed as a predetermined circuit pattern (see FIG. 4C). Thereafter, the plating resist and the base layer on which the plating resist was formed were removed by chemical etching (see FIGS. 4D and 1C).
[0058]
Next, a photosensitive polyamic acid resin solution (II) is applied onto the conductor layer using a spin coater, and dried at 100 ° C. for 15 minutes to form a photosensitive polyamic acid resin layer. The photosensitive polyamic acid resin layer having a laminated side through-hole formed at a predetermined position by exposure through a photomask, heating at 170 ° C. for 3 minutes, and developing with an aqueous tetramethylammonium hydroxide solution Furthermore, this photosensitive polyamic acid resin layer was heat-treated at 400 ° C. for 2 hours, thereby forming a laminated polyimide insulating layer having a thickness of 10 μm and a laminated through hole formed on the conductor layer ( (See FIG. 6 (a)).
[0059]
Then, an about 500 mm chromium thin film and an about 1500 mm copper thin film are sequentially laminated on the entire surface of the layer side polyimide insulating layer including the layer side through-holes by a sputtering method to form a base layer. On the ground layer, using dry film resist, a plating resist is formed in a pattern opposite to the predetermined circuit pattern, and then copper is deposited in the lamination-side through hole by copper plating to form a lamination-side conduction path. Then, a 10 μm laminated conductor layer was formed as a predetermined circuit pattern. Thereafter, the plating resist and the base layer on which the plating resist was formed were removed by chemical etching (see FIG. 6B).
[0060]
Next, the photosensitive polyamic acid resin solution (II) is applied onto the laminated conductor layer using a spin coater and dried at 100 ° C. for 15 minutes to form a photosensitive polyamic acid resin layer. The photosensitive polyamic acid resin layer having an opening formed at a predetermined position is exposed through a photomask having a pattern of 1, heated at 170 ° C. for 3 minutes, and then developed with an aqueous tetramethylammonium hydroxide solution. Then, the photosensitive polyamic acid resin layer was heat-treated at 400 ° C. for 2 hours to form a cover polyimide insulating layer having a thickness of 10 μm and an opening formed on the laminated conductor layer (FIG. 6 ( c)).
[0061]
Then, after forming a 20 μm high bump in the opening by copper plating (see FIG. 7 (d)), the stainless steel foil was etched using a ferric chloride / hydrochloric acid aqueous solution (see FIG. 7 (e)). ). In this etching, the bumps were protected by a protective material so as not to be etched.
[0062]
Next, using a sodium permanganate aqueous solution, the polyimide thin film exposed by etching of the stainless steel foil was etched until the chromium thin film was exposed (see FIG. 7F) to obtain a two-layer circuit board.
[0063]
The surface of the exposed chromium thin film was observed with a microscope. As a result, the surface of the chromium thin film was not etched at all, and the surface of the copper thin film formed next was not observed at all.
[0064]
Example 2
After forming the conductor layer, without forming the laminated polyimide insulation layer and the laminated conductor layer, after forming the cover polyimide insulation layer on the conductor layer, the stainless steel foil was etched, and then the polyimide thin film was etched Except for the above, the single-layer circuit board shown in FIG.
[0065]
As shown in FIG. 8A, in the manufacture of this single-layer circuit board, an insulating
[0066]
When the surface of the chromium thin film (not shown) of the exposed
[0067]
Comparative Example 1
A two-layer circuit board was produced in the same manner as in Example 1 except that no polyimide thin film was formed. When the surface of the exposed chromium thin film was observed with a microscope with respect to this two-layer circuit board, the surface of the chromium thin film was etched, and erosion of the copper surface of the conduction path was confirmed.
[0068]
Comparative Example 2
A single-layer circuit board was manufactured in the same manner as in Example 2 except that no polyimide thin film was formed. When the surface of the exposed chromium thin film was observed with a microscope for this single-layer circuit board, the surface of the chromium thin film was etched, and erosion of the copper surface of the conduction path was confirmed.
[0069]
【The invention's effect】
As described above, according to the method for manufacturing a circuit board of the present invention, in the step of removing the metal support plate by etching, a resin thin film is interposed between the conduction path and the metal support plate. Even if the metal support plate is removed by etching, the conduction path is covered with the resin thin film, so that the metal support plate is prevented from being removed by etching, and the resin thin film is removed by etching. However, since the conductive path is formed by plating, it is not removed even by etching of the resin thin film. Therefore, these etchings effectively prevent defects in the conductive path, and the electrode portion has a good quality. Connection reliability can be ensured.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an essential part showing each step of an embodiment of a method for producing a circuit board of the present invention,
(A) is a step of forming a resin thin film on a metal support plate;
(B) is a step of forming an insulating layer in which a through hole is formed on the resin thin film;
(C) shows the process of forming a conductor layer with a predetermined circuit pattern on the insulating layer at the same time as forming a conduction path in the through hole.
FIG. 2 is a cross-sectional view of an essential part showing details of a step of forming a resin thin film on a metal support plate shown in FIG.
(A) is a step of forming a polyimide resin precursor layer on a metal support plate;
(B) shows the process of imidizing a polyimide resin precursor layer and forming the resin thin film which consists of a polyimide resin thin film.
FIG. 3 is a cross-sectional view of an essential part showing details of a step of forming an insulating layer in which a through hole is formed on a resin thin film shown in FIG.
(A) is a step of forming a photosensitive polyimide resin precursor layer on the resin thin film;
(B) is a step of exposing the photosensitive polyimide resin precursor layer through a photomask;
(C) is a step of forming a through hole in the photosensitive polyimide resin precursor layer by development, and (d) is a step of imidizing the photosensitive polyimide resin precursor layer to form an insulating layer made of the polyimide resin layer. Indicates.
FIG. 4 is a cross-sectional view of a main part showing details of a process of forming a conductive layer with a predetermined circuit pattern on an insulating layer at the same time as forming a conduction path in the through hole shown in FIG. 1 (c);
(A) is a step of forming an underlayer of a metal thin film on the entire surface of the insulating layer including the through hole;
(B) is a step of forming a plating resist in a pattern reverse to a predetermined circuit pattern on a base layer in which no through hole is formed;
(C) is a step of forming a conductive path by depositing a metal in the through hole by plating and forming a conductor layer as a predetermined circuit pattern on the underlayer,
(D) shows the process of removing the plating resist and the base layer in which the plating resist was formed by etching.
FIG. 5 shows a step of manufacturing a single-layer circuit board following the step of forming a conductive path in the through hole and forming a conductor layer with a predetermined circuit pattern on the insulating layer at the same time as shown in FIG. It is principal part sectional drawing which shows,
(A) is a step of forming a cover insulating layer in which an opening is formed on the conductor layer; (b) is a step of forming an electrode layer in the opening;
(C) is a step of removing the metal support plate by etching;
(D) shows the process of removing a resin thin film by an etching.
FIG. 6 shows a step of manufacturing a multilayer circuit board following the step of forming a conductive path in the through hole and forming a conductor layer with a predetermined circuit pattern on the insulating layer at the same time as shown in FIG. It is principal part sectional drawing shown,
(A) is a step of forming a laminated side insulating layer in which a laminated side through hole is formed on the conductor layer, and (b) is a laminated side insulating layer at the same time as forming a laminated side conduction path in the laminated side through hole. Forming a laminated conductor layer with a predetermined circuit pattern thereon,
(C) shows the process of forming the insulating cover layer in which an opening is formed on the lamination | stacking side conductor layer.
FIG. 7 is a cross-sectional view of a principal part showing a step of manufacturing a multilayer circuit board following FIG.
(D) is a step of forming an electrode layer in the opening;
(E) is a step of removing the metal support plate by etching;
(F) shows the process of removing a resin thin film by an etching.
FIG. 8 is a cross-sectional view of a principal part of a single-layer circuit board manufactured in Example 2,
(A) is a state in which an insulating layer, a conductor layer and a cover insulating layer are formed as a predetermined pattern on the stainless steel foil and the polyimide thin film,
(B) shows a state in which the stainless steel foil and the polyimide thin film are partially etched only in the electrode portion where the conduction path is exposed and its periphery.
[Explanation of symbols]
1 Metal support plate
2 Resin thin film
3 Through hole
4 Insulation layer
5 Conduction path
Claims (3)
前記樹脂薄膜上に、厚さ方向に貫通孔が形成される絶縁層を形成する工程、
前記貫通孔にめっきにより導通路を形成する工程、
前記金属支持板をエッチングにより除去する工程、および
前記樹脂薄膜をエッチングにより除去する工程
を含んでいることを特徴とする、回路基板の製造方法。Forming a resin thin film on a metal support plate;
Forming an insulating layer in which a through hole is formed in the thickness direction on the resin thin film;
Forming a conduction path by plating in the through hole;
A method for manufacturing a circuit board, comprising: a step of removing the metal support plate by etching; and a step of removing the resin thin film by etching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000317421A JP4448610B2 (en) | 2000-10-18 | 2000-10-18 | Circuit board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000317421A JP4448610B2 (en) | 2000-10-18 | 2000-10-18 | Circuit board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002124767A JP2002124767A (en) | 2002-04-26 |
JP4448610B2 true JP4448610B2 (en) | 2010-04-14 |
Family
ID=18796204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000317421A Expired - Fee Related JP4448610B2 (en) | 2000-10-18 | 2000-10-18 | Circuit board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4448610B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4267903B2 (en) * | 2002-11-29 | 2009-05-27 | 日本特殊陶業株式会社 | Manufacturing method of multilayer wiring board |
JP4640802B2 (en) * | 2005-07-07 | 2011-03-02 | 日東電工株式会社 | Suspension board with circuit |
JP4865453B2 (en) | 2006-08-30 | 2012-02-01 | 日東電工株式会社 | Wiring circuit board and manufacturing method thereof |
JP5324051B2 (en) * | 2007-03-29 | 2013-10-23 | 新光電気工業株式会社 | Wiring substrate manufacturing method, semiconductor device manufacturing method, and wiring substrate |
JP2008282995A (en) | 2007-05-10 | 2008-11-20 | Nitto Denko Corp | Wiring circuit board |
KR100956632B1 (en) | 2007-12-17 | 2010-05-11 | 주식회사 심텍 | Ultra-thin substrate for semiconductor package, and fabrication method of the same, fabrication method for semiconductor device thereby |
JP5419583B2 (en) * | 2009-08-03 | 2014-02-19 | 新光電気工業株式会社 | Wiring board manufacturing method |
JP6030394B2 (en) * | 2012-09-26 | 2016-11-24 | 住友電工プリントサーキット株式会社 | Printed wiring board |
JP6314195B2 (en) * | 2016-10-20 | 2018-04-18 | 住友電工プリントサーキット株式会社 | Printed wiring board and method for manufacturing the printed wiring board |
JP7085328B2 (en) | 2017-09-29 | 2022-06-16 | 日東電工株式会社 | Wiring circuit board, its manufacturing method and image pickup device |
CN114698234A (en) * | 2022-03-30 | 2022-07-01 | 深圳市信维通信股份有限公司 | Method for combining multi-layer LCP material substrate |
-
2000
- 2000-10-18 JP JP2000317421A patent/JP4448610B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002124767A (en) | 2002-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3949849B2 (en) | Manufacturing method of interposer for chip size package and interposer for chip size package | |
US5374469A (en) | Flexible printed substrate | |
US6904674B2 (en) | Process for manufacturing a printed wiring board | |
US6591491B2 (en) | Method for producing multilayer circuit board | |
JP4448610B2 (en) | Circuit board manufacturing method | |
JP2003273498A (en) | Method of manufacturing printed-wiring board | |
TWI436707B (en) | A method of manufacturing a printed wiring board, and a printed wiring board obtained from the manufacturing method | |
JP2002111174A (en) | Method for manufacturing wiring circuit board | |
JP3226489B2 (en) | Suspension board with circuit | |
TWI436706B (en) | A method of manufacturing a printed wiring board, and a printed wiring board obtained from the manufacturing method | |
JP3339422B2 (en) | Wiring board and manufacturing method thereof | |
JPH06283866A (en) | Multilayer circuit board and manufacture thereof | |
JPH05152755A (en) | Multilayered board and its manufacture | |
JP4826020B2 (en) | Manufacturing method of multilayer wiring board | |
JP3969902B2 (en) | Manufacturing method of interposer for chip size package | |
JP2001196746A (en) | Printed wiring substrate and method for manufacturing printed wiring substrate | |
JP3602206B2 (en) | Wiring structure and its manufacturing method | |
JP3248786B2 (en) | Circuit board structure and circuit board manufacturing method | |
JP4270495B2 (en) | Manufacturing method of flexible wiring board | |
JP2001313451A (en) | Manufacturing method for flexible wiring board | |
JP2002271026A (en) | Multi-layer printed wiring board and manufacturing method therefor | |
JPH05267810A (en) | Double-sided board and manufacture of the same | |
JP4571013B2 (en) | Printed circuit board | |
JP4570799B2 (en) | Method for manufacturing printed circuit board | |
JP2905331B2 (en) | Double-sided board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160129 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |