JP4267903B2 - Method of manufacturing a multilayer wiring board - Google Patents

Method of manufacturing a multilayer wiring board Download PDF

Info

Publication number
JP4267903B2
JP4267903B2 JP2002348574A JP2002348574A JP4267903B2 JP 4267903 B2 JP4267903 B2 JP 4267903B2 JP 2002348574 A JP2002348574 A JP 2002348574A JP 2002348574 A JP2002348574 A JP 2002348574A JP 4267903 B2 JP4267903 B2 JP 4267903B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
layer
metal
formed
metal substrate
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2002348574A
Other languages
Japanese (ja)
Other versions
JP2004186223A (en )
Inventor
慎也 宮本
訓 平野
六郎 神戸
Original Assignee
日本特殊陶業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、多層配線基板の製造方法に関する。 The present invention relates to a method of manufacturing a multilayer wiring board.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
半導体チップ等の電子部品を搭載するための配線基板には、例えば、ビルドアップ配線基板がある。 A wiring board for mounting electronic components such as semiconductor chips, for example, there is a build-up wiring board. このビルドアップ配線基板は、コア基板の表面(両面あるいは片面)に、樹脂のみで構成される絶縁層と、配線パターンを形成する配線層とを積層して、ビルドアップ層を形成することにより作製することができる。 The build-up wiring board is fabricated on the surface of the core substrate (both sides or one side), only the insulating layer composed of the resin, and laminating a wiring layer for forming the wiring pattern, by forming a buildup layer can do.
【0003】 [0003]
しかしながら、通常のビルドアップ配線基板は、ビルドアップ層をコア基板上に形成し、このコア基板が形成されている状態で製品として使用されるため、配線基板全体としての厚みが大きくなってしまうという問題がある。 However, conventional build-up wiring board, forming a buildup layer on the core substrate, that this because the core board is used as a product in a state of being formed, the thickness of the entire wiring board is increased There's a problem. 配線基板としての厚みが大きいと、結果的に配線密度が減少してしまう。 A large thickness of the wiring board, resulting in wiring density is reduced. 電子部品の小型化が著しい昨今においては、より配線密度の高い配線基板が求められるが、このような要望に十分に対応するのは、徐々に困難な状況になってきている。 In recent downsizing significant electronic components, although higher wiring board wiring density is required, what corresponds sufficiently to such a demand, it has become increasingly difficult situation. また、配線基板に搭載される電子部品と動作電源との接続は、このコア基板を介して行なわれるため、コア基板の厚さ分だけ、両者を接続する配線の長さが長くなり、電気的特性の劣化を招く。 The connection between the electronic component and the operation power supply to be mounted on the wiring board, since it is performed through the core substrate, by the thickness of the core substrate, the length of the wiring connecting the two is increased, electrical lead to a deterioration of the characteristics. このような問題のため、コア基板を有さない配線基板が提案されつつある。 Because of these problems, while the wiring substrate having no core substrate have been proposed some. しかし、コア基板を有さない配線基板においては、配線基板の強度が劣ってしまったり、製造プロセス中のハンドリング性を十分に維持することができなかったりする。 However, in the wiring substrate having no core substrate, or worse inferior strength of the wiring board, or it can not sufficiently maintain the handling properties during the fabrication process.
【0004】 [0004]
一方で、特開2002−26171号公報(特許文献1)には、金属板上にビルドアップ層を形成し、この金属板を部分的にエッチングしてビルドアップ層を露出させることにより、残った金属板にてなる金属枠を、ビルドアップ層の強度を補強するための支持枠として活用する技術が開示されている。 On the other hand, Japanese Patent 2002-26171 (Patent Document 1), the build-up layer formed on the metal plate, by exposing the build-up layer of the metal plate is partially etched, remaining a metal frame made of a metal plate, a technique for use as a supporting frame for reinforcing the strength of the build-up layer is disclosed. 図3は、該公報に開示されている方法を簡単に説明するための概略図である。 Figure 3 is a schematic diagram for explaining a method disclosed in the publication simply. まず、図3Aに示すように、金属板31上に絶縁層及び配線層を有するビルドアップ層BUを形成する。 First, as shown in FIG. 3A, to form the buildup layer BU having an insulating layer and a wiring layer on the metal plate 31. 次に、図3Bに示すように、金属板31を部分的に除去することにより、ビルドアップ層BUの表面を露出させるとともに、該ビルドアップ層BUを反転させて、金属板31の残留する部分を、ビルドアップ層BUを補強するための支持枠32とする。 Next, as shown in FIG. 3B, by partially removing the metal plate 31, thus exposing the surface of the buildup layer BU, by reversing the buildup layer BU, the remaining metal plates 31 parts and a supporting frame 32 for reinforcing the buildup layer BU. これにより、コア基板を有さなくても強度が十分で、かつ、ビルドアップ層BUを形成する製造プロセス中には、ハンドリング性も十分に維持することができる多層配線基板を製造することが可能となる。 Thus, the strength is sufficient even have no core substrate, and, during the manufacturing process of forming a buildup layer BU, possible to manufacture a multilayer wiring board capable of handling properties also sufficiently maintained to become.
【0005】 [0005]
【特許文献1】 [Patent Document 1]
特開2002−26171号公報【0006】 Japanese Unexamined Patent Publication No. 2002-26171 Publication [0006]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、上記公報の方法により得られる配線基板においては、金属板31をエッチングして露出するビルドアップ層の最表面33上に、電子部品を搭載することになるが、このビルドアップ層BUの表面33側に形成される金属パッド層34上に、電子部品を搭載するための半田バンプを形成しようとした場合、図3Bに示すように支持枠32が形成される状態で半田バンプを形成する必要があるので、この支持枠32が邪魔となり、半田バンプを形成しにくいという問題がある。 However, in the wiring board obtained by the method of the above publication, on the outermost surface 33 of the build-up layer to expose the metal plate 31 by etching, but results in mounting electronic parts, the surface of the buildup layer BU on the metal pad layer 34 formed on the 33 side, when forming a solder bump for mounting electronic components, necessary to form a solder bump in a state where the support frame 32 is formed as shown in FIG. 3B because there is, the support frame 32 becomes an obstacle, there is a problem that it is difficult to form a solder bump. また、金属板31を部分的に除去した後に露出するビルドアップ層BUの主表面に、電子部品を搭載するための半田バンプを形成する場合だけではなく、該接続用金属層を形成する前に、露出する金属パッド層34の表面に対して、例えばNiメッキやAuメッキ等の表面処理を行う場合にも、上記のような問題がある。 Further, the main surface of the buildup layer BU to expose the metal plate 31 after partial removal, not only the case of forming a solder bump for mounting electronic components, before forming the metal layer for the connection , to the surface of the metal pad layer 34 to expose, for example, even in the case of performing the surface treatment such as Ni plating or Au plating has a problem as described above.
【0007】 [0007]
本発明の課題は、コア基板を有さず、ビルドアップ層と支持枠を有する多層配線基板の製造方法において、支持枠が形成されている側のビルドアップ層の主表面に対して、半田バンプ等の接続用金属層を形成するなどの表面処理が行いやすい方法を提供することを課題とする。 An object of the present invention has no core substrate, the method for manufacturing a multilayer wiring board having a support frame and the build-up layer, the main surface of the build-up layers on the side supporting frame is formed, solder bumps and to provide a surface treatment is easily performed methods such as forming a connection metal layer and the like.
【0008】 [0008]
【課題を解決するための手段及び作用・効果】 [Means and actions and effects in order to solve the problems]
上記課題を解決するために本発明の多層配線基板の製造方法は、コア基板を有さず、絶縁層及び配線層を含むビルドアップ層と、該ビルドアップ層の主表面上に形成された支持枠体とを有する多層配線基板の製造方法であって、金属基板上に、絶縁層を形成する工程と、前記絶縁層上に配線層を形成し、該配線層上に層間絶縁層を形成し、該層間絶縁層上に新たな配線層を形成し、この層間絶縁層と配線層とを交互に積層させるビルドアップ層を形成する工程と、前記ビルドアップ層の最上層に絶縁層を形成し、該絶縁層には、自身の下に形成された配線層が露出する形態で開口部を形成する工程と、前記金属基板上に形成されたビルドアップ層を残して、前記金属基板を除去する工程と、前記金属基板が除去された側の前記ビルドアップ層 Supporting method for manufacturing a multilayer wiring board of the present invention to solve the above problems has no core substrate, a build-up layer including an insulating layer and a wiring layer, formed on the main surface of the build-up layer a method of manufacturing a multilayer wiring board having a frame body, on a metal substrate, forming an insulating layer, said insulating a wiring layer is formed on layer, an interlayer insulating layer on the wiring layer , forming a new wiring layer on the interlayer insulating layer, and forming a build-up layer to be laminated to the interlayer insulating layer and the wiring layer are alternately forming an insulating layer on the uppermost layer of the buildup layer , the insulating layer, leaving a step of forming an opening in the form of a wiring layer formed under its own is exposed, a build-up layer formed on the metal substrate, removing the metal substrate a step, the build-up layer on the side where the metal substrate has been removed 前記絶縁層には、自身の上に形成された前記配線層が露出する形態で開口部を形成し、該開口部に前記配線層と連通する形態で電子部品を接続するための接続用金属層を形成する工程と、前記接続用金属層が形成された側の前記ビルドアップ層の表面上に支持枠体を取りつける工程と、を含み、前記金属基板を除去したのち、前記ビルドアップ層の前記金属基板が除去された側の主表面に、前記支持枠体を取りつける前に、前記接続用金属層としての半田バンプを形成することを特徴とする。 Wherein the insulating layer forms an opening in the form of the wiring layer formed on its is exposed, connection metal layer for connecting the electronic component in a form communicated with the wiring layer in the opening forming a look-containing and attaching the support frame body, a on the surface of the buildup layer of the connection metal layer is formed a side, after removing the metal substrate, the buildup layer on the main surface on which the metal substrate has been removed, before attaching the support frame body, and forming a solder bump as the connecting metal layer.
また、多層配線基板の製造方法は、 前記金属基板が除去された側の主表面と反対側の主表面に、マザーボードと接続するための半田ボールを形成する工程を含むことを特徴とすることもできる。 A method for manufacturing a multilayer wiring board, on the opposite side of the main surface and the metal substrate is removed the side of the main surface, also comprising a step of forming solder balls for connecting a mother board it can.
また、多層配線基板の製造方法は、コア基板を有さず、絶縁層及び配線層を含むビルドアップ層と、該ビルドアップ層の主表面上に形成された支持枠体とを有する多層配線基板の製造方法であって、金属基板上に、絶縁層を形成する工程と、前記絶縁層上に配線層を形成し、該配線層上に層間絶縁層を形成し、該層間絶縁層上に新たな配線層を形成し、この層間絶縁層と配線層とを交互に積層させるビルドアップ層を形成する工程と、前記ビルドアップ層の最上層に絶縁層を形成し、該絶縁層には、自身の下に形成された配線層が露出する形態で開口部を形成する工程と、前記金属基板上に形成されたビルドアップ層を残して、前記金属基板を除去する工程と、前記金属基板が除去された側の前記ビルドアップ層の前記絶縁層には、自身の上 A method for manufacturing a multilayer wiring board does not have a core substrate, multilayer wiring board having a build-up layer including an insulating layer and a wiring layer, and a supporting frame body formed on the main surface of the build-up layer the method of manufacturing, on a metal substrate, forming an insulating layer, said insulating a wiring layer is formed on layer, an interlayer insulating layer on the wiring layer, newly on the interlayer insulating layer Do wiring layer is formed, and forming a build-up layer to be laminated to the interlayer insulating layer and the wiring layer are alternately, the forming a top layer on the insulating layer of the buildup layer, the insulating layer, itself leaving a step of wiring layers formed on the underlying forming an opening in the form of exposed, a build-up layer formed on the metal substrate, and removing the metal substrate, the metal substrate is removed the said insulating layer of said buildup layer of by side, on itself 形成された前記配線層が露出する形態で開口部を形成する工程と、前記金属基板が除去された側の主表面と反対側の主表面に、電子部品を搭載するための接続用金属層を形成する工程と、前記接続用金属層が形成された側の前記ビルドアップ層の表面上に支持枠体を取りつける工程と、を含み、前記金属基板を除去したのち、前記ビルドアップ層の前記金属基板が除去された側の主表面と反対側の主表面に、前記支持枠体を取りつける前に、前記接続用金属層としての半田バンプを形成することを特徴とすることもできる。 A step in which the wiring layer is formed to form an opening in the form of exposed, and the metal substrate is removed the side of the main surface on the main surface opposite the connection metal layer for mounting electronic components forming includes a step of attaching the support frame body on the surface of the buildup layer of the connection metal layer is formed a side, after removing the metal substrate, the metal of the buildup layer opposite the major surface and the main surface of the substrate has been removed side, before attaching the support frame member may also be characterized in that to form a solder bump as the connecting metal layer.
また、多層配線基板の製造方法は、前記金属基板が除去された側の主表面に、マザーボードと接続するための半田ボールを形成する工程を含むことを特徴とすることもできる。 A method for manufacturing a multilayer wiring board, the main surface of the metal substrate has been removed side may be characterized in that it comprises a step of forming solder balls for connecting a mother board.
【0009】 [0009]
上記のような本発明の方法によれば、金属基板を完全に除去し、その後に支持枠体を改めて取りつけるようにして、金属基板を支持枠体として活用しない方法を採用している。 According to the method of the present invention as described above, the metal substrate is completely removed, so as to subsequently mount the support frame body again, adopts a method which does not utilize a metal substrate as a supporting frame. そのため、金属基板がビルドアップ層の主表面に残留することがないので、金属基板が除去された後の主表面に対する表面処理が行いやすくなる。 Therefore, since no metal substrate remains on the main surface of the build-up layer, the surface treatment on the main surface is easily performed after the metal substrate has been removed. また、金属基板を敢えて残留させる必要もないので、金属基板を部分的に除去するための、特別な処置を行う必要がない。 Further, since it is not dare necessary to leave the metal substrate, for partially removing the metal substrate, there is no need to perform any special action. 具体的には、金属基板を部分的に残留させるためのマスク等を使用したりする必要がないという効果もある。 Specifically, there is an effect that it is not necessary or using a mask or the like for the metal substrate partially remain.
【0010】 [0010]
また 、本発明 、金属基板を除去したのち、ビルドアップ層の金属基板が除去された側の主表面に、支持枠体を取りつける前に、電子部品を接続するための接続用金属層としての半田バンプ、マザーボードと接続するための接続用金属層としての半田ボールを形成することにより、すなわち、ビルドアップ層の金属基板が除去された側の主表面を、電子部品を搭載する側、マザーボードに搭載される側の主表面として設定することにする。 Further, the present invention is, after removing the metal substrate, the metal substrate of the build-up layer has been removed the side on the main surface, before mounting the supporting frame body, as the connection metal layer for connecting the electronic component solder bumps, by forming a solder ball as a connection metal layer for connecting a mother board, i.e., the major surface of the metal substrate of the build-up layer has been removed side, the side mounting the electronic component, the motherboard to be set as a main surface of the mounted the side. このような方法によれば、多層配線基板を補強する支持枠体を配置せざるを得ないような、コア基板を有さない多層配線基板を製造するに当り、ビルドアップ層の表面に半田バンプ等の接続用金属層を形成しやすくなる。 According to such a method, which does not forced to place the support frame body for reinforcing a multilayer wiring board, per order to manufacture the multilayer wiring board having no core substrate, the solder bumps on the surface of the build-up layer etc. consisting of easily forming a connection metal layer. つまり、製造プロセス中において、ビルドアップ層のハンドリング性を向上させるための金属基板を、支持枠体に活用するのではなく、金属基板を完全に除去し、新たに支持枠体をビルドアップ層の表面に部分的に形成する前に、接続用金属層を形成するようにした。 In other words, during the manufacturing process, a metal substrate to improve the handling properties of the build-up layer, rather than to make the support frame, the metal substrate is completely removed, the build-up layer a new support frame body before partially formed on the surface, and to form a connection metal layer. これによれば、電子部品を搭載するための接続用金属層を形成するにあたり、残留する金属基板(支持枠体)が邪魔とならないので、接続用金属層の形成を容易に行うことができる。 According to this, when forming a connection metal layer for mounting electronic components, the residual metal substrate (support frame) is not a hindrance, it is possible to easily form the connection metal layer. また、接続用金属層の形成に邪魔となる金属基板がないので、接続用金属層を所望の位置に精度よく形成することもできる。 Further, since there is no metal substrate to be a hindrance to the formation of the connection metal layer can be accurately formed at a desired position the connection metal layer.
【0011】 [0011]
さらに、本発明の製造方法を採用する場合、金属基板を除去する工程は、エッチング処理により行なわれるものであって、ビルドアップ層を金属基板上に形成する際に、金属基板上のソルダレジストである絶縁層を、金属基板をエッチングする際のエッチストップ層として形成するのがよい。 Furthermore, in the case of employing the production method of the present invention, the step of removing the metal substrate, there is performed by etching, a build-up layer in forming on a metal substrate, with the solder resist on the metal substrate some insulating layer, preferably formed as an etch stop layer when etching the metal substrate. これによれば、 金属基板をエッチングにより除去する際に、エッチストップ層により、ビルドアップ層としての配線層が、一緒にエッチングされるのを防止することができる。 According to this, when removing the metal substrate by etching, by an etch stop layer, the wiring layer as a build-up layer can be prevented from being etched together. なお、エッチストップ層としては、 金属基板をエッチングするためのエッチング液に耐性があるものを使用することは当然である。 As the etch stop layer, the use of which is resistant to the etchant for etching the metal substrate is natural. さらに、 金属基板がエッチングされるときに、配線層も伴に除去されるのを防止するためには、ビルドアップ層とは別にエッチストップ層を形成しておいてもよいが、以下のような方法を採用してもよい。 Further, when the metal substrate is etched, in order to be the wiring layer is prevented from being removed companion may or may separately allowed to form an etch stop layer and the build-up layer, the following the method may be employed. すなわち、ビルドアップ層は、該ビルドアップ層のうち絶縁層又は金属層が、 金属基板の直上となるように形成され、該絶縁層又は金属層がエッチストップ層を兼ねるようにする。 That is, the build-up layer, the insulating layer or metal layer of the build-up layer is formed so as to be directly above the metal substrate, the insulating layer or a metal layer to serve as an etch stop layer. ビルドアップ層として必須である絶縁層を、まず金属基板上に形成して、エッチストップ層として活用することで、エッチストップ層をビルドアップ層と別に形成しなくてもよいので、形成すべき層の数を最低限に抑えることができ、製造能率の向上及びコストの削減が期待できる。 The essential insulating layer as a build-up layer, is first formed on the metal substrate, by utilizing as an etch stop layer, because the etch stop layer may not be formed separately from the build-up layer, to be formed a layer the number of that can be minimized, it is expected to improve and reduce costs of production efficiency.
【0012】 [0012]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、添付の図面を用いて本発明の実施の形態について説明する。 The following describes embodiments of the present invention with reference to the accompanying drawings.
図1は、本発明の多層配線基板の製造方法を一例を挙げて説明したものである。 Figure 1 is a method for manufacturing a multilayer wiring board of the present invention are those described by way of example. 図1に示す方法においては、まず、工程Aに示すように、金属基板1(厚さ約150μm)の直上に、ビルドアップ層のうちの絶縁層2(厚さ約30μm)を、絶縁膜をラミネートして形成する。 In the method shown in FIG. 1, first, as shown in Step A, immediately above the metal substrate 1 (thickness: about 150 [mu] m), an insulating layer 2 (thickness: about 30 [mu] m) of the build-up layer, the insulating film laminate to be formed. 金属基板1の材質としては、例えばCu、Cu合金、SUS(JIS規格)、Fe−Ni合金、Al、Al合金、インバー、インバー合金等を用いることができる。 As material of the metal substrate 1, for example Cu, Cu alloy, SUS (JIS standard), Fe-Ni alloy, Al, Al alloy, it is possible to use invar, invar alloy. 絶縁層2の材質としては、公知の感光性樹脂あるいは熱硬化性樹脂、例えばポリイミドやエポキシ樹脂等を採用することができる。 The material of the insulating layer 2, can be employed known photosensitive resin or thermosetting resin, for example, polyimide or epoxy resin or the like. なお、金属基板の厚さは、約100μm〜500μmとすることができる。 The thickness of the metal substrate can be about 100Myuemu~500myuemu.
【0013】 [0013]
上記のように、金属基板1上に絶縁層2を形成したのち、図1の工程Bのように、該絶縁層2上にビルドアップ層のうちの配線層としての金属パッド層3(厚さ約15μm)を形成する。 As described above, after forming the insulating layer 2 on the metal substrate 1, as in step B 1, the metal pad layer 3 (thickness of the wiring layer of the build-up layer on the insulating layer 2 to form an about 15μm). この金属パッド層3は、公知の方法により、所望の配線パターンに形成されている。 The metal pad layer 3, by a known method, and is formed into a desired wiring pattern. 例えば、金属パッド層3となる金属膜を絶縁層2上に一様に形成し、その後、配線パターンに対応するように、金属膜の不要な領域を、エッチング等により除去するようにしてもよいし、絶縁層2上に、配線パターンに対応する開口部を有するメッキレジスト層を形成したのち、該メッキレジスト層の開口部のみに金属膜を形成して、金属パッド層3としてもよい。 For example, a metal film serving as the metal pad layer 3 is uniformly formed on the insulating layer 2, then, so as to correspond to the wiring pattern, an unnecessary region of the metal film may be removed by etching or the like and, on the insulating layer 2, after forming a plating resist layer having an opening corresponding to the wiring pattern, forming a metal film only in the opening of the plating resist layer may be a metal pad layer 3. なお、金属パッド層3の材質としては、安価であり、電気抵抗の低いCuを採用することができる。 Incidentally, as the material of the metal pad layer 3 is inexpensive, it can be adopted a low electrical resistance Cu.
【0014】 [0014]
次に、工程Cに示すように、金属パッド層3上にビルドアップ層のうちの絶縁層としての層間絶縁層4を形成する。 Next, as shown in step C, and an interlayer insulating layer 4 as an insulating layer of the buildup layer on the metal pad layer 3. 層間絶縁層4の形成方法は、層間絶縁層4の材質に適した方法を採用することができる。 Method for forming an interlayer insulating layer 4, it is possible to adopt a method suitable for the material of the interlayer insulating layer 4. 例えば、フィルム状の樹脂をラミネートすることにより形成することができる。 For example, it can be formed by laminating a film-like resin. そして、形成された層間絶縁層4にビア孔5を形成する。 Then, the formed interlayer insulating layer 4 to form the via hole 5. ビア孔5は、例えばレーザにより形成することができる。 Via hole 5 can be formed for example by a laser. レーザとしては、例えばエキシマレーザ、炭酸ガスレーザあるいはYAGレーザ等を使用することができる。 The laser can be used, for example, an excimer laser, a carbon dioxide gas laser or a YAG laser. ビア孔5をレーザにより形成する方法を採用した場合、層間絶縁層4の材質として、例えば、ポリイミドあるいはエポキシ系樹脂等の熱硬化性樹脂を用いる。 When employing the method of forming the via hole 5 by laser, as the material of the interlayer insulating layer 4, for example, a thermosetting resin such as polyimide or epoxy resin. 熱硬化性樹脂にてなる樹脂層をキュア処理により硬化させて層間絶縁層4とした後、レーザを照射することによりビア孔5を形成する。 After an interlayer insulating layer 4 is cured by curing treatment of the resin layer formed by a thermosetting resin, to form a via hole 5 by irradiation with a laser. また、層間絶縁層4の材質として感光性樹脂を採用し、レーザを用いずにフォトバイア法によりビア孔5を形成することも可能である。 Further, the photosensitive resin is employed as the material of the interlayer insulating layer 4, it is also possible to form the via hole 5 by a photo via method without using a laser.
【0015】 [0015]
そして、工程Dに示すように、形成されたビア孔5に配線層としてのビア導体6を形成する。 Then, as shown in Step D, and form the via conductor 6 as a wiring layer in the via hole 5 formed. ビア導体6は、例えば電解メッキ、無電解メッキにより形成することができる。 Via conductor 6 may be formed, for example electrolytic plating, electroless plating. そして、ビア導体6と連通する形にて、層間絶縁層4上に新たな配線層を形成する。 Then, in a form which communicates with the via conductor 6, to form a new wiring layer on the interlayer insulating layer 4. このような層間絶縁層4と配線層とを交互に積層させることによりビルドアップ層BUを形成することができる。 By stacking such an interlayer insulating layer 4 and wiring layer are alternately capable of forming the build-up layer BU. また、ビルドアップ層BUの最上層には、絶縁層としてのソルダレジスト層9を形成し、該ソルダレジスト層9の所定の位置には、該ソルダレジスト層9の直下に所望のパターンで形成されている配線層としての金属パッド層7が露出する形態で開口部8を形成する。 Further, the uppermost layer of the buildup layer BU, to form a solder resist layer 9 as an insulation layer, in place of the solder resist layer 9 is formed in a desired pattern directly below of the solder resist layer 9 metal pad layer 7 as a wiring layer and forms an opening 8 in a form that exposed. なお、金属基板1の直上に形成される絶縁層2は、本発明の製造方法により得られる多層配線基板のソルダレジスト層9とは反対側のソルダレジスト層2を構成することになる。 The insulating layer 2 formed directly on the metal substrate 1, constitute the solder resist layer 2 on the opposite side of the solder resist layer 9 of the multilayer wiring substrate obtained by the manufacturing method of the present invention.
【0016】 [0016]
次に、工程Eに示すように、金属基板1上に形成されたビルドアップ層BUを残して、金属基板1を完全に除去する。 Next, as shown in step E, leaving a build-up layer BU formed on the metal substrate 1 to completely remove the metal substrate 1. 金属基板1を除去する方法としては、エッチング処理を採用することができる。 As a method of removing the metal substrate 1 may be employed etching process. また、金属基板1をある程度の厚さまで研削加工により除去したのち、金属基板1の残留する部分をエッチング処理により除去する方法を採用してもよい。 Further, after removing by grinding the metal substrate 1 to a certain thickness, the portion remaining in the metal substrate 1 may be employed a method of removing by etching. しかしながら、研削加工のような機械的な方法により金属基板1を除去しようとすると、ビルドアップ層BUに望まざる外力が加わって、ビルドアップ層BUに、クラック等の不良箇所が形成される惧れもある。 However, an attempt to remove metal substrate 1 by mechanical methods such as grinding, external force is applied undesired build-up layer BU, the build-up layer BU, a fear that a defective portion such as a crack is formed there is also. したがって、金属基板1は、機械的な研削加工を行なわずにエッチング処理のみにより除去する方が、品質のよい多層配線基板を得られるという点で望ましいといえる。 Thus, the metal substrate 1 can be said better to remove only by etching without mechanical grinding it is desirable in that achieves the desired multilayer wiring board quality. 金属基板1の除去方法としてエッチング処理を採用する場合、金属基板1の直上に形成する絶縁層2(ソルダレジスト層2)が、このエッチング処理に際してのエッチストップ層として機能する。 When employing the etching process as a method of removing the metal substrate 1, an insulating layer 2 formed directly on the metal substrate 1 (solder resist layer 2) may function as an etch stop layer during the etching process. そのため、金属基板1のエッチング処理に伴って、同じ金属製の金属パッド層3が除去されるのを防止することができる。 Therefore, it is possible with the etching of the metal substrate 1, the same metal of the metal pad layer 3 is prevented from being removed. さらに、エッチストップ層として、ビルドアップ層と別途設ける必要がないので、製造工程を簡略化することができる。 Further, as an etch stop layer, there is no need to separately provide a build-up layer, it is possible to simplify the manufacturing process.
【0017】 [0017]
ビルドアップ層BUを残して金属基板1を除去したのち、工程Fに示すように、ビルドアップ層BUを反転させ、絶縁層2に金属パッド層3が露出する形にて開口部を形成する。 After removing the metal substrate 1, leaving the buildup layer BU, as shown in step F, to reverse the buildup layer BU, a metal pad layer 3 to the insulating layer 2 to form an opening in the form of exposed. この開口部はすでに硬化している絶縁層2に対して形成されるので、レーザにより形成するのが望ましい。 This opening is already formed for curing to have an insulating layer 2 is preferably formed by a laser. そして、工程Gに示すように、形成された開口部に、金属パッド層3と連通する形態で、接続用金属層としての半田バンプ10を形成する。 Then, as shown in Step G, the opening formed in the form that communicates with the metal pad layer 3 to form a solder bump 10 as connection metal layer. 次に、ビルドアップ層BUを形成した後、工程Hに示すように、該ビルドアップ層BUの半田バンプ10が形成されている側の表面上に支持枠体11を取りつける。 Then, after forming the buildup layer BU, as shown in step H, attaching the support frame 11 on the surface on which the solder bumps 10 of the build-up layer BU is formed. このように本発明においては、ビルドアップ層BUが形成された金属基板1を完全に除去した後、かつ、ビルドアップ層BUの強度を補強するための支持枠体11を、ビルドアップ層BUに取りつける前に、半田バンプ10(接続用金属層)を形成するようにしているので、半田バンプ10を形成する工程をより一層容易に行うことができる。 In this way the present invention, after complete removal of the metal substrate 1, the build-up layer BU is formed, and a support frame 11 for reinforcing the strength of the build-up layer BU, the build-up layer BU before mounting, since in order to form the solder bumps 10 (connection metal layer), it is possible to perform a step of forming a solder bump 10 more easily.
【0018】 [0018]
本実施の形態においては、上記のように製造された多層配線基板は、半田バンプ10及び支持枠体11が形成されている側の表面に電子部品が搭載されることになる。 In this embodiment, the multilayer wiring board manufactured as described above, so that the electronic components on the surface of the side where the solder bumps 10 and the supporting frame 11 is formed is mounted. そして、半田バンプ10が形成されている側と反対の主表面に露出する金属パッド層7と連通する形態で、図示しない半田ボールが形成され、この半田ボールを介して多層配線基板がマザーボード等に搭載されることになる。 Then, in a form that communicates with the metal pad layer 7 exposed to the side on which the solder bumps 10 are formed opposite major surface, the solder balls (not shown) is formed, the multilayer wiring board via the solder balls to the mother board or the like become equipped with is that.
【0019】 [0019]
ビルドアップ層の主表面上に形成される半田バンプ10の材質としては、通常のものを使用することができる。 The material of the solder bumps 10 formed on the main surface of the buildup layer, it is possible to use conventional. 例えば、Sn−Ag系、Pb−Sn系、Sn−Ag−Cu系、Sn−Cu系、Sn−Zn系など低融点合金からなるものを使用することができる。 For example, it is possible to use Sn-Ag-based, Pb-Sn-based, Sn-Ag-Cu system, Sn-Cu system, one made of Sn-Zn-based and low-melting alloys.
【0020】 [0020]
さらに、本発明の多層配線基板の製造方法は、図2に示すような方法により行うことも可能である。 Further, a method for manufacturing a multilayer wiring board of the present invention can also be carried out by a method as shown in FIG. 図2に示す方法においては、先ず、工程A'において、金属基板22上にメッキレジスト12を形成する。 In the method shown in FIG. 2, first, in step A ', to form a plating resist 12 on the metal substrate 22. このメッキレジスト12は、金属基板22上に、フィルム状の感光性樹脂をラミネートし、選択的に感光及び現像することにより形成することができる。 The plating resist 12 is formed on the metal substrate 22, by laminating a film-like photosensitive resin can be formed by selectively exposed and developed. 金属基板22の材質としては、図1にて説明した実施の形態と同様のものを採用することができる。 As material of the metal substrate 22 may be formed of the same as the embodiment described in FIG. 次に、工程B'に示すように、メッキレジスト12に覆われていない金属基板22の表面上に、エッチストップ層としての金属層14を形成する。 Next, as shown in step B ', on the surface of the metal substrate 22 not covered with the plating resist 12, a metal layer 14 as an etch stop layer. このエッチストップ層としての金属層14の材質としては、後述する工程において、金属基板22をエッチングにより除去する際に、該金属基板22とともにエッチングされないものを選択する。 The material of the metal layer 14 as the etch stop layer, in a process described below, in removing the metal substrate 22 by etching, to select one that is not etched with the metal substrate 22. 例えば、金属基板22がSUSにて構成されている場合には、金属層14の材質としてAuを採用することができるし、一方金属基板22がCuにて構成されている場合には、金属層14の材質としてNiを採用することができる。 For example, when the metal substrate 22 is constituted by SUS is, it can be adopted Au as the material of the metal layer 14, whereas when the metal substrate 22 is composed of Cu, the metal layer it can be employed Ni as the material of 14. なお、この金属層14は一層のみではなく複数層にて構成されるようにすることも可能である。 Incidentally, the metal layer 14 it is also possible to be composed of more only more layers instead. また、この金属層14の厚みは約5μm〜20μm程度に設定することができる。 The thickness of the metal layer 14 can be set to about 5Myuemu~20myuemu.
次に、このような金属層14上に、配線層としての金属パッド層13を形成する。 Next, on this metal layer 14 to form a metal pad layer 13 as a wiring layer. この金属パッド層13の形成は、例えば電解メッキにより形成することができる。 The formation of the metal pad layer 13 can be formed by, for example, electroplating. 金属パッド層13の材質としては、例えばCuを採用することができる。 As material of the metal pad layer 13 may be employed, for example, Cu. なお、金属層14は、金属基板22をエッチングにより除去する際に、金属パッド層13が除去されないようにするためのものであるので、金属基板22をエッチングする際に、金属パッド層13が除去されないように、金属基板22及び金属パッド層13の材質を選択すれば、敢えて金属層14を形成する必要はない。 The metal layer 14 is, in removing the metal substrate 22 by etching, since it is intended to prevent the metal pad layer 13 is not removed, when etching the metal substrate 22, the metal pad layer 13 is removed so as not to be, by selecting the material of the metal substrate 22 and the metal pad layer 13 is not dare necessary to form the metal layer 14. また、本実施の形態の場合、金属層14は、エッチストップ層として機能するとともに、後述する金属パッド層13とともに、電子部品を搭載するための金属パッド層としても機能するものである。 Further, in this embodiment, the metal layer 14 functions as an etch stop layer, with the metal pad layer 13 to be described later, and functions as a metal pad layer for mounting electronic components.
【0021】 [0021]
次に、工程C'に示すように、メッキレジスト12を除去する。 Next, as shown in step C ', removing the plating resist 12. そして、これ以降は、工程D'に示すように、図1と同様の方法でビルドアップ層BUを形成していく。 And, since this, as shown in Step D ', will form a buildup layer BU in the same manner as in FIG. 1. 具体的には、金属基板22上に形成された金属層14及び金属パッド層13上に層間絶縁層16を形成して、該層間絶縁層16の金属パッド層13と対応する位置にビア孔を形成したのち、該ビア孔に配線層としてのビア導体15を形成する工程を順次おこなっていく。 Specifically, an interlayer insulating layer 16 on the metal layer 14 and the metal pad layer 13 is formed on the metal substrate 22, the via holes at positions corresponding to the metal pad layer 13 of the interlayer insulating layer 16 After formation, sequentially subjected to steps of forming the via conductor 15 as a wiring layer in the via hole. 層間絶縁層16の形成方法は、図1にて説明した実施の形態と同様の方法を採用することができる。 Method for forming an interlayer insulating layer 16 can employ the same method as the embodiment described above with reference to FIG. また、ビア孔の形成もレーザにより行うようにしてもよいし、フォトバイア法により形成するようにしてもよい。 Further, it may also be formed of the via hole is also performed by laser, it may be formed by a photo via method. さらに、図1にて説明した方法と同様に、ビルドアップ層BUの最上層は、ソルダレジスト層17とする。 Further, similarly to the method described in FIG. 1, the top layer of the buildup layer BU is a solder resist layer 17. そして、該ソルダレジスト層17の直下には、金属パッド層19を形成し、ソルダレジスト層17には、金属パッド層19が露出する形態にて開口部18を形成しておく。 Then, immediately below the said solder resist layer 17, a metal pad layer 19, the solder resist layer 17, previously formed opening 18 in the form of exposed metal pad layer 19. 本実施の形態の場合、金属基板22とは反対側に形成される金属パッド層19は、本発明の方法により得られる多層配線基板を、マザーボードに搭載するための金属パッド層とされ、前述した金属パッド層13が、電子部品を搭載するための金属パッド層とされる。 In this embodiment, the metal pad layer 19 and the metal substrate 22 is formed on the opposite side, a multilayer wiring substrate obtained by the process of the present invention, is a metal pad layer for mounting on a mother board, the above-mentioned metal pad layer 13 is a metal pad layer for mounting electronic components. そのため、金属パッド層13は、金属パッド層19よりも小さく形成しておく。 Therefore, the metal pad layer 13 is previously formed smaller than the metal pad layer 19.
【0022】 [0022]
そして、上記のように、ビルドアップ層BUを形成したのち、工程E'に示すように金属基板22を完全に除去する。 As described above, after forming the buildup layer BU, to completely remove the metal substrate 22 as shown in step E '. 金属基板22の除去方法としては、図1にて説明した方法と同様の方法でよい。 As a method for removing the metal substrate 22 may be the same method as that described in FIG. このとき、金属層14が形成されている場合には、該金属層14がエッチストップ層として機能し、金属基板22と金属パッド層13とが同一の材質(例えばCu)のときでも、金属パッド層13が除去されるのを防止することができる。 At this time, when the metal layer 14 is formed, the metal layer 14 functions as an etch stop layer, even when the metal substrate 22 and the metal pad layer 13 is the same material (e.g. Cu), metal pads it is possible to prevent the layer 13 is removed.
【0023】 [0023]
続いて、金属基板22が除去されたビルドアップ層BUを反転させて、工程F'において、金属パッド層13(金属層14)上に、半田バンプ20を形成し、その後に、工程G'に示すようにビルドアップ層BUの半田バンプ20が形成されている側の主表面に支持枠体21を取りつける。 Then, by reversing the buildup layer BU to the metal substrate 22 has been removed, 'in, on the metal pad layer 13 (metal layer 14), to form a solder bump 20, then, step G' Step F in on the main surface on which the solder bumps 20 of the build-up layer BU is formed as shown attached to support frame 21. 支持枠体21の材質としては、図1にて説明した方法と同様のものを採用することができる。 The material of the support frame 21, can be adopted similar to the method described in FIG. このように、金属基板22を完全に除去した後、支持枠体21を取りつける前に、半田バンプ20を形成するようにしているので、半田バンプ20の形成をより容易に行えることになる。 Thus, after completely removing the metal substrate 22, before mounting the supporting frame 21, so that so as to form the solder bumps 20, so that allows the formation of solder bumps 20 more easily.
【0024】 [0024]
また、本発明の多層配線基板の製造方法は、ビルドアップ層BUの主表面上に、半田バンプ10、20を形成する際に、該半田バンプ10、20の材料を、ビルドアップ層BU上に印刷法により塗布する方法を採用する場合に、特に効果的である。 A method for manufacturing a multilayer wiring board of the present invention, on the main surface of the buildup layer BU, when forming the solder bumps 10 and 20, the material of the solder bumps 10 and 20, the build-up layer BU in the case of adopting a method of applying by a printing method, it is particularly effective. すなわち、印刷法により、半田バンプ10、20を形成する際には、ビルドアップ層BU上に、半田バンプ10、20の形成位置に対応するパターンを有するマスクを配置する必要がある。 That is, by a printing method, when forming the solder bumps 10 and 20, the build-up layer BU, it is necessary to place a mask having a pattern corresponding to a formation position of the solder bumps 10 and 20. しかしながら、従来の技術で示したような、金属基板を部分的に除去して、金属基板の残留する部分を支持枠体として活用する方法では、このマスクをビルドアップ層BUの半田バンプを形成する側の表面に配置することが困難となる。 However, as shown in the prior art, the metal substrate is partially removed, in the method of utilizing a portion of remaining metal substrate as a supporting frame, to form solder bumps of the mask build-up layer BU it is difficult to place on the surface side. かりに、マスクを配置したとしても、ビルドアップ層とマスクとの間に隙間が生じてしまい、半田バンプの精度の良い形成を行うことができない。 Even if a mask was placed, will be a gap between the buildup layer and the mask, it is impossible to perform an accurate formation of the solder bumps. 一方、本発明においては、金属基板が完全に除去された状態で、半田バンプの形成を行うようにしているので、半田バンプの形成に際して、印刷法を問題なく採用することができる。 On the other hand, in the present invention, in a state where the metal substrate is completely removed, since to carry out the formation of the solder bumps can be employed in the formation of the solder bump, a printing method without a problem.
【0025】 [0025]
さらに、以上の本発明の実施の形態においては、金属基板の除去された側のビルドアップ層の主表面に、電子部品を搭載するようにしているが、本発明はこれに限られるものではない。 Furthermore, more than in the embodiment of the present invention, the main surface of the buildup layer of the removed side of the metal substrate, but so as to mount the electronic component, the present invention is not limited thereto . 例えば、金属基板が除去された側のビルドアップ層の主表面は、本発明の方法により得られる多層配線基板自体をマザーボード等に搭載する際に、該マザーボードと対向する側の主表面とすることも可能である。 For example, the main surface on the side of the build-up layer in which the metal substrate has been removed, when mounting the multilayer wiring substrate itself obtained by the method of the present invention to a motherboard or the like, be the motherboard and the side facing the main surface it is also possible. この場合、金属基板をビルドアップ層から完全に除去したのち、金属基板が除去された側の主表面に、マザーボードと接続するための接続用金属層(例えば、半田ボール)を形成する。 In this case, after complete removal of the metal substrate from the build-up layer, the main surface on which the metal substrate is removed to form connection metal layer for connecting with a motherboard (e.g., solder balls). そして、金属基板が除去された側の主表面と反対側の主表面に、電子部品を搭載するための接続用金属層(例えば、半田バンプ)を形成したのち、この電子部品を搭載するための接続用金属層が形成されている側の主表面に、支持枠体を取り付けるようにする。 Then, on the opposite side of the main surface and the main surface on which the metal substrate has been removed, connection metal layer for mounting electronic components (e.g., solder bumps) after forming the, for mounting the electronic component on the main surface on which connection metal layer is formed, to attach the supporting frame body.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の一実施形態を説明する図。 Diagram illustrating an embodiment of the present invention; FIG.
【図2】本発明の図1とは異なる実施形態を説明する図。 Diagram for explaining a different embodiment from FIG. 1 of the invention; FIG.
【図3】従来の配線基板の製造方法を説明する図【符号の説明】 [3] [Description of reference numerals illustrate a conventional method of manufacturing a wiring board
1、22 金属基板2、9、17 絶縁層(ソルダレジスト層) 1, 22 metal substrate 2,9,17 insulating layer (solder resist layer)
3、7、13 配線層(金属パッド層) 3,7,13 wiring layer (metal pad layer)
4、16 絶縁層(層間絶縁層) 4, 16 insulating layer (interlayer insulating layer)
6、15 配線層(ビア導体) 6,15 wiring layer (via conductor)
10、20 半田バンプ(接続用金属層) 10, 20 solder bump (connection metal layer)
11、21 支持枠体BU ビルドアップ層 11 and 21 support frame BU build-up layer

Claims (6)

  1. コア基板を有さず、絶縁層及び配線層を含むビルドアップ層と、該ビルドアップ層の主表面上に形成された支持枠体とを有する多層配線基板の製造方法であって、 Not have a core substrate, and the buildup layer including an insulating layer and a wiring layer, a method for manufacturing a multilayer wiring substrate having a supporting frame body formed on the main surface of the build-up layer,
    金属基板上に、絶縁層を形成する工程と、 A metal substrate, forming an insulating layer,
    前記絶縁層上に配線層を形成し、該配線層上に層間絶縁層を形成し、該層間絶縁層上に新たな配線層を形成し、この層間絶縁層と配線層とを交互に積層させるビルドアップ層を形成する工程と、 The insulating a wiring layer is formed on layer, an interlayer insulating layer on the wiring layer, forming a new wiring layer on the interlayer insulating layer, is laminated to the interlayer insulating layer and the wiring layer are alternately forming a build-up layer,
    前記ビルドアップ層の最上層に絶縁層を形成し、該絶縁層には、自身の下に形成された配線層が露出する形態で開口部を形成する工程と、 Wherein an insulating layer is formed on the uppermost layer of the build-up layer, the insulating layer, forming an opening in the form of a wiring layer formed under its own is exposed,
    前記金属基板上に形成されたビルドアップ層を残して、前記金属基板を除去する工程と、 Leaving a build-up layer formed on the metal substrate, and removing the metal substrate,
    前記金属基板が除去された側の前記ビルドアップ層の前記絶縁層には、自身の上に形成された前記配線層が露出する形態で開口部を形成し、該開口部に前記配線層と連通する形態で電子部品を接続するための接続用金属層を形成する工程と、 Wherein the said insulating layer of the buildup layer of the metal substrate has been removed side, to form an opening in the form of the wiring layer formed on its is exposed, the wiring layer and communicating with the opening forming a connection metal layer for connecting the electronic component in a form that,
    前記接続用金属層が形成された側の前記ビルドアップ層の表面上に支持枠体を取りつける工程と、 A step of mounting the supporting frame body on the surface of the buildup layer of the connection metal layer is formed side,
    を含み、 It includes,
    前記金属基板を除去したのち、前記ビルドアップ層の前記金属基板が除去された側の主表面に、前記支持枠体を取りつける前に、前記接続用金属層としての半田バンプを形成する、 Wherein after removal of the metal substrate, the main surface on the side where the metal substrate has been removed in the build-up layer, before attaching the support frame member, to form a solder bump as the connecting metal layer,
    ことを特徴とする多層配線基板の製造方法。 Method for manufacturing a multilayer wiring board, characterized in that.
  2. 前記金属基板が除去された側の主表面と反対側の主表面に、マザーボードと接続するための半田ボールを形成する工程を含む、 Opposite the major surface and the metal substrate is removed the side of the main surface, comprising the step of forming solder balls for connecting a mother board,
    ことを特徴とする請求項1に記載の多層配線基板の製造方法。 Method for manufacturing a multilayer wiring board according to claim 1, characterized in that.
  3. コア基板を有さず、絶縁層及び配線層を含むビルドアップ層と、該ビルドアップ層の主表面上に形成された支持枠体とを有する多層配線基板の製造方法であって、 Not have a core substrate, and the buildup layer including an insulating layer and a wiring layer, a method for manufacturing a multilayer wiring substrate having a supporting frame body formed on the main surface of the build-up layer,
    金属基板上に、絶縁層を形成する工程と、 A metal substrate, forming an insulating layer,
    前記絶縁層上に配線層を形成し、該配線層上に層間絶縁層を形成し、該層間絶縁層上に新たな配線層を形成し、この層間絶縁層と配線層とを交互に積層させるビルドアップ層を形成する工程と、 The insulating a wiring layer is formed on layer, an interlayer insulating layer on the wiring layer, forming a new wiring layer on the interlayer insulating layer, is laminated to the interlayer insulating layer and the wiring layer are alternately forming a build-up layer,
    前記ビルドアップ層の最上層に絶縁層を形成し、該絶縁層には、自身の下に形成された配線層が露出する形態で開口部を形成する工程と、 Wherein an insulating layer is formed on the uppermost layer of the build-up layer, the insulating layer, forming an opening in the form of a wiring layer formed under its own is exposed,
    前記金属基板上に形成されたビルドアップ層を残して、前記金属基板を除去する工程と、 Leaving a build-up layer formed on the metal substrate, and removing the metal substrate,
    前記金属基板が除去された側の前記ビルドアップ層の前記絶縁層には、自身の上に形成された前記配線層が露出する形態で開口部を形成する工程と、 Wherein the said insulating layer of the buildup layer on the side where the metal substrate has been removed, forming an opening in the form of the wiring layer formed on its is exposed,
    前記金属基板が除去された側の主表面と反対側の主表面に、電子部品を搭載するための接続用金属層を形成する工程と、 And the metal substrate is removed the side of the main surface on the main surface of the opposite side forming a connection metal layer for mounting electronic components,
    前記接続用金属層が形成された側の前記ビルドアップ層の表面上に支持枠体を取りつける工程と、 A step of mounting the supporting frame body on the surface of the buildup layer of the connection metal layer is formed side,
    を含み、 It includes,
    前記金属基板を除去したのち、前記ビルドアップ層の前記金属基板が除去された側の主表面と反対側の主表面に、前記支持枠体を取りつける前に、前記接続用金属層としての半田バンプを形成する、 After removal of the metal substrate, wherein the main surface opposite to the metal substrate is removed the side of the main surface of the build-up layer, before attaching the support frame member, the solder bump as the connecting metal layer to form,
    ことを特徴とする多層配線基板の製造方法。 Method for manufacturing a multilayer wiring board, characterized in that.
  4. 前記金属基板が除去された側の主表面に、マザーボードと接続するための半田ボールを形成する工程を含む、 On the main surface on which the metal substrate has been removed, comprising the step of forming solder balls for connecting a mother board,
    ことを特徴とする請求項3に記載の多層配線基板の製造方法。 Method for manufacturing a multilayer wiring board according to claim 3, characterized in that.
  5. 前記金属基板を除去する工程は、エッチング処理により行なわれるものであって、前記ビルドアップ層を、前記金属基板上に形成するに際して形成される金属基板上の絶縁層を、金属基板をエッチングする際のエッチストップ層とすることを特徴とする請求項1ないし4のいずれか1項に記載の多層配線基板の製造方法。 Removing the metal substrate, there is performed by etching, the build-up layer, an insulating layer on the metal substrate to be formed in forming the metal substrate, etching the metal substrate method for manufacturing a multilayer wiring board according to any one of claims 1 to 4, characterized in that the etch stop layer.
  6. 金属基板の上の絶縁層はソルダレジストであることを特徴とする請求項1 ないし5のいずれか1項に記載の多層配線基板の製造方法。 Method for manufacturing a multilayer wiring board according to any one of claims 1 to 5, characterized in that the insulating layer on the metal substrate is a solder resist.
JP2002348574A 2002-11-29 2002-11-29 Method of manufacturing a multilayer wiring board Active JP4267903B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002348574A JP4267903B2 (en) 2002-11-29 2002-11-29 Method of manufacturing a multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002348574A JP4267903B2 (en) 2002-11-29 2002-11-29 Method of manufacturing a multilayer wiring board

Publications (2)

Publication Number Publication Date
JP2004186223A true JP2004186223A (en) 2004-07-02
JP4267903B2 true JP4267903B2 (en) 2009-05-27

Family

ID=32751455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002348574A Active JP4267903B2 (en) 2002-11-29 2002-11-29 Method of manufacturing a multilayer wiring board

Country Status (1)

Country Link
JP (1) JP4267903B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013973B2 (en) * 2007-05-31 2012-08-29 株式会社メイコー Printed circuit board and a method for manufacturing the same, and an electronic component accommodating the substrate and a manufacturing method thereof using the printed circuit board
JP5390346B2 (en) * 2009-06-11 2014-01-15 欣興電子股▲フン▼有限公司 Method of manufacturing a package substrate

Also Published As

Publication number Publication date Type
JP2004186223A (en) 2004-07-02 application

Similar Documents

Publication Publication Date Title
US6009620A (en) Method of making a printed circuit board having filled holes
US6281448B1 (en) Printed circuit board and electronic components
US20060208356A1 (en) Wiring board and method of manufacturing the same
US20060051895A1 (en) Method for manufacturing electronic component-mounted board
EP1758438A2 (en) Method of manufacturing a wiring board
JPH1154934A (en) Multilayered printed wiring board and its manufacture
US5382757A (en) Multilayer printed wiring board and process for manufacturing the same
US20090242261A1 (en) Printed wiring board and associated manufacturing methodology
JP2005064470A (en) Module with built-in semiconductor ic, and its manufacturing method
JP2002246540A (en) Manufacturing method of three-dimensional package, substrate laminating jig and positioning projected structure
JP2007096260A (en) Multi-layer wiring substrate and method of manufacturing same
JP2000261141A (en) Multilayer wiring substrate and manufacture thereof and semiconductor device
CN1645990A (en) Circuit substrate manufacturing method
JP2009088429A (en) Printed wiring board, method of manufacturing the same, and semiconductor device
US20100288549A1 (en) Coreless packaging substrate and method for manufacturing the same
JP2006332115A (en) Coreless wiring board and its production process
US20090218678A1 (en) Semiconductor ic-embedded substrate and method for manufacturing same
JP2006114621A (en) Wiring plate with built-in component and manufacturing method thereof
JP2008251702A (en) Manufacturing method for wiring board, manufacturing method for semiconductor device, and wiring board
JP2006019591A (en) Method for manufacturing wiring board and wiring board
JP2004186265A (en) Method for manufacturing multilayer wiring board
US20070119541A1 (en) Multilayer circuit board and method for manufacturing the same
JP2005236067A (en) Wiring substrate, its manufacturing method and semiconductor package
JP2003309214A (en) Method of manufacturing wiring board
US20090301766A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250