JP4441458B2 - 電子回路ユニット - Google Patents

電子回路ユニット Download PDF

Info

Publication number
JP4441458B2
JP4441458B2 JP2005240246A JP2005240246A JP4441458B2 JP 4441458 B2 JP4441458 B2 JP 4441458B2 JP 2005240246 A JP2005240246 A JP 2005240246A JP 2005240246 A JP2005240246 A JP 2005240246A JP 4441458 B2 JP4441458 B2 JP 4441458B2
Authority
JP
Japan
Prior art keywords
conductor
conductor pattern
layer
electronic circuit
circuit unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005240246A
Other languages
English (en)
Other versions
JP2007060030A (ja
Inventor
一晴 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005240246A priority Critical patent/JP4441458B2/ja
Priority to US11/451,942 priority patent/US20070040630A1/en
Priority to CN2006101084777A priority patent/CN1921731B/zh
Publication of JP2007060030A publication Critical patent/JP2007060030A/ja
Application granted granted Critical
Publication of JP4441458B2 publication Critical patent/JP4441458B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Description

本発明は、高周波信号を伝達する伝送線路を有する電子回路ユニットに関する。
従来、高周波回路では電力を損失なく伝達するためマッチング回路により回路間のインピーダンス整合（マッチング）を行っている。
図６はパワーアンプの出力段に設けられたマッチング回路の構成例を示している。マッチング回路１０１がパワーアンプ１０２の出力端に設けられており、パワーアンプ１０２の出力が当該マッチング回路１０１の伝送線路１０３を介して後段の負荷に伝達される。バイパスコンデンサ１０４を介して接地された給電線路１０５と出力コンデンサ１０６とからなる並列共振回路をトランジスタ１０７のコレクタに接続する一方、伝送線路１０３の出力側に一方のコンデンサ１１８を直列に設けると共に他方のコンデンサ１１９を並列に設けている。
上記マッチング回路１０１において、給電線路１０５を介してトランジスタ１０７のコレクタ・エミッタ間を流れる電流を供給している。このとき、給電線路１０５及び出力コンデンサ１０６とからなる並列共振回路を並列共振させることにより、インピーダンス無限大となり、当該並列共振回路での電力損失を理想的にはゼロにすることができる。また、パワーアンプ１０２のインピーダンスと後段に接続される負荷のインピーダンスとを伝送線路１０３と２つのコンデンサ１１８，１１９とを用いてマッチングさせることにより電力の反射を抑制し、インピーダンス不整合による電力損失を無くすことができる。
図７はマイクロストリップラインで伝送線路１０３を構成した場合の断面構造を示す構成説明図である。上面の導体１１１が伝送線路１０３であり、下面の導体１１２がグラウンドである。誘電体基板１１３は複数の誘電体層１１３ａ〜１１３ｃから構成されており、当該誘電体基板１１３上にパワーアンプ１０２、トランジスタ１０７が作り込まれている。
ところで、マッチング回路１０１でインピーダンスマッチングさせても伝送線路１０３を構成している導体１１１の有する抵抗値に応じた大きさの電流が伝送線路１０３に流れるため導体損失を完全に無くすことはできない。一方、小型化の要請があるため誘電体基板１１３の上面において導体１１１の厚さ及び幅を十分に確保して抵抗値を下げるのは限界がある。
なお、複数の誘電体層からなる積層基板の各基板面上に同一形状の導体パターンを設け、隣接層に形成された導体パターンの両端をスルーホールで並列接続することにより、等価的に導体厚を向上させることが知られている（例えば、特許文献１参照）。
特開２００１−２６７５１２号公報
しかしながら、限られたスペースで伝送線路長を効率的に確保するためには導体を複数の屈曲部を有する複雑な形状（例えば、スパイラルパターン）とすることが望まれるが、かかる屈曲部分を有する伝送線路を高周波電流が流れた場合、導体パターンの屈曲部分に電界が集中して伝送損失が大きくなる問題が生じる。
本発明は、かかる点に鑑みてなされたものであり、伝送線路を構成する導体パターンの導体厚を等価的に厚くして抵抗値を下げることができると共に屈曲部分を有する導体パターンであっても屈曲部分での電界集中による伝送損失を抑制できる電子回路ユニットを提供することを目的とする。
本発明の電子回路ユニットは、複数の誘電体層を有する積層基板と、前記積層基板の表層面又は内層面に設けられ直線部と屈曲部を有する第１の導体パターンと、前記第１の導体パターンの形成された層と隣接する層に前記第１の導体パターンと対向して設けられた第２の導体パターンと、前記第１及び第２の導体パターンの全ての前記屈曲部に設けられ前記第１及び第２の導体パターンを導通接続する接続導体とを具備し、前記第１及び第２の導体パターンで構成された伝送線路を介して電力を伝達することを特徴とする。
この構成によれば、第１及び第２の導体パターンで構成された伝送線路を介して電力が伝達されるが、第１及び第２の導体パターンの屈曲部に第１及び第２の導体パターンを導通接続する接続導体が設けられたので、電界が集中する屈曲部の表面積を増やすことができ、伝送損失を小さくすることができる。
本発明は、上記電子回路ユニットにおいて、前記積層基板上に設けられた電力増幅器と、前記電力増幅器の出力端に接続され前記第１及び第２の導体パターンと前記接続導体とを含んで構成されるインピーダンスマッチング回路とを備えたことを特徴とする。
この構成により、インピーダンスマッチング回路により電力増幅器と後段の負荷とのインピーダンスをマッチングさせて高効率で電力を伝達できると共にインピーダンスマッチング回路における伝送線路の抵抗値が小さくなり損失も小さくすることができる。
本発明は、上記電子回路ユニットにおいて、前記接続導体は、前記第１の導体パターンと前記第２の導体パターンとを接続するスルーホール内に導電性物質が中実状に充填されてなり、当該伝送線路の形成方向に延在する長尺体であって、前記接続導体が前記第１の導体パターンの前記直線部より僅かに短い直線状であることを特徴とする。
これにより、第１の導体パターンと第２の導体パターンとを接続する接続導体は、中空状ではなく導電性物質が中実状に充填されてなる長尺体であるので、接続導体の断面積が大きくなり導体パターンの抵抗値を下げて伝送損失を下げることができる。
本発明は、上記電子回路ユニットにおいて、前記接続導体は、前記第１の導体パターンと前記第２の導体パターンとを接続するスルーホール内に導電性物質が中実状に充填されてなる円柱体であって、前記接続導体は、前記屈曲部及び前記直線部に一定間隔で設けられることを特徴とする。
これにより、第１の導体パターンと第２の導体パターンとを接続する接続導体は、中空状ではなく導電性物質が中実状に充填されてなる円柱体であるので、接続導体の断面積が大きくなり導体パターンの抵抗値を下げて伝送損失を下げることができる。
本発明は、上記電子回路ユニットにおいて、前記第１及び第２の導体パターンの間に介在した誘電体層は、当該誘電体層に隣接した隣接誘電体層よりも厚さが薄いことを特徴とする。
これにより、接続導体を金属のメッキで形成する場合、接続導体の高さを低くして形成時間を短縮できる効果がある。接続導体の高さは第１及び第２の導体パターンの間に介在した誘電体層の厚さに応じた高さが必要であるが、当該誘電体層の厚さを他の誘電体層と同じ高さにすると接続導体が高くなる傾向にある。そこで、接続導体が形成される誘電体層は隣接誘電体層よりも薄くすることにより、接続導体の高さを短くしてメッキによる金属層形成時間を短縮できるようにした。
本発明は、上記電子回路ユニットにおいて、前記積層基板の内層面上に前記第２の導体パターンを設け、当該第２の導体パターン表面に金属メッキ層のエッチング時に耐性を示すバリアメタルを形成し、内層面上に金属をメッキして金属メッキ層を形成し、前記金属メッキ層を選択的にエッチングして前記接続導体を形成し、熱硬化性の誘電体材料を塗布又は積層して誘電体層を形成し、当該誘電体層表面を研削して前記接続導体表面が露出した前記表層を形成し、前記接続導体表面を露出した表層面に前記第１の導電パターンを設けたことを特徴とする。
これにより、中空状ではなく導電性物質が中実状に充填されてなる円柱体又は長尺体からなる接続導体を設けることができる。
本発明によれば、伝送線路を構成する導体パターンの導体厚を等価的に厚くして抵抗値を下げることができると共に屈曲部分を有する導体パターンであっても屈曲部分での電界集中による伝送損失を抑制できる電子回路ユニットを提供することができる。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
本実施の形態に係る電子回路ユニットは、図６に示す回路構成と同じである。すなわち、本電子回路ユニットは、パワーアンプ１０２の出力端にマッチング回路１０１を接続し、当該マッチング回路１０１によってパワーアンプ１０２と後段の負荷とのインピーダンスマッチングをとる構成となっている。
図１（ａ）（ｂ）は本実施の形態に係る電子回路ユニットにおける伝送線路部分の平面図及び断面図である。同図に示すように、積層基板１０は第１誘電体層１１、第２誘電体層１２、第３誘電体層１３からなる複数の誘電体層で構成されている。積層基板１０の表層となる第１誘電体層１１の表面上に、複数の屈曲部分を有する第１の導体パターン１４が形成されている。また、図１（ｂ）に示すように、第１の導体パターン１４が形成された第１誘電体層１１の隣接層となる第２誘電体層１２の表面上に第２の導体パターン１５が形成されている。第１の導体パターン１４と第２の導体パターン１５とは同一形状をなしている。本実施の形態では、第１及び第２の導体パターン１４、１５は矩形波形状をなしていて、図１（ａ）に示すように４箇所の屈曲部（Ｐ１〜Ｐ４）を有する。かかる同一形状を有する第１及び第２の導体パターン１４、１５が第１誘電体層１１を挟んで対向配置されている。
上記したように同一形状をなしかつ対向配置された第１の導体パターン１４と第２の導体パターン１５とは、複数の導電性の長尺体からなる接続導体１６〜２０にて導通接続されている。図１（ａ）に示すように、第１及び第２の導体パターン１４，１５は、屈曲部Ｐ１において接続導体１６（右端部）を介して導通されている。同様に、屈曲部Ｐ２において接続導体１７（上端部）を介して接続され、屈曲部Ｐ３において接続導体１９（上端部）を介して接続され、屈曲部Ｐ４において接続導体２０（左端部）を介して接続されている。すなわち、第１及び第２の導体パターン１４，１５の少なくとも屈曲部Ｐ１〜Ｐ４において第１の導体パターン１４と第２の導体パターン１５とが接続導体を介して導通している。
本実施の形態では、第１及び第２の導体パターン１４，１５の５つの直線部に対応して５つの接続導体１６〜２０が設けられている。各接続導体１６〜２０の長さは、各々対応する直線部（導体パターン１４，１５）よりも僅かに短い長さに設定されている。また、各接続導体１６〜２０の幅は各々対応する直線部（導体パターン１４，１５）の幅よりも僅かに短い幅に設定されている。したがって、第１及び第２の導体パターン１４，１５は伝送線路のほぼ全長に亘って長尺体からなる複数の接続導体１６〜２０で導通接続されている。
第１及び第２の導体パターン１４，１５の各屈曲部（Ｐ１〜Ｐ４）は隣接した２つの直線部の交差部に形成されるので、どちらか一方の直線部に対向して設けられた接続導体（１６，１７，１９，２０）の一端部を対応する屈曲部（Ｐ１〜Ｐ４）まで延出して各屈曲部（Ｐ１〜Ｐ４）において第１及び第２の導体パターン１４，１５を導通するようにしている。
図１（ｂ）に示すように、第３誘電体層１３の下面にはグラウンド層として機能する導体層２１が形成されている。なお、図１には図示されていないが、積層基板１０には第１、第２及び第３誘電体層１１，１２，１３のいずれかの表面上にパワーアンプ１０２、トランジスタ１０７、給電線路１０５等の素子を構成する各種パターンまたは配線等が設けられ、必要に応じて各誘電体層１１〜１３に形成したスルーホールを介してパターン間が接続されている。
図２（ａ）は図１（ａ）に示す領域Ｒを抜き出した平面図であり、図２（ｂ）は同図（ａ）に示すＢ−Ｂ線矢視断面図である。図２（ｂ）に示すように、第１の導体パターン１４と第２の導体パターン１５との間に形成される第１誘電体層１１の厚さＤ１は、隣接する第２誘電体層１２の厚さＤ２よりも薄く設定されている。メッキにて接続導体（１６〜２０）を形成する場合、接続導体（１６〜２０）の膜厚を厚くしようとすると、メッキによる金属層形成時間が長くかかってしまう。そこで、第１誘電体層１１の厚さは、第１の導体パターン１４と第２の導体パターン１５とを絶縁する機能を奏し得る程度に薄く設定している。
ここで、本電子回路ユニットの製造工程について説明する。
第１、第２及び第３誘電体層１１，１２，１３は、ガラスエポキシ樹脂、エポキシ樹脂、ポリイミド樹脂等の誘電体樹脂を材料として用いることができる。また、導体パターン１４，１５及びグラウンドとなる導体層２１は銅箔を熱圧着して用いることができる。接続導体１６〜２０はメッキにより形成される銅メッキ柱を用いることができる。
図３（ａ）〜（ｇ）は第１及び第２の導体パターン１４，１５と接続導体の製造工程を示す図である。
図１（ａ）に示すように矩形波形状にカットした銅箔を第２誘電体層１２の表面に熱圧着することにより第２の導体パターン１５を形成する（図３（ａ））。次に、後の金属メッキ層のエッチング時に耐性を示すバリアメタル３１を第２の導体パターン１５の露出表面を覆うように設ける（図３（ｂ））。銅のエッチング時に耐性を示す金属として、金、銀、亜鉛、パラジウム、ニッケル等が使用できる。
バリアメタル３１で覆われた第２の導体パターン１５を含む第２誘電体層１２の表面全体に電解メッキにて銅メッキ層３２を形成する（図３（ｃ））。電解メッキは、基板全体をメッキ液に浸漬しながら、それを陰極とし、メッキする金属の銅イオン補給源を陽極として、電気分解反応により陰極側に銅を析出させることにより行われる。なお、電解メッキ以外に無電解メッキを用いることもできる。
次に、接続導体１９が残るように銅メッキ層３２を選択的にエッチングして銅メッキ柱からなる接続導体１９（１６〜１８、２０）を形成する（図３（ｄ））。
次に、第２誘電体層１２の表面に対して接続導体１９（１６〜１８、２０）の上から第１誘電体層１１を形成するための誘電体材料３３を塗布又は積層する（図３（ｅ））。誘電体材料として、例えば熱硬化性のエポキシ樹脂やポリイミド樹脂等を液状又はシート状で用いることができる。熱硬化性のエポキシ樹脂を第２の導体パターン１５（バリアメタル３１を含む）及び銅メッキ柱からなる接続導体を合わせた高さよりもやや厚くなるように塗布又は積層した後、加熱して硬化させる。
次に、硬化した誘電体材料３３を研削又は研磨することにより、接続導体１９（１６〜１８、２０）の上面を露出させる。最後に、図１（ａ）に示すように矩形波形状にカットした銅箔を第１誘電体層１１の表面に、先に内層に設けた第２の導体パターン１５と対向するように配置して当該銅箔を熱圧着することにより第１の導体パターン１４を形成する（図３（ｇ））。
以上のように構成された電子回路ユニットによれば、パワーアンプ１０２の出力電力を後段の負荷に伝える伝送線路１０３を、第１誘電体層１１を挟んで対向配置された第１及び第２の導体パターン１４，１５で構成し、しかも第１及び第２の導体パターン１４，１５の少なくとも屈曲部Ｐ１〜Ｐ４において接続導体１６〜２０を介して導通接続したので、大電力の高周波電流が流れる場合であっても屈曲部Ｐ１〜Ｐ４における電界の集中を抑制し、伝送損失を小さくすることができる。
また、本実施の形態では、第１及び第２の導体パターン１４，１５の直線部と対向する領域にも接続導体１６〜２０を設けたので、第１及び第２の導体パターン１４，１５の両端部又は屈曲部Ｐ１〜Ｐ４だけを導通接続する構成に比べて、導体パターンの平均の表面積を大きくすることができ、伝送損失をさらに小さくできる。
なお、本電子回路ユニットにおいて、第１及び第２の導体パターン１４，１５を導通接続する接続導体の形状及び配置位置は上記したものに限定されるものではない。
図４（ａ）（ｂ）に示す変形例は、接続導体を円柱形状にした例である。なお、前述した図１（ａ）（ｂ）に示す各部と同一部分には同一符号を付している。第１及び第２の導体パターン１４，１５の直線部及び屈曲部に円柱状の接続導体４１を所定間隔で設けている。特に、第１及び第２の導体パターン１４，１５の各屈曲部は円柱状の接続導体４１ａ〜４１ｄにて導通接続している。なお、接続導体４１は円柱状のものに限定されるものではなく、三角、四角その他の多角柱状のものであっても良い。
このように第１及び第２の導体パターン１４，１５の屈曲部に円柱状の接続導体４１ａ〜４１ｄを設けた場合も各屈曲部における電界の集中を抑制し、伝送損失を小さくすることができる。
図５（ａ）（ｂ）に示す変形例は、第１及び第２の導体パターン１４，１５の入力端側から出力端側に掛けて一繋がりの接続導体５１を形成した例である。同図に示すように、接続導体５１は第１の導体パターン１４の下面と第２の導体パターン１５の上面とをパターン全長に渡り導通接続するので、各屈曲部における電界の集中を抑制できると共に伝送線路全体の抵抗値を効果的に小さくでき、伝送損失を小さくすることができる。
なお、以上の説明では、電解メッキにより銅メッキ柱からなる接続導体１６〜２０、４１、５１を形成していたが、メッキ以外の方法で形成しても良い。
本発明は、パワーアンプ出力を後段の負荷へ伝達する伝送線路を有する電子回路ユニットに適用可能である。
（ａ）一実施の形態に係る電子回路ユニットにおける伝送線路部分の平面図、（ｂ）同図（ａ）に示すＡ−Ａ線矢視断面図 （ａ）図１に示す領域Ｒの上面図、（ｂ）同図（ａ）に示すＢ−Ｂ線矢視断面図 上記実施の形態における第１及び第２の導体パターン、接続導体の製造工程を示す図 （ａ）接続導体を変形した電子回路ユニットにおける伝送線路部分の平面図、（ｂ）同図（ａ）に示すＣ−Ｃ線矢視断面図 （ａ）接続導体を変形した電子回路ユニットにおける伝送線路部分の平面図、（ｂ）同図（ａ）に示すＤ−Ｄ線矢視断面図 従来の電子回路ユニットの構成説明図 図６に示す伝送線路部分の部分断面図
符号の説明
１０ 積層基板
１１ 第１誘電体層
１２ 第２誘電体層
１３ 第３誘電体層
１４ 第１の導体パターン
１５ 第２の導体パターン
１６〜２０、４１、５１ 接続導体
２１ 導体層
１０１ マッチング回路
１０２ パワーアンプ
１０３ 伝送線路
１０４ バイパスコンデンサ
１０５ 給電線路
１０６ 出力コンデンサ
１０７ トランジスタ
１０８、１０９ コンデンサ

Claims (6)

  1. 複数の誘電体層を有する積層基板と、
    前記積層基板の表層面又は内層面に設けられ直線部と屈曲部を有する第１の導体パターンと、
    前記第１の導体パターンの形成された層と隣接する層に前記第１の導体パターンと対向して設けられた第２の導体パターンと、
    前記第１及び第２の導体パターンの全ての前記屈曲部に設けられ前記第１及び第２の導体パターンを導通接続する接続導体とを具備し、前記第１及び第２の導体パターンで構成された伝送線路を介して電力を伝達することを特徴とする電子回路ユニット。
  2. 前記接続導体は、前記第１の導体パターンと前記第２の導体パターンとを接続するスルーホール内に導電性物質が中実状に充填されてなり、当該伝送線路の形成方向に延在する長尺体であって、
    前記接続導体が前記第１の導体パターンの前記直線部より僅かに短い直線状であることを特徴とする請求項１記載の電子回路ユニット。
  3. 前記接続導体は、前記第１の導体パターンと前記第２の導体パターンとを接続するスルーホール内に導電性物質が中実状に充填されてなる円柱体であって、
    前記接続導体は、前記屈曲部及び前記直線部に一定間隔で設けられることを特徴とする請求項１記載の電子回路ユニット。
  4. 前記積層基板上に設けられた電力増幅器と、前記電力増幅器の出力端に接続され前記第１及び第２の導体パターンと前記接続導体とを含んで構成されるインピーダンスマッチング回路とを備えたことを特徴とする請求項１から請求項３いずれかに記載の電子回路ユニット。
  5. 前記第１及び第２の導体パターンの間に介在した誘電体層は、当該誘電体層に隣接した隣接誘電体層よりも厚さが薄いことを特徴とする請求項１から請求項４のいずれかに記載の電子回路ユニット。
  6. 前記積層基板の内層面上に前記第２の導体パターンを設け、当該第２の導体パターン表面に金属メッキ層のエッチング時に耐性を示すバリアメタルを形成し、内層面上に金属をメッキして金属メッキ層を形成し、前記金属メッキ層を選択的にエッチングして前記接続導体を形成し、熱硬化性の誘電体材料を塗布又は積層して誘電体層を形成し、当該誘電体層表面を研削して前記接続導体表面が露出した前記表層を形成し、前記接続導体表面を露出した表層面に前記第１の導電パターンを設けたことを特徴とする請求項１から請求項５のいずれかに記載の電子回路ユニット。
JP2005240246A 2005-08-22 2005-08-22 電子回路ユニット Expired - Fee Related JP4441458B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005240246A JP4441458B2 (ja) 2005-08-22 2005-08-22 電子回路ユニット
US11/451,942 US20070040630A1 (en) 2005-08-22 2006-06-12 Electronic circuit unit having low transmission loss
CN2006101084777A CN1921731B (zh) 2005-08-22 2006-08-04 传输损耗小的电子电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005240246A JP4441458B2 (ja) 2005-08-22 2005-08-22 電子回路ユニット

Publications (2)

Publication Number Publication Date
JP2007060030A JP2007060030A (ja) 2007-03-08
JP4441458B2 true JP4441458B2 (ja) 2010-03-31

Family

ID=37766857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005240246A Expired - Fee Related JP4441458B2 (ja) 2005-08-22 2005-08-22 電子回路ユニット

Country Status (3)

Country Link
US (1) US20070040630A1 (ja)
JP (1) JP4441458B2 (ja)
CN (1) CN1921731B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010005017A1 (ja) * 2008-07-11 2010-01-14 株式会社村田製作所 ストリップラインフィルタ
JP5983200B2 (ja) * 2012-08-31 2016-08-31 富士通株式会社 光モジュール
DE102019134463B3 (de) * 2019-12-16 2021-05-12 TRUMPF Hüttinger GmbH + Co. KG Hochfrequenz-Hochspannungs-Stromleiter-Vorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521755A (en) * 1982-06-14 1985-06-04 At&T Bell Laboratories Symmetrical low-loss suspended substrate stripline
US5621366A (en) * 1994-08-15 1997-04-15 Motorola, Inc. High-Q multi-layer ceramic RF transmission line resonator
SE512166C2 (sv) * 1997-11-21 2000-02-07 Ericsson Telefon Ab L M Mikrostripanordning
US6690251B2 (en) * 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter

Also Published As

Publication number Publication date
CN1921731A (zh) 2007-02-28
US20070040630A1 (en) 2007-02-22
CN1921731B (zh) 2010-06-16
JP2007060030A (ja) 2007-03-08

Similar Documents

Publication Publication Date Title
US10102960B2 (en) Electronic component
US8058951B2 (en) Sheet-like composite electronic component and method for manufacturing same
JP4367487B2 (ja) コイル部品
US9839132B2 (en) Component-embedded substrate
JP2006237520A (ja) 薄型多端子コンデンサおよびその製造方法
JP4441458B2 (ja) 電子回路ユニット
JP4753380B2 (ja) 下面電極型固体電解コンデンサ
JP4839824B2 (ja) コンデンサ内蔵基板およびその製造方法
CN1207780C (zh) 改进了的集成电路结构
CN105657965A (zh) 具有定形导电层的印刷电路板及其制造方法
US10448510B2 (en) Multilayer substrate and electronic device
US20030012006A1 (en) Pocket mounted chip having microstrip line
WO2008050739A1 (fr) Carte de circuit imprimé et filtre l'utilisant
US20230121641A1 (en) Dielectric resonator antenna and antenna module
US9318786B2 (en) High-frequency signal line and electronic device
WO2016031691A1 (ja) 多層回路基板の製造方法および多層回路基板
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
CN111755203B (zh) 多层金属膜以及电感器部件
JP2009027005A (ja) 半導体装置
JP2000068716A (ja) 多層伝送線路
US10818426B2 (en) Inductor
JP2003198146A (ja) 多層配線基板およびこれを用いた電子装置
JP2665607B2 (ja) 平面アンテナ基板の製造法
JP2005294291A (ja) 固体電解コンデンサ、その製造方法、および複合電子部品
KR102064104B1 (ko) 적층형 전자부품 어레이 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees