CN1207780C - 改进了的集成电路结构 - Google Patents

改进了的集成电路结构 Download PDF

Info

Publication number
CN1207780C
CN1207780C CNB011190515A CN01119051A CN1207780C CN 1207780 C CN1207780 C CN 1207780C CN B011190515 A CNB011190515 A CN B011190515A CN 01119051 A CN01119051 A CN 01119051A CN 1207780 C CN1207780 C CN 1207780C
Authority
CN
China
Prior art keywords
substrate
plating coating
ventilating hole
interconnection structure
coating ventilating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011190515A
Other languages
English (en)
Other versions
CN1324109A (zh
Inventor
D·J·阿尔科
小F·J·唐斯
G·W·琼斯
J·S·克雷斯格
C·L·泰特兰－帕罗马基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1324109A publication Critical patent/CN1324109A/zh
Application granted granted Critical
Publication of CN1207780C publication Critical patent/CN1207780C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种芯片连接件和镀敷通孔密度提高了的半导体芯片载体。确切地说是一种其中具有多个镀敷通孔，且其上具有抗疲劳重新分布层的衬底。重新分布层包括多个选择性地位于镀敷通孔上方并与镀敷通孔接触的通道孔。衬底还包括接地平面、二对信号平面、以及二对电源平面，其中第二对电源平面直接位于外介电层下方。掩埋镀敷通孔在衬底内。

Description

改进了的集成电路结构
技术领域
本发明一般涉及到电子封装，更确切地说是涉及到有机半导体芯片载体及其制作方法。
背景技术
随着工业界对小型化高性能半导体封装件的需求的增长，对制造具有高密度连接的可靠器件的需求变得越来越重要。换言之，在尽可能小的面积上生产具有尽可能多的芯片连接的器件，是主要目的之一。同样重要的是生产能够提供恰当“引线引出”能力的结构，以利用高密度连接的优点。
图1示出了相关技术半导体芯片载体10的剖面图。载体10包括接地平面12、接地平面12二侧上的第一介电层14、各个第一介电层14上的信号层16、各个信号层16上的第二介电层18、各个第二介电层18上的电源芯线20、以及各个电源芯线20上的第三介电层22。载体10具有多个镀铜的通孔24，其中铜镀层在载体10的表面上形成“人字形”连接焊点28。重新分布层30覆盖着载体10的表面。重新分布层30包含接触区34，它方便了半导体芯片(未示出)通过互连(也未示出)电连接到镀敷通孔24的人字形连接焊点28的电连接。
图2示出了相关技术半导体芯片载体10的俯视图。人字形连接焊点28占据了载体10表面区域的大部分。这是由于其上安置互连的互连接触区34偏离镀敷通孔24。结果，各个载体10的镀敷通孔24和互连的密度受到限制。
此外，由于芯片载体、芯片、和其间的互连之间热膨胀系数的差异，在热循环过程中，半导体封装件内出现内应力，最终可能导致器件失效。
结果，在工业界就需要一种更可靠而紧凑的半导体器件。
发明内容
本发明提供了一种更可靠的具有高密度镀敷通孔间距和芯片连接的半导体芯片载体及其制作方法。
本发明的第一一般情况提供了一种互连结构，它包含：衬底；位于衬底内的镀敷通孔；衬底第一和第二表面上的重新分布层；以及重新分布层中选择性地位于镀敷通孔上并电连接镀敷通孔的通路。这一情况使半导体芯片能够具有更高的镀敷通孔和芯片连接密度。这一情况提供了其中包含芯片连接焊点的直接位于镀敷通孔上的通路，从而无需常规的人字形构造。这一情况还提供了额外的引线引出能力以利用提高了的镀敷通孔和芯片连接密度，亦即，额外的成对信号平面和额外的成对电源平面。这一情况还提供了重新分布层，由于材料选择和将第二成对电源平面直接置于重新分布层下方而有抗疲劳性。由于第二成对电源平面的粗糙表面，重新分布层与下方衬底的粘合强度得到了提高。此外，第二成对电源平面起备用层作用，防止了起源于重新分布层内的裂缝通过载体传播。而且，这一情况提供了直接通路连接而无需镀敷的通孔。
本发明的第二一般情况提供了一种制作半导体芯片载体的方法，它包含下列步骤：提供其中具有镀敷通孔的衬底；在衬底的第一和第二表面上淀积重新分布层；以及在重新分布层中制作选择性地位于镀敷通孔上并电连接镀敷通孔的通路。这一情况提供了一种制作具有与第一情况相似的优点的半导体芯片载体的方法。
本发明的第三一般情况提供了一种半导体芯片载体，它包含：其中具有镀敷通孔的衬底；以及衬底第一和第二表面上的抗疲劳重新分布层。这一情况提供了与第一情况相似的优点。
附图说明
从下列对本发明实施方案的更确切的描述中，本发明的上述和其它特征将显而易见。
下面参照下列附图来详细描述本发明的具体实施方案，其中相似的符号表示相似的元件，且其中：
图1示出了相关技术的半导体芯片载体的剖面图；
图2示出了相关技术的半导体芯片载体的俯视图；
图3示出了根据本发明第一实施方案的半导体芯片载体的剖面图；
图4示出了根据本发明第一实施方案的其中具有通孔的半导体芯片载体的剖面图；
图5示出了根据本发明第一实施方案的其中具有镀敷通孔的半导体芯片载体的剖面图；
图6示出了根据本发明第一实施方案的其上具有组合电源芯线的半导体芯片载体的剖面图；
图7示出了根据本发明第一实施方案的其上具有重新分布层的半导体芯片载体的剖面图；
图8A示出了根据本发明第一实施方案的其上具有连接焊点的半导体芯片载体的剖面图；
图8B示出了根据本发明第一实施方案的其上具有连接焊点的镀敷通孔的放大剖面图；
图8C示出了根据本发明变通实施方案的其上具有连接焊点的镀敷通孔的放大剖面图；
图9示出了根据本发明第一实施方案的半导体芯片载体的俯视图；而
图10示出了根据本发明第二实施方案的其中具有掩埋镀敷通孔的半导体芯片载体的剖面图。
具体实施方式
虽然将详细描述本发明的某些实施方案，但应理解的是，可以作出各种各样的改变和修正而不偏离所附权利要求的范围。本发明的范围决不局限于组成元件的数目、其材料、其形状、其相对安排等，而仅仅被公开作为实施方案的例子。虽然附图被用来说明本发明，但这些附图不必按比例绘出。
参照附图，图3示出了衬底100，它包括接地平面112，最好包含铜-镍铁合金-铜(CIC)。用常规层叠技术，将第一介电层114层叠到接地平面112二侧。用工业界所知和所使用的常规方法，在各个第一介电层114上制作成对的第一阻抗控制信号层116。第一信号层116最好是铜。用常规层叠技术，在各个第一信号平面116上制作第二介电层118。用常规技术，在各个第二介电层118上制作成对的第一电源平面120。第一电源平面120最好是铜。在各个电源平面120上层叠第三介电层122。用相似于用来制作第一信号平面116的技术，在各个第三介电层122上制作成对的第二阻抗控制信号平面124。第二信号平面124最好是铜。用常规层叠技术，在各个第二信号平面124上层叠第四介电层126。在此例子中，第一、第二、第三和第四介电层114、118、122、126包含Rogers’2300TM(Roger’sInc.)。确切地说，Rogers’2300TM是一种包含硅颗粒填充的PTFE(聚四氟乙烯)材料的电介质。作为变通，第一、第二、第三和第四介电层114、118、122、126可以是诸如环氧树脂、聚酰亚胺、聚苯撑乙醚之类的任何其它相似的电子层叠材料。
如图4所示，用常规技术，在各个第四介电层126上层叠成对的第二电源平面128。最好用流体头腐蚀工艺，将第二电源平面128的表面腐蚀到厚度约为2-9微米，以便保持铜厚度适合于激光钻孔和电镀其它铜层。应该指出的是，仅仅为了说明，图中所示第二电源平面128的厚度被不成比例地放大了。
最好用工业界普遍采用的激光钻孔工艺，在衬底100中制作多个通孔130(图4)。然后清洗通孔130，以便清除可能妨碍适当电连接的碎片。再用导电材料，最好是铜，对第二电源平面128和通孔130的表面进行无电镀。然后，如图5所示，对通孔130和第二电源平面128进行耐酸铜电镀，形成镀敷的通孔(PTH)132。PTH 132中的铜镀层的厚度约为5-20微米，而电源平面128上的复合铜厚度(流体头腐蚀的铜箔与随后的耐酸铜电镀的复合厚度)约为7-29微米。
如图6所示，电源芯线128被环绕，以便使电源芯线128电隔离于PTH焊点134和136。得到的表面被称为顶表面金属化(TSM)133和底表面金属化(BSM)135。铜表面TSM 133和BSM 135最好是亚氯酸铜。亚氯酸铜是已经被亚氯酸处理产生粗糙表面，从而增强重新分布层粘合强度的铜(稍后讨论)。然后，如图7所示，在衬底100的TSM和BSM表面133和135上层叠重新分布层138，覆盖电源芯线并填充PTH 132。
重新分布层138最好是诸如Dynavia 2000TM(Shipley Ronal)、聚酰亚胺、PSR-4000TM(Taiyo Ink Co.Ltd.)、VialuxTM(DuPont)之类的介电材料，以及Arlon，Asahi Chemical和其它相似公司制造的其它类似的材料。采用柔性重新分布层138有利于提高衬底100的总体柔性，从而减小与热循环相关的内应力。
如图8A所示，在重新分布层138中的PTH 132上方，直接激光钻孔形成多个不通的通路或微通路140。图8B示出了微通路140相对于PTH 132的位置，确切地说是PTH焊点134的放大图。如所示，微通路140可以直接位于PTH 132上方。作为变通，如图8C所示，微通路140可以被钻成稍许偏离PTH 132。此时，微通路140可以部分地延伸进入PTH 130的通孔130中，但通常不应该延伸超过PTH焊点134。
然后用熟知的清洗技术来清洗微通路140的过量碎片。用导电材料，最好是铜，对微通路140进行无电镀，再耐酸铜电镀，以形成芯片连接焊点142。通常形成通过重新分布层138的可控崩塌芯片连接(C4)焊点，作为衬底100第一表面149上的一部分并连接到微通路140。在衬底100的第二表面150上制作球栅阵列(BGA)焊点148(图8A)。
图9示出了其中具有PTH 132的衬底的俯视图。芯片连接焊点142的通路140可以直接制作在PTH 132上方并与PTH 132配合，从而使半导体芯片(未示出)能够直接安装在PTH 132上方并与PTH 132物理接触。这种构造取消了相关技术图2所示的常规人字形构造。结果，可以提高芯片连接焊点142以及PTH 132的密度。应该理解的是，PTH132的结构、数量、尺寸和安排仅仅用作例子，决不是用来限制本发明的范围。
应该指出的是，成对的第二信号平面124和成对的第二电源平面128提供了额外的“引线引出”能力来补偿提高了的PTH 132和芯片连接焊点142的密度。至此，已经使用了“三平板”电路构成的单一层。如相关技术图1所示，三平板电路指的是由单一接地平面、成对的信号平面、以及成对的电源平面组成的阻抗控制电路。但本发明提供了额外的成对信号层124和额外的成对电源平面128。这提高了衬底100的阻抗控制引线引出能力，从而充分利用了提高了的PTH 132和芯片连接焊点142密度的优点。为了得到所希望的电学数值，各个层的厚度可以分别调整。
应该指出的是，本发明取消了常规使用的分隔重新分布层30与下方电源平面16的额外介电层22(示于相关技术图1中)。借助于取消额外的介电层，减小了载体的总尺寸。此外，如图7、8A和10所示，在本发明中，取消额外的介电层使重新分布层138能够直接应用于第二成对的电源平面128上。这提供了几个好处。例如，第二电源平面128的粗糙表面增强了重新分布层138与衬底100的粘合强度。将第二电源平面128直接置于重新分布层138下方，也控制了施加在重新分布层138上的应变，从而降低了热循环过程中疲劳裂缝的势能和其它与应力有关的问题。此外，第二电源平面128使重新分布层138中的有效热膨胀系数适中，从而进一步降低了重新分布层138中的疲劳裂缝的势能。而且，第二电源平面128是备用层。起源于重新分布层138中的疲劳裂缝不太可能传播通过第二电源平面128，从而降低了器件失效的可能性。可以调整图形化成部分第二成对电源平面128和电源芯线134的电路的范围和数量，以提供对铜焊点148的平衡，故尽可能减小了器件的弯曲。
在本发明的第二实施方案中，图10示出了制作在衬底100内的掩埋PTH 146。掩埋PTH 146是用相似于上述PTH 132的方式制作的。但为了制作PTH 146，在淀积衬底100的外层之前进行上述的PTH制作。例如，在层叠第一电源平面120之后，对衬底进行激光钻孔以形成通孔145。然后清洗通孔145和电源平面120，最好用铜进行无电镀，再进行耐酸铜电镀，并环绕以形成掩埋PTH 146。在第一电源平面120上层叠第三介电层122，它也填充并覆盖掩埋PTH 146的末端。然后，若有需要，可以继续上述的有关第一实施方案的工艺，以形成其余的PTH 132。掩埋PTH 146提供了具有增强的内部电连接的衬底100。
应该指出的是，第二实施方案所述的掩埋PTH 146可以结合第一实施方案所述的PTH 132使用。作为变通，掩埋PTH 146可以具有区别于第一实施方案的其它应用。还应该指出的是，第二实施方案所述的掩埋PTH 146的制作仅仅意味着一个例子，决不是对本发明范围的限制。例如，可以在载体中制作不止一个掩埋PTH 146。此外，掩埋PTH 146不局限于制作在第一电源平面120之间。
虽然参照上述具体实施方案已经描述了本发明，但显然，许多变通、修正和变化对于本技术的技术人员来说是显而易见的。因此，上述的本发明实施方案被认为是示例性的而不是限制性的。可以作出各种各样的改变而不偏离下列权利要求所定义的本发明的构思与范围。

Claims (29)

1.一种互连结构，它包含：
衬底；
位于衬底内的镀敷通孔；
衬底第一和第二表面上的重新分布层；以及
重新分布层中选择性地位于镀敷通孔上并电连接镀敷通孔的通路。
2.权利要求1的互连结构，其特征是衬底包含：
接地平面；
接地平面第一和第二侧上的第一介电层；
各个第一介电层上的第一成对的第一信号平面；
在各个第一信号平面上的第二介电层；
各个第二介电层上的第一成对的第一电源平面；
在各个第一电源平面上的第三介电层；
各个第三介电层上的第二成对的第二信号平面；
在各个第二信号平面上的第四介电层；以及
各个第四介电层上的第二成对的第二电源平面。
3.权利要求2的互连结构，其特征是，其中的接地平面包含铜-镍铁合金-铜。
4.权利要求2的互连结构，其特征是，其中的第一和第二信号平面是阻抗控制电路层。
5.权利要求2的互连结构，其特征是，其中的第一、第二、第三和第四介电层包含硅颗粒填充的聚四氟乙烯材料。
6.权利要求1的互连结构，其特征是，其中的重新分布层包含抗疲劳介电材料。
7.权利要求1的互连结构，其特征是，其中的通路包括部分芯片连接件。
8.权利要求7的互连结构，其特征是，其中的芯片连接件选自可控崩塌芯片连接件、球栅阵列连接件、和回流焊固定连接件。
9.权利要求1的互连结构，其特征是，其中的通路偏离镀敷通孔的中心。
10.权利要求1的互连结构，其特征是，其中的镀敷通孔包括铜镀层。
11.权利要求1的互连结构，其特征是，其中的镀敷通孔还包括填充材料。
12.权利要求11的互连结构，其特征是，其中的填充材料是加固材料。
13.权利要求12的互连结构，其特征是，其中的加固材料是导电材料。
14.权利要求1的互连结构，其特征是，还包括衬底中的掩埋镀敷通孔。
15.一种制作半导体芯片载体的方法，它包含下列步骤：
提供其中具有镀敷通孔的衬底；
在衬底的第一和第二表面上淀积重新分布层；以及
在重新分布层中制作选择性地位于镀敷通孔上方并电连接镀敷通孔的通路。
16.权利要求15的方法，其特征是，还包括制作通路中的芯片连接焊点的步骤。
17.权利要求15的方法，其特征是，其中提供其中具有镀敷通孔的衬底的步骤包括下列步骤：
通过衬底钻孔；
清洗此孔，以及
在孔的内表面上制作导电层。
18.权利要求15的方法，其特征是，还包含用加固材料填充镀敷通孔的步骤。
19.权利要求18的方法，其特征是，其中的加固材料包含导电材料。
20.权利要求15的方法，其特征是，其中用层叠工艺来执行淀积重新分布层的步骤。
21.权利要求15的方法，其特征是，其中提供其中具有镀敷通孔的衬底的步骤还包括下列步骤：
提供接地平面；
在衬底中制作第一成对的信号平面；
在衬底中制作第一成对的电源芯线；
在衬底中制作第二成对的信号平面；
在衬底中制作第二成对的电源芯线。
22.权利要求21的方法，其特征是，其中的第一和第二成对的信号平面是阻抗控制电路。
23.权利要求21的方法，其特征是，其中的第二成对的电源芯线直接在部分重新分布层下方并电连接到部分重新分布层。
24.权利要求23的方法，其特征是，其中的第二成对的电源芯线还包括顶表面金属化(TSM)和底表面金属化(BSM)。
25.权利要求15的方法，其特征是，其中的重新分布层包含抗疲劳介电材料。
26.权利要求15的方法，其特征是，还包含在衬底中提供掩埋镀敷通孔的步骤。
27.一种半导体芯片载体，它包含：
其中具有镀敷通孔的衬底；以及
衬底第一和第二表面上的抗疲劳重新分布层。
28.权利要求27的半导体芯片载体，其特征是还包含：
抗疲劳重新分布层中的位于镀敷通孔上方并物理连接镀敷通孔的通路。
29.权利要求27的半导体芯片载体，其特征是，还包括衬底中的掩埋镀敷通孔。
CNB011190515A 2000-05-15 2001-05-14 改进了的集成电路结构 Expired - Fee Related CN1207780C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/571611 2000-05-15
US09/571,611 2000-05-15
US09/571,611 US6720502B1 (en) 2000-05-15 2000-05-15 Integrated circuit structure

Publications (2)

Publication Number Publication Date
CN1324109A CN1324109A (zh) 2001-11-28
CN1207780C true CN1207780C (zh) 2005-06-22

Family

ID=24284391

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011190515A Expired - Fee Related CN1207780C (zh) 2000-05-15 2001-05-14 改进了的集成电路结构

Country Status (6)

Country Link
US (2) US6720502B1 (zh)
CN (1) CN1207780C (zh)
DE (1) DE10120868A1 (zh)
HK (1) HK1040569B (zh)
MY (1) MY123561A (zh)
TW (1) TW492118B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
US6495772B2 (en) * 2001-04-12 2002-12-17 International Business Machines Corporation High performance dense wire for printed circuit board
US7435912B1 (en) * 2002-05-14 2008-10-14 Teradata Us, Inc. Tailoring via impedance on a circuit board
US6831363B2 (en) * 2002-12-12 2004-12-14 International Business Machines Corporation Structure and method for reducing thermo-mechanical stress in stacked vias
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US7321167B2 (en) * 2003-06-04 2008-01-22 Intel Corporation Flex tape architecture for integrated circuit signal ingress/egress
US6965170B2 (en) * 2003-11-18 2005-11-15 International Business Machines Corporation High wireability microvia substrate
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US7253504B1 (en) 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
US20080228074A1 (en) * 2007-03-12 2008-09-18 Ketterling Jeffrey A System and method for measuring acoustic pressure at multiple locations simultaneously
US7874065B2 (en) * 2007-10-31 2011-01-25 Nguyen Vinh T Process for making a multilayer circuit board
US8198551B2 (en) 2010-05-18 2012-06-12 Endicott Interconnect Technologies, Inc. Power core for use in circuitized substrate and method of making same
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US10861782B2 (en) 2018-08-21 2020-12-08 Micron Technology, Inc. Redistribution layers including reinforcement structures and related semiconductor device packages, systems and methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220499A (ja) * 1985-03-27 1986-09-30 株式会社日立製作所 混成多層配線基板
US5072075A (en) 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5121190A (en) 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5473120A (en) 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US6031723A (en) 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5574630A (en) 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5876842A (en) 1995-06-07 1999-03-02 International Business Machines Corporation Modular circuit package having vertically aligned power and signal cores
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5792705A (en) 1996-06-28 1998-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized planarization process for SOG filled vias
US5822856A (en) 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
US5894173A (en) 1996-11-27 1999-04-13 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
US5798563A (en) 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US5900675A (en) 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US5929729A (en) * 1997-10-24 1999-07-27 Com Dev Limited Printed lumped element stripline circuit ground-signal-ground structure
US6204456B1 (en) * 1998-09-24 2001-03-20 International Business Machines Corporation Filling open through holes in a multilayer board
US6175088B1 (en) * 1998-10-05 2001-01-16 Avaya Technology Corp. Multi-layer printed-wiring boards with inner power and ground layers
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments

Also Published As

Publication number Publication date
TW492118B (en) 2002-06-21
CN1324109A (zh) 2001-11-28
MY123561A (en) 2006-05-31
DE10120868A1 (de) 2001-12-20
HK1040569A1 (en) 2002-06-14
US20040099939A1 (en) 2004-05-27
US6887779B2 (en) 2005-05-03
HK1040569B (zh) 2005-12-09
US6720502B1 (en) 2004-04-13

Similar Documents

Publication Publication Date Title
CN1835654B (zh) 配线基板及其制造方法
CN1207780C (zh) 改进了的集成电路结构
US6879492B2 (en) Hyperbga buildup laminate
US5770476A (en) Passive interposer including at least one passive electronic component
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US5574630A (en) Laminated electronic package including a power/ground assembly
US8722536B2 (en) Fabrication method for circuit substrate having post-fed die side power supply connections
US7083425B2 (en) Slanted vias for electrical circuits on circuit boards and other substrates
US6924224B2 (en) Method of forming filled blind vias
US6639155B1 (en) High performance packaging platform and method of making same
US20120273947A1 (en) Chip package with a chip embedded in a wiring body
US7678681B2 (en) Electronic component built-in substrate and method of manufacturing the same
CN101060757A (zh) 用于形成无残余印刷电路板的工艺及其形成的印刷电路板
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
KR20120092050A (ko) 배선기판 및 그 제조방법
CN101331605A (zh) 电子部件内置模块和其制造方法
CN1317925A (zh) 印刷布线板
US8829361B2 (en) Wiring board and mounting structure using the same
CN1560911A (zh) 电路载板的制造方法
US20120047731A1 (en) Method for Manufacturing Circuit Board and Method for Manufacturing Structure Using the Same
US6623651B2 (en) Circuit board and a method for making the same
US6739041B2 (en) Circuit board and a method for making the same
JP2787230B2 (ja) 電子部品塔載用基板
KR20240135705A (ko) 고밀도 회로기판 및 제조방법
CN116918063A (zh) 具有止裂结构的电子器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050622

Termination date: 20100514