JP4440864B2 - 光受信装置 - Google Patents

光受信装置 Download PDF

Info

Publication number
JP4440864B2
JP4440864B2 JP2005278948A JP2005278948A JP4440864B2 JP 4440864 B2 JP4440864 B2 JP 4440864B2 JP 2005278948 A JP2005278948 A JP 2005278948A JP 2005278948 A JP2005278948 A JP 2005278948A JP 4440864 B2 JP4440864 B2 JP 4440864B2
Authority
JP
Japan
Prior art keywords
clock signal
data signal
signal
delay
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005278948A
Other languages
English (en)
Other versions
JP2007096374A (ja
Inventor
智夫 ▲高▼原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005278948A priority Critical patent/JP4440864B2/ja
Priority to US11/312,936 priority patent/US7734196B2/en
Publication of JP2007096374A publication Critical patent/JP2007096374A/ja
Application granted granted Critical
Publication of JP4440864B2 publication Critical patent/JP4440864B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60Receivers
    • H04B10/66Non-coherent receivers, e.g. using direct detection

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、光伝送システムにおいて、差動4値位相シフトキーイング(Differential Quadrature Phase Sift Keying ,DQPSK)方式で変調された光を受信する光受信装置に関する。
近年、光通信ネットワークの帯域をさらに広げる試みの1つとして、DQPSK変調方式を用いた光伝送システムが提案されている(例えば、下記の特許文献1を参照)。この方式では、1シンボルで2ビットの情報が伝送されるため、20Gbaud/sの変調速度で40Gb/sのビットレートを実現することができる。このような光伝送システムでは、光送信装置が光搬送波をDQPSK方式で変調して光信号として送信し、光受信装置が受信した光信号を復調してデータを抽出する。
図20は、従来の光受信装置で用いられるDQPSK受信器の構成図である。このDQPSK受信器は、光スプリッタ11、遅延干渉計12−1、12−2、フォトダイオード13−1、13−2、13−3、13−4、トランスインピーダンス増幅器(TIA)14−1、14−2、制限増幅器(LIA)15−1、15−2、クロック再生回路(CR)16、識別回路(DEC)17−1、17−2、および2対1マルチプレクサ(MUX)18を備える。
光スプリッタ11で2つに分岐された光信号は、遅延干渉計12−1および12−2にそれぞれ入射する。この光信号では、1シンボル前の信号に対する相対位相値として、π/4、3π/4、−π/4、および−3π/4の4つの位相が用いられる。
遅延干渉計12−1は、入射した光信号を2つに分岐し、一方の光信号には、遅延器21−1により1シンボル分の遅延を与え、他方の光信号には、位相器22によりπ/4の位相変化を与える。そして、遅延器21−1および位相器22からの2つの光信号を干渉させて位相変調成分を抽出し、フォトダイオード13−1および13−2に出力する。
遅延干渉計12−2は、入射した光信号を2つに分岐し、一方の光信号には、遅延器21−2により1シンボル分の遅延を与え、他方の光信号には、位相器23により−π/4の位相変化を与える。そして、遅延器21−2および位相器23からの2つの光信号を干渉させて位相変調成分を抽出し、フォトダイオード13−3および13−4に出力する。
こうして、遅延干渉計12−1および12−2により、受信した光信号から互いに直交する2つの位相変調成分が抽出され、光の強度変化に変換されて出力される。
フォトダイオード13−1および13−2は、バランスドフォトダイオードを形成し、光電変換により、遅延干渉計12−1から出力された光信号を電流に変換して出力する。増幅器14−1は、電流−電圧変換を行い、増幅器15−1は、変換された電気信号を増幅して、第1のデータ信号として識別回路17−1に出力する。
同様にして、フォトダイオード13−3および13−4は、遅延干渉計12−2から出力された光信号を電流に変換し、増幅器14−2および15−2は、電気信号を増幅して、第2のデータ信号として識別回路17−2に出力する。こうして、受信光の検波が行われ、データが取り出される。
クロック再生回路16は、識別回路17−1に入力される第1のデータ信号からクロック信号を再生し、識別回路17−1および17−2に分配する。識別回路17−1および17−2は、例えば、Dフリップフロップを用いて構成され、再生されたクロック信号により第1および第2のデータ信号をそれぞれラッチし、マルチプレクサ18に出力する。マルチプレクサ18は、識別回路17−1および17−2からの2つのデータ信号を多重化して、後段のデシリアライザ(不図示)に転送する。
例えば、第1および第2のデータ信号として、図21に示すような直交信号Qおよび同相信号Iがそれぞれ得られた場合、マルチプレクサ18は、これらを多重化して元のデータ列“ABCDEF...”を生成する。
一方、第1および第2のデータ信号として、図22に示すような同相信号Iおよび直交信号Qがそれぞれ得られた場合、マルチプレクサ18は、これらを多重化してデータ列“BADCFE...”を生成する。しかしながら、生成されたデータ列は元のデータ列“ABCDEF...”とは異なるため、隣接したデータを入れ替えるビットスワップ機能を、マルチプレクサ18または後段の回路(フレーマ等)に設ける必要がある。この場合、先願である特願2005−206467号に記載された発明が利用可能である。
図23は、識別回路17−1および17−2の入出力信号の例を示すタイミングチャートである。この例では、識別回路17−1および17−2の入力データ信号が、クロック信号の立ち上がりエッジによりラッチされて、出力データ信号が生成される。
特表2004−516743号公報
しかしながら、上述した従来のDQPSK受信器には、次のような問題がある。
図20に示したように、一般的なDQPSK受信器では、単一のクロック再生回路16で抽出されたクロック信号により、2つの識別回路17−1および17−2を動作させる構成をとっている。図23のタイミングチャートでは、識別回路17−1および17−2に入力するデータ信号の遅延差が0になっているが、実際には、図24に示すように、2つの入力データ信号の間には遅延差ΔTが発生する。
図25に示すように、この遅延差ΔTは、光スプリッタ11の入力端子から識別回路17−1の入力端子までの遅延時間Taと、光スプリッタ11の入力端子から識別回路17−2の入力端子までの遅延時間Tbとの差分|Ta−Tb|に相当する。DQPSK受信器では、遅延差ΔTがマルチプレクサ18の入力位相余裕に比べて十分に小さい必要がある。
DQPSK受信器の電気回路部分と、PLC(Planar Lightwave Circuit)で作成される遅延干渉計12−1および12−2は、物理長差が1〜2mm(10ps程度)以下になるように作り込むことが可能である。したがって、その遅延差は、20Gb/sのタイムスロット(50ps)を用いた場合のマルチプレクサ18の入力位相余裕(25〜35ps)以下となる。
しかし、光スプリッタ11を外付けにした場合のように、光スプリッタ11と遅延干渉計12−1および12−2の間にファイバインタフェースが存在する場合、融着も考慮すると、ファイバを厳密に等長に製造することは難しく、1cm程度の差が生じる。1cmの差は約50psの遅延差に相当し、20Gb/sの伝送レートでは1ビットずれに相当するため、大きな問題となり、何らかの初期調整を行う必要がある。
この場合、光スプリッタ11の入力端子から遅延干渉計12−1の入力端子までの遅延時間Ta1と、光スプリッタ11の入力端子から遅延干渉計12−2の入力端子までの遅延時間Tb1との差分|Ta1−Tb1|が、遅延差ΔTの大部分を占めることになる。
また、マルチプレクサ18に入力される、識別回路17−1および17−2の出力データ信号の遅延差は、位相余裕に対して十分に小さい10〜15ps程度に抑える必要がある。
先願である特願2005−245071号に記載された発明では、可変遅延回路を用いてデータ信号の遅延量を調整する構成が示されている。しかし、これまでに提案されている公知の可変遅延回路はCMOS(Complementary Metal Oxide Semiconductor )による製造が想定されており、現在の回路技術では、20Gb/sの動作を実現できない。また、同等の回路をシリコンゲルマニウム等で製造するのは、回路規模および消費電力の観点から現実的ではないと考えられる。
本発明の課題は、DQPSK受信器において、より簡単な構成で2つのデータ信号の遅延差を削減することである。
図1は、本発明の光受信装置の原理図である。図1の光受信装置は、分岐手段101、第1の光電変換手段102、第2の光電変換手段103、クロック再生手段104、反転手段105、第1の識別手段106、および第2の識別手段107を備え、差動4値位相シフトキーイングにより変調された光を受信する。
分岐手段101は、受信した光信号を2つの光信号に分岐する。第1の光電変換手段102は、2つの光信号の一方から第1の位相変調成分を抽出し、第1の位相変調成分を第1のデータ信号に変換する。第2の光電変換手段103は、2つの光信号の他方から第2の位相変調成分を抽出し、第2の位相変調成分を第2のデータ信号に変換する。
クロック再生手段104は、第1のデータ信号または第2のデータ信号からクロック信号を再生して、再生クロック信号を出力する。反転手段105は、再生クロック信号を反転させて反転クロック信号を生成し、再生クロック信号または反転クロック信号を選択して出力する。第1の識別手段106は、反転手段105から出力されるクロック信号を用いて第1のデータ信号をラッチし、第2の識別手段107は、再生クロック信号を用いて第2のデータ信号をラッチする。
分岐手段101により分岐された光信号は、第1の光電変換手段102および第2の光電変換手段103に入射する。第1の光電変換手段102および第2の光電変換手段103は、同じ光信号の互いに異なる位相変調成分から第1および第2のデータ信号を生成し、第1の識別手段106および第2の識別手段107にそれぞれ出力する。
クロック再生手段104は、いずれかのデータ信号からクロック信号を再生して、反転手段105および第2の識別手段107に再生クロック信号を出力する。反転手段105は、入力された再生クロック信号から反転クロック信号を生成し、再生クロック信号および反転クロック信号の一方を選択して、第1の識別手段106に出力する。第1の識別手段106および第2の識別手段107は、入力されたクロック信号を用いて第1のデータ信号および第2のデータ信号をそれぞれラッチし、後段のマルチプレクサ(不図示)に出力する。
このような光受信装置によれば、第1の識別手段106および第2の識別手段107に入力されるデータ信号に一定の遅延差が生じる場合に、反転手段105の出力として反転クロック信号を選択することで、第1の識別手段106のデータ信号をラッチするタイミングを1/2サイクルだけシフトすることができる。これにより、第1の識別手段106および第2の識別手段107から出力されるデータ信号の遅延差が、1/2サイクルだけ削減される。
例えば、後述する図2および図6において、分岐手段101は、光スプリッタ201に対応し、第1の光電変換手段102は、遅延干渉計202−1、フォトダイオード203−1、203−2、および増幅器204−1、205−1に対応し、第2の光電変換手段103は、遅延干渉計202−2、フォトダイオード203−3、203−4、および増幅器204−2、205−2に対応する。
そして、クロック再生手段104、反転手段105、第1の識別手段106、および第2の識別手段107は、クロック再生回路206、反転回路210−1、識別回路207−1、および207−2にそれぞれ対応する。
また、後述する図7において、分岐手段101は、光スプリッタ201に対応し、第1の光電変換手段102は、遅延干渉計202−2、フォトダイオード203−3、203−4、および増幅器204−2、205−2に対応し、第2の光電変換手段103は、遅延干渉計202−1、フォトダイオード203−1、203−2、および増幅器204−1、205−1に対応する。
そして、クロック再生手段104、反転手段105、第1の識別手段106、および第2の識別手段107は、クロック再生回路206、反転回路210−3、識別回路207−2、および207−1にそれぞれ対応する。
本発明によれば、DQPSK受信器において、データ信号から再生されたクロック信号を反転させる回路を追加するだけで、2つのデータ信号の遅延差を削減することができる。したがって、遅延差を調整するための可変遅延回路は不要になる。
以下、図面を参照しながら、本発明を実施するための最良の形態を詳細に説明する。
図2は、実施形態の光受信装置で用いられるDQPSK受信器の構成例を示している。このDQPSK受信器は、光スプリッタ201、遅延干渉計202−1、202−2、フォトダイオード203−1、203−2、203−3、203−4、トランスインピーダンス増幅器(TIA)204−1、204−2、制限増幅器(LIA)205−1、205−2、クロック再生回路(CR)206、識別回路(DEC)207−1、207−2、208−1、208−2、2対1マルチプレクサ(MUX)209、反転回路210−1、210−2、およびクロック遅延回路211−1を備える。
このうち、光スプリッタ201、遅延干渉計202−1、202−2、フォトダイオード203−1、203−2、203−3、203−4、増幅器204−1、204−2、205−1、205−2、およびマルチプレクサ209の動作については、上述した光スプリッタ11、遅延干渉計12−1、12−2、フォトダイオード13−1、13−2、13−3、13−4、増幅器14−1、14−2、15−1、15−2、およびマルチプレクサ18の動作と同様である。
増幅器205−1および205−2の後段の識別回路部分は2段構成になっており、1段目の識別回路207−1には反転回路210−1が付加され、2段目の識別回路208−1および208−2には、クロック遅延回路211−1および反転回路210−2が付加されている。この構成により、マルチプレクサ209に入力される2つのデータ信号の遅延差がタイムスロットTの1/4以下になるように、微調が行われる。
クロック再生回路206は、識別回路207−1に入力される第1のデータ信号からクロック信号を再生し、識別回路207−1、207−2、208−1、および208−2に分配する。このとき、反転回路210−1は、入力クロック信号を反転させて反転クロック信号を生成し、入力クロック信号(正転クロック信号)または反転クロック信号を選択して、識別回路207−1に出力する。同様に、反転回路210−2は、入力クロック信号または反転クロック信号を選択して、識別回路208−2に出力する。
クロック遅延回路211−1は、T/4に相当する遅延を入力クロック信号に与え、遅延クロック信号を識別回路208−1に出力する。20Gb/sのデータ信号では、この遅延T/4は12.5psに相当する。
クロック再生回路206が識別回路207−2に入力される第2のデータ信号からクロック信号を再生するように、受信器を構成してもよい。
識別回路207−1および207−2は、例えば、Dフリップフロップを用いて構成され、反転回路210−1およびクロック再生回路206から出力されるクロック信号により第1および第2のデータ信号をそれぞれラッチし、識別回路208−1および208−2に出力する。
識別回路208−1および208−2は、例えば、Dフリップフロップを用いて構成され、クロック遅延回路211−1および反転回路210−2から出力されるクロック信号により第1および第2のデータ信号をそれぞれラッチし、マルチプレクサ209に出力する。
反転回路210−1および210−2の出力を正転クロック信号および反転クロックのいずれにするかは、DQPSK受信器の製造時または運用開始時に設定される。DQPSK受信器の組み立て後、光スプリッタ201の入力端子より光パルスが入力され、2つのデータ信号の遅延差が測定される。そして、測定された遅延差に合わせて、反転回路210−1および210−2の出力クロック信号が選択設定される。
測定点としては、例えば、遅延干渉計202−1および202−2の出力端子や、マルチプレクサ209の入力端子が考えられる。遅延差をより正確に測定したい場合は、マルチプレクサ209の入力端子を測定点とするのが望ましい。
次に、図3から図5までを参照しながら、図2の識別回路207−1、207−2、208−1、および208−2の動作をより具体的に説明する。
図3は、1段目の識別回路207−1および207−2による遅延調整の一例を示すタイミングチャートである。この例では、反転回路210−1の出力が反転クロック信号に設定されている。
識別回路207−2の入力データ信号は識別回路207−1の入力データ信号より1タイムスロット(T)程度遅れているが、これらのデータ信号を正転クロック信号および反転クロック信号の立ち上がりエッジでそれぞれラッチすることにより、出力データ信号の遅延差はT/2程度まで減少する。
次に、図4は、2段目の識別回路208−1および208−2による遅延調整の一例を示すタイミングチャートである。この例では、反転回路210−2の出力が反転クロック信号に設定されている。
識別回路208−2の入力データ信号は識別回路208−1の入力データ信号よりT/2程度遅れているが、これらのデータ信号を反転クロック信号およびT/4だけ遅延した正転クロック信号の立ち上がりエッジでそれぞれラッチすることにより、出力データ信号の遅延差はT/4程度まで減少する。
図5は、図4とは異なり、識別回路208−1の入力データ信号が識別回路208−2の入力データ信号より遅れている場合のタイミングチャートである。この例では、反転回路210−2の出力が正転クロック信号に設定されている。
識別回路208−1の入力データ信号は識別回路208−2の入力データ信号よりT/2程度遅れているが、これらのデータ信号をT/4だけ遅延した正転クロック信号および正転クロック信号の立ち上がりエッジでそれぞれラッチすることにより、出力データ信号の遅延差はT/4程度まで減少する。
このように、反転回路210−1および210−2とクロック遅延回路211−1の組み合わせにより、マルチプレクサ209の入力端子における遅延差をT/4(20Gb/sの場合、12.5ps)まで削減することができ、十分に実用的な遅延差が実現される。
このような構成によれば、従来のDQPSK受信器と比べて、2段目の識別回路208−1および208−2と、反転回路210−1および210−2と、クロック遅延回路211−1を追加するだけで、遅延調整を行うことができる。
識別回路単体の追加は回路規模へのインパクトが小さく、高周波特性への影響もない。また、クロック遅延回路211−1は、単純に基板上の配線で実現可能である。この場合、遅延線の長さも2mm程度(20Gb/sの場合)で済み、実装サイズへの影響も小さく、挿入損失も0.1dB以下で、無視できる程度である。
さらに、40Gb/s〜46Gb/sのビットレートの違いによる遅延差の増加は約1.5psであり、マルチプレクサ209の入力端子における位相余裕で十分に吸収可能であるため、誤り符号の伝送を考慮したマルチレート化に対しても問題がない。
なお、反転回路210−1は識別回路207−2側に設けてもよく、反転回路210−2とクロック遅延回路211−1の位置は入れ替えてもよい。また、図2のDQPSK受信器では、識別回路部分が2段構成になっているが、これを1段構成とすることも可能である。
図6は、このような1段構成のDQPSK受信器の構成例を示している。このDQPSK受信器は、図2の構成から識別回路208−1、208−2、反転回路210−2、およびクロック遅延回路211−1を除いた構成を有する。この場合、識別回路207−1および207−2は、ラッチしたデータ信号を直接マルチプレクサ209に出力する。
このような構成によれば、マルチプレクサ209の入力端子における遅延差をT/2(20Gb/sの場合、25ps)まで削減することができる。反転回路210−1は識別回路207−2側に設けてもよい。
図7は、別のDQPSK受信器の構成例を示している。このDQPSK受信器は、識別回路208−1、208−2、反転回路210−2、およびクロック遅延回路211−1を除き、反転回路210−3およびクロック遅延回路211−2を追加した構成を有する。
この場合、反転回路210−3は、クロック再生回路206から出力されたクロック信号または反転クロック信号を選択して、識別回路207−2に出力し、クロック遅延回路211−2は、クロック再生回路206から出力されたクロック信号に遅延T/4を与え、遅延クロック信号を識別回路207−1に出力する。識別回路207−1および207−2は、入力クロック信号によりラッチしたデータ信号を、直接マルチプレクサ209に出力する。
このような構成によれば、マルチプレクサ209の入力端子における遅延差をT/4まで削減することができる。反転回路210−3とクロック遅延回路211−2の位置は入れ替えてもよい。
図8は、上述した反転回路210−1〜210−3の構成例を示している。図8の反転回路は、抵抗803、805、トランジスタ804、およびスイッチ806を備える。トランジスタ804のベース(B)は入力端子801に接続され、コレクタ(C)は抵抗803を介して電源端子802に接続され、エミッタ(E)は抵抗805を介して接地電位に接続される。抵抗803および805は同じ抵抗値を有する。
入力端子801から入力されたクロック信号は、トランジスタ804のエミッタから同じ極性で出力され、コレクタから反転した極性で出力される。スイッチ806は、制御端子807から入力される制御信号の値に応じて、エミッタからのクロック信号またはコレクタからのクロック信号を選択し、出力端子808に出力する。したがって、測定された遅延差に合わせてスイッチ806を切り替えることで、出力クロック信号を選択設定することができる。
次に、図9から図18までを参照しながら、図2、図6、および図7の反転回路の設定方法についてまとめて説明する。
図2のDQPSK受信器において、1段目の識別回路207−1および207−2の入力データ信号に遅延差がない場合のタイミングチャートは、図9のようになる。この場合、反転回路210−1および210−2の出力は共に正転クロック信号に設定される。したがって、識別回路207−1および207−2には同じクロック信号が入力され、識別回路208−1および208−2にはT/4の遅延差のクロック信号が入力される。
このため、識別回路208−1および208−2の入力データ信号は同相となるが、識別回路208−1の出力データ信号は、識別回路208−2の出力データ信号よりT/4だけ遅れることになる。しかし、このデータ信号の遅延差はマルチプレクサ209への入力位相余裕の範囲内であり、後段の回路では問題とならない。
次に、識別回路207−2の入力データ信号が識別回路207−1の入力データ信号よりTだけ遅れている場合のタイミングチャートは、図10のようになる。この場合、反転回路210−1および210−2の出力は共に反転クロック信号に設定される。したがって、識別回路207−1および207−2にはT/2の遅延差のクロック信号が入力され、識別回路208−1および208−2にはT/4の遅延差のクロック信号が入力される。このため、識別回路208−1および208−2の入力データ信号の遅延差はT/2まで縮まり、さらに、出力データ信号の遅延差はT/4まで縮まる。
次に、識別回路207−1の入力データ信号が識別回路207−2の入力データ信号よりTだけ遅れている場合のタイミングチャートは、図11のようになる。この場合、反転回路210−1および210−2の出力は反転クロック信号および正転クロック信号にそれぞれ設定される。したがって、識別回路207−1および207−2にはT/2の遅延差のクロック信号が入力され、識別回路208−1および208−2にはT/4の遅延差のクロック信号が入力される。このため、識別回路208−1および208−2の入力データ信号の遅延差はT/2まで縮まり、さらに、出力データ信号の遅延差はT/4まで縮まる。
以上の3つのケースにおける反転回路210−1および210−2の設定方法をまとめると、図12に示すようになる。
図6のDQPSK受信器において、識別回路207−1および207−2の入力データ信号に遅延差がない場合のタイミングチャートは、図13のようになる。この場合、反転回路210−1の出力は正転クロック信号に設定される。したがって、識別回路207−1および207−2には同じクロック信号が入力され、識別回路207−1および207−2の出力データ信号は同相となる。
次に、識別回路207−2の入力データ信号が識別回路207−1の入力データ信号よりTだけ遅れている場合のタイミングチャートは、図14のようになる。この場合、反転回路210−1の出力は反転クロック信号に設定される。したがって、識別回路207−1および207−2にはT/2の遅延差のクロック信号が入力され、出力データ信号の遅延差はT/2まで縮まる。
次に、識別回路207−1の入力データ信号が識別回路207−2の入力データ信号よりTだけ遅れている場合のタイミングチャートは、図15のようになる。この場合、反転回路210−1の出力は反転クロック信号に設定される。したがって、識別回路207−1および207−2にはT/2の遅延差のクロック信号が入力され、出力データ信号の遅延差はT/2まで縮まる。
図7のDQPSK受信器において、識別回路207−1および207−2の入力データ信号に遅延差がない場合のタイミングチャートは、図16のようになる。この場合、反転回路210−3の出力は正転クロック信号に設定される。したがって、識別回路207−1および207−2にはT/4の遅延差のクロック信号が入力され、識別回路207−1の出力データ信号は、識別回路207−2の出力データ信号よりT/4だけ遅れることになる。しかし、このデータ信号の遅延差は後段の回路では問題とならない。
次に、識別回路207−2の入力データ信号が識別回路207−1の入力データ信号よりT/2だけ遅れている場合のタイミングチャートは、図17のようになる。この場合、反転回路210−3の出力は反転クロック信号に設定される。したがって、識別回路207−1および207−2にはT/4の遅延差のクロック信号が入力され、出力データ信号の遅延差はT/4まで縮まる。
次に、識別回路207−1の入力データ信号が識別回路207−2の入力データ信号よりT/2だけ遅れている場合のタイミングチャートは、図18のようになる。この場合、反転回路210−3の出力は正転クロック信号に設定される。したがって、識別回路207−1および207−2にはT/4の遅延差のクロック信号が入力され、出力データ信号の遅延差はT/4まで縮まる。
ところで、図2に示したDQPSK受信器では、フォトダイオードと識別回路の間に配置される増幅回路として、トランスインピーダンス増幅器(TIA)と制限増幅器(LIA)の組み合わせを用いているが、他の構成も考えられる。この増幅回路の役割は、次の通りである。
(1)微小信号を、識別回路で十分に識別できる振幅まで増幅する。
(2)最大振幅を、識別回路で十分に識別できる振幅に抑圧する。
このため、フォトダイオードの出力が一定以上に大きくならない場合、LIAは不要である。また、フォトダイオードの出力が十分に大きい場合、その出力を50Ωで終端するだけでよく、TIAおよびLIAはともに不要である。さらに、LIAの代わりに自動ゲイン制御回路(AGC)を用いてもよい。
例えば、図2の増幅器205−1および205−2をAGCに置き換えた場合、DQPSK受信器の構成は、図19のようになる。この例では、増幅器204−1と識別回路207−1の間に、自動ゲイン制御回路1901−1および電子分散補償器(EDC)1902−1が設けられ、増幅器204−2と識別回路207−2の間に、自動ゲイン制御回路1901−2および電子分散補償器1902−2が設けられている。このような構成によれば、自動ゲイン制御回路1901−1および1901−2により波形を維持したままゲインを調節することで、電子分散補償を行うことが可能になる。
なお、図6および図7に示したDQPSK受信器についても、増幅回路に対して同様の変更を適用することができる。
以上説明した実施形態において、クロック遅延回路211−1および211−2の遅延量をT/4としているが、遅延量として他の所定値を用いてもかまわない。
(付記1) 差動4値位相シフトキーイングにより変調された光を受信する光受信装置であって、
受信した光信号を2つの光信号に分岐する分岐手段と、
前記2つの光信号の一方から第1の位相変調成分を抽出し、該第1の位相変調成分を第1のデータ信号に変換する第1の光電変換手段と、
前記2つの光信号の他方から第2の位相変調成分を抽出し、該第2の位相変調成分を第2のデータ信号に変換する第2の光電変換手段と、
前記第1のデータ信号または第2のデータ信号からクロック信号を再生して、再生クロック信号を出力するクロック再生手段と、
前記再生クロック信号を反転させて反転クロック信号を生成し、該再生クロック信号または反転クロック信号を選択して出力する反転手段と、
前記反転手段から出力されるクロック信号を用いて前記第1のデータ信号をラッチする第1の識別手段と、
前記再生クロック信号を用いて前記第2のデータ信号をラッチする第2の識別手段と
を備えることを特徴とする光受信装置。
(付記2) 前記反転手段は、前記第1および第2のデータ信号の間に1タイムスロットに相当する遅延差がある場合、前記反転クロック信号を選択して出力することを特徴とする付記1記載の光受信装置。
(付記3) 前記再生クロック信号を所定の遅延量だけ遅延させて、遅延クロック信号を出力する遅延手段をさらに備え、前記第2の識別手段は、該遅延クロック信号を用いて前記第2のデータ信号をラッチすることを特徴とする付記1記載の光受信装置。
(付記4) 前記遅延手段は、前記第1のデータ信号または第2のデータ信号のタイムスロットの1/4に相当する遅延量だけ、前記再生クロック信号を遅延させることを特徴とする付記3記載の光受信装置。
(付記5) 前記反転手段は、前記第1のデータ信号が前記第2のデータ信号よりタイムスロットの1/2に相当する遅延量だけ遅れている場合、前記反転クロック信号を選択して出力することを特徴とする付記4記載の光受信装置。
(付記6) 前記第1の識別手段から出力されるデータ信号をラッチする第3の識別手段と、前記第2の識別手段から出力されるデータ信号をラッチする第4の識別手段と、前記再生クロック信号を所定の遅延量だけ遅延させて、遅延クロック信号を出力する遅延手段と、前記再生クロック信号を反転させて別の反転クロック信号を生成し、該再生クロック信号または別の反転クロック信号を選択して出力する別の反転手段とをさらに備え、前記第3の識別手段は、該遅延クロック信号を用いて前記第1の識別手段から出力されるデータ信号をラッチし、前記第4の識別手段は、該別の反転手段から出力されるクロック信号を用いて前記第2の識別手段から出力されるデータ信号をラッチすることを特徴とする付記1記載の光受信装置。
(付記7) 前記遅延手段は、前記第1のデータ信号または第2のデータ信号のタイムスロットの1/4に相当する遅延量だけ、前記再生クロック信号を遅延させることを特徴とする付記6記載の光受信装置。
(付記8) 前記反転手段は、前記第1および第2のデータ信号の間に1タイムスロットに相当する遅延差がある場合、前記反転クロック信号を選択して出力することを特徴とする付記6記載の光受信装置。
(付記9) 前記第1の識別手段から出力されるデータ信号をラッチする第3の識別手段と、前記第2の識別手段から出力されるデータ信号をラッチする第4の識別手段と、前記再生クロック信号を所定の遅延量だけ遅延させて、遅延クロック信号を出力する遅延手段と、前記再生クロック信号を反転させて別の反転クロック信号を生成し、該再生クロック信号または別の反転クロック信号を選択して出力する別の反転手段とをさらに備え、前記第3の識別手段は、該別の反転手段から出力されるクロック信号を用いて前記第1の識別手段から出力されるデータ信号をラッチし、前記第4の識別手段は、該遅延クロック信号を用いて前記第2の識別手段から出力されるデータ信号をラッチすることを特徴とする付記1記載の光受信装置。
(付記10) 前記遅延手段は、前記第1のデータ信号または第2のデータ信号のタイムスロットの1/4に相当する遅延量だけ、前記再生クロック信号を遅延させることを特徴とする付記9記載の光受信装置。
(付記11) 差動4値位相シフトキーイングにより変調された光を受信して復調する復調方法であって、
受信した光信号を2つの光信号に分岐し、
前記2つの光信号の一方から第1の位相変調成分を抽出して、光電変換により該第1の位相変調成分を第1のデータ信号に変換し、
前記2つの光信号の他方から第2の位相変調成分を抽出して、光電変換により該第2の位相変調成分を第2のデータ信号に変換し、
前記第1のデータ信号または第2のデータ信号からクロック信号を再生し、
再生されたクロック信号を反転させて反転クロック信号を生成し、
前記再生されたクロック信号または反転クロック信号を選択し、
選択されたクロック信号を用いて前記第1のデータ信号をラッチし、
前記再生されたクロック信号を用いて前記第2のデータ信号をラッチする
ことを特徴とする復調方法。
本発明の光受信装置の原理図である。 第1のDQPSK受信器の構成図である。 1段目の識別回路のタイミングチャートである。 2段目の識別回路の第1のタイミングチャートである。 2段目の識別回路の第2のタイミングチャートである。 第2のDQPSK受信器の構成図である。 第3のDQPSK受信器の構成図である。 反転回路の構成図である。 反転回路の第1の設定方法を示すタイミングチャートである。 反転回路の第2の設定方法を示すタイミングチャートである。 反転回路の第3の設定方法を示すタイミングチャートである。 反転回路の第1、第2、および第3の設定方法をまとめて示す図である。 反転回路の第4の設定方法を示すタイミングチャートである。 反転回路の第5の設定方法を示すタイミングチャートである。 反転回路の第6の設定方法を示すタイミングチャートである。 反転回路の第7の設定方法を示すタイミングチャートである。 反転回路の第8の設定方法を示すタイミングチャートである。 反転回路の第9の設定方法を示すタイミングチャートである。 第4のDQPSK受信器の構成図である。 従来のDQPSK受信器の構成図である。 第1のマルチプレクサの動作を示す図である。 第2のマルチプレクサの動作を示す図である。 従来の識別回路のタイミングチャートである。 2つのデータ信号の遅延差を示す図である。 データ信号の遅延を示す図である。
符号の説明
11、201 光スプリッタ
12−1、12−2、202−1、202−2 遅延干渉計
13−1、13−2、13−3、13−4、203−1、203−2、203−3、203−4 フォトダイオード
14−1、14−2、204−1、204−2 トランスインピーダンス増幅器
15−1、15−2、205−1、205−2 制限増幅器
16、206 クロック再生回路
17−1、17−2、207−1、207−2、208−1、208−2 識別回路
18、209 2対1マルチプレクサ
21−1、21−2 遅延器
22、23 位相器
101 分岐手段
102 第1の光電変換手段
103 第2の光電変換手段
104 クロック再生手段
105 反転手段
106 第1の識別手段
107 第2の識別手段
210−1、210−2、210−3 反転回路
211−1、211−2 クロック遅延回路
801 入力端子
802 電源端子
803、805 抵抗
804 トランジスタ
806 スイッチ
807 制御端子
808 出力端子
1901−1、1901−2 自動ゲイン制御回路
1902−1、1902−2 電子分散補償器

Claims (6)

  1. 差動4値位相シフトキーイングにより変調された光を受信する光受信装置であって、
    受信した光信号を2つの光信号に分岐する分岐手段と、
    前記2つの光信号の一方から第1の位相変調成分を抽出し、該第1の位相変調成分を第1のデータ信号に変換する第1の光電変換手段と、
    前記2つの光信号の他方から第2の位相変調成分を抽出し、該第2の位相変調成分を第2のデータ信号に変換する第2の光電変換手段と、
    前記第1のデータ信号または第2のデータ信号からクロック信号を再生して、再生クロック信号を出力するクロック再生手段と、
    前記再生クロック信号を反転させて反転クロック信号を生成し、該再生クロック信号または反転クロック信号のうち、前記光受信装置の組み立て後に測定された前記第1及び第2のデータ信号の遅延差に応じてあらかじめ選択設定されている方のクロック信号を選択して出力する反転手段と、
    前記反転手段から出力されるクロック信号を用いて前記第1のデータ信号をラッチする第1の識別手段と、
    前記再生クロック信号を用いて前記第2のデータ信号をラッチする第2の識別手段と
    を備えることを特徴とする光受信装置。
  2. 前記再生クロック信号を所定の遅延量だけ遅延させて、遅延クロック信号を出力する遅延手段をさらに備え、前記第2の識別手段は、該遅延クロック信号を用いて前記第2のデータ信号をラッチすることを特徴とする請求項1記載の光受信装置。
  3. 前記遅延手段は、前記第1のデータ信号または第2のデータ信号のタイムスロットの1/4に相当する遅延量だけ、前記再生クロック信号を遅延させることを特徴とする請求項2記載の光受信装置。
  4. 前記第1の識別手段から出力されるデータ信号をラッチする第3の識別手段と、前記第2の識別手段から出力されるデータ信号をラッチする第4の識別手段と、前記再生クロック信号を所定の遅延量だけ遅延させて、遅延クロック信号を出力する遅延手段と、前記再生クロック信号を反転させて別の反転クロック信号を生成し、該再生クロック信号または別の反転クロック信号を選択して出力する別の反転手段とをさらに備え、前記第3の識別手段は、該遅延クロック信号を用いて前記第1の識別手段から出力されるデータ信号をラッチし、前記第4の識別手段は、該別の反転手段から出力されるクロック信号を用いて前記第2の識別手段から出力されるデータ信号をラッチすることを特徴とする請求項1記載の光受信装置。
  5. 前記遅延手段は、前記第1のデータ信号または第2のデータ信号のタイムスロットの1/4に相当する遅延量だけ、前記再生クロック信号を遅延させることを特徴とする請求項4記載の光受信装置。
  6. 差動4値位相シフトキーイングにより変調された光を光受信装置が受信して復調する復調方法であって、
    受信した光信号を2つの光信号に分岐し、
    前記2つの光信号の一方から第1の位相変調成分を抽出して、光電変換により該第1の位相変調成分を第1のデータ信号に変換し、
    前記2つの光信号の他方から第2の位相変調成分を抽出して、光電変換により該第2の位相変調成分を第2のデータ信号に変換し、
    前記第1のデータ信号または第2のデータ信号からクロック信号を再生し、
    再生されたクロック信号を反転させて反転クロック信号を生成し、
    前記再生されたクロック信号または反転クロック信号のうち、前記光受信装置の組み立て後に測定された前記第1及び第2のデータ信号の遅延差に応じてあらかじめ選択設定されている方のクロック信号を選択し、
    選択されたクロック信号を用いて前記第1のデータ信号をラッチし、
    前記再生されたクロック信号を用いて前記第2のデータ信号をラッチする
    ことを特徴とする復調方法。
JP2005278948A 2005-09-26 2005-09-26 光受信装置 Expired - Fee Related JP4440864B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005278948A JP4440864B2 (ja) 2005-09-26 2005-09-26 光受信装置
US11/312,936 US7734196B2 (en) 2005-09-26 2005-12-21 Optical receiver device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005278948A JP4440864B2 (ja) 2005-09-26 2005-09-26 光受信装置

Publications (2)

Publication Number Publication Date
JP2007096374A JP2007096374A (ja) 2007-04-12
JP4440864B2 true JP4440864B2 (ja) 2010-03-24

Family

ID=37894113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005278948A Expired - Fee Related JP4440864B2 (ja) 2005-09-26 2005-09-26 光受信装置

Country Status (2)

Country Link
US (1) US7734196B2 (ja)
JP (1) JP4440864B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4983178B2 (ja) * 2006-09-15 2012-07-25 富士通株式会社 差動四位相偏移変調光受信回路
JP5233115B2 (ja) * 2006-12-22 2013-07-10 日本電気株式会社 Dqpsk復調方法を用いた光受信装置およびdqpsk復調方法
US7990542B2 (en) * 2007-10-25 2011-08-02 Mitsubishi Electric Research Laboratories, Inc. Memory-based high-speed interferometer
JP5061855B2 (ja) 2007-11-07 2012-10-31 富士通株式会社 電気分散補償装置、光受信装置および光受信方法
US9325425B2 (en) * 2008-02-24 2016-04-26 Finisar Corporation Method and apparatus for demodulating and regenerating phase modulated optical signals
JP5272686B2 (ja) * 2008-11-28 2013-08-28 富士通株式会社 光受信器、光受信回路および光受信方法
JP5365319B2 (ja) * 2009-04-10 2013-12-11 富士通株式会社 光伝送システム
US8139701B2 (en) * 2010-08-05 2012-03-20 Fujitsu Limited Phase interpolation-based clock and data recovery for differential quadrature phase shift keying
US10439734B2 (en) * 2016-07-01 2019-10-08 Luxtera, Inc. Method and system for waveguide delay based equalization with summing at single-ended to differential converters in optical communication
CN110174569B (zh) * 2019-05-21 2021-04-16 中国电子科技集团公司第三十八研究所 一种高速光电探测器相位响应一致性的测量装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501002A (en) * 1983-02-28 1985-02-19 Auchterlonie Richard C Offset QPSK demodulator and receiver
JPH0618365B2 (ja) 1988-01-21 1994-03-09 日本電気株式会社 タイミング方式
US5131014A (en) * 1991-04-19 1992-07-14 General Instrument Corporation Apparatus and method for recovery of multiphase modulated data
JP2707891B2 (ja) 1991-10-18 1998-02-04 日本電気株式会社 光受信回路
US5341048A (en) * 1992-11-25 1994-08-23 Altera Corporation Clock invert and select circuit
US5692166A (en) * 1996-04-19 1997-11-25 Motorola, Inc. Method and system for resynchronizing a phase-shifted received data stream with a master clock
US5818890A (en) 1996-09-24 1998-10-06 Motorola, Inc. Method for synchronizing signals and structures therefor
US6212246B1 (en) * 1996-11-21 2001-04-03 Dsp Group, Inc. Symbol-quality evaluation in a digital communications receiver
JPH1174890A (ja) 1997-08-28 1999-03-16 Oki Electric Ind Co Ltd Atm−pds光加入者伝送システムおよび方法
JP2000059300A (ja) 1998-08-06 2000-02-25 Nippon Telegr & Teleph Corp <Ntt> 光送受信装置
GB2370473B (en) 2000-12-21 2004-04-07 Marconi Caswell Ltd Improvements in or relating to optical communication
JP4170298B2 (ja) * 2005-01-31 2008-10-22 富士通株式会社 差分4位相偏移変調方式に対応した光受信器および光受信方法

Also Published As

Publication number Publication date
US20070071457A1 (en) 2007-03-29
JP2007096374A (ja) 2007-04-12
US7734196B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
JP4440864B2 (ja) 光受信装置
JP4516501B2 (ja) Dqpsk光受信回路
US7515832B2 (en) Optical transmission equipment and integrated circuit
KR101063747B1 (ko) 광 신호 필드의 재구성 및 복구
CN102971975B (zh) 用于估计和校正相干光学系统中载波相位的方法和设备
JP4791536B2 (ja) 光電界受信器、光多値信号受信器および光伝送システム
JP4633844B2 (ja) コヒーレント光受信器での偏光補償
JP5437858B2 (ja) 光伝送システム
US10404378B2 (en) Optical communication system
US20110008059A1 (en) Digital equalization apparatus and method for coherent optical receiver
JP7227280B2 (ja) 多変調フォーマットの互換性を備えた高速レーザー信号位相ロックフリー受信システム及び方法
US8306436B2 (en) Homodyne receiver for optical communications with post processing
JP5239868B2 (ja) 光受信装置および光受信方法
KR101382619B1 (ko) 광 송신 장치 및 방법과 광 수신 장치 및 방법
EP2250777A1 (en) Phase control circuit and method for optical receivers
JP6636884B2 (ja) 光送信機、光伝送システム及び光受信機
US20090220249A1 (en) Demodulation circuit
JP5233115B2 (ja) Dqpsk復調方法を用いた光受信装置およびdqpsk復調方法
WO2009076836A1 (zh) 一种光中继系统和方法
JP5049198B2 (ja) 光伝送システム
US9025969B2 (en) Method with improved phase robustness in coherent detected optical system
KR20120009810A (ko) 차동 사분위상 천이방식의 광 신호 수신장치 및 위상 오프셋 제어 방법
JP2004254242A (ja) 光送信機および光送信装置
JP2008245136A (ja) 光受信装置および光受信装置の制御方法
Liu Data-aided multi-symbol phase estimation for receiver sensitivity enhancement in optical DQPSK

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees