JP4440389B2

JP4440389B2 - 薄膜太陽電池モジュールの製造方法

Info

Publication number: JP4440389B2
Application number: JP30703999A
Authority: JP
Inventors: 正隆近藤
Original assignee: Kaneka Corp
Current assignee: Kaneka Corp
Priority date: 1999-03-25
Filing date: 1999-10-28
Publication date: 2010-03-24
Anticipated expiration: 2019-10-28
Also published as: JP2000340814A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に複数の単位素子が形成された集積化薄膜太陽電池モジュールの製造方法に関し、第２電極を部分的に除去して複数の単位素子に分割する工程で発生する欠陥の除去および半導体層と第２電極との接触界面を改善することにより高効率の集積化薄膜太陽電池の実現に寄与するものである。
【０００２】
【従来の技術】
近年、太陽光のエネルギーを直接電気エネルギーに変換する太陽電池が本格的に普及し始めている。すでに、単結晶シリコンや多結晶シリコン等を用いた結晶系太陽電池は、屋外の電力用太陽電池として実用化されている。これに対して、非晶質シリコン等を用いた薄膜太陽電池は、原材料が少なくて済むために低コスト太陽電池として注目されているが、総じてまだ開発段階にある。薄膜太陽電池については、すでに普及している電卓等の民生機器の電源用途での実績をもとに、屋外用途へと発展させるために研究開発が進められている。
【０００３】
薄膜太陽電池は、従来の薄膜デバイスと同様に、ＣＶＤやスパッタリングなどを用いた薄膜の堆積とパターニングを繰り返して、所望の構造を構築する。通常は一枚の基板上に複数の単位素子が直列に接続された集積化構造が採用される。屋外用途のための電力用太陽電池では、その基板サイズは例えば４００×８００（ｍｍ）を超える大面積となる。
【０００４】
図１は薄膜太陽電池の構造を示す断面図である。図２は薄膜太陽電池を概略的に示す平面図である。ガラス基板１上に、第１電極層２、アモルフアスシリコン等からなる半導体層４、および第２電極層６が順次積層されている。これらの各層は複数の単位素子１１に対応するように分割されている。第２電極層６と第１電極層２とは、半導体層４に設けられた接続用開口部（スクライブライン）５を通して接続され、互いに隣り合う単位素子１１が直列に接続されている。
【０００５】
第１電極層５としては、酸化錫（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）、酸化インジウム錫（ＩＴＯ）等の透明導電性酸化物が用いられる。第２電極層１３としては、アルミニウム（Ａｌ）、銀（Ａｇ）、クロム（Ｃｒ）等の金属膜が用いられる。
【０００６】
このような集積化薄膜太陽電池は、以下のような方法で作製される。ガラス基板１に、第１電極層２として、ＳｎＯ₂、ＺｎＯ、ＩＴＯ等の透明導電性酸化物を堆積する。第１電極層２をスクライブライン３の位置でレーザースクライブして、複数の単位素子（発電領域）に対応させて分離する。レーザースクライブにより発生した溶断残滓を除去するために洗浄する。第１電極層２上に、プラズマＣＶＤ法により、ｐｉｎ接合溝造を有する非晶質シリコンからなる半導体層４を堆積する。この半導体層４の一部を、第１電極層２のスクライブライン３から数十μｍ〜百数十μｍ離れたスクライブライン５の位置でレーザースクライブする。このスクライブライン５は第２電極層と第１電極層との接続用開口部となる。半導体層４上に、第２電極層６として、Ａｌ、Ａｇ、Ｃｒ等の金属膜を単層または複層に堆積する。第２電極層６の一部を、半導体層４のスクライブライン５から数十μｍ〜百数十μｍ離れたスクライブライン７の位置でレーザースクライブする。この際、スクライブライン７の位置では、第２電極層６とその下の半導体層４が同時に除去される。このようにして、複数の単位素子が直列に接続されて集積化された薄膜太陽電池セルが完成する。
【０００７】
この薄膜太陽電池セルの裏面に、例えばＥＶＡ等の熱硬化性樹脂からなる充填材、およびフッ素樹脂（たとえば、デュポン社製テドラー）などからなる保護フィルムを積層し、真空ラミネート法等で封止する。その後、薄膜太陽電池セルの周囲にフレーム等をつけることで薄膜太陽電池モジュールが完成する。
【０００８】
ところで、従来の集積化薄膜太陽電池は、その出力特性のうち特に曲線因子（ＦＦ値）が低いことが課題になっていた。集積化薄膜太陽電池の製造においては、特性の向上のために、第１および第２の電極層２、６の膜厚や、半導体層４の膜質等、プロセス条件の最適化が図られる。ところが、基板が大面積になると、プロセス条件を最適化するための実験が煩雑となる。そこで、先行実験として簡易プロセスで小面積の薄膜太陽電池を作製して特性を評価し、最適なプロセス条件を決定し、得られた最適条件を大面積の薄膜太陽電池の製造工程に適用する。
【０００９】
しかし、小面積の薄膜太陽電池の製造に最適なプロセス条件を、そのまま大面積の薄膜太陽電池の製造プロセスに適用したとしても、先行実験どおりの良好な結果が得られずにＦＦ値が低下することが多い。従って、大面積の集積化薄膜太陽電池においては、変換効率の向上のために、上述したＦＦ値の改善が必要不可欠かつ急務となっている。
【００１０】
本発明者が検討した結果、薄膜太陽電池のＦＦ値の低下には、２つの原因が考えられる。第１の原因は、半導体層４と第２電極層６との界面が劣悪であることである。この原因に対しては、特開平９−８３３７に開示されているように、半導体層上に導電体層を形成して、半導体層のスクライブ後の洗浄工程における自然酸化膜の形成を防止することで解決できる。第２の原因は、第２電極層の一部をスクライブする際に同時に除去される半導体層の部分において短絡または導通が生じることである。すなわち、第２電極層のスクライブラインの位置では、第２電極層と第１電極層との間に半導体の新規な表面が現れた状態になっている。半導体の新規表面は不安定であるため、僅かの不純物が付着しても電気抵抗が下がり、第２電極層と第１電極層との短絡または導通の原因となる。
【００１１】
そこで、本発明者は、第２の原因による問題を解決するために、公知の方法を適用することを検討した。しかし、以下に示すように、これらの方法では問題を解決することが困難であることが判明した。
【００１２】
例えば、特開昭６１−１９８６８５号は、酸化性雰囲気中でレーザビームを照射することにより半導体層をスクライブして分離することを開示している。本発明者は、この方法を第２電極層のスクライブに応用して半導体層の露出面を酸化することを検討した。しかし、大面積の基板を酸化性雰囲気中に保持することは困難である。しかも、レーザビームを照射した際に高熱が局所的に発生して発火するおそれがあり危険ですらある。
【００１３】
同様な技術として、特開昭６１−１５６７７５号には、基板上に金属電極、半導体層、透明電極が積層された構造のアモルファス太陽電池を加熱水蒸気雰囲気でレーザーにより加工して分離し、分離後に１５０〜３００℃の温度で加熱処理することを開示している。この方法では、非晶質半導体層の結晶化を防止するために、レーザーにより加工時に加熱水蒸気を吹き付けている。しかし、この方法では、基板が加熱されて膨張するので、レーザーによる加工精度が著しく低下することが判明した。また、気体を吹き付けても加工部分の残滓を除去するのは困難であり、高速加工においては特に困難になる。この場合、加工面を完全に完全に露出させることができなくなる。
【００１４】
また、特開昭６１−２８０６７９は、第１電極層上の、第２電極層のスクライブラインに対応する領域に、半導体層より厚い絶縁断熱層を形成する方法を開示している。この方法では、第２電極層およびその下の半導体層をスクライブした際に、半導体層の下に絶縁断熱層があるため、第１および第２の電極層の間に半導体層の断面が現れることがない。しかし、絶縁断熱層を形成するので、その分だけ発電できる素子の面積が減少する。しかも、大面積の素子に対応して精度良く絶縁断熱層を形成することは困難である。
【００１５】
上記のほかに、特開昭６０−８５５７４は、第２電極のスクライビング工程において第２電極がシリコンと合金を形成するため導通が生じるという誤った認識に基づき、第２電極としてＣｒまたはＮｉを用いることを開示している。しかし、このような方法ではＦＦ値の低下という問題を解決できないことは明らかである。
【００１６】
他にＦＦ値の低下を回復する手段として、例えば米国特許４，３７１，７３８号にはアニールする技術が開示されている。しかし、この技術は水素化アモルファスシリコンに光を照射したことにより発生した半導体内部の欠陥がアニールにより消滅するという、ステーブラー・ロンスキー効果を説明したものであり、製造時の第２電極層のスクライブに起因するＦＦ値の低下を解決できない。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、第２電極層のスクライブと同時に除去される半導体の露出面での不要な電流パスを低減して、効率の高い薄膜太陽電池モジュールを製造できる方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の薄膜太陽電池モジュールの製造方法は、基板と、基板上で直列に接続された複数の単位素子とを有し、各単位素子が基板上に積層された第１電極層、半導体層および第２電極層を含む薄膜太陽電池モジュールを製造する方法であって、基板上に形成された第１電極層の一部を除去し、複数の単位素子に対応して、第１電極層を分割する工程と、第１電極層上にシリコンを主成分とする半導体層を形成する工程と、半導体層の一部を除去し、複数の単位素子に対応して、半導体層に第１電極層との接続用開口部を設ける工程と、半導体層上に第２電極層を形成する工程と、接続用開口部の近傍において第２電極層および半導体層の一部を除去し、複数の単位素子に対応して、第２電極層および半導体層を分割する工程と、第２電極層および半導体層の残滓を除くことにより半導体層の端面を露出させる工程と、横軸を絶対温度の逆数、縦軸を時間の逆数の対数として、１５０℃、２０分の条件に対応する点と、１６０℃、１５分の条件に対応する点とを結ぶ直線を作成し、１３０℃以上の所定の熱処理温度で前記直線上の時間以上の時間にわたって、大気中で熱処理して、前の工程で露出させた半導体層の端面を酸化させる工程とを順次行うことを特徴とする。
【００１９】
本発明において、第１電極、半導体層、および第２電極の一部を除去するには、レーザービームを照射する。レーザービームの照射は室温付近、具体的には室温±１０℃で行われる。
【００２０】
【発明の実施の形態】
上述したように第２電極層のレーザースクライブ時にはその下の半導体層も除去されるため、第２電極層、半導体の新規な表面、および第１電極層が現れた部分ができる。そして、半導体の新規表面は不安定であるため、僅かの不純物が付着しても電気抵抗が下がり、この領域において短絡または導通が生じることがある。
【００２１】
ところで、半導体の表面には大気などの雰囲気において自然酸化膜が生じることが知られている。この自然酸化膜の生成は活性化過程であり、加熱により急速に進行する。本発明はこのことを利用しており、第２電極層および半導体層の分割後に、１３０℃以上、好ましくは１５０℃以上の温度で熱処理することにより、半導体の新規表面を不導体化し、半導体を通しての第１−第２の電極層間の導通をなくすることができる。
【００２２】
なお、本発明においては、レーザースクライブは、基板の熱膨張による加工精度の低下を避けるために、室温付近で行われるので、レーザースクライブ時に半導体の新規表面が不導体化することはない。
【００２３】
本発明に係る熱処理の効果を確実に得るには、熱処理をする時点で第２電極層および半導体層のスクライブ溝において半導体層の端面を露出させる必要がある。これは、単に第２電極層および半導体層をレーザーで分割するだけでは、スクライブ溝に第２電極層および半導体層の残滓が存在して半導体層の端面を遮蔽するので、その部分に対する熱処理の効果が著しく低下するためである。したがって、熱処理前に第２電極層および半導体層の残滓を除去することが必要である。残滓を除去する方法としては、エアーの吹き付けよりも、水などの液体中での超音波洗浄や加圧水の吹き付けが有効である。
【００２４】
本発明の熱処理は、例えばオーブン等を用い、大気中で実施することができる。熱処理は、たとえば１５０℃にて２０分以上、または１６０℃にて１５分以上行う。なお、熱処理は、１３０℃以上、好ましくは１４０℃以上、より好ましくは１５０℃以上、半導体層の形成温度未満の任意の温度で実施できる。この熱処理は、半導体の新規表面を不導体化するのに十分な時間だけ行えばよいので、任意の温度における熱処理時間は、以下のようにして決定することができる。すなわち、横軸を絶対温度の逆数、縦軸を時間の逆数の対数として、１５０℃、２０分の条件に対応する点と、１６０℃、１５分の条件に対応する点とを結ぶ直線（アレニウスプロット）を作成する。この結果に基づき、熱処理時間は所定の熱処理温度における上記の直線上の時間以上の時間に決定される。
【００２５】
熱処理の時期は、第２電極および半導体層を分離加工した後であれば、特に限定されない。また、熱処理は、半導体層の端面を酸化するだけの酸化剤（酸素など）が存在する環境であれば実施できる。
【００２６】
したがって、本発明の熱処理工程は、太陽電池モジュールの裏面における充填材樹脂および保護フィルムをラミネートして封止する工程と同時に行ってもよい。特に、充填材がＥＶＡである場合は、重合開始剤として過酸化物が用いられているので、真空ラミネートであっても酸化が促進される。この処理においても、熱処理時間は充填材樹脂の硬化時間ではなく、熱処理効果が十分発揮できる時間に設定する必要がある。具体的には、ファーストキュアと呼ばれるＥＶＡは１５０℃、２分で硬化するが、本発明に係る熱処理は約２０分以上行う必要がある。ただし、市販されているＥＶＡを用いて、本発明に係る熱処理を長時間行うと、分解などの好ましくない現象が起こる可能性があるため、実際には封止とアニールとを別工程で行うのが好ましい。
【００２７】
なお、太陽電池モジュールの製造プロセス中に、単位素子に逆バイアス電圧を印加して半導体層の欠陥を除去する工程に組み込む場合、逆バイアス処理の前に本発明の熱処理を行うことが好ましい。これは以下のような理由による。すなわち、第２電極層および半導体層のスクライブ時に発生した欠陥は、線状に発生していることが多い。逆バイアス処理は点状の欠陥を除去するには適しているが、線状の欠陥を補修することは困難である。したがって、本発明の熱処理により第２電極層および半導体層を除去した領域に生じた導通または短絡欠陥を除去した後に、逆バイアス処理を行うことが好ましい。
【００２８】
【実施例】
以下、本発明の実施例について説明する。
【００２９】
実施例
図１に示される太陽電池モジュールを以下のようにして製造した。
【００３０】
面積９２ｃｍ×４６ｃｍ、厚さ４ｍｍのソーダーライムガラスからなるガラス基板１上に、熱ＣＶＤ法により酸化錫膜（厚さ８０００オングストローム）２を形成した。この酸化錫膜２を室温（２５℃）でレーザースクライバーによりスクライブライン３の位置で分割し、複数の単位素子に対応する透明電極とした。具体的には、基板１をＸ−Ｙテーブル上にセットし、ＱスイッチＹＡＧレーザーを用いて、波長５３２ｎｍの第２高調波を、周波数３ｋＨｚ、平均出力５００ｎｗ、パルス幅１０ｎｓｅｃの条件で照射した。分離幅（スクライブライン３の幅）を５０μｍ、単位素子を構成するストリングの幅を約１０ｍｍに設定した。その後、レーザースクライブにより発生した溶断残滓を除去するために洗浄した。
【００３１】
上記の基板１をマルチチャンバーのプラズマＣＶＤ装置に入れ、２００℃でプラズマＣＶＤを行い、パターニングされた酸化錫膜２上にａ−Ｓｉ層４を形成した。このａ−Ｓｉ層４は、ｐ型ａ−ＳｉＣ：Ｈ層、ｉ型ａ−Ｓｉ：Ｈ層、およびｎ型微結晶Ｓｉ：Ｈ層からなり、ｐｉｎ接合を形成している。これらの各半導体層の製膜条件は以下の通りであった。
【００３２】
ｐ型ａ−ＳｉＣ：Ｈ層は、ＳｉＨ₄を流量１００ｓｃｃｍ、水素で１０００ｐｐｍに希釈されたＢ₂Ｈ₆を流量２０００ｓｃｃｍ、炭素合金化のためのＣＨ₄を流量３０ｓｃｃｍで、それぞれ供給して、圧力を１ｔｏｒｒに設定した後、２００Ｗのパワーを投入してプラズマを発生させることにより製膜した。
【００３３】
ｉ型ａ−Ｓｉ：Ｈ層は、ＳｉＨ₄を流量５００ｓｃｃｍで供給して圧力を０．５ｔｏｒｒに設定した後、５００Ｗのパワーを投入してプラズマを発生させることにより製膜した。
【００３４】
ｎ型微結晶Ｓｉ：Ｈ層は、ＳｉＨ₄を流量１００ｓｃｃｍ、水素で１０００ｐｐｍに希釈されたＰＨ₃を流量２０００ｓｃｃｍで、それぞれ供給して、圧力を１ｔｏｒｒに設定した後、３ｋＷのパワーを投入してプラズマを発生させることにより製膜した。
【００３５】
この際、ｐ型ａ−ＳｉＣ：Ｈ層の厚さが１５０オングストローム、ｉ型ａ−Ｓｉ：Ｈ層の厚さが３２００オングストローム、ｎ型微結晶Ｓｉ：Ｈ層が３００オングストロームとなるように、製膜時間を調整した。
【００３６】
基板１をプラズマＣＶＤ装置から取り出し、上記の各層からなるａ−Ｓｉ層４を室温（２５℃）でレーザースクライバーによりパターニングした。この際、ａ−Ｓｉ層４のスクライブライン５は酸化錫層２のスクライブラインから１００μｍずらした。具体的には、基板１をＸ−Ｙテーブル上にセットし、ＱスイッチＹＡＧレーザーを用いて、波長５３２ｎｍの第２高調波を、周波数３ｋＨｚ、平均出力５００ｎｗ、パルス幅１０ｎｓｅｃの条件で照射した。なお、レーザービームの焦点位置をずらすことで分離幅を１００μｍに設定した。再度洗浄して溶断残滓を除いた。
【００３７】
上記の基板１をスパッタリング装置に入れ、ＺｎＯターゲットを用いてＲＦマグネトロンスパッタにより、パターニングされたａ−Ｓｉ層４上に膜厚１０００オングストロームのＺｎＯ層（図示せず）を形成した。スパッタ条件は、アルゴンガス圧力２ｍｔｏｒｒ、放電パワー２００Ｗ、製膜温度２００℃とした。次に、Ａｇターゲットを用い、ＤＣマグネトロンスパッタにより、ＺｎＯ層上に膜厚２０００オングストロームのＡｇ層６を形成した。スパッタ条件は、アルゴンガス圧力２ｍｔｏｒｒ、放電パワー２００Ｗ、製膜温度室温であった。
【００３８】
基板１をマグネトロンスパッタ装置から取り出して、Ａｇ層６、ＺｎＯ層およびその下のａ−Ｓｉ層４を室温（２５℃）でレーザースクライバーによりパターニングした。この際、Ａｇ層６のスクライブライン７はａ−Ｓｉ層４のスクライブライン５から１００μｍずらした。このときの加工条件は、ａ−Ｓｉ層４の加工条件と同様であった。分離幅は７０μｍ、ストリング幅は約１０ｍｍに設定した。
【００３９】
なお、基板１の全周にわたって太陽電池活性部を外部と電気的に分離するために、基板１の周囲から５ｍｍ内側の領域の透明電極、半導体層および裏面電極をレーザーにより除去した。参照符号１３は、この操作によって形成されたレーザー絶縁分離線を示す。また、両端にあるストリング１１ａ，１１ｂの外側の半導体層および裏面電極を３．５ｍｍの幅で除去し、電極取り出し用の配線を形成するための領域１４を形成した。その後、レーザースクライバーによりパターニングされた半導体層および裏面電極の残滓を除去するために、純水中で２分間超音波洗浄した。その結果、全ての加工部分で残滓が除去されているのを確認した。
【００４０】
次いで、配線用の領域１４に半田を付け、その上に半田メッキ銅箔からなるバスバー電極１６を形成して、電極取り出しのための配線を行った。このバスバー電極１６は太陽電池活性部のストリングと平行に配置されている。
【００４１】
この後、本発明の方法に従い、基板をクリーンオーブンに入れ、１６０℃にて２０分間熱処理した。
【００４２】
この熱処理後、逆バイアス処理を行い、各単位素子の欠陥を除去した。さらに、それまでの処理で発生した汚れを除去するために、太陽電池モジュールを純水で洗浄した。バスバー電極１６に配線を接続した。この太陽電池モジュールの裏面にＥＶＡシート８とフッ素系樹脂からなる保護フィルム９を重ね、真空ラミネータを用いて封止した。また、配線の取り出し部にシリコーン樹脂を充填した。最後に、端子の取り付けとフレームの取り付けを行った。
【００４３】
このようにして得た太陽電池モジュールについて、１００ｍＷ／ｃｍ²のＡＭ１．５ソーラーシミュレーターを用いて、電流電圧特性を測定した。その結果、短絡電流１２４０ｍＡ、開放電圧４４．２Ｖ、曲線因子０．７０、最大出力３８．４Ｗであった。
【００４４】
比較例１
本発明の熱処理の工程を行わなかった以外は上記と同様のプロセスで太陽電池モジュールを製造し、電流電圧特性を測定した。その結果、短絡電流１２４０ｍＡ、開放電圧４２．９Ｖ、曲線因子０．６７、最大出力３５．６Ｗであった。このように、比較例１は実施例と比べて最大出力が約２Ｗ低かった。
【００４５】
また、実施例のように第２電極層のスクライブ後に熱処理を行った場合、逆バイアス処理によりすべての単位素子で特性の回復がみられた。これに対して、比較例１では、逆バイアス処理を行っても半分の単位素子でリーク電流が観測された。このようにリーク電流が生じる単位素子が存在することも、開放電圧と曲線因子の低下の原因になっていると考えられる。
【００４６】
比較例２
第２電極層および半導体層のレーザースクライブ後に逆バイアス処理を行い、その後に基板をクリーンオーブンに入れて１６０℃にて２０分間熱処理して太陽電池モジュールを製造し、電流電圧特性を測定した。その結果、短絡電流１２４０ｍＡ、開放電圧４３．２Ｖ、曲線因子０．６７６、最大出力３６．２Ｗであった。このことから、逆バイアス処理後に熱処理を行った場合には、欠陥を回復することが困難であることが判明した。
【００４７】
【発明の効果】
以上詳述したように本発明の方法を用いれば、第２電極層および半導体層のレーザースクライブ後に１３０℃以上で熱処理を施すことにより、第２電極層と同時に除去される半導体の露出面での不要な電流パスを低減して、効率の高い薄膜太陽電池モジュールを製造することができる。
【図面の簡単な説明】
【図１】本発明に係る薄膜太陽電池モジュールの断面図。
【図２】図１に示す薄膜太陽電池モジュールの平面図。
【符号の説明】
１…ガラス基板
２…酸化錫膜
３…スクライブライン
４…ａ−Ｓｉ層
５…スクライブライン
６…Ａｇ層
７…スクライブライン
８…ＥＶＡシート
９…保護フィルム
１１ａ，１１ｂ…ストリング
１３…レーザー絶縁分離線
１４…配線用の領域
１６…バスバー電極

Claims

基板と、基板上で直列に接続された複数の単位素子とを有し、各単位素子が基板上に積層された第１電極層、半導体層および第２電極層を含む薄膜太陽電池モジュールを製造する方法であって、
基板上に形成された第１電極層の一部を除去し、複数の単位素子に対応して、第１電極層を分割する工程と、
第１電極層上にシリコンを主成分とする半導体層を形成する工程と、
半導体層の一部を除去し、複数の単位素子に対応して、半導体層に第１電極層との接続用開口部を設ける工程と、
半導体層上に第２電極層を形成する工程と、
接続用開口部の近傍において第２電極層および半導体層の一部を除去し、複数の単位素子に対応して、第２電極層および半導体層を分割する工程と、
第２電極層および半導体層の残滓を除くことにより半導体層の端面を露出させる工程と、
横軸を絶対温度の逆数、縦軸を時間の逆数の対数として、１５０℃、２０分の条件に対応する点と、１６０℃、１５分の条件に対応する点とを結ぶ直線を作成し、１３０℃以上の所定の熱処理温度で前記直線上の時間以上の時間にわたって、大気中で熱処理して、前の工程で露出させた半導体層の端面を酸化させる工程と
を順次行うことを特徴とする薄膜太陽電池モジュールの製造方法。
前記熱処理は、１５０℃以上、半導体層の形成温度未満の温度で行われることを特徴とする請求項１記載の薄膜太陽電池モジュールの製造方法。
さらに、前記単位素子の裏面に、樹脂を充填し熱硬化させて封止する工程を有することを特徴とする請求項１記載の薄膜太陽電池モジュールの製造方法。
前記熱処理は、封止処理の際の熱硬化過程で行われることを特徴とする請求項１記載の薄膜太陽電池モジュールの製造方法。
さらに、前記熱処理後に前記単位素子に逆バイアス電圧を印加して欠陥を除去する工程を有することを特徴とする請求項１記載の薄膜太陽電池モジュールの製造方法。
前記第１電極、半導体層、および第２電極の一部は、レーザービームの照射により除去されることを特徴とする請求項１記載の薄膜太陽電池モジュールの製造方法。
前記レーザービームの照射は室温付近で行われることを特徴とする請求項６記載の薄膜太陽電池モジュールの製造方法。
前記第１電極は、透明導電性酸化物を含むことを特徴とする請求項１記載の薄膜太陽電池モジュールの製造方法。
前記第２電極は、金属、２種以上の金属の積層体、または透明導電性酸化物と金属との積層体を含むことを特徴とする請求項１記載の薄膜太陽電池モジュールの製造方法。