JP4438317B2

JP4438317B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4438317B2
Application number: JP2003131844A
Authority: JP
Inventors: 理崇野田; 仁山口; 信之大矢; 泰浦上; 巨裕鈴木; 敏之森下
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2003-05-09
Filing date: 2003-05-09
Publication date: 2010-03-24
Anticipated expiration: 2023-05-09
Also published as: JP2004335869A

Description

【０００１】
【発明の属する技術分野】
本発明は、少なくとも２つのトレンチを形成し、それらトレンチ内に異なる厚さの絶縁膜を形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体装置の製造工程を図１１に示す。従来では、半導体装置において、２つのトレンチに異なる厚さの絶縁膜を形成する場合は、以下のように製造されていた。
【０００３】
まず、図１１（ａ）に示す工程で、シリコン基板Ｊ１の表面にシリコン酸化膜Ｊ２およびシリコン窒化膜Ｊ３を形成する。そして、図１１（ｂ）に示す工程において、フォト及びエッチング工程にてシリコン酸化膜Ｊ２およびシリコン窒化膜Ｊ３の所望場所に開口部を形成したのち、一方の開口部をマスクで覆った状態でエッチングすることでシリコン基板Ｊ１の所望位置にトレンチＪ４を形成し、さらに、他方のトレンチＪ４を覆った状態でエッチングすることでシリコン基板Ｊ１の所望位置にトレンチＪ５を形成する。
【０００４】
図１１（ｃ）に示す工程においては、いわゆるＬＯＣＯＳ酸化を行うことにより、トレンチＪ４の内部を酸化膜Ｊ６で埋め込むと共に、トレンチＪ５の内壁面に酸化膜Ｊ７を形成する。そして、シリコン窒化膜Ｊ３を除去した後、図１１（ｄ）に示す工程では、シリコン基板Ｊ１の表面全面に多結晶シリコン膜Ｊ８を形成する。
【０００５】
図１１（ｄ）に示す工程では、エッチバックにより多結晶シリコン膜Ｊ８の不要部分を除去し、トレンチＪ５の内部にのみ残す。次いで、図１１（ｅ）に示す工程において、シリコン基板Ｊ１の表面全面にフォトレジストＪ９を堆積させたのち、露光することでフォトレジストＪ９のうちトレンチＪ４の上に位置する部分を除去し、さらに図１１（ｆ）に示す工程においてフォトレジストＪ９をマスクとしたウェットエッチングを行い、トレンチＪ４内の酸化膜Ｊ６を除去する。
【０００６】
図１１（ｇ）に示す工程では、フォトレジストＪ９を除去したのち、熱酸化によりトレンチＪ４の内壁面に熱酸化膜によるゲート酸化膜Ｊ１０を形成する。
【０００７】
そして、図１１（ｈ）に示す工程において、ポリシリコン膜Ｊ１１を堆積する。この後については図示しないが、ポリシリコン膜Ｊ１１をパターニングすることでトレンチＪ４内にポリシリコンゲートを形成し、さらにシリコン基板Ｊ１の所望箇所に不純物層を形成したり、シリコン基板Ｊ１上に電極や保護膜等を形成したりすることで、トレンチＪ４側にトレンチゲート構造の半導体素子が形成され、トレンチＪ５によって素子分離がなされた半導体装置が形成される（例えば、特許文献１参照）。
【０００８】
【特許文献１】
特開平６−２９１１７８号公報
【０００９】
【特許文献２】
特開平６−５３３１４号公報
【００１０】
【特許文献３】
特開平６−１７７２６３号公報
【００１１】
【発明が解決しようとする課題】
上記従来における半導体装置の製造方法によれば、トレンチＪ４、Ｊ５の形成のために２度のエッチング工程を実施しなければならず、また、トレンチＪ５内を多結晶シリコン膜Ｊ８で埋め込む際とトレンチＪ４内にポリシリコンゲートを形成する際に２度の埋め込み工程を実施する必要がある。このため、半導体装置の製造工程が長くなるという問題がある。
【００１２】
本発明は上記点に鑑みて、少なくとも２つのトレンチに異なる膜厚の絶縁膜を形成する場合において、半導体装置の製造工程の簡略化を図ることを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１）の表面に第１シリコン酸化膜（２）、シリコン窒化膜（３）および第２シリコン酸化膜（４）を形成する工程と、第１シリコン酸化膜、シリコン窒化膜および第２シリコン酸化膜の所定領域に第１開口部（５）および該第１開口部よりも幅が広い第２開口部（６）を形成する工程と、第１シリコン酸化膜、シリコン窒化膜および第２シリコン酸化膜の積層膜をマスクとし、第１、第２開口部を通じて異方性エッチングを行い、半導体基板に第１開口部と同じ幅の第１トレンチ（７）と第２開口部と同じ幅の第２トレンチ（８）とを形成する工程と、第２トレンチの内壁面の表面と第１トレンチを充填するように第１絶縁膜（９、１０）を形成する工程と、第１開口部の側壁面の表面と第１トレンチ内における第１絶縁膜の表面、および第２開口部の側壁面と第２トレンチ内における第１絶縁膜の底面と側壁面の表面を含む、半導体基板の上にシリコン窒化膜からなるマスク材（１１）を配置する工程と、マスク材のうち、第１トレンチ内における第１絶縁膜の表面に形成された部分および第２トレンチ内における第１絶縁膜の底面の表面に形成された部分を異方性エッチングにより除去する工程と、マスク材の残部をマスクとしたエッチングを行うことで、第１トレンチ内における第１絶縁膜を全部除去すると共に、第２トレンチにおける第１絶縁膜の底面の一部および第２シリコン酸化膜を除去する工程と、マスク材を除去すると共に、第１シリコン酸化膜の上に形成されたシリコン窒化膜を除去する工程と、半導体基板のうち第１トレンチの内壁面を構成する部分に第２絶縁膜（１２）を形成する工程と、を有することを特徴としている。
【００１４】
このように、第１、第２トレンチを同時に形成し、第２トレンチ内における第１絶縁膜は残し、第１トレンチ内における第１絶縁膜のみが除去されるようにすることで、少なくとも２つの異なるトレンチを形成する場合において、それらそれぞれに膜厚の異なる第１、第２絶縁膜を形成することができる。このため、トレンチ形成工程や、請求項５に示すような多結晶シリコン膜の成膜工程を１回で済ませることができ、半導体製造工程の簡略化を図ることができる。
また、このように、第２トレンチ内における第１絶縁膜の側壁面にはマスク材が残るようにしておくことで、第１トレンチ内における第１絶縁膜を除去したあとにも第２トレンチ内に所望膜厚の第１絶縁膜を残すことができる。
【００２０】
請求項２に記載の発明では、第２トレンチの内壁面の表面と第１トレンチを充填すると共に第１開口部（５）の第２シリコン酸化膜（４）よりも高い位置まで充填されるように第１絶縁膜（１４）をＣＶＤ法により形成する工程と、第１開口部の側壁面の表面と第１トレンチ内における第１絶縁膜の表面、および第２開口部の側壁面と第２トレンチ内における第１絶縁膜の底面と側壁面の表面を含む半導体基板の上にシリコン窒化膜からなるマスク材（１５）を配置する工程と、マスク材のうち、第２開口部の側壁面と第２トレンチ内における第１絶縁膜の底面と側壁面の表面に形成された部分を残した状態で、半導体基板の上に形成された部分を研磨または研削またはこれらの組み合わせにより除去する工程とを有することを特徴としている。
【００２１】
このように、第１絶縁膜をＣＶＤ法で形成することも可能である。この場合、マスク材を形成した後、半導体基板の上層部を研磨、研削またはこれらの組み合わせによって除去することで、マスク材のうち第２トレンチ内に形成された部分のみが残るようにすることができる。これにより、マスク材を用いたエッチングにより、第１トレンチ内の第１絶縁膜をすべて除去することができる。
【００２２】
請求項３に記載の発明では、第２絶縁膜を形成する工程では、第２絶縁膜を熱酸化によって形成し、この熱酸化により、ＣＶＤ法により形成された第２トレンチ内における第１絶縁膜の高密度化を行うことを特徴としている。
【００２３】
このように、ＣＶＤ法によって形成した第１絶縁膜を第２絶縁膜形成時に高密度化することも可能である。
【００２４】
請求項４に記載の発明では、半導体基板として埋込酸化膜（３０）を挟んで第１シリコン基板（１）と第２シリコン基板（３１）とが張り合わされたＳＯＩ基板を用い、第１、第２トレンチの形成工程では、第１シリコン基板側において埋込酸化膜に至るように第１、第２トレンチを形成することを特徴としている。
【００２５】
このように、ＳＯＩ基板を用いた半導体装置に対しても、本発明を適用することが可能である。この場合、第１絶縁膜をエッチングするに際し、マスク材によって第２トレンチの底面における埋込酸化膜（３０）がエッチングされることを防止することができる。
【００２８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２９】
【発明の実施の形態】
（第１実施形態）
以下、本発明の第１実施形態について説明する。本実施形態は、２つのトレンチに異なる膜厚の絶縁膜を形成するような半導体装置に本発明の一実施形態を適用したものである。例えば２つのトレンチは、トレンチゲート電極形成用と素子分離用に使用される。なお、トレンチゲート電極形成用とは、トレンチゲートを有する素子におけるゲート電極に使用するためのトレンチという意味であり、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ等の素子に適用される。
【００３０】
図１、図２に、本実施形態における半導体装置の製造工程を示す。これらの図に基づいて、本実施形態における半導体装置の製造工程を説明し、本実施形態における半導体装置の製造方法の特徴部分について説明する。
【００３１】
［図１（ａ）、（ｂ）に示す工程］
まず、図１（ａ）に示す工程では、シリコン基板１の表面を酸化することにより、シリコン酸化膜（第１シリコン酸化膜）２を形成する。続いて、ＳｉＮのデポジションによりシリコン窒化膜３を形成したのち、マスク材としてシリコン酸化膜（第２シリコン酸化膜）４をデポジションする。そして、図１（ｂ）に示す工程では、フォト及びエッチング工程により、所望位置にあるシリコン酸化膜４、シリコン窒化膜３およびシリコン酸化膜２を除去し、開口部（第１、第２開口部）５、６を形成する。
【００３２】
［図１（ｃ）に示す工程］
シリコン酸化膜４をマスクとし、開口部５、６を通じてシリコン基板１の一部をエッチングすることで、トレンチ（第１、第２トレンチ）７、８を同時に形成する。これらトレンチ７、８のうち紙面左側に位置するものはトレンチゲート電極形成用となるものであり、紙面右側に位置するものは素子分離用となるものである。トレンチ７の幅はトレンチ８の幅よりも狭くされている。
【００３３】
［図１（ｄ）、（ｅ）に示す工程］
図１（ｄ）に示す工程では、熱酸化、ＣＶＤ法もしくはこれらの組み合わせにより、トレンチ８の底面および側壁面に酸化膜（第１絶縁膜）９を形成する。このとき、トレンチ７の底面および側壁面にも酸化膜（第１絶縁膜）１０が形成されることになるが、この酸化膜１０によってトレンチ７が完全に充填されるようにする。次いで、図１（ｅ）に示す工程では、シリコン窒化膜のＣＶＤにより、シリコン酸化膜４の表面や開口部５、６の側壁面および酸化膜９、１０の表面にマスク材となるシリコン窒化膜１１を形成する。このとき、トレンチ７の内部には酸化膜１０が完全に充填されているため、シリコン窒化膜１１はトレンチ７の内部には入り込まない。
【００３４】
［図１（ｆ）に示す工程］
ドライエッチングにより、シリコン窒化膜１１を異方性エッチングする。これにより、シリコン窒化膜１１のうち、開口部５、６および酸化膜９、１０の表面のうちトレンチ７、８の側壁に対向する領域のみが残り、その他の領域は除去される。
【００３５】
［図２（ａ）に示す工程］
ウェットエッチングにより、酸化膜９、１０をエッチングする。これにより、シリコン窒化膜１１がエッチング保護膜として働き、開口部５、６の側壁および酸化膜９の側壁は除去されず、酸化膜９の底面部分と酸化膜１０が優先的に除去される。そして、トレンチ８の底面に位置する部分に関しては酸化膜９が残るようにし、トレンチ７については酸化膜１０の全部が除去されるようにエッチング条件を設定する。
【００３６】
なお、酸化膜９と酸化膜１０は同一工程で形成されているが、トレンチ７は幅が狭いため、酸化膜１０のトレンチ側壁に対し垂直方向の膜厚がトレンチ７の幅の１／２以上には大きくならず、また、酸化膜１０のうちトレンチ７の底面に位置する部分は、酸化膜１０のうちトレンチ７の側壁面の表面に形成される部分によって圧迫され、厚さが酸化膜９よりも薄くなる。さらに、酸化膜１０のうちトレンチ７の中央部に位置する部分には、「す」と呼ばれるスリット状の空洞部が存在し、エッチングを行うときに酸化膜１０が容易に除去される。従って、酸化膜９がちょうど除去される程度にエッチング時間を設定すれば、酸化膜９のうちトレンチ８の底面に位置する部分は完全に除去されず、絶縁分離膜として充分な厚さが残ることになる。
【００３７】
［図２（ｂ）、（ｃ）に示す工程］
図２（ｂ）に示す工程では、ウェットエッチングにより、シリコン窒化膜３およびトレンチ７、８の側壁部分に残ったシリコン窒化膜１１を除去する。次いで、図２（ｃ）に示す工程では、熱酸化により、トレンチ７の底面および側壁面の表面にゲート酸化膜（第２絶縁膜）１２を形成する。
【００３８】
［図２（ｄ）、（ｅ）に示す工程］
シリコン基板１の表面全面に電極材料となる多結晶シリコン膜１３を形成する。そして、フォト及びエッチング工程により、レジスト１３ａをマスクとして多結晶シリコン膜１３をパターニングし、トレンチ７、８内に残す。
【００３９】
この後の工程については周知のものと同様であるため図示しないが、不純物層形成工程、層間絶縁膜形成工程、配線形成工程、保護膜形成工程等を経て、半導体装置が完成する。
【００４０】
以上説明したように、本実施形態では、トレンチ７、８を同じ工程で形成し、シリコン窒化膜１１を用いてトレンチ７内の酸化膜１０のみが完全に除去されるようにしている。そのためトレンチ７内のシリコン酸化膜形成工程において、酸化膜厚を任意の膜厚（例えばゲート酸化膜厚程度）にすることが可能となる。
【００４１】
このため、トレンチ７、８の形成工程を１回のみとすることができると共に、この後のトレンチゲート電極形成のための多結晶シリコン膜１３の形成工程をもう一方のトレンチの埋込工程と兼用することができ、半導体装置の製造工程の簡略化を図ることが可能となる。
【００４２】
（第２実施形態）
本発明の第２実施形態について説明する。図３、図４に、本実施形態における半導体装置の製造工程を示し、これらの図に基づいて本実施形態における半導体装置の製造方法について説明する。ただし、本実施形態は、第１実施形態に対してトレンチ形成工程以降を変更したものであるため、同様の部分については第１実施形態を参照し、説明を省略する。
【００４３】
まず、図３（ａ）〜（ｃ）に示す工程では、図１（ａ）〜（ｃ）と同様の工程を行うことでトレンチ７、８を形成する。
【００４４】
［図３（ｄ）、（ｅ）に示す工程］
図３（ｄ）に示す工程では、ＣＶＤ装置を用いて、ＣＶＤ法によりシリコン基板１上の全面に酸化膜１４を形成する。これにより、シリコン酸化膜４の上面や開口部５、６の側壁面およびトレンチ７、８の内壁面全面に酸化膜１４が形成される。そして、図３（ｅ）に示す工程では、シリコン窒化膜のＣＶＤにより、シリコン基板１上の全面にシリコン窒化膜１５を成膜する。これにより、酸化膜１４の表面の全面にシリコン窒化膜１５が形成される。
【００４５】
［図３（ｆ）に示す工程］
シリコン基板１の表面を例えばＣＭＰ研磨等によって研磨し、シリコン窒化膜１５の一部のうちシリコン基板１の表面部分に位置する領域および酸化膜１４の一部のうちシリコン基板１の表面部分に位置する領域を完全にもしくはシリコン酸化膜の一部のみを残した状態まで除去する。これにより、トレンチ７側においてはシリコン窒化膜１５が除去され、トレンチ８側の酸化膜１４の表面にのみシリコン窒化膜１５が残る。なお、このときの研磨ではシリコン窒化膜１５の下層に位置する膜も研磨され得るが、図３（ｄ）に示す工程において熱酸化等ではなくＣＶＤ法によって酸化膜１４を形成しておき、酸化膜１４がシリコン窒化膜１５の下層に位置するようにしているため、酸化膜１４の膜厚分、研磨のマージンを見込むことができる。
【００４６】
［図４（ａ）、（ｂ）に示す工程］
図４（ａ）に示す工程では、ＨＦ（フッ化水素）を用いたエッチングによりトレンチ７内における酸化膜１４を除去する。このとき、開口部６の内壁面に形成された酸化膜１４の上層部が部分的に除去されるが、シリコン窒化膜１５がマスクとして働くため、少なくともトレンチ８の内壁面においては酸化膜１４が除去されずに残される。続く、図４（ｂ）に示す工程では、図２（ｂ）に示す工程と同様の工程を行うことで、シリコン窒化膜１５を除去する。
【００４７】
［図４（ｃ）に示す工程］
熱酸化により、トレンチ７の底面および側壁面の表面にゲート酸化膜１６を形成する。これにより、ゲート酸化膜１６を所望の膜厚で形成できると共に、そのときの熱処理によってＣＶＤ法で形成された酸化膜１４を高密度化させ、形成直後のＣＶＤ酸化膜より高密度の酸化膜１４ａとすることが可能となる。
【００４８】
続いて、図４（ｄ）、（ｅ）に示す工程において、図２（ｄ）、（ｅ）に示す工程と同様の工程を行うことで、多結晶シリコン膜１３にてトレンチゲート電極を形成すると共に、素子分離用のトレンチ８を埋め込む。この後は、不純物層形成工程、層間絶縁膜形成工程、配線形成工程、保護膜形成工程等を経て、半導体装置が完成する。
【００４９】
以上説明したように、本実施形態では、トレンチ７、８を同じ工程で形成し、シリコン窒化膜１５を用いてトレンチ７内の酸化膜１４のみが完全に除去されるようにしている。そして、トレンチ８内のＣＶＤ法により形成された酸化膜１４をゲート酸化時に高密度化させることで素子分離に使用できるようにしている。
【００５０】
このため、トレンチ７、８の形成工程を１回のみとすることができると共に、この後のトレンチゲート電極形成のための多結晶シリコン膜１３の形成工程をもう一方のトレンチの埋込工程と兼用することができ、半導体装置の製造工程の簡略化を図ることが可能となる。
【００５１】
（第３実施形態）
本発明の第３実施形態について説明する。図５、図６に、本実施形態における半導体装置の製造工程を示し、これらの図に基づいて本実施形態における半導体装置の製造方法について説明する。ただし、本実施形態は、第１実施形態に対してトレンチ形成工程以降を変更したものであるため、同様の部分については第１実施形態を参照し、説明を省略する。
【００５２】
まず、図５（ａ）〜（ｄ）に示す工程では、図１（ａ）〜（ｄ）と同様の工程を行うことでトレンチ７、８を形成し、トレンチ７、８内に酸化膜９、１０を形成する。
【００５３】
［図５（ｅ）に示す工程］
図５（ｅ）に示す工程では、ポジ型のレジスト２１を成膜したのち、露光によるパターニングでレジスト２１をトレンチ８内およびその周辺部にのみ残す。このとき、トレンチ７においては、開口部５はその幅が狭くても深さ（酸化膜１０表面までの距離）が浅いため、レジスト２１を残渣なく除去することが可能となる。なお、レジストとしてネガ型のものを用いた場合、露光した部分が残されることになるため、露光時にトレンチ８の内部の奥深くに位置するレジスト２１まで光が透過しなければならないが、ポジ型のものを使用しているため、トレンチ７側の浅い位置まで光が透過できればよい。さらにトレンチ８の底部のレジスト除去の容易さからもレジスト２１には、ネガ型を用いるよりもポジ型を用いた方が好ましい。
【００５４】
［図５（ｆ）に示す工程］
レジスト２１をマスクとして酸化膜１０をエッチングする。これにより、シリコン酸化膜４と共に酸化膜１０が完全に除去され、レジスト２１で覆われた酸化膜９は残される。
【００５５】
この後は、図６（ａ）に示す工程においてレジスト２１を除去したのち、図６（ｂ）〜（ｄ）に示す工程において、図２（ｃ）〜（ｅ）に示す工程と同様の工程を行うことで、多結晶シリコン膜１３にてトレンチゲート電極を形成すると共に、素子分離用のトレンチ８を埋め込む。この後は、不純物層形成工程、層間絶縁膜形成工程、配線形成工程、保護膜形成工程等を経て、半導体装置が完成する。
【００５６】
以上説明したように、本実施形態では、トレンチ７、８を同じ工程で形成し、レジスト２１によってトレンチ８内の酸化膜９は除去されないようにしつつトレンチ７内の酸化膜１０を除去するようにしている。
【００５７】
このため、トレンチ７、８の形成工程を１回のみとすることができると共に、この後のトレンチゲート電極形成のための多結晶シリコン膜１３の形成工程をもう一方のトレンチの埋込工程と兼用することができ、半導体装置の製造工程の簡略化を図ることが可能となる。
（第４実施形態）
本発明の第４実施形態について説明する。図７、図８に、本実施形態における半導体装置の製造工程を示し、これらの図に基づいて本実施形態における半導体装置の製造方法について説明する。ただし、本実施形態は、第２実施形態に対してＳＯＩ基板を用いたことが異なるものであり、その他については同様であるため、同様の部分については第２実施形態を参照し、説明を省略する。
【００５８】
まず、図７（ａ）に示すように、シリコン酸化膜（埋込酸化膜）３０によってシリコン基板（第１シリコン基板）１とシリコン基板（第２シリコン基板）３１とが張り合わされたＳＯＩ基板を用意する。そして、図７（ａ）〜図７（ｆ）に示す工程では、図３（ａ）〜図３（ｆ）に示す工程と同様の工程を行い、トレンチ７、８内に酸化膜１４を形成すると共に、トレンチ８内において酸化膜１４の表面にシリコン窒化膜１５を残す。
【００５９】
次いで、図８（ａ）〜図８（ｅ）に示す工程において、図４（ａ）〜（ｅ）に示す工程と同様の工程を行い、トレンチ７内の酸化膜１４を除去する。これにより、第２実施形態と同様の半導体装置が完成する。なお、トレンチ７の底面がシリコン酸化膜３０となっているため、図８（ｃ）に示す工程においてトレンチ７の底面にはゲート酸化膜１６が形成されないが、トレンチ７の側壁に形成されるゲート酸化膜１６がシリコン酸化膜３０と一体化され、トレンチゲート電極の絶縁分離が成される。
【００６０】
このように、ＳＯＩ基板を用いて半導体装置を形成するようにしても、第２実施形態と同様の効果を得ることが可能である。そして、ＳＯＩ基板を用いた場合でも、シリコン窒化膜１５がマスクとして働くため、エッチング時に埋込酸化膜となるシリコン酸化膜３０がエッチングされることを防止することができる。
【００６１】
また、本実施形態では、トレンチ８の底面部において酸化膜厚がＣＶＤ法によって形成される酸化膜１４とＳＯＩ基板を構成するシリコン酸化膜３０の厚み分となるため、酸化膜厚を増加させることも可能となり、より確実な素子分離を行うことが可能となる。
【００６２】
（第５実施形態）
本発明の第４実施形態について説明する。図９、図１０に、本実施形態における半導体装置の製造工程を示し、これらの図に基づいて本実施形態における半導体装置の製造方法について説明する。ただし、本実施形態は、第３、第４実施形態を組み合わせたものであり、基本的にはこれらの実施形態と同様であるため、同様の部分については第３、第４実施形態を参照し、説明を省略する。
【００６３】
まず、図９（ａ）に示すように、シリコン酸化膜３０によってシリコン基板１とシリコン基板３１とが張り合わされたＳＯＩ基板を用意する。そして、図９（ａ）〜図９（ｄ）に示す工程では、第４実施形態における図７（ａ）〜図７（ｄ）に示す工程と同様の工程を行い、トレンチ７、８内にＣＶＤ法により酸化膜１４を形成する。次いで、図９（ｅ）、（ｆ）に示す工程では、第３実施形態における図５（ｅ）、（ｆ）と同様の工程を行い、レジスト２１をマスクとしてトレンチ７内の酸化膜１４を除去する。
【００６４】
そして、図１０（ａ）に示す工程においてレジスト２１を除去したのち、図１０（ｂ）に示す工程においてシリコン窒化膜３を除去する。その後は、図１０（ｃ）〜（ｅ）に示す工程において、第４実施形態における図８（ｃ）〜（ｅ）に示す工程と同様の工程を行い、半導体装置が完成する。
【００６５】
このように、ＳＯＩ基板を用いて半導体装置を形成する場合に、第３、第４実施形態を組み合わせるようにしても、上記各実施形態と同様の効果を得ることが可能である。そして、ＳＯＩ基板を用いた場合でも、レジスト２１がマスクとして働くため、エッチング時に埋込酸化膜となるシリコン酸化膜３０がエッチングされることを防止することができる。
【００６６】
（他の実施形態）
上記実施形態では、トレンチ７、８をトレンチゲート電極形成用と素子分離用として説明したが、必ずしもこれらに適用する半導体装置でなくてもよい。すなわち、少なくとも２つのトレンチの内壁に異なる膜厚の絶縁膜を形成するような半導体装置であれば、他のものに対しても適用可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の製造工程を示す図である。
【図２】図１に続く第１実施形態における半導体装置の製造工程を示す図である。
【図３】本発明の第２実施形態における半導体装置の製造工程を示す図である。
【図４】図３に続く第２実施形態における半導体装置の製造工程を示す図である。
【図５】本発明の第３実施形態における半導体装置の製造工程を示す図である。
【図６】図５に続く第３実施形態における半導体装置の製造工程を示す図である。
【図７】本発明の第４実施形態における半導体装置の製造工程を示す図である。
【図８】図７に続く第４実施形態における半導体装置の製造工程を示す図である。
【図９】本発明の第５実施形態における半導体装置の製造工程を示す図である。
【図１０】図９に続く第５実施形態における半導体装置の製造工程を示す図である。
【図１１】従来の半導体装置の製造工程を示す図である。
【符号の説明】
１…シリコン基板、２…シリコン酸化膜、３…シリコン窒化膜、
４…シリコン酸化膜、５、６…開口部、７、８…トレンチ、
９、１０…酸化膜、１１…シリコン窒化膜、１２…ゲート酸化膜、
１３…多結晶シリコン膜、１４…酸化膜、１５…シリコン窒化膜、
１６…ゲート酸化膜、２１…レジスト、３０…シリコン酸化膜、
３１…シリコン基板。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device in which at least two trenches are formed and insulating films having different thicknesses are formed in the trenches.
[0002]
[Prior art]
A manufacturing process of a conventional semiconductor device is shown in FIG. Conventionally, when an insulating film having a different thickness is formed in two trenches in a semiconductor device, it has been manufactured as follows.
[0003]
First, in the step shown in FIG. 11A, a silicon oxide film J2 and a silicon nitride film J3 are formed on the surface of the silicon substrate J1. Then, in the step shown in FIG. 11B, an opening is formed at a desired location of the silicon oxide film J2 and the silicon nitride film J3 by a photo and etching process, and then etching is performed with one of the openings covered with a mask. Thus, a trench J4 is formed at a desired position on the silicon substrate J1, and further, a trench J5 is formed at a desired position on the silicon substrate J1 by etching while covering the other trench J4.
[0004]
In the step shown in FIG. 11C, so-called LOCOS oxidation is performed to fill the inside of the trench J4 with the oxide film J6 and form the oxide film J7 on the inner wall surface of the trench J5. Then, after removing the silicon nitride film J3, in the step shown in FIG. 11D, a polycrystalline silicon film J8 is formed on the entire surface of the silicon substrate J1.
[0005]
In the step shown in FIG. 11D, unnecessary portions of the polycrystalline silicon film J8 are removed by etch back, and are left only in the trench J5. Next, in a step shown in FIG. 11E, after a photoresist J9 is deposited on the entire surface of the silicon substrate J1, the portion of the photoresist J9 located above the trench J4 is removed by exposure, and further, In the step shown in FIG. 11F, wet etching is performed using the photoresist J9 as a mask to remove the oxide film J6 in the trench J4.
[0006]
In the step shown in FIG. 11G, after removing the photoresist J9, a gate oxide film J10 made of a thermal oxide film is formed on the inner wall surface of the trench J4 by thermal oxidation.
[0007]
Then, in the step shown in FIG. 11H, a polysilicon film J11 is deposited. Although not shown in the drawings, a polysilicon gate J is formed in the trench J4 by patterning the polysilicon film J11, and an impurity layer is formed at a desired location on the silicon substrate J1, and electrodes and electrodes are formed on the silicon substrate J1. By forming a protective film or the like, a semiconductor element having a trench gate structure is formed on the trench J4 side, and a semiconductor device in which element isolation is performed by the trench J5 is formed (for example, see Patent Document 1).
[0008]
[Patent Document 1]
JP-A-6-291178
[0009]
[Patent Document 2]
JP-A-6-53314
[0010]
[Patent Document 3]
JP-A-6-177263
[0011]
[Problems to be solved by the invention]
According to the above-described conventional method for manufacturing a semiconductor device, two etching steps must be performed to form the trenches J4 and J5, and when the trench J5 is filled with the polycrystalline silicon film J8 When the polysilicon gate is formed in J4, it is necessary to perform the embedding process twice. For this reason, there exists a problem that the manufacturing process of a semiconductor device becomes long.
[0012]
In view of the above points, an object of the present invention is to simplify the manufacturing process of a semiconductor device in the case where insulating films having different film thicknesses are formed in at least two trenches.
[0013]
[Means for Solving the Problems]
  In order to achieve the above object, according to the first aspect of the present invention, the first silicon oxide film (2), the silicon nitride film (3), and the second silicon oxide film (4) are formed on the surface of the semiconductor substrate (1). And forming a first opening (5) and a second opening (6) wider than the first opening in predetermined regions of the first silicon oxide film, the silicon nitride film, and the second silicon oxide film. And performing anisotropic etching through the first and second openings using the laminated film of the first silicon oxide film, silicon nitride film and second silicon oxide film as a mask, and forming the first opening on the semiconductor substratethe sameA first trench (7) of width and a second opening;the sameForming a second trench (8) having a width, forming a first insulating film (9, 10) so as to fill the surface of the inner wall of the second trench and the first trench, and a first opening And a surface of the first insulating film in the first trench, and a side wall surface of the second opening, a bottom surface of the first insulating film in the second trench, and a surface of the side wall surface of the semiconductor substrate. A step of disposing a mask material (11) made of a silicon nitride film thereon; a portion of the mask material formed on the surface of the first insulating film in the first trench; and the first insulating film in the second trench The step of removing the portion formed on the bottom surface by anisotropic etching and the etching using the remaining portion of the mask material as a mask removes all of the first insulating film in the first trench, and the second First in trench A step of removing a part of the bottom surface of the insulating film and the second silicon oxide film; a step of removing the mask material; and a step of removing the silicon nitride film formed on the first silicon oxide film; And a step of forming a second insulating film (12) on a portion constituting the inner wall surface of the first trench.
[0014]
  Thus, by forming the first and second trenches simultaneously, leaving the first insulating film in the second trench, and removing only the first insulating film in the first trench, at least two In the case of forming different trenches, first and second insulating films having different film thicknesses can be formed respectively. For this reason, the trench formation process and the claim5The polycrystalline silicon film forming process as shown in FIG. 1 can be completed once, and the semiconductor manufacturing process can be simplified.
  Further, in this way, by leaving the mask material on the side wall surface of the first insulating film in the second trench, the first insulating film in the second trench is removed even after the first insulating film in the first trench is removed. The first insulating film having a desired film thickness can be left.
[0020]
  In the invention according to claim 2, the surface of the inner wall surface of the second trench and the first trench are filled.In addition, the first opening (5) is filled to a position higher than the second silicon oxide film (4).The first insulating film (14) By the CVD method, the surface of the side wall surface of the first opening and the surface of the first insulating film in the first trench, and the side wall surface of the second opening and the first insulating film in the second trench A step of disposing a mask material (15) made of a silicon nitride film on a semiconductor substrate including the bottom surface and the surface of the side wall surface, and of the mask material, the first side wall surface of the second opening and the first in the second trench. And a step of removing the portion formed on the semiconductor substrate by polishing, grinding, or a combination thereof while leaving the portions formed on the bottom surface and the surface of the sidewall surface of the insulating film.
[0021]
As described above, the first insulating film can be formed by the CVD method. In this case, after the mask material is formed, the upper layer portion of the semiconductor substrate is removed by polishing, grinding, or a combination thereof, so that only the portion formed in the second trench remains in the mask material. it can. Thereby, all the 1st insulating films in a 1st trench can be removed by the etching using a mask material.
[0022]
  Claim3In the invention described in (2), in the step of forming the second insulating film, the second insulating film is formed by thermal oxidation, and by this thermal oxidation, the high density of the first insulating film in the second trench formed by the CVD method. It is characterized by performing.
[0023]
As described above, it is possible to increase the density of the first insulating film formed by the CVD method when the second insulating film is formed.
[0024]
  Claim4In the invention described in (1), an SOI substrate in which a first silicon substrate (1) and a second silicon substrate (31) are bonded together with a buried oxide film (30) interposed therebetween is used as a semiconductor substrate, and the first and second trenches are used. In the forming process, the first and second trenches are formed so as to reach the buried oxide film on the first silicon substrate side.
[0025]
As described above, the present invention can be applied to a semiconductor device using an SOI substrate. In this case, when the first insulating film is etched, it is possible to prevent the buried oxide film (30) on the bottom surface of the second trench from being etched by the mask material.
[0028]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
The first embodiment of the present invention will be described below. In this embodiment, an embodiment of the present invention is applied to a semiconductor device in which insulating films having different thicknesses are formed in two trenches. For example, two trenches are used for forming a trench gate electrode and for element isolation. The term “for forming a trench gate electrode” means a trench for use as a gate electrode in an element having a trench gate, and is applied to elements such as MOSFETs and IGBTs, for example.
[0030]
1 and 2 show a manufacturing process of the semiconductor device according to this embodiment. Based on these drawings, the manufacturing process of the semiconductor device in the present embodiment will be described, and the characteristic part of the semiconductor device manufacturing method in the present embodiment will be described.
[0031]
[Steps shown in FIGS. 1A and 1B]
First, in the step shown in FIG. 1A, a silicon oxide film (first silicon oxide film) 2 is formed by oxidizing the surface of the silicon substrate 1. Subsequently, after a silicon nitride film 3 is formed by SiN deposition, a silicon oxide film (second silicon oxide film) 4 is deposited as a mask material. In the step shown in FIG. 1B, the silicon oxide film 4, the silicon nitride film 3 and the silicon oxide film 2 at the desired positions are removed by a photo and etching process, and openings (first and second openings) are obtained. ) 5 and 6 are formed.
[0032]
[Step shown in FIG. 1 (c)]
Using the silicon oxide film 4 as a mask, a part of the silicon substrate 1 is etched through the openings 5 and 6, thereby forming trenches (first and second trenches) 7 and 8 at the same time. Of these trenches 7 and 8, the one located on the left side of the drawing is for forming the trench gate electrode, and the one located on the right side of the drawing is for separating the elements. The width of the trench 7 is narrower than the width of the trench 8.
[0033]
[Steps shown in FIGS. 1D and 1E]
In the step shown in FIG. 1D, an oxide film (first insulating film) 9 is formed on the bottom surface and side wall surface of the trench 8 by thermal oxidation, CVD, or a combination thereof. At this time, the oxide film (first insulating film) 10 is also formed on the bottom surface and the side wall surface of the trench 7, and the trench 7 is completely filled with the oxide film 10. Next, in the step shown in FIG. 1E, a silicon nitride film serving as a mask material is formed on the surface of the silicon oxide film 4, the side walls of the openings 5, 6 and the surfaces of the oxide films 9, 10 by CVD of the silicon nitride film. 11 is formed. At this time, since the oxide film 10 is completely filled in the trench 7, the silicon nitride film 11 does not enter the trench 7.
[0034]
[Step shown in FIG. 1 (f)]
The silicon nitride film 11 is anisotropically etched by dry etching. As a result, in the silicon nitride film 11, only the regions facing the side walls of the trenches 7 and 8 remain on the surfaces of the openings 5 and 6 and the oxide films 9 and 10, and the other regions are removed.
[0035]
[Step shown in FIG. 2 (a)]
The oxide films 9 and 10 are etched by wet etching. As a result, the silicon nitride film 11 functions as an etching protective film, and the side walls of the openings 5 and 6 and the side walls of the oxide film 9 are not removed, but the bottom surface portion of the oxide film 9 and the oxide film 10 are preferentially removed. Etching conditions are set so that the oxide film 9 remains on the portion located on the bottom surface of the trench 8 and the oxide film 10 is completely removed from the trench 7.
[0036]
Although the oxide film 9 and the oxide film 10 are formed in the same process, the trench 7 has a narrow width, so that the film thickness in the direction perpendicular to the trench sidewall of the oxide film 10 is ½ or more of the width of the trench 7. In addition, a portion of the oxide film 10 located on the bottom surface of the trench 7 is pressed by a portion of the oxide film 10 formed on the surface of the side wall surface of the trench 7 and has a thickness of the oxide film 9. Thinner. Furthermore, a slit-like cavity called “su” exists in the portion of the oxide film 10 located at the center of the trench 7, and the oxide film 10 is easily removed when etching is performed. Therefore, if the etching time is set to such an extent that the oxide film 9 is just removed, the portion of the oxide film 9 located on the bottom surface of the trench 8 is not completely removed, and a sufficient thickness as an insulating separation film remains. become.
[0037]
[Steps shown in FIGS. 2B and 2C]
In the step shown in FIG. 2B, the silicon nitride film 11 remaining on the side walls of the silicon nitride film 3 and the trenches 7 and 8 is removed by wet etching. Next, in the step shown in FIG. 2C, a gate oxide film (second insulating film) 12 is formed on the bottom and side wall surfaces of the trench 7 by thermal oxidation.
[0038]
[Steps shown in FIGS. 2D and 2E]
A polycrystalline silicon film 13 serving as an electrode material is formed on the entire surface of the silicon substrate 1. Then, the polycrystalline silicon film 13 is patterned by the photo and etching process using the resist 13 a as a mask, and is left in the trenches 7 and 8.
[0039]
Since the subsequent steps are similar to known ones and are not shown, the semiconductor device is completed through an impurity layer forming step, an interlayer insulating film forming step, a wiring forming step, a protective film forming step, and the like.
[0040]
As described above, in this embodiment, the trenches 7 and 8 are formed in the same process, and only the oxide film 10 in the trench 7 is completely removed using the silicon nitride film 11. Therefore, in the silicon oxide film forming step in the trench 7, the oxide film thickness can be set to an arbitrary film thickness (for example, about the gate oxide film thickness).
[0041]
Therefore, the formation process of the trenches 7 and 8 can be performed only once, and the subsequent formation process of the polycrystalline silicon film 13 for forming the trench gate electrode is also used as the other trench filling process. It is possible to simplify the manufacturing process of the semiconductor device.
[0042]
(Second Embodiment)
A second embodiment of the present invention will be described. 3 and 4 show the manufacturing process of the semiconductor device in the present embodiment, and the manufacturing method of the semiconductor device in the present embodiment will be described based on these drawings. However, since the present embodiment is a modification of the first embodiment after the trench formation step, the same portions are referred to the first embodiment and description thereof is omitted.
[0043]
First, in the steps shown in FIGS. 3A to 3C, the trenches 7 and 8 are formed by performing the same steps as in FIGS. 1A to 1C.
[0044]
[Steps shown in FIGS. 3D and 3E]
In the step shown in FIG. 3D, an oxide film 14 is formed on the entire surface of the silicon substrate 1 by a CVD method using a CVD apparatus. Thereby, an oxide film 14 is formed on the upper surface of the silicon oxide film 4, the side wall surfaces of the openings 5 and 6, and the entire inner wall surfaces of the trenches 7 and 8. In the step shown in FIG. 3E, a silicon nitride film 15 is formed on the entire surface of the silicon substrate 1 by CVD of the silicon nitride film. Thereby, a silicon nitride film 15 is formed on the entire surface of the oxide film 14.
[0045]
[Step shown in FIG. 3 (f)]
The surface of the silicon substrate 1 is polished by CMP polishing or the like, for example, and a region located on the surface portion of the silicon substrate 1 in a part of the silicon nitride film 15 and a surface portion of the silicon substrate 1 in a part of the oxide film 14 The region to be removed is removed completely or until only a part of the silicon oxide film is left. As a result, the silicon nitride film 15 is removed on the trench 7 side, and the silicon nitride film 15 remains only on the surface of the oxide film 14 on the trench 8 side. In this polishing, the film located under the silicon nitride film 15 can also be polished. However, in the process shown in FIG. 3D, the oxide film 14 is formed by the CVD method instead of thermal oxidation or the like. Since the film 14 is positioned below the silicon nitride film 15, a polishing margin can be expected by the thickness of the oxide film 14.
[0046]
[Steps shown in FIGS. 4A and 4B]
In the step shown in FIG. 4A, the oxide film 14 in the trench 7 is removed by etching using HF (hydrogen fluoride). At this time, although the upper layer portion of the oxide film 14 formed on the inner wall surface of the opening 6 is partially removed, since the silicon nitride film 15 serves as a mask, the oxide film 14 is at least on the inner wall surface of the trench 8. Left unremoved. In the subsequent step shown in FIG. 4B, the silicon nitride film 15 is removed by performing the same step as the step shown in FIG.
[0047]
[Step shown in FIG. 4C]
A gate oxide film 16 is formed on the bottom and sidewall surfaces of the trench 7 by thermal oxidation. Thereby, the gate oxide film 16 can be formed with a desired film thickness, and the oxide film 14 formed by the CVD method is densified by the heat treatment at that time, so that the oxide film 14a has a higher density than the CVD oxide film immediately after the formation. It becomes possible.
[0048]
Subsequently, in the steps shown in FIGS. 4D and 4E, a trench gate electrode is formed in the polycrystalline silicon film 13 by performing the same steps as those shown in FIGS. 2D and 2E. At the same time, a trench 8 for element isolation is buried. Thereafter, the semiconductor device is completed through an impurity layer forming step, an interlayer insulating film forming step, a wiring forming step, a protective film forming step, and the like.
[0049]
As described above, in this embodiment, the trenches 7 and 8 are formed in the same process, and only the oxide film 14 in the trench 7 is completely removed using the silicon nitride film 15. The oxide film 14 formed by the CVD method in the trench 8 is densified during gate oxidation so that it can be used for element isolation.
[0050]
Therefore, the formation process of the trenches 7 and 8 can be performed only once, and the subsequent formation process of the polycrystalline silicon film 13 for forming the trench gate electrode is also used as the other trench filling process. It is possible to simplify the manufacturing process of the semiconductor device.
[0051]
(Third embodiment)
A third embodiment of the present invention will be described. 5 and 6 show the manufacturing process of the semiconductor device in the present embodiment, and the method for manufacturing the semiconductor device in the present embodiment will be described based on these drawings. However, since the present embodiment is a modification of the first embodiment after the trench formation step, the same portions are referred to the first embodiment and description thereof is omitted.
[0052]
First, in the steps shown in FIGS. 5A to 5D, trenches 7 and 8 are formed by performing the same steps as FIGS. 1A to 1D, and the oxide film 9 is formed in the trenches 7 and 8. 10 is formed.
[0053]
[Step shown in FIG. 5 (e)]
In the step shown in FIG. 5E, after the positive resist 21 is formed, the resist 21 is left only in and around the trench 8 by patterning by exposure. At this time, since the opening 5 in the trench 7 is shallow (distance to the surface of the oxide film 10) even if the width thereof is narrow, the resist 21 can be removed without residue. If a negative resist is used, an exposed portion remains, so that light must be transmitted to the resist 21 located deep inside the trench 8 at the time of exposure. Since a material is used, it is sufficient that light can be transmitted to a shallow position on the trench 7 side. Further, from the viewpoint of easy removal of the resist at the bottom of the trench 8, it is preferable to use a positive type for the resist 21 rather than a negative type.
[0054]
[Step shown in FIG. 5 (f)]
The oxide film 10 is etched using the resist 21 as a mask. Thereby, the oxide film 10 is completely removed together with the silicon oxide film 4, and the oxide film 9 covered with the resist 21 is left.
[0055]
Thereafter, after removing the resist 21 in the step shown in FIG. 6A, the steps shown in FIGS. 6B to 6D are the same as the steps shown in FIGS. 2C to 2E. As a result, a trench gate electrode is formed in the polycrystalline silicon film 13 and a trench 8 for element isolation is buried. Thereafter, the semiconductor device is completed through an impurity layer forming step, an interlayer insulating film forming step, a wiring forming step, a protective film forming step, and the like.
[0056]
As described above, in the present embodiment, the trenches 7 and 8 are formed in the same process, and the oxide film 10 in the trench 7 is removed while preventing the oxide film 9 in the trench 8 from being removed by the resist 21. ing.
[0057]
Therefore, the formation process of the trenches 7 and 8 can be performed only once, and the subsequent formation process of the polycrystalline silicon film 13 for forming the trench gate electrode is also used as the other trench filling process. It is possible to simplify the manufacturing process of the semiconductor device.
(Fourth embodiment)
A fourth embodiment of the present invention will be described. 7 and 8 show the manufacturing process of the semiconductor device according to this embodiment, and the method for manufacturing the semiconductor device according to this embodiment will be described based on these drawings. However, since this embodiment is different from the second embodiment in that an SOI substrate is used and the other parts are the same, the second embodiment is referred to for the same parts and the description is omitted. To do.
[0058]
First, as shown in FIG. 7A, an SOI substrate in which a silicon substrate (first silicon substrate) 1 and a silicon substrate (second silicon substrate) 31 are bonded together by a silicon oxide film (buried oxide film) 30 is formed. prepare. 7A to 7F, the same processes as those shown in FIGS. 3A to 3F are performed to form the oxide film 14 in the trenches 7 and 8. At the same time, the silicon nitride film 15 is left on the surface of the oxide film 14 in the trench 8.
[0059]
Next, in the steps shown in FIGS. 8A to 8E, the same steps as those shown in FIGS. 4A to 4E are performed, and the oxide film 14 in the trench 7 is removed. Thereby, a semiconductor device similar to that of the second embodiment is completed. Since the bottom surface of the trench 7 is the silicon oxide film 30, the gate oxide film 16 is not formed on the bottom surface of the trench 7 in the step shown in FIG. 8C, but the gate formed on the sidewall of the trench 7. The oxide film 16 is integrated with the silicon oxide film 30, and insulation isolation of the trench gate electrode is performed.
[0060]
As described above, even when the semiconductor device is formed using the SOI substrate, it is possible to obtain the same effect as that of the second embodiment. Even when an SOI substrate is used, since the silicon nitride film 15 functions as a mask, it is possible to prevent the silicon oxide film 30 that becomes a buried oxide film during etching from being etched.
[0061]
In this embodiment, since the oxide film thickness is equal to the thickness of the oxide film 14 formed by the CVD method and the silicon oxide film 30 constituting the SOI substrate at the bottom surface of the trench 8, the oxide film thickness is increased. Therefore, more reliable element isolation can be performed.
[0062]
(Fifth embodiment)
A fourth embodiment of the present invention will be described. FIG. 9 and FIG. 10 show the manufacturing process of the semiconductor device in the present embodiment, and the method for manufacturing the semiconductor device in the present embodiment will be described based on these drawings. However, this embodiment is a combination of the third and fourth embodiments, and is basically the same as these embodiments. For the same parts, refer to the third and fourth embodiments. The description is omitted.
[0063]
First, as shown in FIG. 9A, an SOI substrate is prepared in which a silicon substrate 1 and a silicon substrate 31 are bonded together by a silicon oxide film 30. 9A to 9D, the same processes as those shown in FIGS. 7A to 7D in the fourth embodiment are performed, and the trenches 7 and 8 are formed. An oxide film 14 is formed by a CVD method. 9E and 9F, steps similar to those in FIGS. 5E and 5F in the third embodiment are performed, and the oxide film 14 in the trench 7 is formed using the resist 21 as a mask. Remove.
[0064]
Then, after removing the resist 21 in the step shown in FIG. 10A, the silicon nitride film 3 is removed in the step shown in FIG. Thereafter, in the processes shown in FIGS. 10C to 10E, the same processes as those shown in FIGS. 8C to 8E in the fourth embodiment are performed, and the semiconductor device is completed.
[0065]
As described above, when the semiconductor device is formed using the SOI substrate, even if the third and fourth embodiments are combined, it is possible to obtain the same effects as those of the above embodiments. Even when an SOI substrate is used, since the resist 21 functions as a mask, the silicon oxide film 30 that becomes a buried oxide film during etching can be prevented from being etched.
[0066]
(Other embodiments)
In the above-described embodiment, the trenches 7 and 8 have been described for forming the trench gate electrode and for separating the element. However, the semiconductor device is not necessarily applied to these. That is, the semiconductor device can be applied to other devices as long as an insulating film having a different thickness is formed on the inner walls of at least two trenches.
[Brief description of the drawings]
FIG. 1 is a diagram showing manufacturing steps of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating manufacturing steps of the semiconductor device in the first embodiment following FIG. 1;
FIG. 3 is a diagram showing a manufacturing process of a semiconductor device in a second embodiment of the present invention.
FIG. 4 is a diagram illustrating the manufacturing process of the semiconductor device in the second embodiment following FIG. 3;
FIG. 5 is a diagram showing a manufacturing process of a semiconductor device in a third embodiment of the present invention.
FIG. 6 is a diagram illustrating manufacturing steps of the semiconductor device in the third embodiment following FIG. 5;
FIG. 7 is a diagram showing manufacturing steps of the semiconductor device in the fourth embodiment of the present invention.
FIG. 8 is a diagram illustrating manufacturing steps of the semiconductor device in the fourth embodiment following FIG. 7;
FIG. 9 is a diagram illustrating manufacturing steps of the semiconductor device according to the fifth embodiment of the present invention.
FIG. 10 is a diagram illustrating the manufacturing process of the semiconductor device in the fifth embodiment following FIG. 9;
FIG. 11 is a diagram showing a manufacturing process of a conventional semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Silicon oxide film, 3 ... Silicon nitride film,
4 ... silicon oxide film, 5, 6 ... opening, 7, 8 ... trench,
9, 10 ... oxide film, 11 ... silicon nitride film, 12 ... gate oxide film,
13 ... polycrystalline silicon film, 14 ... oxide film, 15 ... silicon nitride film,
16 ... Gate oxide film, 21 ... Resist, 30 ... Silicon oxide film,
31 ... Silicon substrate.

Claims

Forming a first silicon oxide film (2), a silicon nitride film (3) and a second silicon oxide film (4) on the surface of the semiconductor substrate (1);
A first opening (5) and a second opening (6) having a width wider than the first opening are formed in predetermined regions of the first silicon oxide film, the silicon nitride film, and the second silicon oxide film. Process,
Using the stacked film of the first silicon oxide film, the silicon nitride film, and the second silicon oxide film as a mask, anisotropic etching is performed through the first and second openings, and the first opening is formed in the semiconductor substrate. forming a first trench (7) and the second opening of the same width and the second trench (8) of the same width as,
Forming a first insulating film (9, 10) so as to fill the surface of the inner wall surface of the second trench and the first trench;
The side wall surface of the first opening and the surface of the first insulating film in the first trench, and the side wall surface of the second opening and the bottom surface and side of the first insulating film in the second trench. Disposing a mask material (11) made of a silicon nitride film on the semiconductor substrate, including the surface of the wall surface;
Of the mask material, anisotropic etching is performed on a portion formed on the surface of the first insulating film in the first trench and a portion formed on the bottom surface of the first insulating film in the second trench. Removing by
Etching using the remaining portion of the mask material as a mask removes all of the first insulating film in the first trench, and partially removes the bottom surface of the first insulating film in the second trench and the first 2 removing the silicon oxide film;
Removing the mask material and removing the silicon nitride film formed on the first silicon oxide film;
Forming a second insulating film (12) on a portion of the semiconductor substrate that constitutes the inner wall surface of the first trench.

Forming a first silicon oxide film (2), a silicon nitride film (3) and a second silicon oxide film (4) on the surface of the semiconductor substrate (1);
A first opening (5) and a second opening (6) having a width wider than the first opening are formed in predetermined regions of the first silicon oxide film, the silicon nitride film, and the second silicon oxide film. Process,
Using the stacked film of the first silicon oxide film, the silicon nitride film, and the second silicon oxide film as a mask, anisotropic etching is performed through the first and second openings, and the first opening is formed in the semiconductor substrate. forming a first trench (7) and the second opening of the same width and the second trench (8) of the same width as,
The first insulating film ( filler) fills the surface of the inner wall surface of the second trench and the first trench and fills up to a position higher than the second silicon oxide film (4) of the first opening (5). 14) forming by CVD method;
The side wall surface of the first opening and the surface of the first insulating film in the first trench, and the side wall surface of the second opening and the bottom surface and side of the first insulating film in the second trench. Disposing a mask material (15) made of a silicon nitride film on the semiconductor substrate, including the surface of the wall surface;
Of the mask material, formed on the semiconductor substrate, leaving portions formed on the side wall surface of the second opening, the bottom surface of the first insulating film and the surface of the side wall surface in the second trench. Removing the portion by polishing, grinding or a combination thereof;
Etching the remaining part of the mask material as a mask to remove all the first insulating film in the first trench and remove the second silicon oxide film;
Removing the mask material and removing the silicon nitride film formed on the first silicon oxide film;
Forming a second insulating film (16) on a portion of the semiconductor substrate that constitutes the inner wall surface of the first trench.

In the step of forming the second insulating film, the second insulating film is formed by thermal oxidation, and this thermal oxidation increases the density of the first insulating film in the second trench formed by the CVD method. The method of manufacturing a semiconductor device according to claim 2 , wherein:

In the step of forming the first and second trenches, an SOI substrate in which a first silicon substrate (1) and a second silicon substrate (31) are bonded together with a buried oxide film (30) interposed therebetween is used as the semiconductor substrate. 4. The method of manufacturing a semiconductor device according to claim 2 , wherein the first and second trenches are formed so as to reach the buried oxide film on the first silicon substrate side.

A polycrystalline silicon film (13) serving as an electrode material is formed on the surface of the second insulating film in the first trench and on the surface of the first insulating film in the second trench, whereby the first trench is formed. and at the same time to the trench gate electrode structure, a method of manufacturing a semiconductor device according to any one of claims 1 to 4 within the second trench, wherein the planarizing embedded in the polycrystalline silicon film.