KR100402426B1 - Trench Isolation layer of semiconductor device and method for manufacturing same - Google Patents
Trench Isolation layer of semiconductor device and method for manufacturing same Download PDFInfo
- Publication number
- KR100402426B1 KR100402426B1 KR10-2001-0035489A KR20010035489A KR100402426B1 KR 100402426 B1 KR100402426 B1 KR 100402426B1 KR 20010035489 A KR20010035489 A KR 20010035489A KR 100402426 B1 KR100402426 B1 KR 100402426B1
- Authority
- KR
- South Korea
- Prior art keywords
- gap fill
- fill insulating
- trench
- film
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Abstract
본 발명은 반도체소자의 트렌치형 소자분리막 및 그 제조방법에 관한 것으로, 특히 이 방법은 반도체기판에 패드 산화막 및 질화막을 적층하고 이들을 패터닝하고 기판을 소정깊이로 식각하여 트렌치를 형성하고, 트렌치에 PE-CVD로 제 1갭필 절연막을 형성하고, 제 1갭필 절연막이 형성된 트렌치내에 HDP로 제 2갭필 절연막과, PE-CVD로 제 3갭필 절연막을 순차적으로 채우고, 제 1 내지 제 3갭필 절연막을 평탄화한 후에, 질화막을 제거한다. 그러므로, 본 발명의 소자분리막은 트렌치에 HDP 및 PE-CVD로 적어도 2이상 조합된 갭필 산화막으로 이루어지기 때문에 갭필 산화막의 열처리 공정시 발생하는 갭필 산화막의 스트레스를 완화시킬 수 있다. 그리고, 본 발명은 후속 열처리 공정을 2단계로 나누어 진행함으로써 갭필 산화막의 스트레스를 더욱 완화시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trench type isolation layer for a semiconductor device and a method for manufacturing the same. In particular, the method includes laminating a pad oxide film and a nitride film on a semiconductor substrate, patterning the same, etching the substrate to a predetermined depth, and forming a trench, and PE in the trench. -Forming a first gap fill insulating film by CVD, sequentially filling a second gap fill insulating film with HDP, and a third gap fill insulating film by PE-CVD in a trench in which the first gap fill insulating film is formed, and planarizing the first to third gap fill insulating films. After that, the nitride film is removed. Therefore, since the device isolation film of the present invention is made of a gapfill oxide film in which at least two or more combinations of HDP and PE-CVD are formed in the trench, stress of the gapfill oxide film generated during the heat treatment process of the gapfill oxide film can be alleviated. The present invention can further alleviate the stress of the gapfill oxide film by dividing the subsequent heat treatment process into two stages.
Description
본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 특히 트렌치 갭필 절연막의 열처리 공정시 유발되는 결함을 방지할 수 있는 반도체소자의 트렌치형 소자분리막 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a trench type device isolation film and a method for manufacturing the semiconductor device capable of preventing defects caused during the heat treatment process of the trench gap fill insulating film.
종래의 소자분리기술은 반도체기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자분리막을 형성하는 로커스(LOCalOxidation of Silicon: 이하 LOCOS라 함) 기술이 최근까지 주종을 이루었다. 그러나, 상기 LOCOS 기술은 소자분리막의 측면확산 및 버즈비크(bird's beak)에 의해 소자분리영역의 폭을 감소시킬 수 없었다. 따라서, 소자설계치수가 서브미크론(submicron) 이하로 줄어드는 대용량의 메모리소자에 있어서는 LOCOS 기술의 적용이 불가능하기 때문에 새로운 소자분리 기술이 필요하게 되었다.Conventional device isolation technology has been mainly dominated by a LOCal Oxidation of Silicon (LOCOS) technology that forms a device isolation film by selectively growing a thick oxide film on a semiconductor substrate until recently. However, the LOCOS technique cannot reduce the width of the device isolation region due to side diffusion and bird's beak of the device isolation layer. Therefore, the LOCOS technology cannot be applied to a large-capacity memory device whose device design dimension is reduced to submicron or less, so a new device isolation technology is required.
이에 따라, 새로운 소자분리기술의 필요성과 식각(etching) 기술의 발달로 반도체기판에 폭 1Å이하, 깊이가 수십 내지 수백Å 정도의 트렌치를 형성하여 소자간을 전기적으로 분리할 수 있는 트렌치(trench) 구조의 소자분리 기술이 나오게 되었다.As a result, a trench capable of electrically separating devices by forming trenches having a width of about 1Å or less and a depth of several tens to hundreds of Å on a semiconductor substrate due to the necessity of a new device isolation technology and the development of etching technology. Device isolation technology has emerged.
더욱이, 현재에는 웨이퍼 기판에 가해지는 스트레스를 크게 줄이는 STI(Shallow Trench Isolation) 공정을 주로 사용하고 있다. STI는 반도체기판에 일정한 깊이를 갖는 트렌치를 형성하고 이 트렌치에 화학기상증착법(Chemical Vapor Deposition : 이하 CVD라 함)으로 산화막을 증착하고서화학적기계적연마(Chemical Mechanical Polishing: 이하 CMP라 함) 공정으로 불필요한 산화막을 식각하여 소자분리막을 형성하는 기술이다.Moreover, nowadays, STI (Shallow Trench Isolation) process is mainly used, which greatly reduces the stress on the wafer substrate. STI forms a trench having a constant depth in the semiconductor substrate, deposits an oxide film on the trench by chemical vapor deposition (CVD), and is unnecessary by chemical mechanical polishing (hereinafter referred to as CMP) process. A technology of forming an isolation layer by etching an oxide film.
도 1a 내지 도 1e는 종래 기술에 의한 반도체소자의 트렌치형 소자분리막 제조 공정을 나타낸 수직 단면도들이다.1A through 1E are vertical cross-sectional views illustrating a process of manufacturing a trench type isolation layer for a semiconductor device according to the prior art.
도 1a에 도시된 바와 같이, 종래 기술의 STI형 소자분리막 제조 공정은 반도체기판으로서 실리콘기판(10) 상부에 패드산화막(12)을 형성하고, 그 위에 질화막(14)을 적층한다. 소자분리 마스크를 이용한 사진 및 식각 공정으로 질화막(14) 및 패드 산화막(12)을 패터닝하고 패터닝된 막에 의해 노출된 기판을 식각하여 소정 깊이까지 트렌치(16)를 형성한다.As shown in FIG. 1A, in the prior art STI type isolation layer fabrication process, a pad oxide film 12 is formed on a silicon substrate 10 as a semiconductor substrate, and a nitride film 14 is stacked thereon. The nitride layer 14 and the pad oxide layer 12 are patterned by a photolithography and an etching process using a device isolation mask, and the substrate 16 exposed by the patterned layer is etched to form the trench 16 to a predetermined depth.
도 1b에 도시된 바와 같이, 트렌치 식각 손상을 보상하기 위하여 트렌치(16)내에 희생 산화막(미도시함)을 형성한 후에 성장된 희생 산화막을 제거한다. 그리고 트렌치를 산화막으로 채우기전에 트렌치(16) 측벽에 보이드 발생을 억제하기 위한 기판 전면에 라이너 산화막(18)을 증착한다.As shown in FIG. 1B, a sacrificial oxide film (not shown) is formed in the trench 16 to compensate for trench etch damage, and then the grown sacrificial oxide film is removed. Before the trench is filled with the oxide film, the liner oxide film 18 is deposited on the entire surface of the substrate for suppressing the generation of voids on the sidewalls of the trench 16.
이어서 도 1c에 도시된 바와 같이, 고밀도 플라즈마(High Density Plasma: 이하 HDP라 함) 방식의 산화막 또는 O3-TEOS(Tetra Ethly Ortho Silicate)를 이용하여 트렌치(16) 내부를 갭필 산화막(20)으로 완전히 매립한다.Subsequently, as shown in FIG. 1C, the inside of the trench 16 may be completely filled with the gapfill oxide layer 20 using an oxide film of a high density plasma (HDP) method or an O3-TEOS (Tetra Ethly Ortho Silicate). Landfill
도 1d에 도시된 바와 같이, 질화막(14)을 식각 정지막으로 삼아 화학적 기계적 연마공정(Chemical Mechanical Polishing: 이하 CMP라 함)으로 갭필 산화막(20)을 평탄화한다.As illustrated in FIG. 1D, the gap fill oxide film 20 is planarized by using the nitride film 14 as an etch stop film (CMP).
그리고, 도 1e에 도시된 바와 같이, 남아 있는 질화막(14)을 제거하여 STI형소자분리막(20')을 형성한다.1E, the remaining nitride film 14 is removed to form an STI type device isolation film 20 '.
이와 같은 종래 기술의 STI형 소자분리막 제조 방법에 있어서, 갭필 산화막의 물질로서 HDP 산화막 또는 O3-TEOS를 사용할 경우 모두 밀도를 높이기 위한 후속 열처리 공정을 거치게 된다.In the STI type device isolation film manufacturing method of the prior art, when the HDP oxide film or O3-TEOS is used as the material of the gap fill oxide film, all are subjected to a subsequent heat treatment process to increase the density.
그러나, 갭필 산화막에 대한 열처리 공정시 HDP 산화막 또는 O3-TEOS의 큰 면적 축소에 의한 기계적 스트레스를 받게 되며 이 스트레스는 실리콘 기판의 수율 강도(yield strength)보다 높아 결국 기판에 결함(도 1e의 도면 부호 22)을 유발하게 된다. 이러한 결함은 소자 동작시 누설 소스로 작용하여 소자의 불량을 초래하게 되는 문제점이 있었다.However, during the heat treatment process for the gap fill oxide, the mechanical stress caused by the large area reduction of the HDP oxide or O3-TEOS is subjected to mechanical stress, which is higher than the yield strength of the silicon substrate, resulting in defects in the substrate (see FIG. 1E). 22). Such defects have a problem of acting as a leakage source during device operation resulting in device defects.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 HDP 및 PE-CVD로 형성된 적어도 2이상 조합된 트랜치의 갭필 산화막을 채택함으로써 갭필 산화막의 열처리 공정시 발생하는 갭필 산화막의 스트레스를 완화시킬 수 있는 반도체소자의 트렌치형 소자분리막을 제공하는데 있다.An object of the present invention is to reduce the stress of the gap fill oxide film generated during the heat treatment process of the gap fill oxide film by adopting a gap fill oxide film of at least two or more combined trenches formed by HDP and PE-CVD in order to solve the problems of the prior art as described above. The present invention provides a trench type isolation film for semiconductor devices.
본 발명의 다른 목적은 HDP 및 PE-CVD로 적어도 2이상 조합된 트랜치의 갭필 산화막을 형성하고 후속 열처리 공정을 2단계로 나누어 진행함으로써 갭필 산화막의 열처리 공정시 갭필 산화막의 스트레스를 완화시킬 수 있는 반도체 소자의 트렌치형 소자분리막의 제조방법을 제공하는데 있다.Another object of the present invention is to form a gapfill oxide film of a trench combined with at least two by HDP and PE-CVD, and to proceed by dividing the subsequent heat treatment process into two steps. The present invention provides a method of manufacturing a trench type isolation layer for a device.
도 1a 내지 도 1e는 종래 기술에 의한 반도체소자의 트렌치형 소자분리막 제조 공정을 나타낸 수직 단면도들,1A to 1E are vertical cross-sectional views illustrating a process of manufacturing a trench type isolation layer for a semiconductor device according to the prior art;
도 2는 본 발명에 따른 반도체소자의 트렌치형 소자분리막 구조를 나타낸 단면도,2 is a cross-sectional view showing a trench type isolation layer structure of a semiconductor device according to the present invention;
도 3a 내지 도 3g는 본 발명에 따른 반도체소자의 트렌치형 소자분리막 제조공정을 나타낸 수직 단면도들.3A to 3G are vertical cross-sectional views showing a trench type isolation layer manufacturing process of a semiconductor device according to the present invention.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
100 : 반도체 기판 102 : 패드 산화막100 semiconductor substrate 102 pad oxide film
104 : 질화막 106 : 트렌치104: nitride film 106: trench
108 : 라이너산화막 110 : 제 1갭필 절연막108: liner oxide film 110: first gap fill insulating film
112 : 제 2갭필 절연막 114 : 제 3갭필 절연막112: second gap fill insulating film 114: third gap fill insulating film
상기 목적을 달성하기 위하여 본 발명은 반도체기판에 형성된 트렌치 구조의 소자분리막에 있어서, 트렌치에 PE-CVD로 형성된 제 1갭필 절연막이 채워져 있고, 제 1갭필 절연막 상부에 HDP로 형성된 제 2갭필 절연막과, PE-CVD로 형성된 제 3갭필 절연막이 순차적으로 채워진 것을 특징으로 한다.In order to achieve the above object, the present invention provides a trench isolation device isolation film formed on a semiconductor substrate, wherein a trench is filled with a first gap fill insulating film formed of PE-CVD, and a second gap fill insulating film formed of HDP on the first gap fill insulating film. The third gap fill insulating film formed by PE-CVD is sequentially filled.
상기 다른 목적을 달성하기 위하여 본 발명은 반도체기판에 형성된 트렌치 구조의 소자분리막을 형성하는 방법에 있어서, 반도체기판에 패드 산화막 및 질화막을 적층하고 이들을 패터닝하고 기판을 소정깊이로 식각하여 트렌치를 형성하는 단계; 트렌치에 PE-CVD로 제 1갭필 절연막을 형성하는 단계; 제 1갭필 절연막이 형성된 트렌치내에 HDP로 제 2갭필 절연막과, PE-CVD로 제 3갭필 절연막을 순차적으로 채우는 단계; 제 1 내지 제 3갭필 절연막을 평탄화하는 단계; 및 질화막을 제거하는 단계를 포함한다.In order to achieve the above another object, the present invention provides a method for forming a device isolation film of a trench structure formed on a semiconductor substrate, to form a trench by laminating a pad oxide film and a nitride film on the semiconductor substrate, patterning them and etching the substrate to a predetermined depth step; Forming a first gapfill insulating film in the trench by PE-CVD; Sequentially filling the second gap fill insulating film with HDP and the third gap fill insulating film with PE-CVD in the trench in which the first gap fill insulating film is formed; Planarizing the first to third gap fill insulating films; And removing the nitride film.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체소자의 트렌치형 소자분리막 구조를 나타낸 단면도이다.2 is a cross-sectional view illustrating a trench type isolation layer structure of a semiconductor device according to the present invention.
도 2를 참조하면, 본 발명에 따른 STI형 소자분리막은 반도체 기판(100)의 트렌치에 PE-CVD로 형성된 제 1갭필 절연막(110)이 채워져 있고, 제 1갭필 절연막 (110)상부에 HDP로 형성된 제 2갭필 절연막(112)과, PE-CVD로 형성된 제 3갭필 절연막(114)이 순차적으로 채워져 있다. 미설명된 도면 부호 102는 패드 산화막이고 108은 라이너 산화막이다.Referring to FIG. 2, in the STI type isolation layer according to the present invention, a first gap fill insulating layer 110 formed by PE-CVD is filled in a trench of a semiconductor substrate 100, and an HDP is formed on the first gap fill insulating layer 110. The formed second gap fill insulating film 112 and the third gap fill insulating film 114 formed by PE-CVD are sequentially filled. Unexplained reference numeral 102 denotes a pad oxide film and 108 denotes a liner oxide film.
그리고, 제 1갭필 절연막(110)은 산화질화막이고, 제 2갭필 절연막(112)과 제 3갭필 절연막(114)은 산화막 또는 O3-TEOS 중에서 어느 하나이다. 제 1갭필 절연막(110)의 증착 두께는 200Å 미만이고, 제 2갭필 절연막(112)과 제 3갭필 절연막(114)의 매립 두께는 트렌치의 크기 및 깊이에 따라 달라질 수 있다.The first gap fill insulating film 110 is an oxynitride film, and the second gap fill insulating film 112 and the third gap fill insulating film 114 are any one of an oxide film and an O3-TEOS. The deposition thickness of the first gap fill insulating layer 110 is less than 200 GPa, and the filling thicknesses of the second gap fill insulating layer 112 and the third gap fill insulating layer 114 may vary depending on the size and depth of the trench.
바람직하게, 본 발명은 트렌치에 순차적으로 채워진 제 2갭필 절연막(112) 및 제 3갭필 절연막(114)은 반복해서 다층으로 이루어 질 수 있다.Preferably, in the present invention, the second gap fill insulating layer 112 and the third gap fill insulating layer 114 sequentially filled in the trench may be repeatedly formed in multiple layers.
그러므로, 본 발명의 STI 소자분리막은 HDP와, 열처리에 스트레스 변화가 적은 PE-CVD로 형성된 제 1 내지 제 3갭필 산화막(110, 112, 114)으로 이루어지기 때문에 갭필 산화막을 위한 열처리 공정시 스트레스 변화가 적은 PE-CVD 산화막에 의해 열 스트레스가 완화된다.Therefore, since the STI device isolation film of the present invention is composed of HDP and the first to third gap fill oxide films 110, 112, and 114 formed by PE-CVD with less stress change in the heat treatment, the stress change during the heat treatment process for the gap fill oxide film Thermal stress is alleviated by the low PE-CVD oxide film.
도 3a 내지 도 3g는 본 발명에 따른 반도체소자의 트렌치형 소자분리막 제조공정을 나타낸 수직 단면도들이다.3A to 3G are vertical cross-sectional views illustrating a process of manufacturing a trench type isolation layer for a semiconductor device according to the present invention.
도 3a에 도시된 바와 같이,반도체기판으로서 실리콘기판(100) 상부에 패드산화막(102)을 형성하고, 그 위에 질화막(104)을 적층한다. 소자분리 마스크를 이용한 사진 및 식각 공정으로 질화막(104) 및 패드 산화막(102)을 패터닝하고 패터닝된 막에 의해 노출된 기판을 식각하여 소정 깊이까지 트렌치(106)를 형성한다.As shown in FIG. 3A, a pad oxide film 102 is formed on the silicon substrate 100 as a semiconductor substrate, and a nitride film 104 is stacked thereon. The nitride film 104 and the pad oxide film 102 are patterned by a photolithography and an etching process using an isolation mask, and the substrate exposed by the patterned film is etched to form the trench 106 to a predetermined depth.
도 3b에 도시된 바와 같이, 트렌치 식각 손상을 보상하기 위하여 트렌치(106)내에 희생 산화막(미도시함)을 형성한 후에 성장된 희생 산화막을 제거한다. 그리고 트렌치를 산화막으로 채우기전에 트렌치(106) 측벽에 보이드 발생을 억제하기 위한 기판 전면에 라이너 산화막(108)을 증착한다.As shown in FIG. 3B, a sacrificial oxide film (not shown) is formed in the trench 106 to compensate for trench etching damage, and then the grown sacrificial oxide film is removed. Before the trench is filled with the oxide film, a liner oxide film 108 is deposited on the entire surface of the substrate for suppressing voids on the sidewalls of the trench 106.
도 3c에 도시된 바와 같이, 트렌치에 PE-CVD로 제 1갭필 절연막(110)을 형성한다. 이때, 제 1갭필 절연막(110)은 산화질화막으로 형성하고, 350℃ 이상의 온도에서 증착하며 두께는 200Å 미만, 바람직하게는 약 100Å으로 한다. 1갭필 절연막(110)은 PE-CVD에 의해 형성되었기 때문에 후속 열처리시 신장력이 있는 스트레스(tensile stress)를 갖는다.As shown in FIG. 3C, the first gap fill insulating layer 110 is formed in the trench by PE-CVD. In this case, the first gap fill insulating film 110 is formed of an oxynitride film, and is deposited at a temperature of 350 ° C. or more and has a thickness of less than 200 μs, preferably about 100 μs. Since the single gap fill insulating layer 110 is formed by PE-CVD, it has a tensile stress during subsequent heat treatment.
도 3d에 도시된 바와 같이, 제 1갭필 절연막(110)이 형성된 트렌치내에 HDP로 제 2갭필 절연막(112)을 형성한다. 이때, 제 2갭필 절연막(112)은 바람직하게 HDP 산화막이고 증착 두께는 트렌치의 크기 및 깊이에 따라 달라지며 보이드의 형성을 막을 수 있는 최소 두께로 증착한다. 제 2갭필 절연막(112)은 HDP에 의해 형성되었기 때문에 후속 열처리시 압축력의 스트레스(compressive stress)를 갖는다.As shown in FIG. 3D, the second gap fill insulating layer 112 is formed of HDP in the trench in which the first gap fill insulating layer 110 is formed. At this time, the second gap fill insulating film 112 is preferably an HDP oxide film, and the deposition thickness depends on the size and depth of the trench and is deposited to a minimum thickness that can prevent the formation of voids. Since the second gap fill insulating layer 112 is formed by HDP, it has a compressive stress during subsequent heat treatment.
도 3e에 도시된 바와 같이, 트렌치(16) 내부를 PE-CVD로 제 3갭필 절연막(114)을 완전히 매립하여 갭필 산화막(20)을 형성한다. 이때, 제 3갭필 절연막(114)은 PE-CVD O3-TEOS이 바람직하고 증착 두께는 트렌치의 크기 및 깊이에 따라 달라지며 최소 두께의 제 2갭필 절연막(112)의 두께를 제외한 트렌치의 나머지를 매립할 수 있는 두께이다. 제 3갭필 절연막(114)은 PE-CVD에 의해 형성되었기 때문에 후속 열처리시 신장력의 스트레스를 갖는다.As shown in FIG. 3E, the gap gap oxide film 20 is formed by completely filling the third gap fill insulating layer 114 by PE-CVD in the trench 16. In this case, the third gap fill insulating layer 114 is preferably PE-CVD O3-TEOS, and the deposition thickness depends on the size and depth of the trench and fills the rest of the trench except for the thickness of the second gap fill insulating layer 112 having the minimum thickness. It can be thick. Since the third gap fill insulating layer 114 is formed by PE-CVD, it has a stress of stretching force during subsequent heat treatment.
그리고 도면에 도시되어 있지는 않지만, 본 발명은 갭필 산화막의 밀도를 높이기 위하여 열처리 공정을 2단계로 나누어 진행한다. 제 1단계의 열처리공정은700℃∼800℃에서 진행하고 제 2단계의 열처리 공정은 1000℃∼1200℃에서 진행한다. 이에 따라, 열처리시 트렌치에 매립된 제 1 및 제 3갭필 산화막(110, 114)이 스트레스 변화가 적은 PE-CVD로 형성되었기 때문에 전체 갭필 산화막의 열 스트레스를 완화시켜 열 스트레스로 인해 발생되는 기판 결함을 최소화한다.Although not shown in the drawings, the present invention proceeds by dividing the heat treatment process into two stages in order to increase the density of the gapfill oxide film. The heat treatment step of the first step is carried out at 700 ~ 800 ℃ and the heat treatment process of the second step is carried out at 1000 ~ 1200 ℃. Accordingly, since the first and third gap fill oxide films 110 and 114 embedded in the trench during heat treatment are formed of PE-CVD with less stress change, the substrate defects caused by thermal stress are alleviated by alleviating the thermal stress of the entire gap fill oxide film. Minimize.
도 3f에 도시된 바와 같이, 질화막(104)을 식각 정지막으로 삼아 CMP로 제 1내지 제 3갭필 산화막(110, 112, 114)을 평탄화한다.As shown in FIG. 3F, the nitride film 104 is used as an etch stop film to planarize the first to third gap fill oxide films 110, 112, and 114 with CMP.
그리고나서 도 3g에 도시된 바와 같이, 남아 있는 질화막(104)을 제거하여 본 발명에 따른 STI형 소자막을 형성한다.Then, as shown in FIG. 3G, the remaining nitride film 104 is removed to form an STI device film according to the present invention.
본 발명의 STI형 소자분리막의 제조방법에 있어서, 트렌치에 순차적으로 제 2갭필 절연막(112) 및 제 3갭필 절연막(114)을 반복하여 다층으로 형성할 수 있다.In the method for manufacturing the STI device isolation film of the present invention, the second gap fill insulating film 112 and the third gap fill insulating film 114 may be repeatedly formed in a multilayer in the trench.
본 실시예에서는 제 1갭필 절연막(110)을 PE-CVD 산화질화막, 제 2갭필 절연막(112)을 HDP 산화막, 제 3갭필 절연막(114)을 PE-CVD O3-TEOS로 형성하였지만, 공정 순서를 변경할 수 있다. 즉 제 1갭필 절연막(110)을 HDP, 제 2갭필 절연막(112)을 PE-CVD, 제 3갭필 절연막(114)을 HDP로 바꾸어 진행할 수도 있다.In this embodiment, the first gap fill insulating film 110 is formed of PE-CVD oxynitride film, the second gap fill insulating film 112 is formed of HDP oxide film, and the third gap fill insulating film 114 is formed of PE-CVD O3-TEOS. You can change it. That is, the first gap fill insulating film 110 may be changed to HDP, the second gap fill insulating film 112 may be changed to PE-CVD, and the third gap fill insulating film 114 may be changed to HDP.
이상 설명한 바와 같이, 본 발명은 HDP 및 PE-CVD로 형성된 적어도 2이상 조합된 트랜치의 갭필 산화막으로 소자분리막을 형성함으로써 갭필 산화막의 열처리 공정시 발생하는 갭필 산화막의 스트레스를 완화시킬 수 있다.As described above, the present invention can alleviate the stress of the gap fill oxide film generated during the heat treatment process of the gap fill oxide film by forming the device isolation layer using the gap fill oxide film of at least two combination trenches formed by HDP and PE-CVD.
그리고, 본 발명은 후속 열처리 공정을 2단계로 나누어 진행함으로써 갭필산화막의 스트레스를 더욱 완화시킬 수 있다.The present invention can further alleviate the stress of the gapfill oxide film by dividing the subsequent heat treatment process into two stages.
그러므로, 본 발명은 트렌치에 갭필된 산화막의 열 스트레스를 완화시켜 열 스트레스로 인해 발생되는 기판 결함을 최소화함으로써, 기판 결함에 의해 발생되는 소자의 누설 전류 등의 불량을 미연에 방지하여 수율 개선 및 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the present invention reduces the thermal stress of the oxide film gap-filled in the trench to minimize the substrate defect caused by the thermal stress, thereby preventing defects such as leakage current of the device caused by the substrate defect in advance, improving yield and reliability. There is an effect to improve.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0035489A KR100402426B1 (en) | 2001-06-21 | 2001-06-21 | Trench Isolation layer of semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0035489A KR100402426B1 (en) | 2001-06-21 | 2001-06-21 | Trench Isolation layer of semiconductor device and method for manufacturing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020096679A KR20020096679A (en) | 2002-12-31 |
| KR100402426B1 true KR100402426B1 (en) | 2003-10-17 |
Family
ID=27710405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0035489A KR100402426B1 (en) | 2001-06-21 | 2001-06-21 | Trench Isolation layer of semiconductor device and method for manufacturing same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100402426B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731097B1 (en) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Isolation film of semiconductor device method for fabricating the same |
| KR100753104B1 (en) * | 2006-06-29 | 2007-08-31 | 주식회사 하이닉스반도체 | Method for manufacturing isolation in semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990011953A (en) * | 1997-07-25 | 1999-02-18 | 윤종용 | Trench element isolation method using two kinds of oxide film |
| KR19990055160A (en) * | 1997-12-27 | 1999-07-15 | 김영환 | Method of embedding oxide film in device isolation trench of semiconductor device |
| JPH11274285A (en) * | 1998-03-19 | 1999-10-08 | Nec Corp | Method of forming element isolating regions of semiconductor device |
| US6037018A (en) * | 1998-07-01 | 2000-03-14 | Taiwan Semiconductor Maufacturing Company | Shallow trench isolation filled by high density plasma chemical vapor deposition |
-
2001
- 2001-06-21 KR KR10-2001-0035489A patent/KR100402426B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990011953A (en) * | 1997-07-25 | 1999-02-18 | 윤종용 | Trench element isolation method using two kinds of oxide film |
| KR19990055160A (en) * | 1997-12-27 | 1999-07-15 | 김영환 | Method of embedding oxide film in device isolation trench of semiconductor device |
| JPH11274285A (en) * | 1998-03-19 | 1999-10-08 | Nec Corp | Method of forming element isolating regions of semiconductor device |
| US6037018A (en) * | 1998-07-01 | 2000-03-14 | Taiwan Semiconductor Maufacturing Company | Shallow trench isolation filled by high density plasma chemical vapor deposition |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020096679A (en) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100825014B1 (en) | Method for fabricating isolation in semiconductor device | |
| KR100678645B1 (en) | Semiconductor device and fabrication method for the same | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| KR100567022B1 (en) | Method for forming isolation layer of semiconductor device using trench technology | |
| KR20020005849A (en) | Trench isolation method | |
| KR100251280B1 (en) | Sti method | |
| US7795110B2 (en) | Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same | |
| US20070077723A1 (en) | Method of forming shallow trench isolation in a semiconductor device | |
| KR100402426B1 (en) | Trench Isolation layer of semiconductor device and method for manufacturing same | |
| KR100979711B1 (en) | Method for gapfill in semiconductor device | |
| KR100671661B1 (en) | Method of forming isolation film in semiconductor device | |
| KR20070063821A (en) | Method for forming isolation layer of semiconductor device | |
| KR100653704B1 (en) | Methods of forming trench isolation in semiconductor device and trench isolation structure fabricated thereby | |
| KR100829371B1 (en) | Fabricating method of semiconductor device | |
| KR20100074668A (en) | Manufacturing method for isolation structure of semiconductor device | |
| KR20010008560A (en) | Method For Forming The Isolation Layer Of Semiconductor Device | |
| KR100613453B1 (en) | Method for forming Isolation layer of semiconductor device | |
| KR19990074726A (en) | Separation layer of semiconductor device and forming method thereof | |
| KR100849361B1 (en) | Method For Manufacturing Semiconductor Devices | |
| KR20080062560A (en) | Method for forming isolation to semiconductor device | |
| KR100567747B1 (en) | Method for fabricating isolation barrier of semiconductor device | |
| JP2007281300A (en) | Semiconductor device and its manufacturing method | |
| KR20080114065A (en) | Method for manufacturing of isolation layer of semiconductor device | |
| KR20010064420A (en) | Method of forming isolation layer in semiconductor device | |
| KR20020002723A (en) | Method for forming an isolation layer of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |