JP4436723B2

JP4436723B2 - 光ディスクシステムの信号処理装置及び信号処理方法

Info

Publication number: JP4436723B2
Application number: JP2004201033A
Authority: JP
Inventors: 泰正早川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-07-07
Filing date: 2004-07-07
Publication date: 2010-03-24
Anticipated expiration: 2024-07-07
Also published as: JP2006024271A

Description

本発明は、光ディスクシステムの信号処理装置及び信号処理方法に関する。

光ピックアップは、光源・レンズ・光検出器等を組み合わせた光学系を利用して、光ディスクへの情報の記録又は再生を行う装置である。この光ピックアップによって光ディスクから得られる信号（以下、『光検出信号』と称する。）は、光ディスクの反射率等の特性ばらつき、光ピックアップの光検出器を含めた光学系の製造ばらつき、記録・再生・消去の動作モードの違いに基づく光量変化等によってレベル変動が生じ得る。このため、光ディスク記録又は再生を行う光ディスクシステムでは、通常、光検出信号のレベルを所定の基準レベルへと一致させるべくＡＧＣ（Auto Gain Control）回路（例えば、以下に示す特許文献１参照。）が設けられる。

図１０は、従来のＡＧＣ回路４０を有する光ディスクシステムの構成を示す図である。光ディスク１０上に記録された情報が光ピックアップ２０によってレーザ光の戻り光として読み出され、さらに光電変換することによって光検出信号が得られる。この光検出信号は、ＤＳＰ５０における様々な光ディスク再生処理（デコード処理、サーボ処理等）を行うための信号源となり、この光検出信号からＲＦ信号、ＦＥ（Focus Error）信号、ＴＥ(Tracking Error)信号等が生成されることとなる。

なお、光ピックアップ２０によって検出された段階での光検出信号のレベルは微小なレベルであるため、前段増幅器３０によって後段のＤＳＰ（Digital Signal Processor）５０等が取り扱い可能なレベルにまで増幅される。そして、前段増幅器３０によって増幅された光検出信号がＡＧＣ回路４０へと供給されてレベル変動が吸収される。この結果、略一定なレベルに安定化した光検出信号がＤＳＰ５０へと供給され、光ディスク１０に応じたデコード処理が施された後に、スピーカ６０等へ再生信号（オーディオ信号、ＣＤ−ＲＯＭ信号、ビデオ信号等）が出力されるのである。

なお、ＡＧＣ回路４０は、制御電圧に応じた可変利得によって光検出信号を増幅又は減衰するＶＣＡ（Voltage Control Amplifier）４１と、ＶＣＡ４１の出力を検波する検波器４２と、検波器４２において検波されたＶＣＡ４１の出力を所定の基準レベルへと一致させるべくＶＣＡ４１への制御電圧を生成してＶＣＡ４１へと供給するＶＣＡ制御回路４３と、を有したアナログ回路によって構成される。また、ＶＣＡ制御回路４３における基準レベルは、通常、電源電圧ＶＣＣを所定分圧した内部生成電圧が用いられる。
特許第３２７２００３号

ところで、図１０に示したＡＧＣ回路４０のような光検出信号のレベルを安定化させる従来の仕組みでは、光ディスクや光ピックアップの環境条件等による特性ばらつきや、光ディスク上の汚れや傷などによる反射光量の変化など、様々なノイズ要因によって光検出信号の予期せぬ微小なレベル変動が生じ得る。しかし、従来の仕組みでは、光検出信号の安定化の基準が、分圧回路等のアナログ構成によって固定されたレベルに確定されているので、光検出信号の微小なレベル変動に対して柔軟に対処しづらく、その微小なレベル変動に追従したレベル制御が行われてしまう。このため、従来の仕組みでは、光検出信号のレベルが整定しづらく、ひいては、光検出信号を用いた光ディスク再生処理が適切に行えないという課題を生じていた。

前述した課題を解決するための主たる本発明は、光ディスクから得られる再生処理を行うための光検出信号のレベルを第１の基準レベルへと一致させるべく第１の可変利得に基づいて増幅する第１の利得可変増幅部を有した光ディスクシステムの信号処理装置において、前記利得可変増幅部により増幅された光検出信号のレベルと前記第１の基準レベルとの比較を行う比較部と、前記比較の結果に応じて前記第１の可変利得を調整するための制御信号を生成して前記第１の利得可変増幅部へと供給する利得調整部と、前記増幅された光検出信号のレベルが前記第１の基準レベルを含んだレベル範囲内にあるとき、前記利得調整部における前記制御信号のレベルを前値保持させるための制御を行う利得調整制御部と、を有することとする。

本発明によれば、光ディスク再生処理を適切に行える光ディスクシステムの信号処理装置及び信号処理方法を提供することができる。

＜光ディスクシステム＞
図２を参照しつつ、図１をもとに、本発明の一実施形態にかかる光ディスクシステムの構成／動作を説明する。

ＣＤ規格（ＣＤ−ＲＯＭ、ＣＤ−Ｒ／ＲＷ等）やＤＶＤ規格（ＤＶＤ±Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ）等に準拠した光ディスク１０に対して記録／再生を行う光ディスクシステムは、光ピックアップ２０と、光ディスク用信号処理ＬＳＩ７０と、マイクロコンピュータ（以下、マイコンと称する。）２００と、フォーカス／トラッキング／スピンドル等の各種サーボ制御用アクチュエータ及びそのドライバ回路（いずれも不図示）と、スピーカ６０等の外部の再生出力装置によって構成される。以下では、図１０に示した従来の光ディスクシステムの構成と同様な構成については、同一の図番を付して説明は省略する。

マイコン２００は、光ディスクシステム全体の制御を司るものである。マイコン２００は、特に、ＶＣＡ８２出力の安定化の判定基準となる第１の基準レベルを格納する第１の基準レベル・レジスタ２０１と、ＶＣＡ制御部９５によるＶＣＡ８２の利得制御（以下、ＶＣＡ制御と称する。）において不感帯（ホールドレンジ）を設定するためのホールドレンジ設定値を格納するホールドレンジ・レジスタ２０２と、を有することとする。

光ディスク用信号処理ＬＳＩ７０は、アナログ信号処理部８０及びデジタル信号処理部９０を、ＣＭＯＳプロセス技術によって１チップに集積化した集積回路のことである。なお、アナログ信号処理部８０とデジタル信号処理部９０を、それぞれ別個のチップとして実施してもよいが、図１に示すように１チップ化することで、低消費電力化や、チップ面積の削減、コストダウン等が図られる。

アナログ信号処理部８０は、光ピックアップ２０において検出された光検出信号の波形整形や、光ピックアップ２０のレーザ発光出力のＡＰＣ（Automatic Power Control）等といったアナログ信号処理を行う。なお、図１に示すアナログ信号処理部８０は、特に、光検出信号のレベル変動を吸収するための仕組みとして、前段増幅部８１、ＶＣＡ８２、ピークレベル検出部８３、デコーダ８４、を有することとする。

前段増幅部８１は、光ピックアップ２０とＶＣＡ８２との間、すなわちＶＣＡ８２の前段に設けられ、光ピックアップ２０から得られる光検出信号のレベルを、光ディスク用信号処理ＬＳＩ７０が取り扱い可能なレベルにまで増幅するものである。また、前段増幅部８１は、後述のオフセット調整部９９において設定されるオフセット調整量に基づいて、光ピックアップ２０から得られる光検出信号の直流レベルを可変させることができる。なお、前段増幅部８１は、本発明に係る『前段増幅部』の一実施形態である。

ＶＣＡ８２は、制御電圧に応じた可変利得によって光検出信号のレベルを増幅又は減衰する。なお、ＶＣＡ８２は本発明に係る『第１の利得可変増幅部』の一実施形態であり、ＶＣＡ８２の可変利得が本発明に係る『第１の可変利得』に対応し、ＶＣＡ８２の可変利得を設定するための制御電圧が本発明に係る『制御信号』に対応する。

ピークレベル検出部８３は、ＶＣＡ８２出力のピークレベルを検出する。なお、ピークレベル検出部８３以外にも、ＶＣＡ８２出力のボトムレベルを検出する仕組みや、ＶＣＡ８２出力のピークレベルからボトムレベルでの差分レベルである波高レベルを検出する仕組みを採用しても勿論よい。

デコーダ８４は、ＶＣＡ制御部９５から出力される制御信号をデコードして、ＶＣＡ８２を制御するための制御電圧を生成するものである。

デジタル信号処理部９０は、ＥＦＭ又はＥＦＭＰＬＵＳ復調や誤り訂正等のデコード処理やフォーカス／トラッキング等のサーボ制御等といった再生系のデジタル信号処理や、ＥＦＭ変調や誤り訂正符号化等のエンコード処理やライトストラテジ制御等といった記録系のデジタル信号処理を行うものである。なお、デジタル信号処理部９０の機能は、所謂ＤＳＰのハードウェアや、又は、ＤＳＰのＭＡＣ（Multiply and Accumulation）を利用したＤＳＰ専用プログラムによって実施される。

デジタル信号処理部９０は、特に、再生系のデジタル信号処理を行う仕組みとして、波形整形部９１、デコード処理部９２、Ｄ／Ａ変換部９３を有しており、光検出信号のレベル変動を補償（吸収）するための仕組みとして、Ａ／Ｄ変換部９４、ＶＣＡ制御部９５、を有しており、さらに、マイコン２００との信号の授受を行うマイコンインタフェース部９７を有することとする。

まず、デジタル信号処理部９０における再生系のデジタル信号処理を行う仕組みについて説明する。波形整形部９１は、ＶＣＡ８２出力を２値化することによってＥＦＭ又はＥＦＭＰＬＵＳ信号へと変換する。デコード処理部９２は、ＥＦＭ又はＥＦＭＰＬＵＳ信号に対して光ディスク１０の規格に応じた所定のデコード処理を施す。このデコード処理によって得られる再生信号として、例えば、Ｌｃｈ／Ｒｃｈのオーディオ信号が、Ｄ／Ａ変換部９３によってアナログ信号へ変換されてスピーカ６０へと出力される。

つぎに、デジタル信号処理部９０における光検出信号のレベル変動を吸収するための仕組みについて図２のフローチャートをもとに説明する。なお、以下の説明では、特に断らない限り、ＶＣＡ制御部９５が動作の主体とする。

まず、ＶＣＡ制御部９５は、マイコン２００からマイコンインタフェース部９７を介して第１の基準レベルとホールドレンジ設定値が供給された状態で、ＶＣＡ制御を開始することとなる（Ｓ２００）。また、Ａ／Ｄ変換部９４では、ピークレベル検出部８３において検出されたＶＣＡ８２出力のピークレベルが、所定のサンプリング周波数に基づいてサンプリングされた後、所定の量子化数に基づいて量子化が行われることとなる。なお、以下の説明では、特に断らない限り、「ＶＣＡ８２出力のピークレベル」とは、Ａ／Ｄ変換部９４においてサンプリング及び量子化された後のＶＣＡ８２出力のピークレベルとする。

ＶＣＡ制御部９５は、ＶＣＡ８２出力のピークレベルが第１の基準レベルと略一致する場合（Ｓ２０１：ＹＥＳ）、ＶＣＡ制御部９５は、ホールドレンジを有効とさせるとともに、ＶＣＡ８２へと供給する制御電圧を前値保持（ホールド）させるべく制御を行うこととなる（Ｓ２０２）。すなわち、ＶＣＡ８２出力のピークレベルが第１の基準レベルと略一致して整定しているにも関わらずＶＣＡ制御が行われることによって、ＶＣＡ８２出力のピークレベルが第１の基準レベルから離れて不安定となる状況を回避できる。

また、ＶＣＡ８２出力のピークレベルが第１の基準レベルと略一致しない場合（Ｓ２０１：ＮＯ）、且つ、ホールドレンジが有効な場合（Ｓ２０３：ＹＥＳ）において、ＶＣＡ８２出力のピークレベルがホールドレンジ内に含まれているときは（Ｓ２０４：ＹＥＳ）、ＶＣＡ制御部９５は、ＶＣＡ８２へと供給する制御電圧を前値保持させるべく制御を行い（Ｓ２０２）、ＶＣＡ８２出力のピークレベルがホールドレンジ外のときは（Ｓ２０４：ＮＯ）、ＶＣＡ８２へと供給する制御電圧の前値保持を解除して、ホールドレンジを無効とする（Ｓ２０５）。すなわち、ＶＣＡ８２出力のピークレベルが第１の基準レベルと略一致してないがホールドレンジ内に含まれる場合には、ＶＣＡ８２出力のピークレベルが整定しているものとして取り扱い、ＶＣＡ８２へと供給する制御電圧の前値保持させるための制御を行う。また、ホールドレンジ外の場合には、ＶＣＡ８２出力のピークレベルをまずは第１の基準レベルへと一致させるべく、ホールドレンジに依らない通常のＶＣＡ制御を行うのである。

ＶＣＡ８２出力のピークレベルが第１の基準レベルと略一致しない場合（Ｓ２０１：ＮＯ）において、ホールドレンジがあらかじめ無効なときや（Ｓ２０３：ＮＯ）、ＶＣＡ８２出力のピークレベルがホールドレンジ外であるためホールドレンジが有効から無効へと切り替わったときには（Ｓ２０５）、ＶＣＡ８２へと供給する制御電圧のレベル調整がつぎのようにして行われる。すなわち、ＶＣＡ８２出力のピークレベルが第１の基準レベル以下であるときには（Ｓ２０６：ＹＥＳ）ＶＣＡ８２に供給する制御電圧を１ステップ上昇させ（Ｓ２０７）、ＶＣＡ８２出力のピークレベルが第１の基準レベルを超えるときには（Ｓ２０６：ＮＯ）ＶＣＡ８２に供給する制御電圧を１ステップ降下させるのである（Ｓ２０８）。

ＶＣＡ制御部９５は、ＶＣＡ制御が終了するまでの間（Ｓ２０９：ＹＥＳ）、前述したようなステップＳ２０１〜Ｓ２０８を繰り返し行うことによって、光検出信号のレベル変動を吸収できるのである。

＜ＶＣＡ制御部＞
図４、図５、図６を適宜参照しつつ、図３をもとに、本発明の一実施形態に係るＶＣＡ制御部９５の構成／動作について説明する。なお、ＶＣＡ制御部９５は、本発明に係る『利得調整部』の一実施形態であり、ＶＣＡ制御部９５で用いられる第１の基準レベルが本発明に係る『第１の基準レベル』に対応し、ＶＣＡ制御部９５で用いられるホールドレンジが本発明に係る『レベル範囲』に対応する。

図３に示すように、ＶＣＡ制御部９５は、比較部９５１、ホールドレンジ判定部９５２、カウンタ９５３によって構成される。

比較部９５１は、Ａ／Ｄ変換部９４から供給されたＶＣＡ８２出力のピークレベルと、マイコン２００からマイコンインタフェース部９７を介して供給された第１の基準レベルと、の比較を行う。比較部９５１は、図４に示すように、ＶＣＡ８２出力のピークレベルが第１の基準レベル以下である場合には、カウンタ９５３をカウントアップモードとさせるためのＨレベルを出力する。一方、ＶＣＡ８２出力のピークレベルが第１の基準レベルを超える場合にはカウンタ９５３をカウントダウンモードとさせるためのＬレベルを出力する。

ホールドレンジ判定部９５２は、マイコン２００からマイコンインタフェース部９７を介して供給された第１の基準レベルとホールドレンジ設定値に基づいてホールドレンジを確定する。なお、ホールドレンジ設定値は、例えば、第１の基準レベルに対して相対的な値であり且つホールレンジの上限値／下限値とする。ホールドレンジ判定部９５２は、図５に示すように、Ａ／Ｄ変換部９４から供給されたＶＣＡ８２出力のピークレベルが、第１の基準レベルと交差したとき及びその後においてホールドレンジ内にある場合には、カウンタ９５３出力を前値保持させるためのＨレベルを出力する。一方。ＶＣＡ８２出力のピークレベルがホールドレンジ外にある場合には、カウンタ９５３から通常どおりカウント値を出力させるためのＬレベルを出力する。

なお、ホールドレンジ判定部９５２は、ＶＣＡ８２出力のピークレベルが、ホールドレンジ外から第１の基準レベルを交差するまでの間は、ＶＣＡ８２出力のピークレベルがホールドレンジ内にある場合であっても、カウンタ９５３出力を前値保持させるための制御を無効とすべく、Ｌレベルの出力を維持する。このことによって、ＶＣＡ８２出力のピークレベルの第１の基準レベルへの整定時間の短縮化等を図ることができる。

カウンタ９５３は、アップ／ダウンカウンタによって構成されており、比較部９５１出力を入力するためのＵ／Ｄ端子、ホールドレンジ判定部９５２出力を入力するためのＨＯＬＤ端子、所定のカウンタクロックを入力するためのＣＬＫ端子、カウントアップ／ダウンさせたカウント値を出力するためのＱ端子を有する。カウンタ９５３は、図６に示すように、比較部９５１の出力とホールドレンジ判定部９５２の出力に基づいて、カウントアップ／カウントダウン／カウントホールド（『前値保持』）のいずれかの動作モードとなる。

すなわち、カウンタ９５３は、比較部９５１の出力とホールドレンジ判定部９５２の出力がともにＬレベルの場合にはカウントダウンを行い、比較部９５１の出力がＨレベルであり且つホールドレンジ判定部９５２の出力がＬレベルの場合にはカウントアップを行う。また、カウンタ９５３は、ホールドレンジ判定部９５２の出力がＨレベルの場合には比較部９５１の出力によらないでカウント値を前値保持させるのである。

＜動作の具体例＞
図７をもとに、ＶＣＡ制御部９５の動作に焦点をあてた光ディスク用信号処理ＬＳＩ７０の動作の具体例を説明する。なお、図中において、（ａ）はピークレベル検出部８３の出力波形、（ｂ）はＡ／Ｄ変換部９４のサンプリング制御信号の波形、（ｃ）は比較部９５１の出力波形、（ｄ）はホールドレンジ判定部９５２の出力波形、（ｅ）はカウンタ９５３のカウンタクロックの波形、（ｆ）はカウンタ９５３の出力波形を示すこととする。

＝＝＝サンプリングポイントＡ〜Ｄ＝＝＝
光ピックアップ２０によって光ディスク１０から情報が読み出された信号のＶＣＡ８２出力のピークレベルが“Ａ”だったとする。このとき、ＶＣＡ制御が開始すると、ピークレベル検出部８３において検出されるＶＣＡ８２出力のピークレベルが段階的に上昇し始める。このとき、Ａ／Ｄ変換部９４では、ピークレベル検出部８３において検出されるＶＣＡ８２出力のピークレベルが、所定のサンプリング周波数によって定まるサンプリングポイント毎にサンプリング及び量子化が行われる。また、比較部９５１では、Ａ／Ｄ変換部９４と同期して、当該サンプリングポイント毎にＶＣＡ８２出力のピークレベルと第１の基準レベルとの比較が行われる。カウンタ９５３では、比較部９５１における比較結果に基づいて、各サンプリングポイントから若干位相が遅れたサンプリング周波数と同一周波数のカウンタクロックによってカウントアップ又はカウントダウンが行われる。

ここで、サンプリングポイントＡからサンプリングポイントＤまでの間は、ＶＣＡ８２出力のピークレベルが第１の基準レベル以下であるため、比較部９５１出力はＨレベルを継続する。なお、ホールドレンジ判定部９５２の出力については、サンプリングポイントＣの段階でＶＣＡ８２出力のピークレベルがホールドレンジ内に収まっている。しかしながら、ＶＣＡ８２出力のピークレベルを速やかに第１の基準レベルへと近づけるために、ホールドレンジ判定部９５２の出力は、サンプリングポイントＡ〜Ｄまでの間はＬレベルを維持することとし、サンプリングポイントＤの時点でＬレベルからＨレベルへと切り替わる。

よって、サンプリングポイントＡ〜Ｄまでの間は、比較部９５１出力はＨレベル且つホールドレンジ判定部９５２出力はＬレベルであるため、所定のクロック周波数を有したカウンタクロックによって、カウンタ９５３のカウント値がカウントアップを継続することとなる。そして、サンプリングポイントＤの時点以後、カウンタ９５３におけるカウント値が前値保持される。

＝＝＝サンプリングポイントＥ〜Ｆ＝＝＝
サンプリングポイントＥでは、ＶＣＡ８２出力のピークレベルがホールドレンジ内であり且つ第１の基準レベルを超えた状態にある。よって、サンプリングポイントＥでは、比較部９５１の出力がＨレベルからＬレベルへと切り替わり、ホールドレンジ判定部９５２の出力はＨレベルのままである。よって、カウンタ９５３では、カウント値の前値保持が継続される。

サンプリングポイントＦでは、ＶＣＡ８２出力のピークレベルがホールドレンジ内であり且つ第１の基準レベルを超えない状態にある。よって、サンプリングポイントＦでは、比較部９５１の出力がＬレベルからＨレベルへと切り替わり、ホールドレンジ判定部９５２の出力はＨレベルのままである。よって、カウンタ９５３では、カウント値の前値保持が継続される。

＝＝＝サンプリングポイントＧ〜Ｊ＝＝＝
サンプリングポイントＧでは、ＶＣＡ８２出力のピークレベルがホールドレンジ外であり且つ第１の基準レベルを超えた状態にある。よって、サンプリングポイントＧでは、比較部９５１の出力がＨレベルからＬレベルへと切り替わるとともに、ホールドレンジ判定部９５２の出力がＨレベルからＬレベルへと切り替わる。すなわち、カウンタ９５３では、カウント値がカウンタクロックによってカウントダウンされる。また、この結果として、ピークレベル検出部８３においてＶＣＡ８２出力のピークレベルが段階的に下降し始める。

サンプリングポイントＨでは、ＶＣＡ８２出力のピークレベルがサンプリングポイントＧと同じ状態であるため、カウンタ９５３では、カウント値のカウントダウンが継続する。

サンプリングポイントＩでは、ＶＣＡ８２出力のピークレベルが段階的に下降した結果、再びホールドレンジ内に含まれる。ここで、ＶＣＡ８２出力のピークレベルを速やかに第１の基準レベルへと近づけるために、ホールドレンジ判定部９５２の出力はＬレベルを維持することで、カウンタ９５３におけるカウント値を前値保持させるための制御を無効とさせる。この結果、ＶＣＡ８２出力のピークレベルが第１の基準レベルと一致するサンプリングポイントＪまでの間は、カウンタ９５３におけるカウント値のカウントダウンが継続して行われる。

＜ＤＣオフセット調整＞
光ディスク用信号処理ＬＳＩ７０は、前述したように、アナログ信号処理部８０及びデジタル信号処理部９０をＣＭＯＳプロセス技術によって１チップに集積化した集積回路として提供されるものである。ここで、ＣＭＯＳプロセス技術におけるアナログ回路は、バイポーラ型のアナログ回路の場合と比べて低電圧動作するため、アナログ信号処理部８０におけるダイナミックレンジが確保しづらい。

さらに、光検出信号に含まれるＤＣ（直流）レベルが要因となって、光ディスク１０から得られる光検出信号のレベルが前段増幅部８１やＶＣＡ８２のダイナミックレンジ内に納まらず、光検出信号の波形の一部がカットされる恐れがある。これによって、ピークレベル検出部８３の検出レベルがずれてしまい、第１の基準レベルへ略一致させるためのＶＣＡ制御が適切に行われない恐れがある。そこで、光ディスク用信号処理ＬＳＩ７０において、光検出信号に含まれるＤＣレベルを所定の基準レベルへと調整するためのＤＣオフセット調整機能を設けることとする。

図９を参照しつつ、図８をもとに、ＤＣオフセット調整機能を有した本発明に係る光ディスクシステムの構成／動作について説明する。なお、図１に示した本発明にかかる光ディスクシステムの実施形態と同様な構成については、同一の図番を付して説明は省略する。

マイコン２００は、ＶＣＡ８２出力のＤＣレベルの基準となる、第２の基準レベルを格納する第２の基準レベル・レジスタ２０３を新たに設ける。なお、第２の基準レベルは、マイコンインタフェース部９７を介してオフセット調整部９９へと供給される。
アナログ信号処理部８０は、ＬＰＦ（Low Pass Filter）８５を新たに設ける。ＬＰＦ８５は、ＶＣＡ８２出力に含まれるＤＣレベルを検出するものである。
デジタル信号処理部９０は、Ａ／Ｄ変換部９８、オフセット調整部９９、Ｄ／Ａ変換部１００を新たに設ける。
Ａ／Ｄ変換部９８は、ＬＰＦ８５において検出されたＶＣＡ８２出力のＤＣレベルを、所定のサンプリング周波数によってデジタル信号へと変換するものである。

オフセット調整部９９は、Ａ／Ｄ変換部９８においてＡ／Ｄ変換されたＶＣＡ８２出力のＤＣレベルと、マイコン２００からマイコンインタフェース部９７を介して供給された第２の基準レベルとの比較を行う。そして、図９に示すように、ＶＣＡ８２出力のＤＣレベルを、例えば、電源電圧ＶＣＣの１／２とする第２の基準レベルへと略一致させるべく、前段増幅部８１におけるＤＣオフセット成分をレベルシフトさせるための調整量（以下、オフセット調整量と称する。）を設定する。

Ｄ／Ａ変換部１００は、オフセット調整部９９において設定されたオフセット調整量を、Ｄ／Ａ変換して前段増幅部８１へと供給する。この結果、前段増幅部８１におけるＤＣオフセット成分が調整されて、前段増幅部８１及びＶＣＡ８２を経由した光検出信号のＤＣレベルが、第２の基準レベルへと略一致するのである。

なお、前述した実施形態において、デジタル信号処理部９０のオフセット調整部９９における機能をマイコン２００において実施してもよい。この場合、Ａ／Ｄ変換部９８においてＡ／Ｄ変換されたＶＣＡ８２出力のＤＣレベルは、マイコンインタフェース部９７を介してマイコン２００へと供給されることとする。そして、マイコン２００は、ＶＣＡ８２出力のＤＣレベルを第２の基準レベルへと一致させるべくオフセット調整量を設定し、マイコンインタフェース部９７を介してＤ／Ａ変換部１００へと供給する。この結果、マイコン２００によって、前段増幅部８１におけるＤＣオフセット調整がなされる。

ところで、ＶＣＡ８２においてＤＣオフセット調整を実施してもよい。しかしながら、光ピックアップ２０において検出された直後の光検出信号のレベルは不安定であるため、前段増幅部８１の段階で光検出信号の波形の一部がカットされてしまい、ＶＣＡ８２におけるＤＣオフセット調整が適切に行われない恐れがある。このため、前述した実施形態のように、前段増幅部８１においてＤＣオフセット調整を実施することが好ましい。

＜効果の実例＞
前述した実施形態において、ノイズ等による光検出信号の微小なレベル変動が生じた場合であっても、ＶＣＡ８２出力としての光検出信号のピークレベルがホールドレンジ内に収まっていれば、ＶＣＡ８２に供給する制御電圧、すなわちＶＣＡ８２の可変利得を前値保持させる。この結果、ＶＣＡ８２から出力される光検出信号のレベルの安定化を図ることができ、ＶＣＡ８２後段のデジタル信号処理部９０における様々な再生処理を適切に行えることとなる。

また、前述した実施形態において、例えば、容量素子を用いたホールド回路によって制御電圧のレベルを前値保持させるその他の仕組みと比較した場合、容量素子の容量値や時定数等の煩雑なアナログ調整が不要となる。

また、前述した実施形態において、ＶＣＡ制御部９５は、光検出信号のピークレベルがホールドレンジ内に含まれたとき、まず、第１の基準レベルへと近づけることに専念する。このことによって、光検出信号のピークレベルが、第１の基準レベルへと整定される時間を短縮できる。

また、前述した実施形態において、マイコン２００によるソフトウェア処理によって第１の基準レベル及びホールドレンジを任意に調整可能とする。このことによって、ＶＣＡ８２出力としての光検出信号のレベルを、光ディスクシステムの仕様に応じた適切なレベルへと容易に調整できる。

また、前述した実施形態において、ＶＣＡ８２の前段部にある前段増幅部８１のＤＣオフセット成分を、所定の第２の基準レベルへと略一致させるべく制御を行う。このことによって、前段増幅部８１からＶＣＡ８２へと供給される光検出信号のレベルが、ＶＣＡ８２のダイナミックレンジ内に納まり易くなり、ＶＣＡ８２から出力される光検出信号のレベルの更なる安定化を図れるとともに、ＶＣＡ８２後段のデジタル信号処理部９０における様々な再生処理をより適切に行えることとなる。

以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。

本発明の一実施形態にかかる光ディスクシステムの構成を示す図である。本発明の一実施形態にかかるＶＣＡ制御部の動作の概要を説明するフローチャートである。本発明の一実施形態にかかるＶＣＡ制御部の構成を示す図である。本発明の一実施形態にかかる比較部の動作を説明するための図である。本発明の一実施形態にかかるホールドレンジ判定部の動作を説明するための図である。本発明の一実施形態にかかるカウンタの動作を説明するための図である。本発明の一実施形態にかかるデジタル信号処理部の動作を説明するための図である。本発明のその他の一実施形態にかかる光ディスクシステムの構成を示す図である。本発明のその他の一実施形態にかかるオフセット調整部の動作を説明するための図である。従来の光ディスクシステムの構成を示す図である。

符号の説明

１０光ディスク２０光ピックアップ
３０前段増幅器４０ＡＧＣ回路
４１ＶＣＡ４２検波器
４３ＶＣＡ制御回路５０ＤＳＰ
６０スピーカ７０光ディスク用信号処理ＬＳＩ
８０アナログ信号処理部８１前段増幅部
８２ＶＣＡ８３ピークレベル検出部
８４デコーダ８５ＬＰＦ
９０デジタル信号処理部９１波形整形部
９２デコード処理部９３Ｄ／Ａ変換部
９４Ａ／Ｄ変換部
９５ＶＣＡ制御部９５１比較部
９５２ホールドレンジ判定部９５３カウンタ
９７マイコンインタフェース部９８Ａ／Ｄ変換部
９９オフセット調整部１００Ｄ／Ａ変換部
２００マイコン２０１第１の基準レベル・レジスタ
２０２ホールドレンジ・レジスタ２０３第２の基準レベル・レジスタ

Claims

光ディスクシステムの信号処理装置において、
光ディスクから得られる再生処理を行うための光検出信号のレベルを増幅又は減衰する利得可変増幅部と、
前記利得可変増幅部により増幅された前記光検出信号のレベルと第１基準レベルとを比較する比較部と、
前記比較部の比較結果に応じて可変利得を調整するための制御信号を生成し、前記利得可変増幅部に前記制御信号を供給する利得調整部と、
前記利得可変増幅部により増幅又は減衰された前記光検出信号のピークレベルを検出し、前記ピークレベルが前記第１基準レベルを含む一定の範囲内にあるか、又は一定の範囲外にあるか、判定を行い、前記一定の範囲内にある場合は前記制御信号のレベルの前値を保持するための制御を実行し、前記一定の範囲外にある場合は前記制御信号のレベルの前値を保持するための制御を無効とする制御を行う利得調整制御部と、
前記利得可変増幅部の前段に設けられ、前記利得可変増幅部において増幅又は減衰された光検出信号の直流レベルを第２基準レベルへと一致させるべく、オフセット調整する前段増幅部と、を備えることを特徴とする光ディスクシステムの信号処理装置。
前記利得調整部は、
前記比較の結果が、前記光検出信号のレベルが前記第１の基準レベルを超えない旨を示す場合にはカウントアップを行うとともに前記第１の基準レベルを超える旨を示す場合にはカウントダウンを行うカウンタによって構成され、前記カウンタのカウント値によって前記制御信号のレベルを設定しており、
前記利得調整制御部は、
前記増幅された光検出信号のレベルが前記レベル範囲内にあるとき、前記カウンタのカウント値を前値保持させるための制御を行うこと、を特徴とする請求項１に記載の光ディスクシステムの信号処理装置。
前記利得調整制御部は、前記増幅された光検出信号のレベルが、前記レベル範囲内に含まれたときから前記第１の基準レベルを交差するまでの間、前記前値保持させるための制御を無効とすること、を特徴とする請求項２に記載の光ディスクシステムの信号処理装置。
前記信号処理装置は、光ディスクシステムを統括制御するマイクロコンピュータと接続されており、前記比較部において用いられる前記第１の基準レベルと、前記利得調整制御部において用いられる前記レベル範囲が、前記マイクロコンピュータによって設定されること、を特徴とする請求項３に記載の光ディスクシステムの信号処理装置。