JP4435343B2 - 光コードから得られたデータを捕捉および自動処理する装置および方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、光コードから得られたデータを捕捉および自動処理するための装置および方法に関する。
【０００２】
【従来の技術】
以後、用語“光コード”は、コード化されたデータを記憶する機能を有するグラフィック表示を示している。光コードの特定の例は線形または２次元コードを含んでおり、それにおいてはデータは予め定められた形態、即ちバーコード、スタックコード（ＰＤＦ４１７を含む）、マキシコード、データマトリックス、ＱＲコードまたはカラーコード等のような光素子（通常は白色のスペース）により分離された暗色（通常は黒色）の正方形、長方形または六角形の素子の適切な組合わせによりコード化される。より一般的には、用語“光コード”はさらに、コード化されていない印刷された文字（文字、数字等）と特別の形状（パターン）（スタンプ、ロゴ、サイン等）を含むデータコード化機能で形成する。
【０００３】
光データを捕捉するため、光センサが必要とされ、これはデータコード化イメージをイメージドットの輝度に相関された電気信号に変換し、（電子プロセッサを介して）自動的に処理されデコードされることができる。
【０００４】
現在、光センサはＣＣＤ（電荷結合装置）技術を使用して製造される。しかしながら、これらのセンサは必ずしも満足すべき読取り性能ではなく、読取装置全体の複雑性、価格およびサイズにより生じる欠点を有する。
【０００５】
さらに、光センサの製造において、ＣＭＯＳ技術の使用が既に提案されているが、現在集積された電子回路でのみ使用されている。しかしながら、ＣＣＤ技術は、その性能が量的効率と、光“フィルファクタ”（即ち光データを捕捉するため個々の検出素子または画素により占有される利用区域の割合）と、暗電流漏洩と、読取り雑音と、動力学に関して良好であるのでＣＭＯＳ技術に好ましい。
【０００６】
最近、（画素中に増幅セクションを有する）アクティブ画素ＣＭＯＳセンサが開発され、これはＣＣＤセンサと匹敵する性能レベルを有するが、さらに優れた機能的能力を有する。イメージ捕捉装置は２つの部分、即ち受信された光に相関された出力電気信号を供給する（線形またはマトリックスタイプの）光センサと、電気信号を処理する装置とに分割されることができる。従来使用されているＣＣＤ技術では、処理装置が光センサからデータを集めなければならないときにはいつでも予め定められたシーケンスで光センサを形成する全ての画素をアクセスしなければならない。一方、ＣＭＯＳ技術は処理装置が、特定の順序に従う必要なく、また存在する全ての画素にアクセスする必要なく、任意の画素に直接アクセスすることを可能にする。さらに、ＣＭＯＳセンサはＣＭＯＳ技術自体を使用して生成される論理回路と十分に両立可能である。
【０００７】
【発明が解決しようとする課題】
したがって、本発明の目的は、ＣＣＤ技術と比較してＣＭＯＳ技術の固有の利点を活用する光データを捕捉する装置および方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明によれば、光コードからデータを捕捉し、自動的に処理する装置が与えられ、その装置は、
ＣＭＯＳ光センサと、
前記ＣＭＯＳ光センサに接続されているアナログ処理装置と、
前記アナログ処理装置に接続されているアナログ／デジタル変換装置と、
前記アナログ／デジタル変換装置に接続されているデータ処理装置との組合わせを特徴とする。
【０００９】
ＣＭＯＳセンサは線形またはマトリックスタイプであり、装置にはディスプレイ装置とキーボードおよび／またはマウスも設けられている。インターフェイスは無線、電話、ＧＳＭまたは衛星システムへの接続を許容する。
【００１０】
ＣＭＯＳセンサと少なくとも１つのアナログおよびデジタルイメージ処理装置は１つのチップで集積されることが好ましく、結果として装置は廉価で高速で雑音に対する感度が少なくすることができる。
【００１１】
装置は最初に有効に低解像度イメージを捕捉し、低解像度イメージ中の、関心のある区域を捜し、その関心のある区域の高解像度イメージを捕捉し、高解像度イメージでデータをデコードする。
【００１２】
本発明によって、光コードから得られたデータを自動的に捕捉する方法が提供され、その方法は、ＣＭＯＳ光センサによりイメージの輝度に相関されたアナログ電気信号を発生し、前記アナログ電気信号をアナログ的に処理し、前記アナログ電気信号をデジタル信号へ変換し、コード化された光データを抽出するため前記デジタル信号を処理するステップを含んでいる。
【００１３】
さらに、本発明は、光コードから得られたデータを自動的に捕捉する装置に関し、その装置は、
ＣＭＯＳ光センサと、
前記ＣＭＯＳ光センサに接続されているアナログ処理装置と、
前記アナログ処理装置に接続されているアナログ／デジタル変換装置との組合わせを特徴とする。
【００１４】
【発明の実施の形態】
本発明のさらに別の特徴は単なる例示として与えられ、添付図面で示されている幾つかの好ましい実施形態についての説明から明白になるであろう。
図１では、データの捕捉および自動処理用装置１は、イメージ検出器２と処理装置３を具備している。そのイメージ検出器２は相互に縦続接続されてＣＭＯＳセンサ５とアナログ処理装置６とＡ／Ｄ変換器７とを具備している。
【００１５】
詳細には、既知のタイプのＣＭＯＳセンサ５は、ＣＭＯＳ技術を使用して生成され、各イメージ素子（画素）を与えることを意図された感知素子の線形またはマトリックスタイプのアレイを具備している。以後、説明を簡単にするために、画素という用語は各感知素子から採取されたイメージ素子と感知素子自体との両者を示す。ＣＭＯＳセンサ５は出力で、感知素子自体に入射した光の量に相関されたアナログ信号を供給する。
【００１６】
ライン８でＣＭＯＳセンサ５からの出力信号を受信するアナログ処理装置６はＣＭＯＳセンサ５から出力信号を適合し、次の信号のデジタル変換を可能にする機能を有し、特に、自動利得制御によってＡ／Ｄ変換器７に必要とされる電圧値に匹敵する信号を生成し、ＣＭＯＳセンサ５内で発生したまたは外部からピックアップされた（熱および電磁的に）雑音を消去し、ぼやけたまたは過剰なイメージ限定を補償するために信号を修正する目的を行う。
【００１７】
ライン９によりアナログ処理装置６の出力に接続されているＡ／Ｄ変換器７は、適切な瞬間でアナログ信号をサンプルし、データをデジタル形態にコード化することによって、アナログ処理装置６により供給されるアナログ信号を連続したデジタルパルスに変換する。特に、最も簡単なケースでは、Ａ／Ｄ変換器７は１ビットを使用する（また白色／黒色データだけを供給する）こともできるが、さらに一般的にはこれはＮビット変換器（例えば４、６、８、１０、１２、１６）である。
【００１８】
デジタル論理制御装置10はそれぞれのライン１１−１３によりＣＭＯＳセンサ５と、アナログ処理装置６と、Ａ／Ｄ変換器７とに接続され、動作に必要な制御信号、例えば付勢および同期信号をこれらに与える。論理制御装置10はブロック５−７を管理するためのハードウェアおよびソフトウェア構成要素を具備し、非常に複雑な仕事を実行することもできる。
【００１９】
Ａ／Ｄ変換器７の出力７ａは、処理装置３に属すマイクロプロセッサ15と、プログラム記憶用のそれ自身のＲＯＭメモリ16と、実行期間中にデータ、デジタルイメージ、プログラム情報記憶用のそれ自身のＲＡＭメモリ17とに接続される。マイクロプロセッサ15はライン18によって論理制御装置10に接続され、図１１を参照して詳細に後述するように、全ての画素（フレーム）に関連する信号またはいくつかの特定の画素にのみと関連する信号を捕捉するために制御信号を供給する。アプリケーションに応じて、マイクロプロセッサ15はまた連続的ではない順序で画素捕捉を制御することもできる。さらに、これはデジタルイメージデータを処理し、コード化されたデータを捕捉されたイメージから抽出し、このデータを既知のアルゴリズムにしたがって任意選択的に処理する。
【００２０】
装置１では、ＣＭＯＳセンサ５と、イメージ検出器２の少なくとも１つの素子および／または処理装置３は１つのチップに集積されている。図１で示されている例では、例えばイメージ検出器２と処理装置３とを含む装置１全体は１つのチップ20に集積される。
【００２１】
装置１はしたがって、構成要素が隣接し、外部接続がないために非常にコンパクトであり、製造価格が廉価で、高いイメージ処理速度を有する。
【００２２】
図２は図１で示されているブロックに加えて、イメージ検出器２と処理装置３に接続され、装置１に電力を供給するバッテリ電源装置80と、２つのユーザインターフェイス、特に図示していない方法でバッテリ電源装置80により供給される入力インターフェイス21と出力インターフェイス22とを含んだ装置１を示している。入力インターフェイス21は、データおよび命令を入力するため例えばキーボードまたはマウスのような入力装置81に接続されており、出力インターフェイス22はテキストおよび／またはイメージを表示するため出力装置82、典型的にはディスプレイ装置に接続されている。入力インターフェイス21と出力インターフェイス22はデータおよび制御バス23を経てマイクロプロセッサ15に接続されている。
【００２３】
図２の装置１には他の装置との間の遠隔送信および受信または中央装置（図示せず）との間の送信および受信をするためのデータ転送および制御インターフェイス35もまた設けられており、典型的にこのインターフェイス35はマイクロプロセッサ15により捕捉されたイメージから抽出されたデータの発送を許容する。
【００２４】
この場合にもまた、ＣＭＯＳセンサ５は線形またはマトリックスタイプである。
【００２５】
図３は別の実施形態を示しており、ここでは適切な装置（論理制御装置10）に集中する代わりに、論理制御装置はＣＭＯＳセンサ５、アナログ処理装置６およびＡ／Ｄ変換器７を形成するブロック内に分散されている。論理制御装置10はしたがって除去され、マイクロプロセッサ15はブロック５、６、７と直接インターフェイスされている。
【００２６】
図３のブロック図でも示されている変形によれば、論理制御装置はマイクロプロセッサ15内に設けられている。それ故、ここでもマイクロプロセッサ15はブロック５、６、７と直接インターフェイスされている。本発明にしたがって多数の装置１を生成することが必要なときにこの変形は有効であり、事実、この場合にはイメージ検出器２に直接接続するのに適したハードウェアリソースを有するカスタムマイクロプロセッサ構成要素を生成することが可能である。
【００２７】
図４はイメージ検出器２によってのみ形成される装置１ａを示しており、ここではＡ／Ｄ変換器７の出力７ａはデータ転送および制御インターフェイス35に接続されている。データ転送および制御インターフェイス35はまたライン36を経て制御装置10へ接続され、ライン37を経てパーソナルコンピュータ（図示せず）に接続されている。データ転送および制御インターフェイス35は例えばＵＳＢ、ＩＥＥＥ 1394 またはＳＣＳＩインターフェイスであり、また、その代わりとしてパーソナルコンピュータがＡ／Ｄ変換装置７により供給されるデジタルデータを直接集収することを可能にするＲＡＭインターフェイスまたはＤＭＡＣインターフェイスが設けられることができる。さらにデータ転送および制御インターフェイス35はまた無線インターフェイス、電話インターフェイスまたはＧＳＭまたは衛星インターフェイスであってもよい。
【００２８】
イメージ検出器２とデータ転送および制御インターフェイス35は単一のチップ38に集積されることが好ましい。図示の例では、図４の装置１ａは、パーソナルコンピュータ（図示せず）に接続され、図４の全てのブロックに必要な電圧を供給する供給インターフェイス39を介してパーソナルコンピュータにより直接供給される。その代わりとして、装置１ａはデータ転送および制御インターフェイス35により供給されるか、またはバッテリインターフェイスにより直接供給され、したがって（示されていない方法で）図２のブロック80と類似の電源装置ブロックが設けられる。
【００２９】
図４の装置１ａには図２のインターフェイス21と22に類似した入力および出力インターフェイスも設けられることができる。
【００３０】
データ転送および制御インターフェイス35は、捕捉されたイメージをパーソナルコンピュータに転送し、パーソナルコンピュータから命令を受信し、それによって（例えば図７を参照して以下詳細に説明する方法で）パーソナルコンピュータによるイメージ処理を可能にする。さらに処理（例えば統計、計算等）するために利用可能なパーソナルコンピュータが既に存在するとき、この方法は有効であり、これはイメージ処理の作業を実行するのに便利であり、したがって装置１ａの寸法と価格をイメージ検出器２およびオプションの転送インターフェイス35の寸法および価格だけに簡単化し減少する。
【００３１】
図５は図１の装置と同一素子（それ故同一の参照符号で示されている）と、Ａ／Ｄ変換器７とマイクロプロセッサ15との間に接続されている揮発性タイプの付加的なメモリ25（ＲＡＭ）とを有する装置１を示している。詳細に説明すると、付加的なメモリ25はライン26によりＡ／Ｄ変換器７の出力７ａに、データおよびアドレスバス27によりマイクロプロセッサ15に、ライン28により論理制御装置10に接続されている。
【００３２】
付加的なメモリ25はイメージ検出器２のイメージの一部であり、複数のドットにより形成されるデジタルイメージを記憶し、そのデジタル値はＡ／Ｄ変換器７により供給される。それによって、イメージ検出器２の外部の専用の構成要素はイメージの記憶には必要ではない。
【００３３】
図５の装置１では、マイクロプロセッサ15はイメージのアクセスが必要なときデータバス27を経て付加的なメモリ25を直接アクセスすることができ、プログラムを実行またはイメージ以外のそのプライベートなデータに従うときその固有のＲＯＭメモリ16とＲＡＭメモリ17にアクセスできる。
【００３４】
さらに、装置１はデータおよび制御転送インターフェイス35と（方法は図示せず）１つのチップに十分に集積されることができ、または前述したように部分的にのみ集積されることができる。
【００３５】
図６は図１の装置と同一の素子と、さらにＡ／Ｄ変換器７とマイクロプロセッサ15との間に接続されているＤＭＡ（Direct Memory Access）制御装置30とを有する装置１を示している。詳しく説明すると、ＤＭＡ制御装置30はライン31によってＡ／Ｄ変換器７の出力７ａに、また制御ライン32によってマイクロプロセッサ15に、さらにデータバス33によって同じマイクロプロセッサ15とＲＯＭメモリ16とＲＡＭメモリ17とに、またライン34によって論理制御装置10に接続されている。
【００３６】
ＤＭＡ制御装置30はイメージ検出器２の一部であり、有効なデジタルイメージをＲＡＭメモリ17へ直接転送することによってこれをマイクロプロセッサ15へ迅速に提供する目的を有する。特に、イメージがＲＡＭメモリ17へ転送されなければならないとき、ＤＭＡ制御装置30は制御ライン32を介してマイクロプロセッサ15にデータバス33を制御するようにリクエストし、この制御を獲得したときＡ／Ｄ変換器７の出力イメージをＲＡＭメモリ17に直接記憶するのに必要なアドレスおよび制御信号を発生する。転送が実行されたとき、データバス33の制御はマイクロプロセッサ15へ戻され、マイクロプロセッサ15は丁度ロードされているイメージを処理する。
【００３７】
図６の装置１はまた１つのチップで十分に集積されるが、また、その一部のみに集積されることもできる。
【００３８】
図７は図１の装置と同一素子と、図５と類似の付加的なＲＡＭメモリ25ａと、図６と類似のＤＭＡ制御装置30ａとを有する装置１を示している。ＤＭＡ制御装置30ａは図６を参照して前述した方法と同じように接続され、付加的なメモリ25ａはその出力が直接的にデータバス33に接続されている。
【００３９】
図７の装置１は図５のアーキテクチャと図６のアーキテクチャとの両方の利点を有する。事実、この場合、付加的なメモリ25ａに含まれているイメージのコピーをＲＡＭメモリ17へ迅速に生成し、第２のイメージを捕捉することが可能であり、したがって２つの連続的なイメージの比較を実行することを可能にする。これは動画を処理する場合、および一般的に、アルゴリズムが２つの連続的なイメージの比較に基づいてイメージを処理するために使用されるときにはいつでも非常に有効である。
【００４０】
図８は装置１のより詳細なアーキテクチャを示しており、これは図１で示されている一般的なダイヤグラムを有する。図８では、ＣＭＯＳセンサ５は線形タイプであり、アナログ処理装置６はチャンネルフィルタおよび自動利得制御装置を具備し、Ａ／Ｄ変換器７は１ビットタイプ（デジタイザ）である。詳しく説明すると、アナログ処理装置６は、有用な信号に重畳された雑音を濾波し、Ａ／Ｄ変換器７に供給された出力信号の振幅を自動的に制御し、したがってその利得を捕捉されたイメージのコントラストおよび強度の種々の動作状況に適合することによって、捕捉された信号の有効な帯域を選択するタスクを有する。Ａ／Ｄ変換器７が１ビットで動作するので、変換は特に簡単で迅速である。イメージ検出器２は単一のチップに集積され、マイクロ制御装置により形成されマイクロプロセッサ15と対応するＲＯＭメモリ16とＲＡＭメモリ17とを含む外部処理装置３に接続されている。
【００４１】
図９は別の装置１のさらに詳細なアーキテクチャを示しており、これは図１に示されている一般的なダイヤグラムを有する。図９ではＣＭＯＳセンサ５はマトリックスタイプであり、アナログ処理装置６は信号増幅用のアナログ回路を具備し、Ａ／Ｄ変換器７は８ビットタイプであり、それ故、出力７ａで、２５６のグレーレベルのうちの１つにしたがって各画素を符号化するデジタル信号を供給する。イメージ検出器２は単一のチップに集積され、マイクロプロセッサ15は外部のＲＩＳＣまたはＣＩＳＣタイプの非揮発性メモリ16（この場合外部ＥＰＲＯＭからなる）とＲＡＭメモリ17が設けられている。
【００４２】
８ビットＡ／Ｄ変換はイメージ転送および処理の複雑性を制限し、イメージに含まれたデータを捕捉するためのイメージ処理動作をスピードアップする。
【００４３】
図１０で示されている別の実施形態にしたがって、単一のチップは線形タイプのＣＭＯＳセンサ５と、アナログ処理装置６と、８ビットＡ／Ｄ変換器７と、マイクロプロセッサ15と、プログラムデータ用のＲＡＭメモリ17とを集積する。この方法では、ＲＯＭメモリ16のみが外部装置である。
【００４４】
図１０の装置では、（コンタクトリーダーの場合のように）輝度レベルが既知の演繹的であるならば、これで十分であり、ＣＭＯＳセンサ５により供給される信号レベルは十分であり、アナログ処理装置６が省略される。
【００４５】
８ビット変換器は、信号が図８の場合よりも高い解像度で変換されることを確実にする。この方法はしたがってできる限りこれを簡単にし、信号のアナログ処理をなくし、さらに複雑なデジタルフォーマットでイメージを処理するためのアルゴリズムを実行することを可能にする。これらのアルゴリズムにより、非常に低コントラストのコード、ダメージのあるコード等の場合に、特に読取り性能を改良することが可能である。
【００４６】
読取り速度を改良するために、装置１は図１１のフローチャートで示されているように機能する。特に最初にイメージ検出器２は低解像度のイメージ全体を捕捉し（ブロック40）、マイクロプロセッサ15は丁度検出されたイメージを解析してブロック41においてイメージ内の捕捉されるデータを含んだ関心のある区域を位置付け、それに続いて、ブロック42においてイメージ検出器２はマイクロプロセッサ15の命令で前よりも高い解像度で関心のある区域のみのイメージを検出し、最終的に、ブロック43においてマイクロプロセッサ15はさらに詳細なイメージを処理してこれらが含んでいるデータを抽出する。
【００４７】
前述のタイプの二重捕捉がＣＭＯＳセンサ５により得られることができ、以下説明するように画素への直接アクセスを可能にし、それと同様にまたは別に形が可変形状の画素を有する。さらに、データ管理は以下のステップの連続に基づき、即ちＣＭＯＳセンサ５により光データを検出し（イメージ捕捉としても知られている）、マイクロプロセッサ15により実行され、プログラム制御された関心のある区域を識別し（位置付けとしても知られている）、ソフトウェアを通してマイクロプロセッサ15により実行されたデータを解釈する（デコードとしても知られている）。
【００４８】
実際に、本発明の装置１は、過度に厄介なプロセスを行わずに処理ステップ毎（位置付けまたはデコード）に目的に適している詳細なレベル（イメージ解像度）で動作する。特に、位置付け中に、処理されるイメージの寸法を減少するために低くて粗い解像度が使用され、全体としてのイメージ中のデータの位置を決定する。それに続いて、解釈されるデータを含んでいると推定される関心のある区域のみが高い解像度でＣＭＯＳセンサ５により捕捉され、それによってデコードアルゴリズムがイメージの減少された部分のみに適用されることができ、全体の位置付けおよびデコードの両者に必要な回数は減少されることができる。
【００４９】
特に捕捉方法について図１１のフローチャートを参照して説明すると、この方法ではイメージ検出器２の画素に直接アクセスする。ＣＭＯＳセンサ５が使用されると仮定され、全ての画素は同一であり、隣接する必要のない線と列を選択することにより、または隣接した画素の長方形ウィンドウを選択することによって直接アクセスされてもよく、用語“ウィンドウ”は最大の解像度を有するイメージの方形部分を意味する。
【００５０】
この仮説では、低解像度捕捉40は最大の解像度を有するイメージの規則的なサブサンプリングによって実行される（したがって例えば最大の解像度を有するイメージの２行毎に１行および２列毎に１列から形成される第１のイメージを獲得する）。
【００５１】
イメージ解析41のステップはステップ40で得られた（寸法を減少した）第１のイメージの関心のある区域を識別するためのアルゴリズムを使用することにより実行される。一般的な光コードはデータを符号化するために明と暗区域の交互の区域を使用しているので、このアルゴリズムは例えば最大のコントラストの区域をサーチし、低コントラストの区域を無視することができる。それによって関心のある区域のリストが得られる。
【００５２】
高解像度捕捉42のステップは、各関心のある区域に対して最大の解像度にある関心のある区域を含むウィンドウのみを捕捉するステップを有する。デコードステップ43はデコードアルゴリズムをこのようにして得られたイメージの各部分に適用する。
【００５３】
可変形状の画素を使用した異なる捕捉方法について説明する。特に、ＣＭＯＳセンサ５が使用されると仮定し、全ての画素は同一であり、隣接する画素はハードウェアにより共にグループ化されることができ、それによって制御可能なスイッチにより相互に物理的に接続されて大きな寸法のマクロ画素を獲得する。これに関して、複数のエレメントセンサ51から形成されるＣＭＯＳセンサ５の部分50に関して図１２ａと１２ｂを参照すると、それぞれ対応する画素を供給し、図１２ａではエレメントセンサ51は異なり、一方、図１２ｂではエレメントセンサ51は２×２画素により形成されるマクロ画素52を与えるように共にグループ化されている。マクロ画素52が使用され、エレメント画素の輝度の平均に相関する輝度値に関連する単一のユニットとして管理される。したがって、各個々のエレメント画素51が独立して使用されるときの最大の解像度よりも低い解像度のイメージが生成される。
【００５４】
可変形状の画素方法にしたがい、図１１を参照すると、低解像度捕捉ステップ40は、隣接する画素がハードウェアにより共にグループ化され、制御装置10により発生される制御信号に基づいて、マイクロプロセッサ15により制御される第１のステップと、このようにして得られたマクロ画素により低解像度イメージを捕捉する第２のステップとを含む。それに続いて、直接アクセス方法を参照して前述した処理手順に類似している。イメージの解析ステップ41と、高解像度捕捉ステップ42（ここでは個々の画素の値は関心のある区域が位置付けされているウィンドウ中でのみ捕捉される）、デコードステップ43が行われる。
【００５５】
本発明の別の特徴によると、可変の高さの画素が使用される。この方法は線形のバーコードと、スタックされたコード（即ち非常に低い高さで一連のバーコードを重畳することによって得られた）の場合に読取り能力を改良するために特に有効である。特に、この方法は方形形状のマクロ画素を生成する可能性およびエレメント画素の異なる数、または以下説明する方法でＣＭＯＳセンサの画素の高さおよびアクティブ区域を構成する可能性のいずれかに基づいている。
【００５６】
特に、線形コード（通常のバーコード）を読取るため、水平寸法よりも非常に大きい垂直方向を有する長方形画素を有するセンサの使用（読取り線の方向を水平とする）は、水平寸法に関して比較的広い感度の検出区域を得ることを可能にし、したがって、図１３ａと１４ａの高い（示されている例では１０よりも遥かに大きい）高さ対幅比を有する画素55と１に近い高さ対幅比を有する画素56との比較により直ぐに明らかなように、単一のバーコードの読取りに関して大きな感度と良好な信号対雑音比を与える。
【００５７】
他方、減少された高さの画素を有するセンサは画素と同一線上ではないエレメント（図１３ｂと１４ｂ）を有する光コードを読取るとき、またはスタックされたコード（図１３ｃと１４ｃ）を読取るときに有利である。
【００５８】
特に、ＣＭＯＳセンサの画素形状の適合性は各画素の感知区域を適切に減少することにより得られる。実際に、知られているように、各ＣＭＯＳ画素は出力において、受信された光量に相関し記憶キャパシタを充電するために使用される電流を発生する光素子により形成される。この光素子はゲートエレメントに重畳し、そのバイアスは面する感知区域の部分を隔離することを可能にし、したがって光素子の感知区域部分のみを付勢する。それ故、図１３ａ−１３ｃ（例えば２００×１４μｍ）で示されているような長方形形態の感知区域では、各画素のゲート電極を適切にバイアスすることによって、各画素の形状を変形することが可能であり、例えば各感知区域の１端部のみを付勢することが可能であり、したがって図１４ａ−１４ｃで示されているように実質上正方形の画素、または図１３ａ−１３ｃの最大寸法まで増加した高さの部分を得ることができる。
【００５９】
画素の形状を変化させる前述の可能性は、同じ検出装置が２つ（またはそれ以上）の異なる動作形態を有すること、したがって異なるコードまたは演繹的な未知の読取り状況（例えばバーコードの傾斜が未知の状態）に対して単一データ捕捉装置を使用することを可能にする。
【００６０】
この場合、アルゴリズムが実行され、最初に最大の高さで読取りが試みられ、読取りが不適切な場合には高さを減少する。ＣＭＯＳセンサ５によってディスクリートな画素の高さの調整によって複数の異なる高さを得ることができるならば、高さの減少は漸進的である。
【００６１】
この場合、形状が可変の画素を有するデータ捕捉装置は図１５にしたがって動作することができる。詳しく説明すると、最大の画素の高さが最初に設定され（ブロック60）、イメージ（またはその少なくとも減少された試験部分）が捕捉され（ブロック61）、例えば関心のある区域を位置付けるかまたはイメージがデータの抽出に十分であるか否かを評価するように予備処理する等、ブロック62において捕捉されたイメージがコード化されたデータを抽出するように処理され、ブロック63において読取りが適切であったか否かを確認し、適切であったならば（ブロック63からイエス出力）処理が続行され（イメージ処理の終了または抽出データの使用、ブロック64）、適切ではないならば（ブロック63からノー出力）画素が既に最小の高さであることを確認する（ブロック67）。最小の高さであるならば（ブロック67からイエス出力）エラー信号が発生され（ブロック68、読取りが不可能であることを示すため）、最小の高さではないならば（ブロック67からノー出力）画素の高さがブロック69において減少され、イメージはもう一度捕捉され、ブロック61に戻る。
【００６２】
説明した装置および方法の利点を以下示す。最初に、これらはセンサと、ＶＬＳＩ論理回路の少なくとも一部との両者を１つのチップに集積することを可能にし、したがって装置全体の構成要素とパッケージングの価格を廉価にし、さらに、これらは光コード化されたデータを読取るためのＣＭＯＳ技術の固有の利点を活用し、特に、これらはイメージ処理記憶段に基づいて選択的なイメージサブセットの捕捉を可能にし、したがってデータ処理を簡単にし高速化する。
【００６３】
本発明の装置は特定のアプリケーション要求と特別な特性にしたがって、種々の前述のアーキテクチャのうちの１つにしたがって製造されることができる。
【００６４】
単一のチップに装置の重要な部分を集積する可能性は、まず装置の寸法を減少させることを可能にし（これはオペレータにより物理的に支持される手動の光学的読取り装置の場合には特に有効である）、第２に処理時間と接続、ワイヤ等により生じる干渉を減少することを可能にする。
【００６５】
最後に、多数の変形および変更をここで説明し図示した装置および方法に対して行うことができることは明らかであり、これらは全て特許請求の範囲で規定されている本発明の技術的範囲内にある。特に、特定のアーキテクチャに関して参照して説明した種々のブロックはまた特定の要求に基づいて非常に変化した組合わせにしたがって異なるアーキテクチャで使用されることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にしたがったデータの捕捉および自動処理を行う装置のブロック図。
【図２】本発明の第２の実施形態にしたがった装置のブロック図。
【図３】本発明の第３の実施形態にしたがった装置のブロック図。
【図４】本発明の第４の実施形態にしたがった装置のブロック図。
【図５】本発明の第５の実施形態にしたがった装置のブロック図。
【図６】本発明の第６の実施形態にしたがった装置のブロック図。
【図７】本発明の第７の実施形態にしたがった装置のブロック図。
【図８】図１の装置の第１の変形によるさらに詳細なブロック図。
【図９】図１の装置の第２の変形によるさらに詳細なブロック図。
【図１０】図１の装置の第３の変形によるさらに詳細なブロック図。
【図１１】本発明にしたがったデータの捕捉および自動処理を行う方法のフローチャート。
【図１２】本発明の装置で使用されるセンサの２つの部分の図。
【図１３】イメージ捕捉システムの画素の第１の形状を表している格子上に重畳された光コードの説明図。
【図１４】イメージ捕捉システムの画素の第２の形状を表している格子上に重畳された光コードの説明図。
【図１５】本発明にしたがって自動的にデータを捕捉する変形方法のフローチャート。

Claims (30)

1. 光コードから得られたデータを捕捉して自動処理する装置において、
   イメージ検出器と、
   前記イメージ検出器に接続されているデータ処理装置とを具備し、
   前記イメージ検出器は、
   複数のＣＭＯＳ感知素子を備えているＣＭＯＳ光センサと、
   前記ＣＭＯＳ光センサに接続されているアナログ／デジタル変換装置とを具備し、
   前記データ処理装置は、マイクロプロセッサを具備し、
   光コードから得られたデータを捕捉して自動処理する前記装置はさらに、揮発性メモリを具備し、前記揮発性メモリは前記アナログ／デジタル変換装置と前記マイクロプロセッサの間に挿入されて、それらと直接接続されていることを特徴とする装置。
2. 前記データ処理装置はさらに、前記マイクロプロセッサに接続されているデータメモリ装置と前記マイクロプロセッサに接続されているプログラムメモリ装置とを具備していることを特徴とする請求項１記載の装置。
3. 前記揮発性メモリは第１の接続によって前記アナログ／デジタル変換装置に、第２の接続によって前記マイクロプロセッサに接続されており、前記第２の接続は前記第１の接続と全く異なることを特徴とする請求項１または２記載の装置。
4. 前記イメージ検出器はアナログ処理装置を具備し、前記アナログ処理装置は前記ＣＭＯＳ光センサと前記アナログ／デジタル変換装置に接続されていることを特徴とする請求項１乃至３いずれか１項記載の装置。
5. 前記揮発性メモリは前記イメージ検出器の一部であることを特徴とする請求項１乃至４いずれか１項記載の装置。
6. 前記揮発性メモリはＲＡＭであることを特徴とする請求項１乃至５いずれか１項記載の装置。
7. 前記ＣＭＯＳセンサは線形タイプであることを特徴とする請求項１乃至６のいずれか１項記載の装置。
8. 前記ＣＭＯＳセンサはマトリックスタイプであることを特徴とする請求項１乃至６のいずれか１記載の装置。
9. 前記アナログ処理装置はフィルタ手段と自動利得制御手段とを具備していることを特徴とする請求項１乃至８のいずれか１項記載の装置。
10. バッテリ電源装置を具備していることを特徴とする請求項１乃至９のいずれか１項記載の装置。
11. ユーザインターフェイス手段を具備していることを特徴とする請求項１乃至１０のいずれか１項記載の装置。
12. 前記ユーザインターフェイス手段はディスプレイ装置を具備していることを特徴とする請求項１１記載の装置。
13. 前記ユーザインターフェイス手段はキーボードとマウスの少なくとも一方を具備していることを特徴とする請求項１１または１２記載の装置。
14. 論理制御装置を具備しており、前記論理制御装置は、前記ＣＭＯＳ光センサと前記アナログ／デジタル変換装置と前記マイクロプロセッサに接続されていることを特徴とする請求項１乃至１３のいずれか１項記載の装置。
15. 前記論理制御装置は前記揮発性メモリに接続されていることを特徴とする請求項１４項記載の装置。
16. 前記論理制御装置は前記マイクロプロセッサ中に集積されていることを特徴とする請求項１４記載の装置。
17. 前記論理制御装置は、前記ＣＭＯＳセンサと、前記アナログ処理装置と、前記アナログ／デジタル変換装置とに分散して集積されていることを特徴とする請求項１４記載の装置。
18. データおよび命令の送信および受信の少なくとも一方のための転送インターフェイス装置を具備し、
    前記転送インターフェイス装置は前記アナログ／デジタル変換装置に直接結合されて、デジタルイメージデータを転送するように構成されていることを特徴とする請求項１乃至１７のいずれか１項記載の装置。
19. 前記転送インターフェイス装置は、外部装置または外部中央装置へ遠隔接続するための入力／出力インターフェイスであることを特徴とする請求項１８記載の装置。
20. 前記転送インターフェイス装置は、無線によって遠隔接続するための入力／出力インターフェイスであることを特徴とする請求項１８記載の装置。
21. 前記転送インターフェイス装置は電話によって遠隔接続するための入力／出力インターフェイスであることを特徴とする請求項１８記載の装置。
22. 前記転送インターフェイス装置はＵＳＢタイプであることを特徴とする請求項１８記載の装置。
23. 前記転送インターフェイス装置はＲＡＭであることを特徴とする請求項１８記載の装置。
24. 前記転送インターフェイス装置は遠隔タイプであることを特徴とする請求項１８記載の装置。
25. 前記アナログ／デジタル変換装置とイメージメモリ装置との間に接続された直接メモリアクセス制御装置を具備していることを特徴とする請求項２記載の装置。
26. 前記ＣＭＯＳ光センサと、前記アナログ処理装置の中から選択された少なくとも１つの素子と、前記アナログ／デジタル変換装置と、前記データ処理装置と、前記揮発性メモリとは単一のチップに集積されていることを特徴とする請求項４記載の装置。
27. 低解像度イメージを捕捉する手段と、この低解像度イメージ中の関心のある区域をサーチする手段と、前記関心のある区域の高解像度イメージを捕捉する手段と、前記高解像度イメージ中のデータをデコードする手段とを具備していることを特徴とする請求項１乃至２６のいずれか１項記載の装置。
28. 前記低解像度イメージを捕捉する手段は前記複数のＣＭＯＳ感知素子の中のいくつかのＣＭＯＳ感知素子のみを選択的に質問する手段を具備していることを特徴とする請求項２６記載の装置。
29. 前記低解像度イメージを捕捉する手段は、前記ＣＭＯＳ感知素子の隣接する素子を共にマクロ画素にグループ化する手段と、各前記マクロ画素により生成された電気信号を捕捉する手段とを具備していることを特徴とする請求項２６記載の装置。
30. 前記低解像度イメージを捕捉する手段は、前記ＣＭＯＳ感知素子のアクティブ区域を変更する手段と、変更されたアクティブ区域を有する前記ＣＭＯＳ感知素子により供給された電気信号を捕捉する手段を具備していることを特徴とする請求項２６記載の装置。

Images