JP4434092B2 - キャパシタ構造体の製造方法 - Google Patents

Description

本発明は、被処理部材に原子レベルの粗面を形成する表面処理方法、この表面処理方法により実現されるキャパシタ構造体の製造方法、及びキャパシタ構造体、並びにこのキャパシタ構造体を少なくとも具備する電子デバイスに関する。

デジタル技術の発展に伴って、例えば、動的ランダムアクセス記憶装置（ＤＲＡＭ）等のＬＳＩメモリを搭載した電子デバイスの高集積化・小型化等に対する要望が高まってきており、キャパシタの大容量化が重要な課題となっている。そこで、キャパシタの大容量化を図るため、誘電膜の表面を粗面化し、この誘電膜上に上部電極を形成したキャパシタが提案されている（例えば、特許文献１参照）。具体的には、この公報に開示されたキャパシタは、誘電膜の表面を０．０５〜０．２μｍ程度の凹凸で形成したものであるが、この程度の粗面化では、キャパシタの単位面積当たりの容量を十分に増加させることができないという問題がある。

特表２００２−５２４６５５号公報（第１図）

本発明は、上述した事情に鑑み、原子レベルの粗面を形成することができる表面処理方法を提供することを目的とする。また、本発明は、単位面積当たりの容量を大幅に向上させることができるキャパシタ構造体の製造方法、及びキャパシタ構造体、並びに電子デバイスを提供することを他の目的とする。

上記目的を達成するための表面処理方法は、被処理部材の表面上に形成されると共に原子レベルの微細孔を有する多孔質膜の表面近傍にハロゲンを含有する物質からハロゲンラジカルを生成し、前記ハロゲンラジカルを前記多孔質膜の前記微細孔を介して前記被処理部材の表面に衝突させることで、前記被処理部材に粗面を形成することを特徴とする。

上記処理方法により、被処理部材の表面への多孔質膜（微細孔）を介したハロゲンラジカルの物理的な衝突により、被処理部材に原子レベルの粗面を形成することができる。これにより、被処理部材の単位面積当たりの表面積を大幅に増大させることができる。

上記目的を達成するための請求項１に係る本発明のキャパシタ構造体の製造方法は、シリコン基板上に酸化シリコン膜である多孔質膜を形成する工程と、
塩素を含有する物質から塩素ラジカルを生成し、前記塩素ラジカルを前記多孔質膜の微細孔を介して前記シリコン基板の表面に衝突させて前記シリコン基板に粗面を形成する工程と、
前記多孔質膜を除去する工程と、
塩素ラジカルを生成させる空間にタンタル製の被エッチング部材を配置し、前記塩素ラジカルで前記被エッチング部材をエッチングすることにより、塩素と前記被エッチング部材のタンタルとの前駆体を生成すると共に前記前駆体のタンタル成分を析出させることで、前記粗面化されたシリコン基板上にタンタルからなるキャパシタ電極を形成する工程、
とを有することを特徴とする。

請求項１に係る本発明では、基板のキャパシタ電極下地表面が原子レベルの粗面で形成されるため、キャパシタ電極の表面積が増大し、単位面積当たりの容量を大幅に向上させることができる。 また、ハロゲンラジカルが生成される空間に、キャパシタ電極を構成する金属成分の原料供給源となる金属製の被エッチング部材を配置し、ハロゲンラジカルのエッチング特性を利用することで、原子レベルの粗面とキャパシタ電極とを連続的に形成することができ、キャパシタ構造体の製造効率を高めることができる。

請求項２に係る本発明のキャパシタ構造体の製造方法は、請求項１に記載のキャパシタ構造体の製造方法において、キャパシタ電極上にチタン酸ジルコン酸鉛からなる誘電体膜を形成することを特徴とする。

請求項３に係る本発明のキャパシタ構造体の製造方法は、請求項１または２に記載のキ
ャパシタ構造体の製造方法において、多孔質膜の厚さが２nm以下であることを特徴とする。

本発明は、被処理部材の表面上に形成されると共に原子レベルの微細孔を有する多孔質膜の表面近傍にハロゲンを含有する物質からハロゲンラジカルを生成し、ハロゲンラジカルを多孔質膜の微細孔を介して被処理部材の表面に衝突させることで、被処理部材に原子レベルの粗面化処理を施すことができ、この原子レベルの粗面化処理をキャパシタ構造体の製造工程に適用することで、単位面積当たりの容量が大幅に向上したキャパシタ構造体及び電子デバイスを実現することができるという優れた効果を奏する。

本発明の表面処理方法は、被処理部材の表面上に形成される微細孔（ポア）を有する多孔質膜を介して、ハロゲンラジカルを被処理部材の表面に衝突させることで、多孔質膜が被処理部材の表面に事実上存在していても、被処理部材に微細な凹凸を有する粗面を形成することができる。

ここで、本発明において「微細孔」は、少なくとも１つのハロゲンラジカルが通過する程度の微細孔であり、例えば、原子レベルの微細孔であるのが好ましく、より具体的には、例えば、最小内径が原子レベルの大きさで且つ数ｎｍ〜数十ｎｍ程度の微細孔、すなわち、マイクロ孔、メソ孔、ミクロ孔等である。また、多孔質膜は、例えば、微細孔が不規則な構造でも規則的な構造でもよく、何れにしても、ハロゲンラジカルが多孔質膜内の微細孔を通って被処理部材の表面に到達できるような膜構造となっていればよい。なお、多孔質膜の膜厚は、例えば、数十ｎｍ以下、より具体的には、例えば、１０ｎｍ以下、好ましくは、２ｎｍ以下であるのがよい。多孔質膜（微細孔）を介してハロゲンラジカルを被処理部材の表面に良好に到達させるためである。

また、このような微細孔を有する多孔質膜としては、例えば、酸化シリコン膜、酸化アルミニウム（アルミナ）膜等の酸化膜、窒化シリコン膜等の窒化膜の他、ダイヤモンドライクカーボン（ＤＬＣ）、炭化ケイ素等の絶縁膜が挙げられるが、勿論本発明はこれらに限定されるものではない。

また、このような多孔質膜の形成方法としては、例えば、被処理部材の表面の酸化又は窒化、被処理部材の表面への多孔質膜形成用組成物の塗布、蒸着等の方法が挙げられ、加熱温度等の成膜条件を制御することによって、多孔質膜を所定の大きさの微細孔を有する膜となるように形成することができる。

そして、本発明の表面処理方法では、上述した多孔質膜の表面近傍に、ハロゲンを含有する物質からハロゲンラジカルを生成し、多孔質膜の微細孔を介して、ハロゲンラジカルを被処理部材の表面に衝突させることにより、被処理部材には、少なくとも原子レベルの凹凸を有する粗面を形成することができる。

ここで、ハロゲンラジカルは、ハロゲンを含有する物質、例えば、フッ素、塩素、臭素、ヨウ素からなる群から選択される少なくとも１種のハロゲンガス、又はこれらハロゲン元素を含むハロゲン含有ガス等をプラズマ化又は熱励起することで生成される。

このように、本発明では、被処理部材の表面に多孔質膜が事実上存在していても、被処理部材に少なくとも原子レベルの粗面を形成することができ、被処理部材の単位面積当たりの表面積を大幅に増大させることができる。なお、多孔質膜は、被処理部材の粗面化処理終了後、直ぐに除去してもよいし、所定のタイミングで除去してもよいし、場合によっては除去しなくてもよい。

上述した本発明の表面処理方法は、被処理部材を、例えば、半導体基板、絶縁基板等として半導体装置等の電子デバイスの製造工程に導入し、これら基板に形成される原子レベルの粗面を様々な用途に応用することができる。なお、本発明において電子デバイスとしては、例えば、トランジスタ、半導体装置、及びその半導体装置を搭載した電気・電子機器を含むものであり、勿論これらに限定されるものではない。

以下、電子デバイスを構成する部材の１つであるキャパシタ構造体を図示して、本発明の実施の形態を詳細に説明する。図１は、本発明の一実施形態に係るキャパシタ構造体の概略構成を示す要部拡大断面図であり、図２は、図１のキャパシタ構造体を有するキャパシタの概略構成を示す要部拡大断面図である。図１に示す本実施形態のキャパシタ構造体１００は、シリコン基板（シリコンウェハ）１０１の表面が原子レベルの粗面１０１ａで形成されており、この原子レベルの粗面１０１ａ上には、タンタル（Ｔａ）からなるキャパシタ電極１０２が設けられた構造を有している。

このような構造とすることで、キャパシタ電極１０２のシリコン基板１０１側の面が、シリコン基板１０１の表面形状、すなわち、原子レベルの粗面１０１ａに沿った表面形状となり、キャパシタ電極１０２の表面積を増大させることができる。なお、本実施形態のキャパシタ構造体１００は、図２に示すようなキャパシタ２００の一部を構成するものであり、具体的には、キャパシタ電極１０２を下部のキャパシタ電極（下部電極）とし、このキャパシタ電極１０２上に誘電体膜１０３、上部のキャパシタ電極（上部電極）１０４をこの順で積層することで、キャパシタ２００となる。すなわち、本実施形態のキャパシタ構造体１００をキャパシタ２００の構成の一部として適用することで、キャパシタ２００の単位面積当たりの容量（記憶容量）を大幅に増大させることができる。

また、図示しないが、このようにキャパシタ２００を製造する場合には、誘電体膜１０３の表面に多孔質膜を形成し、誘電体膜１０３の表面に原子レベルの粗面を形成することで、上部のキャパシタ電極１０４の表面積を増大させるようにしてもよい。

なお、図１では、キャパシタ電極１０２をＴａで形成したが、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）等、あるいは、金（Ａｕ）、銀（Ａｇ）及び白金族金属等の貴金属で形成してもよいし、これら金属を含有して導電性を有する複合酸化物で形成してもよい。また、キャパシタ電極は、図１に示すように１つの膜構造であってもよいし、複数の膜を積層した膜構造であってもよい。後者の場合には、例えば、キャパシタ電極下地表面上に金属窒化膜を形成し、この上に、金属膜又は導電性を有する金属酸化膜を積層してキャパシタ電極とすることができる。この場合には、金属窒化膜がシリコンと金属との化学的な反応を防止するバリア膜としての役割を果たす。

また、誘電体膜を形成する誘電材料としては、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）、リラクサ型誘電材料等が挙げられる。

ここで、図３及び図４を参照して、本実施形態のキャパシタ構造体１００の製造方法の一例について説明する。なお、図３及び図４は、本発明の一実施形態に係るキャパシタ構造体の製造工程を示す図である。図３（ａ）に示すように、シリコン基板１０１の平坦な一方面（図中上面）を熱処理することで、酸化シリコン膜である厚さ２ｎｍの多孔質膜１１０を形成する。ここでは、原子レベルの微細孔（図示なし）が多孔質膜１１０に形成される条件でシリコン基板１０１を熱処理した。

次に、図３（ｂ）に示すように、シリコン基板１０１の一方面に原子レベルの粗面化処理を施す。具体的には、多孔質膜１１０の表面近傍に、ハロゲンを含有するガスとして塩素ガス（Ｃｌ_２）を供給すると共に、この塩素ガスをプラズマ化して塩素ラジカル（Ｃｌ^＊）を生成し、塩素ラジカルを多孔質膜１１０の微細孔を介してシリコン基板１０１の一方面に衝突させる。

これにより、多孔質膜１１０がシリコン基板１０１の表面に事実上存在した状態で、シリコン基板１０１の表面、具体的には、多孔質膜１１０の微細孔に対応する部分が塩素ラジカルでそれぞれエッチング等され、そこからハロゲン化ケイ素（ＳｉＣｌ）等が生成・離脱等することで、図３（ｃ）に示すように、シリコン基板１０１の一方面に原子レベルの粗面１０１ａが形成される。

次いで、図４（ａ）に示すように、シリコン基板１０１の原子レベルの粗面１０１ａ上から多孔質膜１１０を除去した後、図４（ｂ）に示すように、この原子レベルの粗面１０１ａ上にタンタル（Ｔａ）からなるキャパシタ電極１０２を形成することで、本実施形態のキャパシタ構造体１００が完成する。このように、原子レベルの粗面１０１ａ上にキャパシタ電極１０２を形成することで、キャパシタ電極１０２のシリコン基板１０１側の面が、シリコン基板１０１の表面形状に沿って原子レベルの粗面となる。これにより、キャパシタ電極１０２の表面積が増大し、これによって、キャパシタ構造体１００の単位面積当たりの容量を大幅に向上させることができる。

なお、ここでは、多孔質膜１１０を除去してキャパシタ電極１０２を形成した例を説明したが、場合によっては、多孔質膜を除去せず、多孔質膜上にキャパシタ電極を形成してもよい。

また、上述したキャパシタ電極１０２は、例えば、物理蒸着法（ＰＶＤ）、化学蒸着法（ＣＶＤ）、プラズマＣＶＤ、スパッタリング法、メッキ法、スピンコート法、ゾルゲル法等の成膜方法で形成することができるが、これらの中でも、好適にはプラズマＣＶＤを用いるのがよい。プラズマＣＶＤは、キャパシタ電極１０２を薄膜で形成できるのは勿論のこと、ハロゲン含有ガスをプラズマ化してハロゲンラジカルを生成できるため、キャパシタ電極１０２と原子レベルの粗面１０１ａとを、例えば、１つのチャンバ内で連続的に形成することができ、キャパシタ構造体１００の製造効率を高めることができるからである。

以下、図５を参照しながら、本実施形態のキャパシタ構造体１００の製造工程、特に、プラズマＣＶＤにより、シリコン基板１０１に原子レベルの粗面１０１ａを形成しながらに、キャパシタ電極１０２を形成する工程の一例について詳細に説明する。なお、図５は、本発明の一実施形態に係るキャパシタ構造体の製造装置を示す概略図である。

本実施形態のキャパシタ構造体の製造装置は、図５に示すように、円筒状に形成された、例えば、セラミックス製(絶縁材製)のチャンバ１の底部近傍には支持台２が設けられ、支持台２には基板３（本実施形態では図３（ａ）のシリコン基板１０１であり、以下、基板３と称する）が載置される。支持台２にはヒータ４及び冷媒流通手段５を備えた温度制御手段６が設けられ、支持台２は温度制御手段６により所定温度(例えば、基板３が１００℃から３００℃に維持される温度)に制御される。なお、チャンバの形状は円筒状に限らず、例えば、矩形状のチャンバを適用することも可能である。

チャンバ１の上面は開口部とされ、開口部は絶縁材料製(例えば、セラミックス製)の板状の天井板７によって塞がれている。天井板７の上方にはチャンバ１の内部をプラズマ化するためのプラズマアンテナ８が設けられ、プラズマアンテナ８は天井板７の面と平行な平面リング状に形成されている。プラズマアンテナ８には整合器９及び電源１０が接続されて高周波が供給される。プラズマアンテナ８、整合器９及び電源１０により誘導プラズマを発生させるプラズマ発生手段が構成されている。

チャンバ１には金属製の部材としてタンタル（Ｔａ）製の被エッチング部材１１が保持され、被エッチング部材１１はプラズマアンテナ８の電気の流れに対して基板３と天井板７の間に不連続状態で配置されている。例えば、被エッチング部材１１は、棒状の突起部１２とリング部１３とからなり、突起部１２がチャンバ１の中心側に延びるようにリング部１３が設けられている。これにより、被エッチング部材１１はプラズマアンテナ８の電気の流れ方向である周方向に対して構造的に不連続な状態とされている。

なお、プラズマアンテナ８の電気の流れに対して不連続状態にする構成としては、被エッチング部材を格子状に形成したり網目状に構成する等とすることも可能である。

被エッチング部材１１の上方におけるチャンバ１の筒部の周囲にはチャンバ１の内部にハロゲンとしての塩素を含有する作用ガス（Ｃｌ_２ガス）１８を供給するノズル１４が周方向に等間隔で複数（例えば８箇所：図には２箇所を示してある）接続されている。ノズル１４には流量及び圧力が制御される流量制御器１５を介してＣｌ_２ガス１８が送られる。

ここで、流量制御器１５によりチャンバ１内に供給されるＣｌ_２ガス１８の量が制御され、成膜モードでは、成膜反応の速度がエッチング反応の速度よりも大きくなるように制御される。一方、エッチングモード、すなわち、多孔質膜の微細孔を介した基板３のエッチング反応においては、エッチング反応の速度が成膜反応の速度よりも大きくなるように制御される。

成膜に関与しないガス等は排気口１６から排気される。天井板７によって塞がれたチャンバ１の内部は真空装置１７によって所定の圧力に維持される。

なお、作用ガスに含有されるハロゲンとしては、フッ素、臭素及びヨウ素等を適用することが可能である。ハロゲンとして塩素を用いたことにより、安価な塩素ガスを用いて薄膜を作製することができる。

上述したキャパシタ構造体の製造装置では、チャンバ１の内部にノズル１４からＣｌ_２ガス１８を供給する。プラズマアンテナ８から電磁波をチャンバ１の内部に入射することで、Ｃｌ_２ガス１８をイオン化してＣｌ_２ガスプラズマを発生させ、Ｃｌラジカルを生成する。プラズマは、ガスプラズマ１９で図示する領域に発生する。この時の反応は、次式で表すことができる。

Ｃｌ_２→２Ｃｌ^＊ ・・・・（１）
ここで、Ｃｌ^＊は塩素ラジカルを表す。

ここで生成した塩素ラジカルは、上述したエッチングモードの状態においては、支持台２上に載置された基板３側に輸送され、図示しないが、多孔質膜の微細孔を介して基板３の表面に衝突される。これにより、多孔質膜が形成された状態で、基板３に原子レベルの粗面が形成される。

一方、上述した成膜モードにおいては、ガスプラズマ１９がＴａ製の被エッチング部材１１に作用することにより、被エッチング部材１１が加熱されると共に、Ｔａにエッチング反応が生じる。この時の反応は、例えば、次式で表される。

Ｔａ（ｓ）＋Ｃｌ^＊→ＴａＣｌ（ｇ） ・・・・（２）
ここで、ｓは固体状態、ｇはガス状態を表す。式（２）は、Ｔａがガスプラズマ１９（塩素ラジカルＣｌ^＊）によりエッチングされ、前駆体２０とされた状態である。

ガスプラズマ１９を発生させることにより被エッチング部材１１を加熱し（例えば、３００℃〜７００℃）、更に、温度制御手段６により基板３の温度を被エッチング部材１１の温度よりも低い温度（例えば、１００℃〜３００℃）に設定する。この結果、前駆体２０は基板３に吸着(堆積)される。この時の反応は、例えば、次式で表される。

ＴａＣｌ（ｇ）→ＴａＣｌ（ａｄ） ・・・・（３）

基板３に吸着したＴａＣｌは、塩素ラジカルＣｌ^＊により還元されてＴａ成分となる。
この時の反応は、例えば、次式で表される。なお、式（３）において、ａｄは吸着状態であることを表している。

ＴａＣｌ（ａｄ）＋Ｃｌ^＊→Ｔａ（ｓ）＋Ｃｌ_２↑・・・・（４）

更に、上式（２）において発生したガス化したＴａＣｌ（ｇ）の一部は、基板３に吸着する(上式（３）参照)前に、塩素ラジカルＣｌ^＊により還元されてガス状態のＴａとなる場合もある。この時の反応は、例えば、次式で表される。

ＴａＣｌ（ｇ）＋Ｃｌ^＊→Ｔａ（ｇ）＋Ｃｌ_２↑ ・・・・（５）

この後、ガス状態のＴａ成分は、基板３に吸着され、これにより、基板３の原子レベルの粗面上にＴａからなるキャパシタ電極が形成される。

このように、上述した本実施形態のキャパシタ構造体の製造装置によれば、エッチングモードと成膜モードとをこの順で切り替えることにより、基板３に原子レベルの粗面を形成した後に、多孔質膜を除去した基板の粗面にキャパシタ電極を良好に且つ所定の膜厚で形成することができる。したがって、キャパシタ構造体を効率よく製造することができる。

なお、上述したキャパシタ構造体の製造装置では、被エッチング部材の材質等を適宜変更したり成膜条件等を調整したりすることで、多孔質膜を形成することも可能である。このため、キャパシタ構造体を１つのチャンバ内で連続的に形成することができ、キャパシタ構造体の製造効率を高めることができる。

以上、本発明を一実施形態に基づいて説明したが、本発明は上述した一実施形態に限定されるものではない。例えば、上述した一実施形態では、シリコン基板１０１の平坦な一方面を原子レベルの粗面１０１ａで形成し、その粗面１０１ａ上にキャパシタ電極１０２を形成したキャパシタ構造体１００を例示して説明したが、勿論これに限定されず、例えば、凹部又は凸部を有する基板を用意し、この基板の凹部又は凸部を含むキャパシタ電極下地表面を原子レベルの粗面とし、且つこの原子レベルの粗面の上側にキャパシタ電極が設けられたキャパシタ構造体としてもよい。この場合においても、キャパシタ電極の基板側の面が、原子レベルの粗面に沿った形状となるため、キャパシタ電極の表面積が増大し、単位面積当たりの容量が大幅に増大したキャパシタ構造体を実現することができる。

ここで、図６（ａ）〜図６（ｃ）を参照しながら、シリコン基板３０１に凹部Ａが設けられた各キャパシタ構造体３００、３００Ａ、３００Ｂを有するキャパシタ４００、４００Ａ、４００Ｂのそれぞれについて説明する。図６は、本発明の他の実施形態に係るキャパシタの概略構成を示す要部拡大断面図である。

例えば、図６（ａ）に示すキャパシタ４００は、シリコン基板３０１の凹部Ａを含む表面上に下部のキャパシタ電極（下部電極）３０２が設けられている。また、このキャパシタ電極３０２上には、誘電体膜３０３が設けられていおり、この誘電体膜３０３の表面上には、上部のキャパシタ電極（上部電極）３０４が設けられている。

そして、このようなキャパシタ４００は、各キャパシタ電極３０２、３０４の下地表面、すなわち、シリコン基板３０１の凹部Ａを含む表面と誘電体膜３０３の表面とが原子レベルの粗面３０１ａ、３０３ａで形成されている。

したがって、これら原子レベルの粗面３０１ａ、３０３ａ上に形成される各キャパシタ電極３０２、３０４は、下地側の面のそれぞれが各原子レベルの粗面３０１ａ、３０３ａに沿った表面形状となる。このため、単位面積当たりの容量が大幅に向上したキャパシタ４００となる。

勿論、本発明は、上述したキャパシタ４００の構造に限定されず、例えば、図６（ｂ）に示すように、下部のキャパシタ電極３０２の下地表面、すなわち、シリコン基板３０１の表面だけを原子レベルの粗面３０１ａとしたキャパシタ４００Ａであってもよいし、図６（ｃ）に示すように、上部のキャパシタ電極３０４の下地表面、すなわち、誘電体膜３０３の表面だけを原子レベルの粗面３０３ａとしたキャパシタ４００Ｂであってもよい。

なお、図６（ａ）〜図６（ｃ）に示すようなキャパシタ４００、４００Ａ、４００Ｂには、図示しないが、シリコン基板３０１の凹部Ａの底面側でトランジスタに接続され、ＦｅＲＡＭ等の電子デバイスとされる。

また、上述した図６（ａ）〜図６（ｃ）では、凹部Ａを有するシリコン基板３０１を例示して説明したが、勿論これに限定されず、例えば、図示しないが凸部を有する基板に本発明を適用してもよい。

なお、図６（ａ）〜図６（ｃ）に示すようなキャパシタ４００、４００Ａ、４００Ｂは、図５に示すキャパシタ構造体の製造装置を用いることで、効率よく製造することができる。

本発明は、例えば、大規模集積回路（ＬＳＩ）等の電子回路、素子等を少なくとも含む電子デバイス、又はこの電子デバイスを製造する工程、及び製造装置等に適用することができ、このような電子デバイスの技術分野以外でも原子レベルの粗面処理を必要とする分野に適用することができる。

本発明の一実施形態に係るキャパシタ構造体の概略構成を示す要部拡大断面図である。 本発明の一実施形態に係る図１に示すキャパシタ構造体を有するキャパシタの概略構成を示す要部拡大断面図である。 本発明の一実施形態に係るキャパシタ構造体の製造工程を示す図である。 本発明の一実施形態に係るキャパシタ構造体の製造工程を示す図である。 本発明の一実施形態に係るキャパシタ構造体の製造装置を示す概略図である。 本発明の他の実施形態に係るキャパシタの概略構成を示す要部拡大断面図である。

符号の説明

１ チャンバ
２ 支持台
３ 基板
４ ヒータ
５ 冷媒流通手段
６ 温度制御手段
７ 天井板
８ プラズマアンテナ
９ 整合器
１０ 電源
１１ 被エッチング部材
１２ 突起部
１３ リング部
１４ ノズル
１５ 流量制御器
１６ 排気口
１７ 真空装置
１８ 作用ガス
１９ ガスプラズマ
２０ 前駆体
１００ キャパシタ構造体
１０１ シリコン基板
１０１ａ 原子レベルの粗面
１０２、１０４ キャパシタ電極
１０３ 誘電体膜
１１０ 多孔質膜
２００ キャパシタ

Claims (3)

1. シリコン基板上に酸化シリコン膜である多孔質膜を形成する工程と、
   塩素を含有する物質から塩素ラジカルを生成し、前記塩素ラジカルを前記多孔質膜の微細孔を介して前記シリコン基板の表面に衝突させて前記シリコン基板に粗面を形成する工程と、
   前記多孔質膜を除去する工程と、
   塩素ラジカルを生成させる空間にタンタル製の被エッチング部材を配置し、前記塩素ラジカルで前記被エッチング部材をエッチングすることにより、塩素と前記被エッチング部材のタンタルとの前駆体を生成すると共に前記前駆体のタンタル成分を析出させることで、前記粗面化されたシリコン基板上にタンタルからなるキャパシタ電極を形成する工程、
   とを有することを特徴とするキャパシタ構造体の製造方法。
2. 前記キャパシタ電極上にチタン酸ジルコン酸鉛からなる誘電体膜を形成することを特徴とする請求項1に記載のキャパシタ構造体の製造方法。
3. 前記多孔質膜の厚さが２nm以下であることを特徴とする請求項１または２に記載のキャパシタ構造体の製造方法。
   

Images