JP4427996B2 - 平衡出力回路、周波数逓倍回路およびそれを用いた電子装置 - Google Patents

Description

本発明は、平衡出力回路、周波数逓倍回路、およびそれを用いた電子装置に関するものである。

不平衡信号を、それと同相及び逆相の２つの信号に変換して出力する平衡出力回路（不平衡−平衡変換回路）としては様々なものが提案されており、その中でも能動素子を利用するものとして図８に示すものが知られている。

図８に示す平衡出力回路１は、トランジスタＱ１〜Ｑ３、コンデンサＣ１〜Ｃ４、抵抗Ｒ１〜Ｒ５を備えている。トランジスタＱ１のベースはコンデンサＣ１を介して信号入力端子Ｓｉに接続されるとともに抵抗Ｒ１を介して電源端子Ｖｃｃに接続されている。トランジスタＱ１のコレクタは抵抗Ｒ２を介して電源端子Ｖｃｃに接続されるとともにコンデンサＣ２を介してトランジスタＱ２のベースに接続されている。トランジスタＱ１のエミッタは抵抗Ｒ３を介してグランドに接続されるとともにコンデンサＣ３を介してトランジスタＱ３のベースに接続されている。トランジスタＱ２、Ｑ３のベースはそれぞれ抵抗Ｒ４およびＲ５を介して電源端子Ｖｃｃに接続されている。トランジスタＱ２のコレクタは一方の信号出力端子Ｓｏ１に接続され、エミッタはグランドに接続されている。トランジスタＱ３のコレクタは他方の信号出力端子Ｓｏ２に接続され、エミッタはグランドに接続されている。そして、トランジスタＱ２とＱ３は同じ特性を持つものが用いられており、抵抗Ｒ２とＲ３は同じ抵抗値に、抵抗Ｒ４とＲ５も同じ抵抗値に、コンデンサＣ２とＣ３は同じ容量値に設定されている。電源端子Ｖｃｃはデカップリング用のコンデンサＣ４を介してグランドに接続されている。

このように構成された平衡出力回路１において、信号入力端子Ｓｉから交流信号が入力されると、トランジスタＱ１のコレクタからは入力信号とは逆相の信号が出力され、トランジスタＱ２のベースに入力される。また、トランジスタＱ１のエミッタからは入力信号と同相の信号が出力され、トランジスタＱ３のベースに入力される。トランジスタＱ２、Ｑ３のコレクタからはそれぞれベースに入力された信号を反転増幅したものが得られ、信号出力端子Ｓｏ１、Ｓｏ２から出力される。そのため、２つの信号出力端子Ｓｏ１、Ｓｏ２から出力される信号は、互いに位相が逆相となる。

ただ、上記の動作はトランジスタＱ１が理想的な３端子増幅素子として動作することを前提としており、実際にはトランジスタの各端子間の内部容量の違いなどの様々な理由によって２つの出力信号の位相は完全な逆相とはならない。

そのため、例えば特許文献１においては、この問題の解決方法として、図８のトランジスタＱ１に相当するトランジスタのエミッタとグランドとの間にそれと同じ特性のトランジスタのコレクタ・エミッタ間を接続し、しかもそのトランジスタのベースをグランドに接続する構成を提案している。この場合、トランジスタＱ１に相当するトランジスタのエミッタとグランドとの間に等価的に位相補正用のコンデンサが接続されることになり、これによって２つの出力の位相を合わせることができるとしている。

また、特許文献２においては、こちらは能動素子としてＦＥＴを用いているが、ソース・グランド間（図８でいえばトランジスタＱ１のエミッタ・グランド間）に位相補正専用のコンデンサを追加で設けている。
特開昭６１−２８５８１３号公報 特開平１１−２９８２９５号公報

特許文献１や２の方法においては、位相補正用にトランジスタやコンデンサを別途設けている。そのため、部品点数が増え、回路の小型化の妨げになり、さらにはコストが上昇するという問題がある。

本発明は上記の問題点を解決することを目的とするもので、部品点数を増やすことなく平衡出力間の位相補正のできる平衡出力回路、その平衡出力回路を使って得られた平衡信号を使って２逓倍波を得る周波数逓倍回路およびそれを用いた電子装置を提供することを目的とする。

上記目的を達成するために、本発明の平衡出力回路では、コレクタが抵抗を介して電源に接続されるとともにエミッタが抵抗を介してグランドに接続された第１のトランジスタと、ベースが前記第１のトランジスタのコレクタに第１の結合コンデンサを介して接続されるとともにエミッタがグランドに接続された第２のトランジスタと、ベースが前記第１のトランジスタのエミッタに第２の結合コンデンサを介して接続されるとともにエミッタがグランドに接続された第３のトランジスタとを備え、前記第１のトランジスタのベースを不平衡入力端子とし、前記第２および第３のトランジスタの２つのコレクタを平衡出力端子とした平衡出力回路において、前記第２および第３のトランジスタを同じ特性のものとし、前記第２の結合コンデンサの容量値を前記第１の結合コンデンサの容量値よりも大きくする。

また、本発明の平衡出力回路では、コレクタが抵抗を介して電源に接続されるとともにエミッタが抵抗を介してグランドに接続された第１のトランジスタと、ベースが前記第１のトランジスタのコレクタに第１の結合コンデンサを介して接続されるとともにエミッタがグランドに接続された第２のトランジスタと、ベースが前記第１のトランジスタのエミッタに第２の結合コンデンサを介して接続されるとともにエミッタがグランドに接続された第３のトランジスタとを備え、前記第１のトランジスタのベースを不平衡入力端子とし、前記第２および第３のトランジスタの２つのコレクタをそれぞれ第３および第４の結合コンデンサを介して平衡出力端子とした平衡出力回路において、前記第２および第３のトランジスタを同じ特性のものとし、前記第２の結合コンデンサの容量値を前記第１の結合コンデンサの容量値と等しくするとともに、前記第４の結合コンデンサの容量値を前記第３の結合コンデンサの容量値よりも大きくする。

また、本発明の周波数逓倍回路では、上記の平衡出力回路を備え、２つの前記平衡出力端子を互いに接続して構成する。

そして、本発明の電子装置では、上記の平衡出力回路あるいは周波数逓倍回路を用いる。

本発明の平衡出力回路によれば、部品点数を増やすことなく平衡信号の位相ずれを補正して正確に１８０°異なるものに近付けることができる。また、本発明の周波数逓倍回路によれば、平衡信号の位相ずれを無くすことによって、それを合成することによって得られる周波数逓倍信号を効率よく取り出すことができる。

また、本発明の電子装置によれば、本発明の平衡出力回路や周波数逓倍回路を用いることによって、高性能化を図ることができる。

（実施例１）（請求項１に対応）
図１に、本発明の平衡出力回路の一実施例の回路図を示す。図１において、図８と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。

図１に示した本発明の平衡出力回路１０と図８に示した従来の平衡出力回路との違いは、トランジスタＱ１のコレクタとトランジスタＱ２のベースとの間にコンデンサＣ２に代えてコンデンサＣ５を設け、トランジスタＱ１のエミッタとトランジスタＱ３のベースとの間にコンデンサＣ３に代えてコンデンサＣ６を設け、コンデンサＣ５とＣ６の容量値を異ならせている、より正確にはコンデンサＣ６の容量値をコンデンサＣ５の容量値より大きくしている点だけである。したがって、回路図的には結合用のコンデンサに付けている符号が変わっただけである。なお、図１においては、トランジスタＱ１、Ｑ２、Ｑ３がそれぞれ特許請求の範囲における第１、第２、第３のトランジスタに相当する。また、コンデンサＣ５、Ｃ６がそれぞれ特許請求の範囲における第１、第２の結合コンデンサに相当する。

ここで、平衡出力回路１０の特徴を説明するために、トランジスタＱ１のコレクタ、エミッタからトランジスタＱ２とＱ３を等価的に見た場合の回路図を図２に示す。図２において、コンデンサＣｂｅ２はトランジスタＱ２のベース・エミッタ間容量であり、コンデンサＣｂｅ３はトランジスタＱ３のベース・エミッタ間容量である。そして、トランジスタＱ２とＱ３は同じ特性を持つものを採用しているためにコンデンサＣｂｅ２とＣｂｅ３の容量値も同じである。この結果、平衡出力回路１０においては、トランジスタＱ１のコレクタとグランドとの間にはコンデンサＣ５とコンデンサＣｂｅ２の直列回路が接続され、トランジスタＱ１のエミッタとグランドとの間にはコンデンサＣ６とコンデンサＣｂｅ２の直列回路が接続されることになる。

上述のようにトランジスタＱ２とＱ３は同じ特性を持つものを採用しているためにコンデンサＣｂｅ２とＣｂｅ３の容量値は同じである。そのため、コンデンサＣ５とＣ６の容量値の違いのためにトランジスタＱ１のコレクタとグランドとの間の容量値よりもエミッタとグランドとの間の容量値の方が大きくなる。これは、特許文献１や２のようにトランジスタＱ１のエミッタとグランドとの間に別途位相補正のためのコンデンサを接続した場合と等価になる。

このように、本発明の平衡出力回路１０においては、トランジスタやコンデンサを別途追加しないにもかかわらず位相補正のためのコンデンサを追加した場合と実質的に同じことになる。その結果、特許文献１や２の場合と同様に２つの信号出力端子から出力される信号の位相ずれを無くし、完全な逆相に近付けることができる。

なお、本発明の平衡出力回路１０においては、トランジスタＱ２やＱ３、すなわち入力インピーダンスが等価的にグランドとの間の適度な容量値のコンデンサとなるような素子が必須となる。したがって、トランジスタＱ２やＱ３のようなバッファ回路のようなものを必要としない場合には効果は得られず、また、入力インピーダンスの等価的な容量値が非常に小さいような場合にはコンデンサＣ５、Ｃ６の容量値を異ならせても十分な効果は得られない。

逆に、後で実施例として示す周波数逓倍回路のような２つの出力を合成するような場合には、波形整形のためにもバッファ回路は必須であるために、部品点数を増やすことなく、もともと存在する素子である結合コンデンサの容量値を変えるだけで位相ずれがほとんど無い平衡出力を得ることができる。しかも、このようなコンデンサの容量値を変えるだけの場合には、容量値によらずコンデンサの価格が全く同じということもよくあるので、コストの上昇を心配する必要もない。

なお、平衡出力回路１０においては能動素子としてトランジスタＱ１〜Ｑ３を用いているが、これの一部または全部（トランジスタＱ２を置き換えるときはトランジスタＱ３も置き換える）をＦＥＴに置き換えても構わないもので、全く同じ効果を奏することができる。ただ、その場合には特許請求の範囲におけるベース、コレクタ、エミッタはそれぞれゲート、ドレイン、ソースに読み替える必要がある。

ところで、上記の構成においては、コンデンサＣ５とＣ６の容量値を同じにして、トランジスタＱ２とＱ３のベース・エミッタ間容量Ｃｂｅを互いに異ならせても同じ結果を得ることができる。しかしながら、その場合にはトランジスタＱ２とＱ３を異なる特性を有するものにする必要があり、コストアップの原因になる可能性がある。また、コンデンサの容量値のほうが一般的にバリエーションが豊富なため、トランジスタＱ２とＱ３の特性を異ならせるのはコンデンサＣ５とＣ６の容量値を異ならせることに比べて設計の自由度を低下させる原因になる。さらに、トランジスタＱ２とＱ３の特性を異ならせたうえでコンデンサＣ５とＣ６の容量値も異ならせれば本発明よりもさらに設計の自由度は増えることになるが、トランジスタのコストアップの原因になる可能性がある点は変わらない。したがって、トランジスタＱ２とＱ３の特性を同じにした上でコンデンサＣ５とＣ６の容量値を異ならせるのが産業的には最も望ましい構成となる。

なお、上記の実施例においてはコンデンサＣ６の容量値をコンデンサＣ５の容量値より大きくするとしたが、トランジスタＱ１内の寄生容量によってはその大小関係が逆になることもあり得る。
（実施例２）（請求項２に対応）
図３に、本発明の平衡出力回路の別の実施例の回路図を示す。図３において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。

図３に示した平衡出力回路２０においては、トランジスタＱ２のコレクタを抵抗Ｒ６を介して電源端子Ｖｃｃに接続するとともにコンデンサＣ７を介して平衡出力端子Ｓｏ１に接続している。また、トランジスタＱ３のコレクタを抵抗Ｒ７を介して電源端子Ｖｃｃに接続するとともにコンデンサＣ８を介して出力端子Ｓｏ２に接続し、コンデンサＣ８の容量値をコンデンサＣ７の容量値より大きくしている。そして、これに応じてコンデンサＣ５とＣ６の容量値を等しくしている。、なお、図３においては、コンデンサＣ７、Ｃ８がそれぞれ特許請求の範囲における第３、第４の結合コンデンサに相当する。

ここで、平衡出力回路２０において、トランジスタＱ１のコレクタ、エミッタからトランジスタＱ２とＱ３を等価的に見た場合の回路図を図４に示す。図４において、図２と同じものについては説明を省略する。まず、コンデンサＣｂｃ２はトランジスタＱ２のベース・コレクタ間容量であり、コンデンサＣｂｃ３はトランジスタＱ３のベース・コレクタ間容量である。そして、Ｃｚ１、Ｃｚ２はそれぞれ平衡出力端子Ｓｏ１、Ｓｏ２に接続された負荷インピーダンスの容量成分を意味している。トランジスタＱ２とＱ３は同じ特性を持つものを採用しているためにコンデンサＣｂｃ２とＣｂｃ３の容量値は同じである。

この結果、平衡出力回路２０においては、トランジスタＱ１のコレクタとグランドとの間にはコンデンサＣ５、Ｃｂｅ２、Ｃｂｃ２、Ｃ７、Ｃｚ１からなる回路が接続され、トランジスタＱ１のエミッタとグランドとの間にはコンデンサＣ６、Ｃｂｅ３、Ｃｂｃ３、Ｃ７、Ｃｚ２からなる回路が接続されることになる。上述のようにトランジスタＱ２とＱ３は同じ特性を持つものを採用しているためにコンデンサＣｂｅ２とＣｂｅ３の容量値は同じでありコンデンサＣｂｃ２とＣｂｃ３の容量値も同じである。また、負荷インピーダンスも通常は同じものが接続されるので、その容量性分Ｃｚ１とＣｚ２の容量値も同じである。そのため、コンデンサＣ７とＣ９の容量値の違いのためにトランジスタＱ１のコレクタとグランドとの間の容量値よりもエミッタとグランドとの間の容量値の方が大きいくなる。これは、図１の実施例の場合と同様にトランジスタＱ１のエミッタとグランドとの間に別途位相補正のためのコンデンサを接続した場合と等価になることを意味する。

このように、本発明の平衡出力回路２０においても、トランジスタやコンデンサを別途追加しないにもかかわらず位相補正のためのコンデンサを追加した場合と実質的に同じことになる。その結果、特許文献１や２の場合と同様に２つの信号出力端子から出力される信号の位相を完全な逆相に近付けることができる。

そして、この場合も平衡出力回路１０の場合と同様に容量値のバリエーションの多い結合用のコンデンサＣ７、Ｃ８に実際の位相補正の機能を持たせることができるため別途部品を追加する必要がなく、また高い設計の自由度を確保することができる。
（実施例３）（請求項１に従属する請求項３に対応）
図５に、本発明の周波数逓倍回路の一実施例の回路図を示す。図５において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。

図５に示した周波数逓倍回路３０においては、トランジスタＱ２のコレクタとトランジスタＱ３のコレクタが互いに接続され、その接続点が結合コンデンサＣ１０を介して出力端子Ｓｏに接続されている。また、２つのトランジスタＱ２、Ｑ３のコレクタの接続点と電源との間にはコンデンサＣ９とインダクタＬ１がそれぞれ接続されている。

このように構成された周波数逓倍回路２０においては、トランジスタＱ２とＱ３は非Ａ級動作、より具体的にはＢ級動作に近い動作を行うようにバイアス条件を設定しておく。そのため、トランジスタＱ２やＱ３のコレクタから出力される信号はベースに入力される信号を半波整流したような波形になる。しかも、トランジスタＱ２のコレクタから出力される信号の波形とトランジスタＱ３のコレクタから出力される信号の波形は、ベースへの入力信号の位相が反転していることより半波長ずつずれたものとなる。そのため、トランジスタＱ２のコレクタとトランジスタＱ３のコレクタが互いに接続された点の信号波形は入力信号を全波整流したような波形になる。このような全波整流波形には、もとの入力信号の周波数の２倍の周波数の信号が多く含まれる。そのため、この２倍の周波数の信号で整合が取れるようにコンデンサＣ９とインダクタＬ１の値を設定しておくことによって、出力端子Ｓｏからは入力信号の２倍の周波数の信号を取り出すことができる。

なお、上記の全波整流を利用して信号の周波数を２逓倍する方式は公知である。ただ、この方式においては、半波整流する前の２つの信号の位相が１８０°からずれていると２倍波を取り出す効率が低下するという問題がある。この点に関して、本願発明の周波数逓倍回路３０においては、本願発明の平衡出力回路１０の構成をほぼそのまま内部に採用している。そのため、２つの半波整流波形の位相を非常に正確に１８０°ずれたものとすることができる。この結果、周波数逓倍回路３０においては入力信号の２倍の周波数の信号を非常に効率よく取り出すことができる。

ところで、上記の説明においては、Ｂ級動作させることによってトランジスタＱ２やＱ３のコレクタから出力される信号はベースに入力される信号を半波整流したような波形になるとした。しかしながら、トランジスタＱ１のコレクタおよびエミッタから出力される信号自身がもともと正弦波ではなく矩形波のような歪んだ形状で、しかも一方を反転させても他方と一致しないような形状になることがほとんどである。そのため、２つのトランジスタＱ２、Ｑ３が完全なＡ級動作をしてもコレクタからの出力信号を合成したときに一方によって他方が相殺されない可能性がある。そのため、２つのトランジスタＱ２、Ｑ３の動作としては非Ａ級動作が必須というわけではない。
（実施例４）（請求項２に従属する請求項３に対応）
図６に、本発明の周波数逓倍回路の別の実施例の回路図を示す。図６において、図３と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。

図６に示した周波数逓倍回路４０においては、平衡出力端子Ｓｏ１を出力端子Ｓｏに接続するとともに平衡出力端子Ｓｏ２も出力端子Ｓｏに接続している。すなわち、出力端子Ｓｏにおいて２つの平衡出力端子Ｓｏ１、Ｓｏ２が互いに接続されている。なお、周波数逓倍回路４０は図３の平衡出力回路２０の使用を前提としているので、コンデンサＣ５とＣ６の容量値が等しく、コンデンサＣ８の容量値はコンデンサＣ７の容量値より大きく設定されている。そのため、コンデンサＣ７とＣ８の容量値の違いによって出力端子Ｓｏで合成される２つの平衡信号の位相のずれは小さくなっている。

このように構成された周波数逓倍回路４０においては、トランジスタＱ２とＱ３は非Ａ級動作、より具体的にはＢ級動作に近い動作を行うようにバイアス条件を設定しておく。これによって上述の周波数逓倍回路３０と同様に出力端子Ｓｏからは入力信号の２倍の周波数の信号を効率よく取り出すことができる。
（実施例５）（請求項１に従属する請求項３に対応）
なお、図６に示した周波数逓倍回路４０においては、コンデンサＣ５とＣ６の容量値を等しくし、コンデンサＣ７とＣ８の容量値のみを異ならせているが、コンデンサＣ５とＣ６の容量値も異ならせても、例えばコンデンサＣ６の容量値をコンデンサＣ５の容量値より大きくしても構わない。そして、その場合には値を変更できる要素が４つに増えることになるため、さらに設計の自由度が増すことになる。
（実施例６）（請求項４に対応）
図７に、本発明の電子装置の一実施例の斜視図を示す。図７において、電子装置の１つである携帯電話端末５０は、筐体５１と、その中に配置されたプリント基板５２と、プリント基板５２上に実装された本発明の平衡出力回路１０を備えている。平衡出力回路１０は送信信号や受信信号を平衡信号に変換するために用いられる。

このように構成された携帯電話端末５０においては、本発明の平衡出力回路１０を用いているため、高性能化を図ることができる。

なお、図７においては電子装置として携帯電話端末を示したが、電子装置としては携帯電話端末に限るものではなく、本発明の平衡出力回路や周波数逓倍回路を用いたものであれば何でも構わないものである。

本発明の平衡出力回路の一実施例を示す回路図である。 図１の平衡出力回路の一部を等価的に見た回路図である。 本発明の平衡出力回路の別の実施例を示す回路図である。 図３の平衡出力回路の一部を等価的に見た回路図である。 本発明の周波数逓倍回路の一実施例を示す回路図である。 本発明の周波数逓倍回路の別の実施例を示す回路図である。 本発明の電子装置の一実施例を示す斜視図である。 従来の平衡出力回路を示す回路図である。

符号の説明

１０、２０ 平衡出力回路
３０、４０ 周波数逓倍回路
Ｑ１ トランジスタ（第１のトランジスタ）
Ｑ２ トランジスタ（第２のトランジスタ）
Ｑ３ トランジスタ（第３のトランジスタ）
Ｃ１、Ｃ４、Ｃ９、Ｃ１０ コンデンサ
Ｃ５ コンデンサ（第１の結合コンデンサ）
Ｃ６ コンデンサ（第２の結合コンデンサ）
Ｃ７ コンデンサ（第３の結合コンデンサ）
Ｃ８ コンデンサ（第４の結合コンデンサ）
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７ 抵抗
Ｌ１ インダクタ
Ｖｃｃ 電源端子
Ｓｉ 入力端子
Ｓｏ 出力端子
Ｓｏ１、Ｓｏ２ 平衡出力端子
５０ 携帯電話端末

Claims (4)

1. コレクタが抵抗を介して電源に接続されるとともにエミッタが抵抗を介してグランドに接続された第１のトランジスタと、ベースが前記第１のトランジスタのコレクタに第１の結合コンデンサを介して接続されるとともにエミッタがグランドに接続された第２のトランジスタと、ベースが前記第１のトランジスタのエミッタに第２の結合コンデンサを介して接続されるとともにエミッタがグランドに接続された第３のトランジスタとを備え、前記第１のトランジスタのベースを不平衡入力端子とし、前記第２および第３のトランジスタの２つのコレクタを平衡出力端子とした平衡出力回路において、
   前記第２および第３のトランジスタを同じ特性のものとし、
   前記第２の結合コンデンサの容量値を前記第１の結合コンデンサの容量値よりも大きくする、ことを特徴とする平衡出力回路。
2. コレクタが抵抗を介して電源に接続されるとともにエミッタが抵抗を介してグランドに接続された第１のトランジスタと、ベースが前記第１のトランジスタのコレクタに第１の結合コンデンサを介して接続されるとともにエミッタがグランドに接続された第２のトランジスタと、ベースが前記第１のトランジスタのエミッタに第２の結合コンデンサを介して接続されるとともにエミッタがグランドに接続された第３のトランジスタとを備え、前記第１のトランジスタのベースを不平衡入力端子とし、前記第２および第３のトランジスタの２つのコレクタをそれぞれ第３および第４の結合コンデンサを介して平衡出力端子とした平衡出力回路において、
   前記第２および第３のトランジスタを同じ特性のものとし、
   前記第２の結合コンデンサの容量値を前記第１の結合コンデンサの容量値と等しくするとともに、前記第４の結合コンデンサの容量値を前記第３の結合コンデンサの容量値よりも大きくする、ことを特徴とする平衡出力回路。
3. 請求項１または２に記載の平衡出力回路を備え、２つの前記平衡出力端子を互いに接続したことを特徴とする周波数逓倍回路。
4. 請求項１または２に記載の平衡出力回路あるいは請求項３に記載の周波数逓倍回路を用いたことを特徴とする電子装置。

Images