JP5039959B2

JP5039959B2 - 発振器

Info

Publication number: JP5039959B2
Application number: JP2007226858A
Authority: JP
Inventors: 隆仲村; 文雄木村
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2007-08-31
Filing date: 2007-08-31
Publication date: 2012-10-03
Anticipated expiration: 2027-08-31
Also published as: JP2009060457A

Description

本発明は、ＭＥＭＳ技術を用いた発振器に関するものである。

携帯電話等に代表される携帯情報端末機器等の種々の電子部品の小型化と高精度化の要求が高まっている中で、この様な携帯情報端末機器には小型でしかも安定な高周波信号源が必要不可欠である。
この要求を満足させるための代表的な電子部品が水晶振動子である。水晶振動子は、良好な結晶の安定性から、発振子の品質の指標である共振先鋭度（即ちＱ値）が極めて大きく、１００００を超える事が知られている。これが、無線携帯機器、パーソナルコンピュータ等の安定な高周波信号源として、広く水晶振動子が利用されている理由である。
しかし、この水晶振動子は、近年のより一層の小型化の要求を十分に満足させる事ができない事も明らかになってきている。

そこで近年、水晶振動子の代わりに、シリコンを用いたＭＥＭＳ(Micro-Electro-Mechanical-System)技術により形成された振動子を用いた高Ｑ値を有するマイクロスケール・メカニカル共振器が開発されている。このマイクロマニシングにおける最近の進歩は、通信及び時計（タイムキーパ）アプリケーションで用いられる高安定な発振器のサイズの縮小及びコストの低減を可能としている。
特に、シリコンで形成された表面マイクロメカニカル共振器として、１００００を超えるＱ値を有し、ＭＦ〜ＶＨＦ周波数間にて発振可能であるＩＣコンパチブルの発振器が多結晶シリコンを構造材料にて動作が実証されている（例えば、非特許文献１参照）。

また、表面マイクロマシニング及び集積回路を組み合わせるプレーナ処理を用い、共振器及びこの発振を維持する周辺回路の全てがワンチップにて集積化されたマイクロメカニカル発振器も、高いＱ値にて動作が実証されている（例えば、非特許文献２参照）。
C.T.-c.Nguyen, "Frequency-Selective MEMS for Miniaturized Low-Power Communication Devices (invited)," IEEE Trans. MICROWAVE THEORY TECH., Vol.47, No.8, pp.1486-1503, August 1999 C.T.-c.Nguyen and R.T.Howe, "An Integrated CMOS Micromechanical Resonator High-Q Oscillator," IEEE SOLID-STATE CIRCUITS, Vol.34, No.4, pp.440-445, April 1999

上述したメカニカル発振器は、図４（ａ）に示す構造をしており、振動片３６のメカニカルな振動による容量変化を微少な電圧として検出用電極３３ｂにて検出し、この電圧をインバータＢ１、Ｂ２、Ｂ３からなる発振回路２１０が増幅して正帰還、すなわち駆動用電極３３ａに対して駆動電圧を印加することにより発振動作を行っている。
しかしながら、駆動用電極３３ａに対して駆動電圧を印加する際、図４（ｂ）に示すように、この振動片３６の駆動時に消費電流が発振周波数にて振動し、電源電圧にこの振動が重畳して、クロックノイズとして、同一チップにて同じ電源から駆動電力を得ている回路に対して影響を与えることとなる。

従来は、この解決策として電源にＣＲフィルタを付加したり、基板のレイアウトなどによりクロックノイズを低減することが行われていたが、部品点数の増加やスペース効率の悪化につながり、小型化を行うための阻害要因となっている。
本発明は、このような事情に鑑みてなされたもので、電力を供給する電源に発振時においてクロックノイズを重畳させない発振器を提供することを目的とする。

本発明の発振器は、振動自在に端部が固定されて長尺状に形成された振動片と、該振動片の長尺方向に対して垂直方向の一方の側に配置される、前記振動片を駆動する第１の駆動用電極と、前記振動片の長尺方向に対して垂直方向の他方の側に配置される、前記振動片を駆動する第２の駆動用電極と、前記振動片の振動による前記第１の駆動用電極と前記振動片から形成される第１の容量素子の容量変化による第１の検出電圧を入力し、この第１の検出電圧を増幅して前記第１の駆動用電極に第１の駆動信号を出力する第１の発振回路と、前記振動片の振動による前記第２の駆動用電極と前記振動片から形成される第２の容量素子の容量変化による第２の検出電圧を入力し、この第２の検出電圧を増幅して前記第２の駆動用電極に対し、前記第１の駆動信号と１８０°位相の異なる第２の駆動信号を出力する発振回路の駆動電圧を出力する第２の発振回路とを有することを特徴とする。

本発明の発振器は、前記第１の発振回路及び第２の発振回路のいずれか一方が奇数の信号反転回路列で形成され、他方が一方より１つ少ない信号反転回路列と、反転をしないバッファとから構成されていることを特徴とする。

本発明の発振器は、前記一方の発振回路における信号反転回路列のいずれか一つと、前記他方の発振回路における前記バッファとが遅延時間が同様なリニアアンプにて構成されていることを特徴とする。

以上説明したように、本発明によれば、第１の発振回路と第２の発振回路とがそれぞれ１８０°位相の異なる第１の駆動信号と第２の駆動信号とを、対応する第１の駆動用電極及び第２の駆動用電極に出力するため、第１及び第２の発振回路における電流消費の振動が平均化され、電力消費が一定となり、電源にクロックノイズが重畳せず、従来例のように部品点数の増加やスペース効率の悪化させることなく、他の回路に対する影響を抑制することができる。
という効果が得られる。

以下、本発明の一実施形態による発振器を図面を参照して説明する。図１は同実施形態による発振器の構成例を示す斜視図である。また、図２は発振器を構成する発振子の構造を示すものであり、図２（ａ）が平面図であり、図２（ｂ）が図１のＡ−Ａ’線に沿う断面図である。図４の従来例と同様な構成には同一の符号を付してある。
なお、本実施形態では、携帯電話や携帯情報端末機器等の種々の電子部品に用いられる発振器として説明する。また、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。

図１において、発振子３０は、シリコン支持層１１と、二酸化珪素（ＳｉＯ_２、以下、酸化膜）のＢＯＸ（ＢｕｒｉｅｄＯｘｉｄｅ）層１２と、シリコン活性層４４とが順次積層された、いわゆるＳＯＩ(Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ)基板４５を用いて半導体プロセス技術（例えば、ＭＥＭＳ技術）によって製造されるものである。
ただし、ＳＯＩ基板４５に限らず、シリコン等の半導体基板で発振子３０を製造しても構わない。これらの層の内、シリコン活性層４４にはシリコン支持層１１の外周に沿って立ち上がるフレーム３１と、このフレーム３１の内側に配置された振動子３２及び一対の固定電極３３ａ，３３ｂとが構成されている。固定電極３３ａ，３３ｂ及び振動子３２は上記シリコン（例えば、上記シリコン活性層４４）などの導体にて上記ＢＯＸ層１２上に形成され、図示しないがワイヤボンディングする部分には電極（金属などの導体で形成）が形成されている。
本実施形態において、振動子３２は振動片３６が振動自在に両持ち梁にて構成されているが、一方が固定された片持ち梁（カンチレバー）の構成でも良い。

そして、上述したように、シリコン支持層１１上に積層されたＢＯＸ層１２上にＩＣ基板２０が載置され、発振子３０の振動子３６及び固定電極３３ａ，３３ｂとボンディングワイヤ５２、５３、５５により、ＩＣ回路２１における各電極パッドに電気的に接続されている。
本実施形態においては、シリコン支持層１１を介してＩＣ基板２０と発振子３０とが一体的にパッケージングされている。

したがって、シリコン支持層１１は、ＩＣ基板２０も同時に支持する共通基板として機能する。なお、ＩＣ基板２０はフレーム３１に対して若干の隙間を空けた状態で載置されている。
また、図２（ａ）に示すように、振動子３２は、平面視略Ｉ字状のものであり、振動子アイランド３４ａ及び３４ｂ（ベース部）と、この振動子アイランド３４ａ及び３４ｂそれぞれに基端部３５ａ及び３５ｂを介して両持ち状に支持された振動片３６とを備えている。

振動子アイランド３４ａ及び３４ｂは、平面視矩形状のものであり、シリコン支持層１１上にＢＯＸ層１２を介して形成されている。この振動子アイランド３４ａは、上述したＩＣ２１の電極パッドとボンディングワイヤ５３を介して電気的に接続されることにより、振動子３２に予め設定された電圧が印加されるように構成されている。
振動片３６は、振動部アイランド３４ａ及び３４ｂに、その基端部３５ａ、３５ｂそれぞれが支持されるとともに、振動子アイランド３４ａの長手方向に沿う側面３４ｄに直交するＸ方向（一方向）に、振動子アイランド３４ｂに対して延出しているものである。また、振動片３６は、その下面３６ａとシリコン支持層１１の上面１１ａとの間にギャップを有しつつ（図２（ｂ）参照）延出しており、その延出方向（Ｘ方向）と直交するＹ方向（振動片３６の幅方向（他方向））に振動可能に構成されている。

振動子３２の両側方には、振動子の長尺方向に対して垂直方向に、振動子３２に対してギャップｄを空けた状態で、この振動子３２を間に挟むように一対の固定電極部３３ａ，３３ｂが配置されている。一対の固定電極部３３ａ，３３ｂは、振動片３６の幅方向に沿って形成されている。固定電極部３３ａ，３３ｂ各々は、振動片３６の長尺方向の側面４１ａ，４１ｂそれぞれに対して対向する凸部４０ａ、４０ｂ（対向部）を備え、この凸部４０ａ、４０ｂと振動片３６の対向している部分がギャップｄの間隙を有している。ここで、側面４１ａが凸部４０ａが対向し、側面４１ｂが凸部４０ｂと対向している。

振動片３６両側の側面４１ａ，４１ｂ各々と、凸部４０ａ、４０ｂの側面４８ａ，４８ｂとの対向する幅及び高さ（対向面積）、及び上記ギャップｄにより、振動子３２及び凸部４０ａ、４０ｂによる静電容量素子の容量値が設定される。ここで、上記静電容量素子は、振動片３６両側の側面４１ａ，４１ｂ各々と、凸部４０ａ、４０ｂの側面４８ａ，４８ｂとの対向している領域を指している。
また、固定電極部３３ａ，３３ｂは、すでに述べたように、シリコン支持層１１上にＢＯＸ層１２を介して形成されており、その側面４８ａ，４８ｂが、振動片３６の側面４１ａ、４１ｂに対して平行にギャップｄを有しつつ、振動子３２の側方を囲むように形成されている。

上記ＩＣ２１には、発振回路２２及び２３が設けられており、これら発振回路２２及び発振回路２３を図３（ａ）を用いて説明する。図３（ａ）は本実施形態における発振回路の構成例を説明するブロック図である。
従来例と異なり、発振子３０における固定電極３３ａ及び３３ｂのいずれもが駆動用電極として用いられ、振動子３２が検出用電極として用いられている。振動子３２には、インピーダンス素子２００を介してバイアス電圧Ｖｂが印加されている。このインピーダンス素子２００は、例えば抵抗またはインダクタであり、振動子３２に対して大電流の流入及び流出を防止するための電流量を制御するために設けられている。
発振回路２２は、振動子３２の振動片３６の振動による容量変化を、この振動子３２の振動子アイランド３４ａにて電圧変化として検出し、この検出した電圧を増幅した第１駆動信号を、固定電極３３ａへ出力する。

また、発振回路２３は、振動子３２の振動片３６の振動による容量変化を、この振動子３２の振動子アイランド３４ａにて電圧変化として検出し、この検出した電圧を増幅した第２駆動信号を、発振回路２２の駆動信号に対して位相が１８０°ずれたタイミングにて固定電極３３ｂへ出力する。
これにより、振動片３６は、上記第１駆動信号により凸部４０ａとの間に生じる静電引力及び斥力と、上記第２駆動信号により凸部４０ｂとの間に生じる静電引力及び斥力とにより振動する。このとき、振動片３６と凸部４０ａとの間に静電引力が生じている際、振動片３６と凸部４０ｂとの間に静電斥力が生じ、一方、振動片３６と凸部４０ａとの間に静電斥力が生じている際、振動片３６と凸部４０ｂとの間に静電引力が生じ、振動片３６が、両側から振動するよう駆動されるため、従来例のように一方から駆動される場合に比較して発振状態がより安定する。

上記発振回路２２は、偶数の信号反転回路列とそれと直列に接続された非反転のバッファ、例えば２つのインバータＢ８及びＢ９と非反転リニアアンプＢ７とから構成されている。検出用電極である振動子アイランド３４ａと非反転リニアアンプＢ７の入力端子とは、直流阻止コンデンサＣ２を介して接続され、非反転リニアアンプＢ７の出力端子にはインバータＢ８の入力端子が接続され、インバータＢ８の出力端子にはインバータＢ９の入力端子が接続され、インバータＢ９の出力端子には駆動用電極の固定電極３３ａが接続されている。

また、上記発振回路２３は、偶数の信号反転回路列とそれと直列に接続された反転のバッファ、例えば２つのインバータＢ５及びＢ６と反転リニアアンプＢ４とから構成されている。検出用電極である振動子アイランド３４ａと反転リニアアンプＢ４の入力端子とは、直流阻止コンデンサＣ１を介して接続され、反転リニアアンプＢ４の出力端子にはインバータＢ５の入力端子が接続され、インバータＢ５の出力端子にはインバータＢ６の入力端子が接続され、インバータＢ６の出力端子には駆動用電極の固定電極３３ｂが接続されている。

また、上記非反転リニアアンプＢ７と反転リニアアンプとは遅延時間（スルーレート）が同様である必要がある。これにより、発振回路２２は発振回路２３に比較して信号の位相反転の処理が１つ少ないため、発振回路２３の出力する第２の駆動信号に対して、１８０度位相の異なる第１の駆動信号を出力することとなる。
すなわち、発振回路２３は奇数の信号反転回路列で形成され、発振回路２２は発振回路２２より１つ少ない信号反転回路列と、反転をしないバッファとから構成され、位相の異なる駆動信号を発振子３２に供給することとなる。

上述したように、発振回路２２が固定電極３３ａに出力する第１駆動信号と、発振回路２３が固定電極３３ｂに出力する第２駆動信号との位相が１８０°異なっている。
このため、図３（ｂ）に示すように、発振回路２２の消費電流のピーク値と発振回路２３の消費電流とのピーク値との位相が１８０°異なるため、発振回路２２及び発振回路２３双方の消費電流を合わせた合計の消費電流（あるいは消費電力）が平均されて一定となり、クロックノイズが電源に重畳することがなくなる。
上述したように、本実施形態による発振器は、従来例のように、電源にＣＲフィルタを付加したり、基板のレイアウトなどによりクロックノイズを低減する必要がなく、部品点数の増加やスペース効率の悪化を抑制することができ、従来に比較してより発振器を小型化することが可能となる。

本発明の一実施形態による発振器１０の構成例を示す斜視図である。図１における発振子３０の構成例を示す図である。発振器１０における発振回路の構成例を示す概念図。従来の発振器の構成を説明する概念図である。

符号の説明

１１…シリコン支持層
１２…ＢＯＸ層
２０…ＩＣ基板
２１…ＩＣ
２２，２３…発振回路
３０…発振子
３１…フレーム
３２…振動子
３３ａ，３３ｂ…固定用電極
３４ａ，３４ｂ…振動子アイランド
３５ａ，３５ｂ…基端部
３６…振動片
４０ａ，４０ｂ…凸部
４１ａ，４１ｂ，４８ａ，４８ｂ…側面
４５…ＳＯＩ基板
５２，５３，５５…ボンディングワイヤ
２００…インピーダンス素子
Ｂ５，Ｂ６，Ｂ７，Ｂ９…インバータ
Ｂ４，Ｂ７…リニアアンプ
Ｃ１，Ｃ２…直流阻止コンデンサ

Claims

振動自在に端部が固定されて長尺状に形成された振動片と、
該振動片の長尺方向に対して垂直方向の一方の側に配置される、前記振動片を駆動する第１の駆動用電極と、
前記振動片の長尺方向に対して垂直方向の他方の側に配置される、前記振動片を駆動する第２の駆動用電極と、
前記振動片の振動による前記第１の駆動用電極と前記振動片から形成される第１の容量素子の容量変化による第１の検出電圧を入力し、この第１の検出電圧を増幅して前記第１の駆動用電極に第１の駆動信号を出力する第１の発振回路と、
前記振動片の振動による前記第２の駆動用電極と前記振動片から形成される第２の容量素子の容量変化による第２の検出電圧を入力し、この第２の検出電圧を増幅して前記第２の駆動用電極に対し、前記第１の駆動信号と１８０°位相の異なる第２の駆動信号を出力する発振回路の駆動電圧を出力する第２の発振回路と
を有することを特徴とする発振器。
前記第１の発振回路及び第２の発振回路のいずれか一方が奇数の信号反転回路列で形成され、他方が一方より１つ少ない信号反転回路列と、反転をしないバッファとから構成されていることを特徴とする請求項１に記載の発振器。
前記一方の発振回路における信号反転回路列のいずれか一つと、前記他方の発振回路における前記バッファとが遅延時間が同様なリニアアンプにて構成されていることを特徴とする請求項２に記載の発振器。