JP4425893B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4425893B2 JP4425893B2 JP2006224253A JP2006224253A JP4425893B2 JP 4425893 B2 JP4425893 B2 JP 4425893B2 JP 2006224253 A JP2006224253 A JP 2006224253A JP 2006224253 A JP2006224253 A JP 2006224253A JP 4425893 B2 JP4425893 B2 JP 4425893B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- metal
- solder
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(第1の実施の形態)
まず、半導体装置の最上の金属配線又は金属パッドの上に順に形成されたニッケルリン層と錫合金はんだ層との接合後の分析結果について以下に説明する。
配線、パッドとなる金属パターン上の第1の外部接続端子は例えば以下のようにして形成される。
基板上に第2の接続端子を形成するために、図11(a)に示すように、配線3の上に厚さ3000nmのニッケル銅リン(NiCuP)層18を無電解めっき法により形成し、その上に膜厚100nm以下の金(Au)層19を形成し、その後に金層19の上にSnを5 wt.%以上含むSn合金はんだ層20を載せた。NiCuP層18内のリン濃度は1〜15 wt.%である。
基板上に第3の接続端子を形成するために、図14(a)に示すように、配線3の上に膜厚3000nmのニッケルリン(NiP)層21を無電解めっき法により形成し、その上に膜厚100nm以下のAu層22を無電解めっき法により形成し、さらに、錫(Sn)を主成分とし且つ銅(Cu)を0.5%含む銅含有錫合金はんだ層23、例えばSnCuAgはんだ層23を金層22の上に形成する。SnCuAgはんだ層23中の錫の含有量は5 wt.%以上であればよい。
図17は、本発明の第2の実施の形態におけるチップ状の半導体装置の平面図である。
図18では、半導体装置31上の下地カバー膜39及び無機絶縁膜38の開口部38aを通して金属パッド34の表面に直に突起状電極35を接続している。しかし、開口部38a同士の間隔が狭くなってくると、突起状電極35の金属パッド34への接続が難しくなるので、突起状電極35の接続位置を半導体装置31の中央寄りの位置に変更することが好ましい。
本実施形態では、外部接続端子として突起状の電極を持ち且つ半導体基板の露出面積を低減する構造とその形成方法について説明する。
図35、図36、図37は、それぞれ図18,図23、図24に示した半導体基板36の下面にアンダー被覆膜46を形成した構造を示す断面図である。
図40、図41、図42は、それぞれ図18,図23、図24に示した半導体基板36の側面にサイド被覆膜47を形成した構造を示す断面図である。
図49、図50、図51は、それぞれ図18,図23、図24に示した半導体基板36の下面にアンダー被覆膜46を、側面にサイド被覆膜47をそれぞれ形成した構造を有する断面図である。
前記電極上にバリアメタルとして形成されてリン又はホウ素のいずれかの第1元素を含有する第1元素含有ニッケル層と、
前記第1元素含有ニッケル層の上に形成され且つ前記第1元素を前記ニッケル第1元素合金層よりも多く含む高第1元素含有ニッケル層と、
前記高第1元素含有ニッケル層の上に形成されたニッケル錫合金層と、
前記ニッケル錫合金層の上に形成された錫合金層と、
前記錫合金層の上に形成された錫合金はんだ層と
を有することを特徴とする外部接続端子。
前記電極上にバリアメタルとして形成されてリン又はホウ素のいずれかの第1元素を含有する第1元素含有ニッケル銅層と、
前記第1元素含有ニッケル銅層の上に形成され且つ前記第1元素を前記第1元素含有ニッケル銅層よりも多く含む高第1元素含有ニッケル銅層と、
前記高第1元素含有ニッケル銅層の上に形成されたニッケル銅錫合金層と、
前記ニッケル銅錫合金層の上に形成された錫合金はんだ層と
を有することを特徴とする外部接続端子。
前記層間絶縁膜の上に形成された金属パターンと、
前記金属パターンを露出する第1開口が形成された無機絶縁膜と、
前記第1開口を通して前記金属パターンに電気的に接続される突起状電極と、
前記無機絶縁膜の上に形成されて前記突起状電極の少なくとも上部を露出する第2開口を有する有機絶縁膜と、
前記突起状電極の少なくとも前記上部の表面上に形成された下地金属層及びはんだ層と、
前記半導体基板の下面と側面の少なくとも一方に形成された樹脂又は金属からなる被覆膜と
を有することを特徴とする半導体装置。
前記無機絶縁膜上に形成されて前記第1開口を通して前記金属パターンに接続され且つ前記第2開口の下で前記突起状電極が接続される該引出配線を有する
ことを特徴とする付記29に記載の半導体装置。
Claims (6)
- 半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された金属パターンと、
前記金属パターンを露出する第1開口が形成された無機絶縁膜と、
前記第1開口を通して前記金属パターンに電気的に接続される突起状電極と、
前記無機絶縁膜の上に形成されて前記突起状電極の少なくとも上部を露出する第2開口を有する有機絶縁膜と、
前記突起状電極の少なくとも前記上部の表面上に形成された下地金属層及びはんだ層と、
前記半導体基板の下面と側面の少なくとも一方に形成された樹脂又は金属からなる被覆膜とを有し、
前記下地金属層は、
リンを含有する第1ニッケル層と、
前記第1ニッケル層の上に形成され、且つリンを前記第1ニッケル層よりも多く含む第2ニッケル層と、
前記第2ニッケル層の上に形成されたニッケル錫合金層と
を含むことを特徴とする半導体装置。 - 前記第1開口と前記第2開口は重ねて形成され、
前記突起状電極は前記金属パターンに直に接続されることを特徴とする請求項1に記載の半導体装置。 - 前記第1開口と前記第2開口は重ねて形成され、
前記無機絶縁膜上に形成されて前記第1開口を通して前記金属パターンに接続され且つ前記第2開口の下で前記突起状電極が接続される引出配線を有することを特徴とする請求項1に記載の半導体装置。 - 前記有機絶縁膜と前記無機絶縁膜の間には、有機絶縁材よりなる下地カバー膜が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記有機絶縁膜は、室温で24時間の吸湿率が0.5%以下の材料から形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記有機絶縁膜は、ベンゾシクロブテン、ビスマルイミド、シリコン樹脂、エポキシ樹脂のいずれかであることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006224253A JP4425893B2 (ja) | 2006-08-21 | 2006-08-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006224253A JP4425893B2 (ja) | 2006-08-21 | 2006-08-21 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000402535A Division JP3910363B2 (ja) | 2000-12-28 | 2000-12-28 | 外部接続端子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007019528A JP2007019528A (ja) | 2007-01-25 |
JP4425893B2 true JP4425893B2 (ja) | 2010-03-03 |
Family
ID=37756341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006224253A Expired - Fee Related JP4425893B2 (ja) | 2006-08-21 | 2006-08-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4425893B2 (ja) |
-
2006
- 2006-08-21 JP JP2006224253A patent/JP4425893B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007019528A (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3910363B2 (ja) | 外部接続端子 | |
JP4597940B2 (ja) | 外部接続端子 | |
US6329222B1 (en) | Interconnect for packaging semiconductor dice and fabricating BGA packages | |
TWI442532B (zh) | 積體電路元件與封裝組件 | |
JP6572673B2 (ja) | 電子装置及び電子装置の製造方法 | |
US20100132998A1 (en) | Substrate having metal post and method of manufacturing the same | |
CN106847784B (zh) | 半导体器件 | |
TW200403827A (en) | Methods of forming electronic structures including conductive shunt layers and related structures | |
TW201208030A (en) | Wafer level package (WLP) device having bump assemblies including a barrier metal | |
JP4121542B1 (ja) | 電子装置の製造方法 | |
TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
JP2003188313A (ja) | 半導体装置およびその製造方法 | |
JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
JP4115306B2 (ja) | 半導体装置の製造方法 | |
TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
KR102210802B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3700598B2 (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
JP2001060760A (ja) | 回路電極およびその形成方法 | |
JP2012190939A (ja) | 半導体装置およびその製造方法 | |
JP4425893B2 (ja) | 半導体装置 | |
JP6593119B2 (ja) | 電極構造、接合方法及び半導体装置 | |
JP2004047537A (ja) | 半導体装置及びその製造方法 | |
JP2011243746A (ja) | 半導体装置の製造方法 | |
JP3748419B2 (ja) | フリップチップ型icの製造方法 | |
JP3873846B2 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080602 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |