以下、本発明を実施するための最良の形態(以下、単に実施の形態という。)について、図面を参照して詳細に説明する。
図1は本発明の一実施の形態に係る電圧変換装置の構成を表すものである。本実施の形態の電圧変換装置は、高圧バッテリ10から出力される入力直流電圧Vinを、より低い出力直流電圧Vout に変換して低圧バッテリ11に供給するセンタタップ型カソードコモン接続のDC−DCコンバータとして機能するものであり、例えば燃料電池車等の車両に搭載されて好適なものである。
この電圧変換装置は、入力端子T1,T2と出力端子T3,T4との間に並列接続された主変換回路1および副変換回路2と、副変換回路2に接続された第1の制御回路3および第2の制御回路4と、第2の制御回路4に接続されたパルス検出回路5とを備えている。入力端子T1,T2は高圧バッテリ10に接続され、出力端子T3,T4は負荷13が接続された低圧バッテリ11に接続されている。
主変換回路1はマスタとして機能するもので、それ自体で、入力端子T1,T2から入力された入力直流電圧Vinを異なる電圧(出力電圧Vout )に変換するDC−DCコンバータとして機能するようになっている。副変換回路2はスレーブとして機能するもので、それ自体で、主変換回路1と同様の電圧変換を行うDC−DCコンバータとして機能するようになっている。主変換回路1は負荷13の消費電力の大小にかかわらず、高出力電力領域から低出力電力領域にわたって、常に動作するようになっている。一方、副変換回路2は、高出力電力領域においてのみ動作するようになっている。このような回路選択制御は、後述するように、第1の制御回路3によって行われる。以下、主変換回路1および副変換回路2について詳細に説明する。
まず、主変換回路1について説明する。
主変換回路1は、1次側高圧ラインH1と1次側低圧ラインL1との間に設けられたスイッチング回路101と、1次側巻線CA1およびこれと磁気結合する2次側巻線CB1,CC1を有するトランス102とを備えている。1次側高圧ラインH1の入力端子T1と1次側低圧ラインL1の入力端子T2との間には、高圧バッテリ10から出力される入力直流電圧Vinが印加されるようになっている。主変換回路1はまた、トランス102の2次側に設けられた整流回路103と、この整流回路103に接続された平滑化回路104とを備えている。主変換回路1はさらに、スイッチング制御回路106と、1次側低圧ラインL1に設けられた電流検出トランス107と、この電流検出トランス107に接続された電流電圧変換回路108と、1次側高圧ラインH1に設けられた主補助電源109とを備えている。
スイッチング回路101は、高圧バッテリ10からの入力直流電圧Vinをほぼ矩形波状のパルス電圧に変換する単相スイッチング回路である。このスイッチング回路101は、スイッチング制御回路106から供給されるスイッチング信号SG11〜SG14によってそれぞれ駆動される4つのスイッチング素子S11,S12,S13,S14をフルブリッジ接続してなるスイッチング回路である。スイッチング素子S11,S12,S13,S14としては、例えばMOS-FET(Metal Oxide Semiconductor - Field Effect Transistor) やIGBT(Insulated Gate Bipolor Transistor) 等が用いられる。スイッチング制御回路106は、主補助電源109から電流供給を受けて動作するようになっている。
スイッチング素子S11はトランス102の1次側巻線CA1の一端と1次側高圧ラインH1との間に設けられ、スイッチング素子S12は1次側巻線CA1の他端と1次側低圧ラインL1との間に設けられている。スイッチング素子S13は1次側巻線CA1の上記他端と1次側高圧ラインH1との間に設けられ、スイッチング素子S14は1次側巻線CA1の上記一端と1次側低圧ラインL1との間に設けられている。
スイッチング回路101では、スイッチング素子S11,S12がオンすることにより、1次側高圧ラインH1から順にスイッチング素子S11、1次側巻線CA1およびスイッチング素子S12を通って1次側低圧ラインL1に至る第1の電流経路に電流が流れる一方、スイッチング素子S13,S14がオンすることにより1次側高圧ラインH1から順にスイッチング素子S13、1次側巻線CA1およびスイッチング素子S14を通って1次側低圧ラインL1に至る第2の電流経路に電流が流れるようになっている。
トランス102の一対の2次側巻線CB1,CC1はセンタタップCで互いに接続され、このセンタタップCが接地ラインLG1を介して出力端子T4に導かれている。つまり、このDC−DCコンバータはセンタタップ型である。トランス102は、スイッチング回路101によって変換されたパルス電圧を降圧し、一対の2次側巻線CB1,CC1の各端部から、互いに180度位相が異なるパルス電圧を出力するようになっている。この場合の降圧の度合いは、1次側巻線CA1と2次側巻線CB1,CC1との巻数比によって定まる。
整流回路103は、一対のダイオードD11、D12からなる単相全波整流回路である。ダイオードD11のアノードはトランス102の2次側巻線CB1の一端に接続され、ダイオードD12のアノードは2次側巻線CC1の一端に接続されている。ダイオードD11、D12の各カソード同士は出力ラインLO1に共通に接続されている。つまり、この整流回路103はカソードコモン接続の構造を有しており、トランス102の交流出力電圧の各半波期間をそれぞれダイオードD11、D12によって個別に整流して整流電圧を得るようになっている。
トランス102の2次側巻線CC1と整流回路103とが接続された位置X(具体的には、ダイオードD12のアノード)における電圧Vaa(以下、トランス出力電圧Vaaという。)は、パルス検出回路5に入力されるようになっている。パルス検出回路5は、このトランス出力電圧Vaaに基づき、パルス電圧の有無を検出するようになっている。その詳細は後述する。
平滑化回路104は、出力ラインLO1に挿入配置されたチョークコイル104Lと、出力ラインLO1(具体的にはチョークコイル104Lの一端)と接地ラインLG1との間に接続された平滑コンデンサ104Cとを含んで構成されている。接地ラインLG1の端部には出力端子T4が設けられている。このような構成の平滑化回路104では、整流回路103で整流された直流電圧を平滑化して出力直流電圧Vout を生成し、これを出力端子T3,T4から低圧バッテリ11に給電するようになっている。
電流検出トランス107は、1次側低圧ラインL1に挿入接続された1次側巻線CD1と、一端が接地接続されて1次側巻線CD1と磁気結合する2次側巻線CE1とを有する。この電流検出トランス107は、1次側低圧ラインL1に流れる電流に対応した電流I1を2次側巻線CE1で検出するようになっている。
電流電圧変換回路108は、電流検出トランス107の2次側巻線CE1の一端(接地側とは反対側)にアノードが接続された整流ダイオード108Dと、2次側巻線CE1の他端(接地側)と整流ダイオード108Dのカソードとの間に並列接続された抵抗器108Rおよびコンデンサ108Cとを有する。この電流電圧変換回路108は、電流検出トランス107で検出した電流I1を整流ダイオード108Dによって半波整流した上でコンデンサ108Cによりピークホールドし、これにより得られた直流の電流検出電圧Vs1を出力するようになっている。
主補助電源109は、入力端子T1,T2に入力される入力直流電圧Vinを変換して直流電圧Vcc1を生成する電源回路であり、例えばフライバックコンバータ回路によって構成される。このフライバックコンバータ回路は高出力電力を得るには不向きだが、小型で回路構成も比較的簡易であり、制御回路など低消費電力な回路の駆動電源として適している。なお、主補助電源109により生成された直流電圧Vcc1は、スイッチング制御回路106の動作電源として利用されるようになっている。
次に、副変換回路2について説明する。なお、図1において、副変換回路2の構成要素には、主変換回路1における対応する構成要素の符号に「100」または「10」を加えた符号を付し、適宜説明を省略する。
副変換回路2の回路構成は、主変換回路1と同様であり、1次側高圧ラインH2と1次側低圧ラインL2との間に設けられたスイッチング回路201と、1次側巻線CA2およびこれと磁気結合する2次側巻線CB2,CC2を有するトランス202と、トランス202の2次側に設けられた整流回路203と、この整流回路203に接続された平滑化回路204とを備えている。副変換回路2はさらに、スイッチング制御回路206と、1次側低圧ラインL2に設けられた電流検出トランス207と、この電流検出トランス207に接続された電流電圧変換回路208と、1次側高圧ラインH2に設けられた副補助電源209とを備えている。
スイッチング回路201、トランス202、整流回路203、平滑化回路204、スイッチング制御回路206、電流検出トランス207、電流電圧変換回路208および副補助電源209は、それぞれ、主変換回路1におけるスイッチング回路101、トランス102、整流回路103、平滑化回路104、スイッチング制御回路106、電流検出トランス107、電流電圧変換回路108および主補助電源109と同様の構成および機能を有している。例えば、電流電圧変換回路208は、電流検出トランス207で検出した電流I2を整流ダイオード208Dによって半波整流した上でコンデンサ208Cによりピークホールドし、これにより得られた直流の電流検出電圧Vs2を出力するようになっている。また、副補助電源209は、入力端子T1,T2に入力される入力直流電圧Vinを変換して直流電圧Vcc2を生成するようになっている。この直流電圧Vcc2は、スイッチング制御回路206の動作電源として利用されるほか、第1の制御回路3および第2の制御回路4の電源としても利用されるようになっている。
次に、第1の制御回路3、第2の制御回路4およびパルス検出回路5について詳細に説明する。
第1の制御回路3は、反転論理比較器31と、抵抗器32と、抵抗器30R1,30R2とを有する。反転論理比較器31のプラス側入力端には基準電圧Ref1が入力されている。反転論理比較器31のマイナス側入力端には、主変換回路1の電流電圧変換回路108から出力された電流検出電圧Vs1が抵抗器30R1を介して入力されると共に、副変換回路2の電流電圧変換回路108から出力された電流検出電圧Vs2が抵抗器30R2を介して入力されるようになっている。すなわち、反転論理比較器31のマイナス側入力端には、電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧が入力されるようになっている。反転論理比較器31は、この分圧電圧を基準電圧Ref1と比較するためのものである。反転論理比較器31の出力端は、抵抗器32を介して、副補助電源209による直流電圧Vcc2にプルアップされている。結局、第1の制御回路3は、この電圧変換装置の総合出力電流(主変換回路1および副変換回路2の出力電流の和I)が、ある基準電流I0を越えた状態では主変換回路1および副変換回路2の双方を動作させる一方、出力電流の和Iが基準電流I0以下の状態では副変換回路2に対して停止制御を行うようになっている。なお、上記の基準電流I0は、この電圧変換装置の総出力領域を低出力領域と高出力領域とに区分けする際の境界値であり、例えば50アンペアに設定される。上記の基準電圧Ref1としては、基準電流I0に対応する値が設定される。
第2の制御回路4は、反転論理比較器41と、抵抗器42,43と、NPNトランジスタ44とを有する。反転論理比較器41のプラス側入力端には基準電圧Ref2が入力され、マイナス側入力端は、パルス検出回路5の出力端に接続されている。反転論理比較器41の出力端は、抵抗器43を介して、エミッタが接地されたNPNトランジスタ44のベースに接続されると共に、抵抗器42を介して、副補助電源209による直流電圧Vcc2にプルアップされている。NPNトランジスタ44のコレクタは、第1の制御回路3の出力端と共に、副変換回路2のスイッチング制御回路206における制御入力端子(図示せず)に接続されている。この第2の制御回路4は、パルス検出回路5の検出結果に基づいて主変換回路1が故障状態にあるか否かを判断し、故障と判断したときに、第1の制御回路3による副変換回路2に対する停止制御を無効にするように動作するものである。
パルス検出回路5は、ダイオード50と、一端がダイオード50のカソードに接続され、他端が第2の制御回路4における反転論理比較器41のマイナス側入力端に接続された抵抗器51と、カソードが抵抗器51の上記他端に接続されアノードが接地されたツェナーダイオード52と、抵抗器51の上記他端と接地との間に接続されたコンデンサ53とを有する。ダイオード50のアノードには、主変換回路1におけるトランス102の2次側巻線CC1と整流回路103との間の位置Xから取り出されたトランス出力電圧Vaaが入力されるようになっている。ダイオード50は、トランス出力電圧Vaaの正側部分のみを通過させるためのものであり、コンデンサ53は抵抗器51の出力を積分して平滑化するためのものである。その結果、トランス出力電圧Vaaがパルス状である場合には、正の直流電圧がパルス検出回路5から出力されるようになっている。すなわち、パルス検出回路5は、主変換回路1のトランス102からのトランス出力電圧Vaaを監視し、その出力電圧が接地レベルであるか正の直流レベルであるかによって、トランス102からパルス電圧が出力されているか否か、言い換えると、スイッチング制御回路106が正常に動作しているか否か、を検出するようになっている。
次に、以上のような構成の電圧変換装置の動作を説明する。まず、その基本動作(電圧変換動作)を説明する。
スイッチング回路101は、入力端子T1,T2から供給される入力直流電圧Vinをスイッチングしてパルス電圧を作り出し、これをトランス102の1次側巻線CA1に供給する。トランス102の2次側巻線CB1,CC1からは、変圧(ここでは、降圧)されたパルス電圧が取り出される。
整流回路103は、このパルス電圧をダイオードD11,D12によって全波整流する。これにより、センタタップC(接地ラインLG1)とダイオードD11,D12の接続点(出力ラインLO1)との間に整流出力が発生する。
平滑化回路104は、接地ラインLG1と出力ラインLO1との間に生じる整流出力を平滑化して、出力端子T3,T4から出力直流電圧Vout として出力する。この出力直流電圧Vout は低圧バッテリ11に給電され、その充電に供される。
次に、図2を参照して、本実施の形態の電圧変換装置における特徴的な動作について説明する。なお、図2は、この電圧変換装置の要部の波形を、主変換回路1が正常状態の場合と故障状態の場合とに分けて図示したものである。ここで、(A)は、主変換回路1のトランス出力電圧Vaaを示し、(B)は、パルス検出回路5の出力電圧であるパルス検出電圧Vbを示し、(C)は、第2の制御回路4の反転論理比較器41の出力電圧である判定電圧Vdを示し、(D)は、第1の制御回路3の出力電圧、すなわち、反転論理比較器31の出力電圧である停止制御電圧Veを示す。なお、図中の符号Gは接地レベルを表す。
主変換回路1の電流検出トランス107は、1次側低圧ラインL1を流れるパルス電流を検出し、それに見合った大きさのパルス状の電流I1を出力する。電流電圧変換回路108は、電流検出トランス107から出力された電流I1を整流ダイオード108Dにより半波整流すると共に抵抗器108Rおよびコンデンサ108Cにより直流電圧に変換することにより電流検出電圧Vs1を生成し、これを第1の制御回路3における反転論理比較器31のマイナス側入力端子に接続された抵抗器30R1に供給する。この電流検出電圧Vs1は、主変換回路1の出力電流の大きさに比例するものと言える。
同様に、副変換回路2の電流検出トランス207は、1次側低圧ラインL2を流れるパルス電流を検出し、それに見合った大きさのパルス状の電流I2を出力する。電流電圧変換回路208は、電流検出トランス207から出力された電流I2を整流ダイオード208Dにより半波整流すると共に抵抗器208Rおよびコンデンサ208Cにより直流電圧に変換することにより電流検出電圧Vs2を生成し、これもまた、第1の制御回路3における反転論理比較器31のマイナス側入力端子に接続された抵抗器30R2に供給する。この電流検出電圧Vs2は、副変換回路2の出力電流の大きさに比例するものと言える。
こうして、第1の制御回路3の反転論理比較器31のマイナス側入力端子には、電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧が印加される。反転論理比較器31は、電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧を基準電圧Ref1と比較する。基準電圧Ref1は、この電圧変換装置の総出力を高出力領域と低出力領域とに区画するための境界値である。例えば、その境界値に対応する出力電流の値を50アンペアとした場合、基準電圧Ref1は、50アンペアという電流を電圧に換算した値に設定される。
反転論理比較器31は、電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧が基準電圧Ref1を越えているときは、ローレベル(Lo=0ボルト)の停止制御電圧Veを出力する一方、電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧が基準電圧Ref1以下のときは、ハイレベル(Hi=Vcc2=5V)の停止制御電圧Veを出力する。ここで、ローレベルの停止制御電圧Veは、電圧変換装置の出力状態が高出力領域にあり、主変換回路1および副変換回路2の双方を動作させることを意味する。これに対して、ハイレベルの停止制御電圧Veは、電圧変換装置の出力状態が低出力領域にあり、副変換回路2を停止させて主変換回路1のみを動作させることを意味する。
ここで、仮に、このような停止制御電圧Veがそのままスイッチング制御回路206に入力されたとすると、このスイッチング制御回路206は、停止制御電圧Veのレベルに応じて、副変換回路2を停止させるか否かの制御を行うことになる。具体的には、停止制御電圧Veがハイレベルの場合には、スイッチング回路201に対するスイッチング信号SG21〜SG24の供給を停止して副変換回路2を停止させる。これに対して、停止制御電圧Veがローレベルの場合には、スイッチング回路201に対するスイッチング信号SG21〜SG24の供給を続行し、副変換回路2の運転を継続させる。
一方、パルス検出回路5は、主変換回路1のトランス出力電圧Vaaを抵抗器51およびコンデンサ53からなる積分回路によって積分し、図2(B)に示したような直流のパルス検出電圧Vbを得る。このパルス検出電圧Vbは、第2の制御回路4の反転論理比較器41のマイナス側入力端子に入力される。
図2(A)に示したように、主変換回路1が正常な状態においては、トランス出力電圧Vaaは接地レベルGを中心値とするパルス状の交流波形を示し、これがパルス検出回路5に入力される。パルス検出回路5では、トランス出力電圧Vaaの正側部分のみがダイオード50を通過し、さらに、抵抗器51およびコンデンサ53によって積分(平滑化)される。これにより、トランス出力電圧Vaaがパルス状である場合には、パルス検出回路5から出力されるパルス検出電圧Vbは、正の直流電圧となる。これに対して、主変換回路1が故障している状態においては、トランス出力電圧Vaaが接地レベルGと同じになるので、パルス検出電圧Vbもまた接地レベルGと一致する。したがって、パルス検出電圧Vbが正の直流電圧の場合には主変換回路1は正常動作していることが分かり、パルス検出電圧Vbが接地レベルの場合には主変換回路1が故障していることが分かる。
なお、上記の積分回路と接地ラインとの間には、逆方向接続されたツェナーダイオード52が存在しているので、たとえパルス検出電圧Vbが過大となったとしても、電流が接地ラインに流れ、パルス検出回路5の回路素子の破壊が回避される。
第2の制御回路4の反転論理比較器41は、そのマイナス側入力端子に入力されたパルス検出電圧Vbを基準電圧Ref2と比較し、パルス検出電圧Vbが基準電圧Ref2を超えているときは、ローレベル(Lo)の判定電圧Vdを出力する。これに対して、パルス検出電圧Vbが基準電圧Ref2を超えていないときは、ハイレベル(Hi)の判定電圧Vdを出力する。ここで、基準電圧Ref2を接地レベルGと等しく設定したとすると、図2(C)に示したように、主変換回路1が正常動作している場合(パルス検出電圧Vbが接地レベルG以外の場合)には、反転論理比較器41はローレベルの判定電圧Vdを出力する。これに対して、主変換回路1が故障している場合(パルス検出電圧Vbが接地レベルGの場合)には、反転論理比較器41はハイレベルの判定電圧Vdを出力する。この判定電圧Vdは、NPNトランジスタ44のベースに印加される。
NPNトランジスタ44は、ベースに印加される判定電圧Vdがローレベルの場合(すなわち、主変換回路1が正常動作している場合)には、オフ状態を保つ。この結果、第1の制御回路3の反転論理比較器31の出力電圧がそのまま停止制御電圧Veとしてスイッチング制御回路206に供給される。したがって、反転論理比較器31のマイナス側入力端への入力電圧(すなわち、電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧)が基準電圧Ref1を越えているとき(電圧変換装置の出力状態が高出力領域にあるとき)には、停止制御電圧Veがローレベルとなり、主変換回路1および副変換回路2の双方が動作する。これに対して、反転論理比較器31のマイナス側入力端への入力電圧が基準電圧Ref1以下のとき(電圧変換装置の出力状態が低出力領域にあるとき)には、停止制御電圧Veがハイレベルとなり、副変換回路2が停止して主変換回路1のみが動作することになる。
一方、NPNトランジスタ44は、ベースに印加される判定電圧Vdがハイレベルの場合(すなわち、主変換回路1が故障している場合)には、オン状態となる。この結果、第1の制御回路3の出力端の電位は、反転論理比較器31の出力レベルの如何にかかわらず、強制的に接地レベル(ローレベル)に引き下げられる。このため、スイッチング制御回路206には、ローレベルの停止制御電圧Veが供給される。すなわち、反転論理比較器31の出力レベルが無視されて、第1の制御回路3による副変換回路2の停止制御が無効にされる。したがって、電流検出電圧Vs1,Vs2の和の値の如何にかかわらず(電圧変換装置の出力状態が高出力領域にあるか低出力領域にあるかを問わず)、副変換回路2は常に動作することになる。すなわち、主変換回路1が故障した場合においても、副変換回路2によって電圧変換動作を継続することができる。
このように、本実施の形態の電圧変換装置によれば、第1の制御回路3が、主変換回路1および副変換回路2の出力電流の和Iが基準電流I0を越えた状態では主変換回路1および副変換回路2の双方を動作させる一方、出力電流の和Iが基準電流I0以下の状態では副変換回路2に対して停止制御を行うようにすると共に、第2の制御回路4が、パルス検出回路5の検出結果に基づいて主変換回路1が故障状態にあるか否かを判断し、故障と判断したときに、第1の制御回路3による副変換回路2に対する停止制御を無効にするようにしたので、主変換回路1が故障した場合においても、副変換回路2によって電圧変換動作を継続することができる。
また、本実施の形態の電圧変換装置によれば、副変換回路2および第2の制御回路4の動作に必要な電力を副変換回路2の副補助電源209から供給するようにしたので、たとえ主変換回路1がまったく動作しなくなったとしても、副変換回路2および第2の制御回路4が正常に動作することができる。このため、第2の制御回路4により、第1の制御回路3による副変換回路2に対する停止制御を無効にして、副変換回路2による電圧変換動作を確保することができる。
[変形例]
次に、上記実施の形態の変形例について説明する。
上記実施の形態では、主変換回路1が故障しているか否かを調べるためにパルス検出回路5に入力する電圧(トランス出力電圧Vaa)を、主変換回路1のトランス102の直後(整流回路103の直前)の位置Xから取り出す場合について説明したが、これに代えて、他の部分から取り出すことも可能である。例えば、図3に示したように、主変換回路1の2次側に、チョークコイル104Lと磁気結合するパルス検出用コイル104L2を設けることにより、チョークコイル104Lおよびパルス検出用コイル104L2によりパルス検出トランス114を構成し、このパルス検出用コイル104L2からのトランス出力電圧Vabをパルス検出回路5に入力するようにしてもよい。その他の部分の構成は図1の場合と同様である。なお、この図3において、図1に示した構成要素と同一の構成要素には同一の符号を付している。
本変形例の電圧変換装置においても、上記第1の実施の形態(図1)と同様の作用および効果を得ることができる。すなわち、主変換回路1が故障した場合には、パルス検出トランス114からのトランス出力電圧Vabにはパルス波形が含まれなくなり、接地レベル(ローレベル)となるので、これがパルス検出回路5によって検出される。第2の制御回路4は、パルス検出回路5の検出結果に基づいて主変換回路1が故障状態にあるか否かを判断し、故障と判断したときに、第1の制御回路3による副変換回路2に対する停止制御を無効にする。この結果、主変換回路1が故障した場合においても、副変換回路2によって電圧変換動作を継続することができる。
以上、実施の形態およびその変形例を挙げて本発明を説明したが、本発明はこれらに限定されず、種々の変形が可能である。例えば、上記実施の形態では、パルス検出回路5に入力すべき電圧(トランス出力電圧Vaa)をダイオードD12のアノード(位置X)から取り出すようにしたが、これに代えて、ダイオードD11のアノード(位置Y)から取り出すようにしてもよい。
また、上記実施の形態および変形例では、1次側低圧ラインL1(L2)に電流検出トランス107(207)を設けるようにしたが、これに代えて、1次側高圧ラインH1(H2)に電流検出トランス107(207)を設けるようにしてもよい。
また、上記実施の形態および変形例では、反転論理比較器31のマイナス側入力端に、電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧が入力されるようにしたが、これに代えて、例えば、電流電圧変換回路108のコンデンサ108C(図1)の他端を、接地ラインではなく電流電圧変換回路208の出力端(コンデンサ208Cの接地側と反対側)に接続すると共に、第1の制御回路3のオペアンプ31のマイナス側入力端に電流電圧変換回路108の出力端を接続するようにしてもよい。この場合、第1の制御回路3の反転論理比較器31のマイナス側入力端には、電流検出電圧Vs1と電流検出電圧Vs2との和がそのまま入力されることとなるので、基準電圧Ref1として、基準電流I0に相当する電圧を採用すればよい。
また、上記実施の形態および変形例では、スイッチング回路101,102が4つのスイッチング素子を用いたフルブリッジ型である場合について説明したが、これに代えて、例えば、単一のスイッチング素子を用いたフォワード型や、2つのスイッチング素子を用いたハーフブリッジ型としてもよい。
また、上記実施の形態および変形例では、副変換回路2が1つの場合について説明したが、副変換回路を2以上設けるようにしてもよい。この場合には、例えば、次のようにして並列駆動型の電圧変換装置を構成することができる。すなわち、主変換回路1のほかに2つの副変換回路2A,2B(図示せず)を設けると共に、出力領域を高出力領域、中出力領域および低出力領域の3つに区分する。そして、図1に示した第1の制御回路3と同様の並列駆動制御回路を設け、これにより、高出力領域では主変換回路1および2つの副変換回路2A,2Bの3つを並列動作させ、中出力領域では主変換回路1および副変換回路2Aの2つを並列動作させ、低出力領域では主変換回路1のみを動作させるようにする。さらに、2つの副変換回路2A,2Bの少なくとも一方に、図1に示したパルス検出回路5および第2の制御回路4と同様のパルス検出回路および制御回路を設ける。この制御回路により、主変換回路1が故障した場合には並列駆動制御回路による副変換回路2A,2Bの少なくとも一方に対する停止制御を無効にする。この結果、主変換回路1が故障した場合においても、副変換回路2A,2Bの少なくとも一方によって電圧変換動作を継続することができる。副変換回路が3以上の場合も同様に本発明を適用可能である。
1…主変換回路、2…副変換回路、3…第1の制御回路、4…第2の制御回路、5…パルス検出回路、10…高圧バッテリ、11…低圧バッテリ、13…負荷、101,201…スイッチング回路、102,202…トランス、103,203…整流回路、104,204…平滑化回路、106,206…スイッチング制御回路、107,207…電流検出トランス、108,208…電流電圧変換回路、109…主補助電源,209…副補助電源、114…パルス検出トランス、T1,T2…入力端子、T3,T4…出力端子、Vaa,Vab…トランス出力電圧、Vb…パルス検出電圧、Vd…判定電圧、Ve…停止制御電圧、Vs1,Vs2…電流検出電圧。