JP4414689B2 - インターフェイス制御装置、画像形成装置、コンピュータプログラム及び記録媒体 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＰＣＩバスインターフェイスと汎用メモリインターフェイスを含む複数のインターフェイスの制御装置、このインターフェイス制御装置を備えた画像形成装置、コンピュータプログラム及びこのコンピュータプログラムを格納した記録媒体に関する。
【０００２】
【従来の技術】
近年の情報技術の発展に伴い多種多様な外部装置が提案されている。このような多種多様な外部装置に対応するようなデバイスを設計する場合、それぞれの外部装置のインターフェイスに対応するため、デバイス側の端子数増加は避けられない。しかもバスに接続出来るデバイス数を増やそうとするとポイントツーポイントの信号がデバイスの数分必要となり、おのずと端子数も増加する。特にＰＣＩバスインターフェースを２チャンネル持ち、そのそれぞれに複数のデバイスを接続出来るようにすると、端子の増加が大きく、最終的にはコストの増加につながるという問題がある。
【０００３】
そこで端子を共用することになるが、単純に共用すると、ＰＣＩバスモードの時と汎用バスモードの時間を完全に分割することになる。つまりＰＣＩバスのアクセスと汎用メモリへのアクセスを動的に切り替えることはできない。
【０００４】
【発明が解決しようとする課題】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、ＰＣＩバスに接続可能なデバイスを２つあるＰＣＩバスインターフェースのどちらにも接続可能なようにしながら、端子数を減らすことができるインターフェイスの制御装置、このインターフェイス制御装置を備えた画像形成装置、前記インターフェイスの制御方法、この制御方法を実現するためのコンピュータプログラム及びこのコンピュータプログラムを格納した記録媒体を提供することにある。
【０００５】
【課題を解決するための手段】
前記目的を達成するため、第１の手段は、ＰＣＩアービタが内蔵されたＰＣＩバスインターフェイスを２つ備え、前記ＰＣＩアービタのそれぞれに接続されている少なくとも２つの外部デバイスのインターフェイスが与えられるようにしたインターフェイス制御装置において、前記２つのＰＣＩバスインターフェイスに対して１つのレジスタ回路と１つのセレクタ／マスク回路を設け、前記少なくとも２つの外部デバイスは前記セレクタ／マスク回路を介して前記ＰＣＩアービタに接続され、前記セレクタ／マスク回路は、前記レジスタ回路の設定内容に基づいて前記少なくとも２つの外部デバイスと前記ＰＣＩアービタのそれぞれとの接続状態を変更し、前記少なくとも２つの外部デバイスの一方と他方の接続を切り換え、前記少なくとも２つの外部デバイスと前記ＰＣＩアービタのそれぞれに対する接続を切り換えることを特徴とする。
【０００６】
第２の手段は、第１の手段において、前記セレクタ／マスク回路は、前記レジスタ回路からの信号に応じて前記ＰＣＩアービタから出力される第１の出力信号及び第２の出力信号の一方を選択し、前記外部デバイスの何れか１つに出力する前記外部デバイスと同数の第１の選択手段と、前記レジスタ回路からの信号に応じて前記外部デバイスからの入力信号が前記ＰＣＩアービタのいずれに接続するかを選択する前記外部デバイスと同数の第２の選択手段とを備えていることを特徴とする。
【０００８】
第３の手段は、第１または第２のいずれかの手段に係るインターフェイス制御装置と、記録媒体に画像を形成する画像形成手段とを備えていることを特徴とする。
【０００９】
第４の手段は、第１または２の何れか１の手段に係るインターフェイス制御装置の機能をコンピュータで実現するための手順を含んでいるコンピュータプログラムを特徴とする。
【００１０】
第５の手段は、第４の手段に係るコンピュータプログラムがコンピュータによって読み込まれ、実行可能に記録されていることを特徴とする。
【００１３】
なお、以下の実施形態において、インターフェイス制御装置はデバイス１に、ＰＣＩバスインターフェイスは第１及び第２のＰＣＩバスインターフェイス２ａ，２ｂに、外部デバイスは、ＰＣＩデバイス６ａ〜６ｅ、１４，１５、１６ａ〜１６ｄ、及び１７ａ〜１７ｄに、セレクタ／マスク回路はセレクタ／マスク回路２０に、レジスタ回路はレジスタ回路２１に、第１の選択手段はセレクタ２９に、第２の選択手段はＯＲゲート３０、インバータ３１、ＯＲゲート３２にそれぞれ対応している。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明において、同等な各部には同一の参照符号を付し、重複する説明は適宜省略する。
【００１５】
図１は本発明の実施形態に係るにＰＣＩバスインターフェースが１つで、ＰＣＩアービタを内蔵するデバイスの一例を示すブロック図である。同図において、デバイス１は、ＰＣＩに関連する回路ブロック（以下、ＰＣＩブロックと称す）２と、ＣＰＵ８とのインターフェースを取るイニシエータＩ／Ｆ１０とメモリ９とのインターフェースをとるターゲットＩ／Ｆ１１とから主に構成されている。
【００１６】
ＰＣＩブロック２は、ＰＣＩイニシエータ動作に関連するブロック（以下、イニシエータ部）３、ＰＣＩターゲットに関連するブロック（以下、ターゲット部と称す）４、およびＰＣＩアービタ５からなる。
【００１７】
また、ＰＣＩアービタ５には、オンボードに搭載されるＰＣＩデバイス（Ａ）６ａ、拡張スロットなどを介して接続可能なＰＣＩデバイス（Ｂ），（Ｃ），（Ｄ），（Ｅ）６ｂ，６ｃ，６ｄ，６ｅが前記ＰＣＩアービタ５に接続されている。ＰＣＩバスＰＢＵＳはバス接続であるが、バスの調停に関連する信号は各デバイス６ａ，６ｂ，６ｃ，６ｄ，６ｅに対してポイントツーポイントで、７ａから７ｅのように接続される。この場合対応するデバイス数を４つと想定しているので、信号線としては接続可能なＰＣＩデバイス数の倍の８本が、デバイス１に必要である。
【００１８】
このように構成されたデバイス１では、ＣＰＵ８からイニシエータＩ／Ｆ１０およびイニシエータ３を介してＰＣＩデバイス（Ａ）６ａに設定を行うイニシエータ動作や、ＰＣＩデバイス（Ｂ）６ｂがＰＣＩイニシエータとなりターゲット４およびターゲットＩ／Ｆ１１を介してメモリ９へデータを読み書きする動作があげられる。
【００１９】
図２はＰＣＩバスインターフェースを（Ａ），（Ｂ）の２つ持つデバイスの例を示す。この場合も接続可能なＰＣＩデバイス数は第１ないし第４の４つとし、かつ、それらはどちらのＰＣＩバスインターフェース（Ａ），（Ｂ）２ａ，２ｂに接続するかはデバイスを実装する基板の状態によって決定するものとする。この場合、ＰＣＩバスインターフェイス（Ａ），（Ｂ）２ａ，２ｂの２つのＰＣＩブロックが必要となる。オンボードに搭載されるＰＣＩデバイス（Ａ），（Ｂ）１４，１５と、拡張スロットに接続されるＰＣＩデバイス１６ａ〜１６ｄ、１７ａ〜１７ｄがデバイス１に接続されている。このように拡張スロット数が４つの場合でも、ＰＣＩバスインターフェース（Ａ），（Ｂ）２ａ，２ｂのように２つで、そのどちらに拡張スロットを接続するかが未定な場合、それぞれのＰＣＩバスインターフェース２（Ａ），（Ｂ）２ａ，２ｂに４つのＰＣＩデバイス１６ａ〜１６ｄ、１７ａ〜１７ｄが接続可能なように信号を用意する必要があり、信号数が増加する。この例の場合だと１６本必要である。反面、ＰＣＩデバイスを８つまで接続できるとも言えるが、不要な端子増加はコストアップにつながってしまうため、遊んでいる端子はないほうが望ましい。
【００２０】
図３は本発明の実施形態に係るデバイスの例を示すブロック図である。この実施形態は、ＰＣＩバスインターフェース（Ａ），（Ｂ）２ａ，２ｂを２つ持っているデバイスで、拡張スロットの数が制限されていて（この場合４つ）、かつ、２つのＰＣＩバスインターフェース（Ａ），（Ｂ）２ａ，２ｂのどちらにも接続可能なようにした例である。この例では、図２に示したデバイス１に対してセレクタ／マスク回路２０を設け、ＰＣＩデバイス１６ａ〜１６ｄへのＲＥＱ、ＧＮＴ信号はこの回路を介して内部のＰＣＩアービタ５Ａ，５Ｂにそれぞれ接続されている。加えてセレクタ／マスク回路２０に対してレジスタ回路２１を設けている。レジスタ回路２１はＣＰＵ８で読み書き可能な設定レジスタを内部に持ち、その設定内容を保持し、セレクタ／マスク回路２０へ出力する機能を有している。セレクタ／マスク回路２０はその設定内容に基づいて動作する。図３は、ＰＣＩバスインターフェース（Ａ）２ａ側に拡張スロット２つ、ＰＣＩバスインターフェース（Ｂ）２ｂ側に拡張スロット２つという構成にした場合である。この場合、仮想的には符号２２、２３の破線に示すようにＲＥＱ、ＧＮＴ線が接続されていることになる。
【００２１】
図４は拡張スロットの４つを全てＰＣＩインターフェイス（Ａ）２ａ側に設ける場合の例を示すブロック図である。この場合は、仮想的に２４，２５の破線のような接続となる。もちろん全てをＢ側に接続することも可能である。
【００２２】
図５はセレクタ／マスク回路２０の詳細を示すブロック図である。１つのＲＥＱｘ／ＧＮＴｘ（この場合ｘは１〜４）線のペアが接続された４組の端子がデバイス１の外部端子２７で、内部側は符号２８で示す４組の端子となる。内部端子２８は、１つのＲＥＱｘ／ＧＮＴｘ（この場合ｘは１〜４）線のペアに対して、Ａ側、Ｂ側両方のＰＣＩアービタ５ａ，５ｂに信号が接続される。また、レジスタ回路２１からの入力信号、ＲＥＱＧＮＴ＿Ｂｘも入力されている。内部は４つのブロック２６から構成されていて、それぞれは全て同じ構成である。この場合、ＲＥＱＧＮＴ＿Ｂｘは、０で外部のＲＥＱｘ／ＧＮＴｘ端子をＡ側と接続する、１でＢ側で接続するという意味を持つものとする。
【００２３】
ここで注意すべきはＲＥＱｘ信号である。ＲＥＱｘ信号は入力信号なので、例えばＲＥＱｘ信号をＡ側のＰＣＩバスインターフェイス２ａへ接続すると設定した場合、Ｂ側のＰＣＩバスインターフェイス２ｂのＲＥＱＢｘは非アクティブ状態になるように処理ブロック２６の回路は動作しなければならない。一方、ＧＮＴｘ信号は出力信号なので、ＲＥＱＧＮＴ＿Ｂｘの状態によってＧＮＴＡｘかＧＮＴＢｘをセレクトするような動作となる。そこで、処理ブロック２６を図６のように構成している。
【００２４】
図６において、セレクタ２９は、ＲＥＱＧＮＴ＿ＢｘによってＧＮＴＡｘかＧＮＴＢｘのどちらかを選択し、外部端子ＧＮＴｘに出力する。入力信号ＲＥＱｘをＲＥＱＧＮＴ＿ＢｘによってＲＥＱＡｘに接続するか、ＲＥＱＢｘに接続するかは、ＯＲゲート３０、インバータ３１、ＯＲゲート３２によって実現される。ＲＥＱＧＮＴ＿Ｂｘは上述したように０でＡ側と接続、１でＢ側と接続なので、ＲＥＱＧＮＴ＿Ｂｘが０の場合は、ＯＲゲート３２に入力される信号の片側は１となり、出力ＲＥＱＢｘは外部入力とは関係なく１となる。ＲＥＱ信号はＬアクティブであるので、１は非アクティブ状態であり、Ｂ側の回路は動作しない。ＯＲゲート３０の出力は、外部のＲＥＱｘ入力が接続されることになる。ＲＥＱＧＮＴ＿Ｂｘが１の場合は、ＯＲゲート３０の入力の片側が１となり、出力は１となり、Ａ側は非アクティブ状態となり回路は動作しない。一方、ＯＲゲート３２の出力は外部のＲＥＱｘ入力が接続されることになる。このような回路を図５に示すようにＲＥＱ／ＧＮＴ線のペア分設けることにより、セレクタ／マスク回路２０を実現することができる。
【００２５】
ＲＥＱＧＮＴ＿Ｂｘ信号の設定は、外部端子によって決定することもできるが、それだと外部端子を削減する意図に反するのであまり有用ではない。やはりソフトウェアで行うのが有用である。通常、ＰＣＩバスを持つデバイスでは、ＰＣＩバスを使用する前にＰＣＩのコンフィグレーションを行う。これはソフトウェアによって行うので、ＰＣＩのコンフィグレーションを行う前に、ＲＥＱＧＮＴ端子の設定を行い、仮想的な接続を完了させておけばよい。
【００２６】
なお、本実施形態では、ＰＣＩデバイス数を４つとして説明したが、４つ以外の場合であっても同様の方法で実現可能である。
【００２７】
以上のように本実施形態によれば、２つあるうちのどちらのＰＣＩバスインターフェース２ａ，２ｂにも接続可能なＲＥＱ、ＧＮＴ信号を複数設けることによって、ＰＣＩバスを拡張可能なシステム構成にすることができる。また、専用で第１及び第２のＰＣＩバスインターフェース２ａ，２ｂにもＡ、ＢのＲＥＱ／ＧＮＴを持つことによって、設定を簡単にすることができる。
【００２８】
さらに、複数のＲＥＱ／ＧＮＴそれぞれに対して、個別に第１及び第２のＰＣＩバスインターフェース２ａ，２ｂのどちらに接続するかを設定可能としたことにより、ボード上の拡張スロットの場所や、ボードパターンレイアウトを鑑みてどちらに接続するかを決定することができる。
【００２９】
このようなインターフェイス制御装置１は、例えば複写機、ファクシミリ、プリンタ、あるいは、これらを複合した複合機（ＭＦＰ−Multi Ｆunction Peripheral）などの画像形成装置に使用され、ＰＣＩデバイスとして各種の制御機器、大容量記憶装置、記録媒体駆動装置、画像読み取り装置、後処理装置などの周辺機器などを接続すれば、小型の画像形成システムを構築することができる。なお、画像形成装置としては、例えば電子写真方式のもの、インクジェット方式のもの、写真製版を使用するもの、活字を使用するものなどがあるが、いずれも画像形成装置自体は公知なので、ここでの説明は省略する。
【００３０】
また、前記インターフェイス制御装置１の機能をコンピュータによって実現することも可能であり、その際、前記機能に対応する手順をプログラム化しておき、コンピュータにダウンロードして実行できるように構成することもできる。その際、コンピュータのＲＯＭや画像形成装置のＨＤＤに制御プログラムを格納し、あるいは外部のサーバや記録媒体からプログラムをダウンロードすれば良い。
【００３１】
【発明の効果】
以上のように、本発明によれば、ＰＣＩバスに接続可能なデバイスを２つあるＰＣＩバスインターフェースのどちらにも接続可能なようにしながら、端子数を減らすことができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るにＰＣＩバスインターフェースが１つで、ＰＣＩアービタを内蔵するデバイスの一例を示すブロック図である。
【図２】ＰＣＩバスインターフェースをの２つ持つデバイスの例を示すブロック図である。
【図３】本発明の実施形態に係るデバイスの例を示すブロック図である。
【図４】拡張スロットの４つを全て１つのＰＣＩインターフェイス側に設ける場合の例を示すブロック図である。
【図５】セレクタ／マスク回路の詳細を示すブロック図である。
【図６】選択処理を行う処理ブロックの詳細を示すブロック図である。
【符号の説明】
１ デバイス（インターフェイス制御装置）
２，２ａ，２ｂ ＰＣＩバスインターフェイス
５ａ，５ｂ アービタ
６ａ〜６ｄ、１４、１５、１６ａ〜１６ｄ、１７ａ〜１７ｄ ＰＣＩデバイス
７ 入力、出力信号のペア
８ ＣＰＵ
９ メモリ
２０ セレクタ／マスク回路
２１ レジスタ回路
２６ 処理ブロック
２９ セレクタ
３０，３２ ＯＲゲート
３１ インバータ

Claims (5)

1. ＰＣＩアービタが内蔵されたＰＣＩバスインターフェイスを２つ備え、前記ＰＣＩアービタのそれぞれに接続されている少なくとも２つの外部デバイスのインターフェイスが与えられるようにしたインターフェイス制御装置において、
   前記２つのＰＣＩバスインターフェイスに対して１つのレジスタ回路と１つのセレクタ／マスク回路を設け、
   前記少なくとも２つの外部デバイスは前記セレクタ／マスク回路を介して前記ＰＣＩアービタに接続され、
   前記セレクタ／マスク回路は、前記レジスタ回路の設定内容に基づいて前記少なくとも２つの外部デバイスと前記ＰＣＩアービタのそれぞれとの接続状態を変更し、前記少なくとも２つの外部デバイスの一方と他方の接続を切り換え、前記少なくとも２つの外部デバイスと前記ＰＣＩアービタのそれぞれに対する接続を切り換えることを特徴とするインターフェイス制御装置。
2. 前記セレクタ／マスク回路は、
   前記レジスタ回路からの信号に応じて前記ＰＣＩアービタから出力される第１の出力信号及び第２の出力信号の一方を選択し、前記外部デバイスの何れか１つに出力する前記外部デバイスと同数の第１の選択手段と、
   前記レジスタ回路からの信号に応じて前記外部デバイスからの入力信号が前記ＰＣＩアービタのいずれに接続するかを選択する前記外部デバイスと同数の第２の選択手段と、
   を備えていることを特徴とする請求項１記載のインターフェイス制御装置。
3. 請求項１または２のいずれか１項に記載のインターフェイス制御装置と、
   記録媒体に画像を形成する画像形成手段と、
   を備えていることを特徴とする画像形成装置。
4. 請求項１または２のいずれか１項に記載のインターフェイス制御装置の機能をコンピュータで実現するための手順を含んでいることを特徴とするコンピュータプログラム。
5. 請求項４記載のコンピュータプログラムがコンピュータによって読み込まれ、実行可能に記録されていることを特徴とする記録媒体。

Images