JP4408085B2 - Fm復調回路 - Google Patents
Fm復調回路 Download PDFInfo
- Publication number
- JP4408085B2 JP4408085B2 JP2005028850A JP2005028850A JP4408085B2 JP 4408085 B2 JP4408085 B2 JP 4408085B2 JP 2005028850 A JP2005028850 A JP 2005028850A JP 2005028850 A JP2005028850 A JP 2005028850A JP 4408085 B2 JP4408085 B2 JP 4408085B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- input
- signal
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
また、本発明のFM復調回路の1構成例において、前記エッジ検出手段は、前記差動形式の入力FM信号を遅延させた差動形式の信号を出力する差動遅延回路と、前記差動形式の入力FM信号を第1の入力とし、前記差動遅延回路から出力された差動形式の信号を第2の入力とし、前記第1の入力と前記第2の入力との論理積の結果を差動形式で出力する差動AND回路とからなるものである。
また、本発明のFM復調回路の1構成例において、前記エッジ検出手段は、前記差動形式の入力FM信号を遅延させた差動形式の信号を出力する差動遅延回路と、前記差動形式の入力FM信号を第1の入力とし、前記差動遅延回路から出力された差動形式の信号を第2の入力とし、前記第1の入力と前記第2の入力との排他的論理和の結果を差動形式で出力する差動EXOR回路とからなるものである。
また、本発明のFM復調回路の1構成例は、さらに、前記エッジ検出手段の正相出力端子と逆相出力端子のうち、前記差動増幅手段の入力端子と接続されていない方の出力端子に接続された負荷回路を有するものである。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態となるFM復調回路の構成を示すブロック図である。本実施の形態のFM復調回路は、正相入力信号INPと逆相入力信号INNとを入力とする差動遅延回路1と、差動AND回路2と、レファレンス電圧dpを発生するレファレンス電圧発生回路4と、レファレンス電圧dpと差動AND回路2の逆相出力信号cnとを入力とする差動アンプ3とからなる。FM復調回路の実際の復調出力は、差動アンプ3の正相出力信号O1Pにローパスフィルタ(不図示)を接続して得られる。
Videal=C・f ・・・(1)
図3の縦軸の周波数−電圧変換誤差は、理想の電圧と実際の電圧との差(Vreal−Videal)である。
本実施の形態によれば、入力FM信号の周波数fが1GHzから4GHzまでの間で、出力電圧Voの誤差を従来の10分の1程度に低減することができる。さらに、本実施の形態によると、入力FM信号の周波数fが4GHzより高くなった場合でも、従来のような大きな誤差は発生しない。よって、本実施の形態は、入力FM信号の周波数fの広い範囲にわたって、格段の低歪でFM復調を可能とする絶大な効果を奏する。
次に、本発明の第2の実施の形態について説明する。図4は本発明の第2の実施の形態となるFM復調回路の構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態のFM復調回路は、第1の実施の形態の差動AND回路2を、第1の入力(第1の正相入力端子ap及び第1の逆相入力端子anに入力される信号)と第2の入力(第2の正相入力端子bp及び第2の逆相入力端子bnに入力される信号)との排他的論理和をとる差動EXOR回路5に置き換えたものである。第1の実施の形態と同様に、差動EXOR回路5の正相出力端子epを何処にも接続せずにオープン状態とし、差動EXOR回路5の逆相出力端子enだけを差動アンプ3の逆相入力端子に接続する。
次に、本発明の第3の実施の形態について説明する。図6は本発明の第3の実施の形態となるFM復調回路の構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態のFM復調回路では、第1の実施の形態の差動AND回路2においてオープン状態とした正相出力端子cpに負荷6を接続したことが、第1の実施の形態と異なる点である。負荷6は、差動AND回路2の逆相出力端子cnの出力抵抗と出力端子cnに付く容量との積と、差動AND回路2の正相出力端子cpの出力抵抗と出力端子cpに付く容量(負荷6)との積が等しくなるような値に設定することが望ましい。本実施の形態の基本動作は、図2を用いて説明した第1の実施の形態の動作と同じであるため、ここでは説明を省略する。
Claims (4)
- 正相入力信号と逆相入力信号とからなる差動形式の入力FM信号のエッジを検出して、その検出結果を正相出力端子と逆相出力端子に差動形式で出力するエッジ検出手段と、
正相入力端子と逆相入力端子のうち一方だけが前記エッジ検出手段の正相出力端子と逆相出力端子のうち応答特性が良好でかつ低ノイズの信号が出力される一方の出力端子と接続された差動増幅手段と、
この差動増幅手段の正相入力端子と逆相入力端子のうち、前記エッジ検出手段の出力端子と接続されていない方の入力端子にレファレンス電圧を与えるレファレンス電圧発生回路とを有することを特徴とするFM復調回路。 - 請求項1記載のFM復調回路において、
前記エッジ検出手段は、
前記差動形式の入力FM信号を遅延させた差動形式の信号を出力する差動遅延回路と、
前記差動形式の入力FM信号を第1の入力とし、前記差動遅延回路から出力された差動形式の信号を第2の入力とし、前記第1の入力と前記第2の入力との論理積の結果を差動形式で出力する差動AND回路とからなることを特徴とするFM復調回路。 - 請求項1記載のFM復調回路において、
前記エッジ検出手段は、
前記差動形式の入力FM信号を遅延させた差動形式の信号を出力する差動遅延回路と、
前記差動形式の入力FM信号を第1の入力とし、前記差動遅延回路から出力された差動形式の信号を第2の入力とし、前記第1の入力と前記第2の入力との排他的論理和の結果を差動形式で出力する差動EXOR回路とからなることを特徴とするFM復調回路。 - 請求項1記載のFM復調回路において、
さらに、前記エッジ検出手段の正相出力端子と逆相出力端子のうち、前記差動増幅手段の入力端子と接続されていない方の出力端子に接続された負荷回路を有することを特徴とするFM復調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005028850A JP4408085B2 (ja) | 2005-02-04 | 2005-02-04 | Fm復調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005028850A JP4408085B2 (ja) | 2005-02-04 | 2005-02-04 | Fm復調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006217334A JP2006217334A (ja) | 2006-08-17 |
JP4408085B2 true JP4408085B2 (ja) | 2010-02-03 |
Family
ID=36980157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005028850A Expired - Fee Related JP4408085B2 (ja) | 2005-02-04 | 2005-02-04 | Fm復調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4408085B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023026397A1 (ja) * | 2021-08-25 | 2023-03-02 | 日本電信電話株式会社 | 信号増幅方法及び光受信装置 |
-
2005
- 2005-02-04 JP JP2005028850A patent/JP4408085B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006217334A (ja) | 2006-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7279951B2 (en) | DC offset cancellation circuit, differential amplification circuit with DC offset cancellation circuit, photo-electric pulse conversion circuit, pulse shaping circuit, and pulse generation circuit | |
JP5116540B2 (ja) | フィルタ回路及び受信装置 | |
US7415260B2 (en) | Current-mode direct conversion receiver | |
KR101127461B1 (ko) | 고도의 선형 가변이득 증폭기 | |
US20070159224A1 (en) | Duty-cycle correction circuit for differential clocking | |
US6873209B2 (en) | Input buffer circuit having function of canceling offset voltage | |
JPH10190385A (ja) | 増幅回路ユニットおよび増幅回路 | |
KR100427878B1 (ko) | 증폭회로 | |
JP7115065B2 (ja) | トランスインピーダンスアンプ | |
US20120034895A1 (en) | Circuit and Method for Peak Detection with Hysteresis | |
JP2003168933A (ja) | 光受信回路 | |
US6750703B1 (en) | DC offset canceling circuit applied in a variable gain amplifier | |
JP4408085B2 (ja) | Fm復調回路 | |
JP4444174B2 (ja) | 周波数変換器及び無線機 | |
US6121829A (en) | Frequency demodulator | |
JP4433407B2 (ja) | Fm復調回路 | |
KR102424468B1 (ko) | 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로 | |
JP2011199599A (ja) | 受信機 | |
JP2010273058A (ja) | 振幅制限増幅回路 | |
KR20040008819A (ko) | 오프셋 전압 보상 회로를 포함하는 통신 시스템의 수신기 | |
KR101128451B1 (ko) | 입력신호 증폭 장치 | |
JP2684837B2 (ja) | 差動増幅回路 | |
JP3906693B2 (ja) | 光受信差動回路および光受信装置 | |
JP2943724B2 (ja) | Fm検波回路 | |
JP2001196869A (ja) | 増幅回路およびそれを用いた受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |