JP2943724B2 - Ｆｍ検波回路 - Google Patents
Ｆｍ検波回路Info
- Publication number
- JP2943724B2 JP2943724B2 JP26743596A JP26743596A JP2943724B2 JP 2943724 B2 JP2943724 B2 JP 2943724B2 JP 26743596 A JP26743596 A JP 26743596A JP 26743596 A JP26743596 A JP 26743596A JP 2943724 B2 JP2943724 B2 JP 2943724B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- detection
- transistors
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明はＦＭ検波回路に関
し、特にマイクロ波帯までに及ぶ超広帯域の高周波入力
に対応し半導体集積回路化に適したＦＭ検波回路に関す
る。
し、特にマイクロ波帯までに及ぶ超広帯域の高周波入力
に対応し半導体集積回路化に適したＦＭ検波回路に関す
る。
【０００２】
【従来の技術】従来、この種のＦＭ検波回路としては、
特開昭６３−１６７０４号公報（文献１）記載の遅延線
型ＦＭ検波回路が知られており、通信用等に広く用いら
れている。
特開昭６３−１６７０４号公報（文献１）記載の遅延線
型ＦＭ検波回路が知られており、通信用等に広く用いら
れている。
【０００３】文献１記載の従来のＦＭ検波回路をブロッ
クで示す図６を参照すると、この従来のＦＭ検波回路
は、入力信号ｉｎを振幅制限増幅してリミット信号ａを
出力するリミッタアンプ１と、リミット信号ａを一定時
間τ遅延させて遅延信号bを出力する遅延回路２と、信
号ａ，bの排他的論理和（ＥＸＯＲ）をとり検波信号ｆ
を出力するＥＸＯＲ回路６と、検波信号ｆの高域成分を
除去し平均化して出力信号ｏｕｔ２を出力する低域通過
フィルタ（ＬＰＦ）４とを備える。
クで示す図６を参照すると、この従来のＦＭ検波回路
は、入力信号ｉｎを振幅制限増幅してリミット信号ａを
出力するリミッタアンプ１と、リミット信号ａを一定時
間τ遅延させて遅延信号bを出力する遅延回路２と、信
号ａ，bの排他的論理和（ＥＸＯＲ）をとり検波信号ｆ
を出力するＥＸＯＲ回路６と、検波信号ｆの高域成分を
除去し平均化して出力信号ｏｕｔ２を出力する低域通過
フィルタ（ＬＰＦ）４とを備える。
【０００４】次に、図６及び各部の信号波形をタイムチ
ャートで示す図７を参照して、従来のＦＭ検波回路の動
作について説明すると、リミッタアンプ１はＦＭ変調さ
れた入力信号ｉｎの供給を受けるとこの信号ｉｎを振幅
制限増幅し、リミット信号ａを出力し、この信号ａを二
分して、一方を直接ＥＸＯＲ回路６の一方の入力に供給
し、他方を遅延回路２に供給する。遅延回路２はリミッ
ト信号ａに一定の遅延時間τを加えた遅延信号bを出力
し、ＥＸＯＲ回路６の他方の入力に入力する。ＥＸＯＲ
回路６は信号ａ，bのＥＸＯＲ演算を行いその結果を検
波信号ｆとして出力しＬＰＦ４に供給する。ＬＰＦ４は
信号ｆを平均化して出力信号ｏｕｔ２を出力する。
ャートで示す図７を参照して、従来のＦＭ検波回路の動
作について説明すると、リミッタアンプ１はＦＭ変調さ
れた入力信号ｉｎの供給を受けるとこの信号ｉｎを振幅
制限増幅し、リミット信号ａを出力し、この信号ａを二
分して、一方を直接ＥＸＯＲ回路６の一方の入力に供給
し、他方を遅延回路２に供給する。遅延回路２はリミッ
ト信号ａに一定の遅延時間τを加えた遅延信号bを出力
し、ＥＸＯＲ回路６の他方の入力に入力する。ＥＸＯＲ
回路６は信号ａ，bのＥＸＯＲ演算を行いその結果を検
波信号ｆとして出力しＬＰＦ４に供給する。ＬＰＦ４は
信号ｆを平均化して出力信号ｏｕｔ２を出力する。
【０００５】図７を参照すると、リミッタアンプ１によ
り矩形波に整形されたリミット信号ａとそれに遅延τを
加えた遅延信号bとを、ＥＸＯＲ回路６で演算すること
により、その出力の検波信号ｆは遅延時間τの幅を持つ
パルス波となり、そのパルス数は信号ａ及び信号bの１
周期Ｔあたり２個である。従って検波信号ｆの振幅をＥ
とすると、平均化された出力信号ｏｕｔ２の電圧値Ｖｏ
ｕｔ２は、次式で与えられる。
り矩形波に整形されたリミット信号ａとそれに遅延τを
加えた遅延信号bとを、ＥＸＯＲ回路６で演算すること
により、その出力の検波信号ｆは遅延時間τの幅を持つ
パルス波となり、そのパルス数は信号ａ及び信号bの１
周期Ｔあたり２個である。従って検波信号ｆの振幅をＥ
とすると、平均化された出力信号ｏｕｔ２の電圧値Ｖｏ
ｕｔ２は、次式で与えられる。
【０００６】 Ｖｏｕｔ２＝２・Ｅ・τ／Ｔ・・・・・・・・・・・・・・・・・・（１） これより、Ｅ及びτが一定であれば、Ｖｏｕｔ２は周期
Ｔの逆数すなわち周波数に比例した値となり、周波数−
電圧変換すなわちＦＭ検波が実現される。この回路は、
式（１）で示すように一周期Ｔあたり２個のパルスを発
生させるため、より一般的なフリップフロップ等の論理
回路を検波回路とするＦＭ検波回路より感度が高いとい
う特長がある。
Ｔの逆数すなわち周波数に比例した値となり、周波数−
電圧変換すなわちＦＭ検波が実現される。この回路は、
式（１）で示すように一周期Ｔあたり２個のパルスを発
生させるため、より一般的なフリップフロップ等の論理
回路を検波回路とするＦＭ検波回路より感度が高いとい
う特長がある。
【０００７】しかし、この従来のＦＭ検波回路では、次
のような問題がある。ＦＭ信号を正確に検波するには、
周波数によらずパルス波形の振幅が一定、すなわちＥＸ
ＯＲ回路の最大振幅が十分に得られていなければならな
いが、１周期Ｔあたり２個のパルスを発生させるため、
パルス波の振幅を十分に得るためには、パルス波形の立
ち上がり時間ｔＲと立ち下がり時間ｔＦを十分短くしな
ければならないという条件がある。すなわち、遅延時間
をτとし、台形波にモデル化して考えた場合、波形の振
幅を十分得るには、次式を満足するようにｔＲ，ｔＦを
十分短く設定しなければならない。
のような問題がある。ＦＭ信号を正確に検波するには、
周波数によらずパルス波形の振幅が一定、すなわちＥＸ
ＯＲ回路の最大振幅が十分に得られていなければならな
いが、１周期Ｔあたり２個のパルスを発生させるため、
パルス波の振幅を十分に得るためには、パルス波形の立
ち上がり時間ｔＲと立ち下がり時間ｔＦを十分短くしな
ければならないという条件がある。すなわち、遅延時間
をτとし、台形波にモデル化して考えた場合、波形の振
幅を十分得るには、次式を満足するようにｔＲ，ｔＦを
十分短く設定しなければならない。
【０００８】 τ≧（ｔＲ＋ｔＦ）／２・・・・・・・・・・・・・・・・・・・・（２） Ｔ≧２・τ＋ｔＲ＋ｔＦ・・・・・・・・・・・・・・・・・・・・（３） しかし、入力信号の周波数が上昇しＵＨＦ〜マイクロ波
領域の超高周波域では、ＥＸＯＲ回路を構成するトラン
ジスタ等の回路素子の高周波性能の限界に近ずくため、
これらｔＲ，ｔＦを式（２），（３）を満足するよう十
分短く設定することが困難となり式（１）の関係を保持
するよう入力信号に追従できなくなる。
領域の超高周波域では、ＥＸＯＲ回路を構成するトラン
ジスタ等の回路素子の高周波性能の限界に近ずくため、
これらｔＲ，ｔＦを式（２），（３）を満足するよう十
分短く設定することが困難となり式（１）の関係を保持
するよう入力信号に追従できなくなる。
【０００９】
【発明が解決しようとする課題】上述した従来のＦＭ検
波回路は、検波回路に１周期あたり２個のパルスを発生
させるＥＸＯＲ回路を用いているため検波感度が高い
が、トランジスタ等の回路素子に対し等価的に２倍の周
波数性能を要求するため超高周波領域の入力信号では追
従が困難となり正常なＦＭ検波ができなくなる、すなわ
ち高周波性能が低いという欠点があった。
波回路は、検波回路に１周期あたり２個のパルスを発生
させるＥＸＯＲ回路を用いているため検波感度が高い
が、トランジスタ等の回路素子に対し等価的に２倍の周
波数性能を要求するため超高周波領域の入力信号では追
従が困難となり正常なＦＭ検波ができなくなる、すなわ
ち高周波性能が低いという欠点があった。
【００１０】本発明の目的は、高周波ではパルス数を低
減することによって、パルス波形の立ち上がり時間と立
ち下がり時間への要求を緩和し高周波特性を改善したＦ
Ｍ検波回路を提供することにある。
減することによって、パルス波形の立ち上がり時間と立
ち下がり時間への要求を緩和し高周波特性を改善したＦ
Ｍ検波回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明のＦＭ検波回路
は、入力受信信号を振幅制限増幅し振幅制限信号を出力
する振幅制限増幅回路と、前記振幅制限信号を所定時間
遅延し遅延信号を出力する遅延回路と、前記振幅制限信
号を一方の入力端に前記遅延信号を他方の入力端にそれ
ぞれ供給を受けこれら振幅制限信号と遅延信号との予め
定めた論理演算により周波数検波を行い検波信号を出力
する論理回路と備えるＦＭ検波回路において、前記論理
回路が、内部接続の切り替えにより前記入力受信信号の
１周期当たり２パルスの第１の検波信号を生成する第１
の論理構成と前記入力受信信号の１周期当たり１パルス
の第２の検波信号を生成する第２の論理構成とのいずれ
か一方の動作を行う可変論理回路と、制御信号の制御に
応答して前記第１の論理構成と第２の論理構成とのいず
れか一方に切替え各々に対応する前記第１，第２の検波
信号をそれぞれ出力する論理切り替え手段とを備えて構
成されている。
は、入力受信信号を振幅制限増幅し振幅制限信号を出力
する振幅制限増幅回路と、前記振幅制限信号を所定時間
遅延し遅延信号を出力する遅延回路と、前記振幅制限信
号を一方の入力端に前記遅延信号を他方の入力端にそれ
ぞれ供給を受けこれら振幅制限信号と遅延信号との予め
定めた論理演算により周波数検波を行い検波信号を出力
する論理回路と備えるＦＭ検波回路において、前記論理
回路が、内部接続の切り替えにより前記入力受信信号の
１周期当たり２パルスの第１の検波信号を生成する第１
の論理構成と前記入力受信信号の１周期当たり１パルス
の第２の検波信号を生成する第２の論理構成とのいずれ
か一方の動作を行う可変論理回路と、制御信号の制御に
応答して前記第１の論理構成と第２の論理構成とのいず
れか一方に切替え各々に対応する前記第１，第２の検波
信号をそれぞれ出力する論理切り替え手段とを備えて構
成されている。
【００１２】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図６と共通の構成要素には共通の参照文字／数字を付
して同様にブロックで示す図１を参照すると、この図に
示す本実施の形態のＦＭ検波回路は、従来と共通のリミ
ッタアンプ１と、遅延回路２と、低域通過フィルタ（Ｌ
ＰＦ）４とに加えて、制御信号ｃの制御に応答して従来
と同様のＥＸＯＲの機能とＡＮＤ回路機能とを切替え各
々に対応する検波信号ｄを出力する論理回路３を備え
る。
を図６と共通の構成要素には共通の参照文字／数字を付
して同様にブロックで示す図１を参照すると、この図に
示す本実施の形態のＦＭ検波回路は、従来と共通のリミ
ッタアンプ１と、遅延回路２と、低域通過フィルタ（Ｌ
ＰＦ）４とに加えて、制御信号ｃの制御に応答して従来
と同様のＥＸＯＲの機能とＡＮＤ回路機能とを切替え各
々に対応する検波信号ｄを出力する論理回路３を備え
る。
【００１３】本実施の形態を特徴付ける論理回路３の具
体的構成を回路図で示す図２を参照すると、この論理回
路３はトランジスタＱ１，Ｑ２、トランジスタＱ３，Ｑ
４、及びトランジスタＱ５，Ｑ６からそれぞれ構成され
る差動回路３１〜３３と、トランジスタＱ１，Ｑ４のコ
レクタの各負荷抵抗Ｒ１，Ｒ２と、制御信号ｃのＨ，Ｌ
各レベルに応答してトランジスタＱ１，Ｑ３のコレクタ
同志の接続を遮断・導通させるスイッチ回路Ｓ１と、制
御信号ｃのＨ，Ｌ各レベルに応答してトランジスタＱ
３，Ｑ４のコレクタ同志の接続を導通・遮断するスイッ
チ回路Ｓ，Ｓ２とトランジスタＱ５，Ｑ６の共通エミッ
タと接地間に挿入した電流源ＣＳ１とを備える。トラン
ジスタＱ２，Ｑ４のコレクタ同志、トランジスタＱ１，
Ｑ４のベース同志、トランジスタＱ２，Ｑ３のベース同
志はそれぞれ共通接続されている。差動回路３３のトラ
ンジスタＱ５，Ｑ６の各々のコレクタは差動回路３１，
３２の各々の共通エミッタに接続している。また、本実
施の形態のスイッチ回路Ｓ１，Ｓ２としてはＣＭＯＳト
ランジスタによるトランスフアゲート回路を用いる。
体的構成を回路図で示す図２を参照すると、この論理回
路３はトランジスタＱ１，Ｑ２、トランジスタＱ３，Ｑ
４、及びトランジスタＱ５，Ｑ６からそれぞれ構成され
る差動回路３１〜３３と、トランジスタＱ１，Ｑ４のコ
レクタの各負荷抵抗Ｒ１，Ｒ２と、制御信号ｃのＨ，Ｌ
各レベルに応答してトランジスタＱ１，Ｑ３のコレクタ
同志の接続を遮断・導通させるスイッチ回路Ｓ１と、制
御信号ｃのＨ，Ｌ各レベルに応答してトランジスタＱ
３，Ｑ４のコレクタ同志の接続を導通・遮断するスイッ
チ回路Ｓ，Ｓ２とトランジスタＱ５，Ｑ６の共通エミッ
タと接地間に挿入した電流源ＣＳ１とを備える。トラン
ジスタＱ２，Ｑ４のコレクタ同志、トランジスタＱ１，
Ｑ４のベース同志、トランジスタＱ２，Ｑ３のベース同
志はそれぞれ共通接続されている。差動回路３３のトラ
ンジスタＱ５，Ｑ６の各々のコレクタは差動回路３１，
３２の各々の共通エミッタに接続している。また、本実
施の形態のスイッチ回路Ｓ１，Ｓ２としてはＣＭＯＳト
ランジスタによるトランスフアゲート回路を用いる。
【００１４】次に、図１及び図２を参照して本実施の形
態の動作について従来と異なる部分を重点的に説明する
と、まず入力信号ｉｎが論理回路３の回路素子の動作限
界より十分低い低周波領域では制御信号ｃをＬレベルと
して論理回路３のスイッチ回路Ｓ１，Ｓ２の各々を導通
・遮断させると、トランジスタＱ１，Ｑ３のコレクタ同
志が接続状態となり、トランジスタＱ３，Ｑ４のコレク
タ同志の接続は遮断状態となる。これにより論理回路３
Ｈレベルわゆる平衡型変／復調回路あるいはアナログ掛
け算回路すなわちＥＸＯＲ回路として動作する。この場
合の動作は前述した従来の回路と同一であるので説明を
省略する。
態の動作について従来と異なる部分を重点的に説明する
と、まず入力信号ｉｎが論理回路３の回路素子の動作限
界より十分低い低周波領域では制御信号ｃをＬレベルと
して論理回路３のスイッチ回路Ｓ１，Ｓ２の各々を導通
・遮断させると、トランジスタＱ１，Ｑ３のコレクタ同
志が接続状態となり、トランジスタＱ３，Ｑ４のコレク
タ同志の接続は遮断状態となる。これにより論理回路３
Ｈレベルわゆる平衡型変／復調回路あるいはアナログ掛
け算回路すなわちＥＸＯＲ回路として動作する。この場
合の動作は前述した従来の回路と同一であるので説明を
省略する。
【００１５】次に、入力信号ｉｎが論理回路３の回路素
子の動作限界に近い高周波領域では制御信号ｃをＨレベ
ルとして論理回路３のスイッチ回路Ｓ１，Ｓ２の各々を
遮断・導通させると、この論理回路３はＡＮＤ回路とし
て動作する。
子の動作限界に近い高周波領域では制御信号ｃをＨレベ
ルとして論理回路３のスイッチ回路Ｓ１，Ｓ２の各々を
遮断・導通させると、この論理回路３はＡＮＤ回路とし
て動作する。
【００１６】従来の技術で説明したように、検波回路を
ＥＸＯＲ回路で構成した場合は、論理回路３の入力であ
るリミット信号ａ，遅延信号ｂの１周期Ｔあたりの出力
の検波信号ｄのパルス数が２個である。一方、この検波
回路をＡＮＤ回路で構成した場合は、リミット信号ａ，
遅延信号ｂの１周期Ｔあたりの出力の検波信号ｄのパル
ス数が１個となる。
ＥＸＯＲ回路で構成した場合は、論理回路３の入力であ
るリミット信号ａ，遅延信号ｂの１周期Ｔあたりの出力
の検波信号ｄのパルス数が２個である。一方、この検波
回路をＡＮＤ回路で構成した場合は、リミット信号ａ，
遅延信号ｂの１周期Ｔあたりの出力の検波信号ｄのパル
ス数が１個となる。
【００１７】ＥＸＯＲ回路動作の２個のパルスを発生す
る場合の立ち上がり時間ｔＲ，立ち下がり時間ｔＦの制
限は遅延時間すなわちパルス幅τに関して式（２），
（３）で与えられるが、ＡＮＤ回路動作の１個のパルス
の場合は、次式で与えられる。
る場合の立ち上がり時間ｔＲ，立ち下がり時間ｔＦの制
限は遅延時間すなわちパルス幅τに関して式（２），
（３）で与えられるが、ＡＮＤ回路動作の１個のパルス
の場合は、次式で与えられる。
【００１８】 τ≧（ｔＲ＋ｔＦ）／２・・・・・・・・・・・・・・・・・・・（２） Ｔ≧τ＋（ｔＲ＋ｔＦ）／２・・・・・・・・・・・・・・・・・（４） 式（２）の制限以内でτを小さくして考える、すなわ
ち、 τ＝（ｔＲ＋ｔＦ）／２・・・・・・・・・・・・・・・・・・・（５） として考えると、式（３），（４）はそれぞれ、次式と
なる。
ち、 τ＝（ｔＲ＋ｔＦ）／２・・・・・・・・・・・・・・・・・・・（５） として考えると、式（３），（４）はそれぞれ、次式と
なる。
【００１９】 Ｔ≧２（ｔＲ＋ｔＦ）・・・・・・・・・・・・・・・・・・・・（６） Ｔ≧ｔＲ＋ｔＦ・・・・・・・・・・・・・・・・・・・・・・・（７） 式（３），（７）を比較すると、式（７）すなわちパル
ス数が１個の場合の方が同一周期Ｔにおける許容ｔＲ，
ｔＦの値は大きくなる。負荷が小さい場合はｔＲ，ｔＦ
の値は、回路素子の特性によって最小値が定まる値であ
り、従ってパルス数を減らすことによってより高周波に
対応することができる。
ス数が１個の場合の方が同一周期Ｔにおける許容ｔＲ，
ｔＦの値は大きくなる。負荷が小さい場合はｔＲ，ｔＦ
の値は、回路素子の特性によって最小値が定まる値であ
り、従ってパルス数を減らすことによってより高周波に
対応することができる。
【００２０】一方、パルス波ｄの平均電圧、すなわち出
力信号ｏｕｔの電圧Ｖｏｕｔは、パルス波である検波信
号ｄの振幅をＥとすると、パルス数が２個の場合は、式
（１）と同じく、次式で表される。
力信号ｏｕｔの電圧Ｖｏｕｔは、パルス波である検波信
号ｄの振幅をＥとすると、パルス数が２個の場合は、式
（１）と同じく、次式で表される。
【００２１】 Ｖｏｕｔ＝２・Ｅ・τ／Ｔ・・・・・・・・・・・・・・・・・・（８） パルス数が１個の場合は、次式で表される。
【００２２】 Ｖｏｕｔ＝Ｅ・τ／Ｔ・・・・・・・・・・・・・・・・・・・・（９） つまりパルス数が２個の方すなわちＥＸＯＲ動作の方が
ＦＭ検波回路としての感度は向上する。
ＦＭ検波回路としての感度は向上する。
【００２３】従って、パルス波形の立ち上がり時間と立
ち下がり時間への要求とＦＭ検波回路の感度とを考える
と、制御信号ｃを用いるとことにより、低周波領域では
パルス数を２個発生するようにして感度を上げて使用
し、高周波領域ではパルス数を１個発生するようにして
ＦＭ検波の周波数−電圧特性が高周波で劣化しないよう
にして動作させることで、高周波領域，低周波領域のそ
れぞれに適した動作で使用ができる。
ち下がり時間への要求とＦＭ検波回路の感度とを考える
と、制御信号ｃを用いるとことにより、低周波領域では
パルス数を２個発生するようにして感度を上げて使用
し、高周波領域ではパルス数を１個発生するようにして
ＦＭ検波の周波数−電圧特性が高周波で劣化しないよう
にして動作させることで、高周波領域，低周波領域のそ
れぞれに適した動作で使用ができる。
【００２４】次に図１，図２及び制御信号ｃに対する各
信号ａ，ｂ，ｄの波形と真理値表をタイムチャートで示
す図３を参照して本実施の形態の詳細な動作について説
明すると、論理回路３は上述のようにトランジスタＱ１
〜Ｑ６から成る差動回路３１〜３３を備え、差動信号を
扱うようになっており、信号ａ，ｂ，ｄの否定をそれぞ
れａｂ，ｂｂ，ｄｂとしている。縦積み二段の演算回路
であるアナログ掛け算回路にスイッチ回路Ｓ１，Ｓ２を
設け、このスイッチ回路を切替えることによって、論理
動作をＥＸＯＲとＡＮＤとに切替えるように構成されて
いる。
信号ａ，ｂ，ｄの波形と真理値表をタイムチャートで示
す図３を参照して本実施の形態の詳細な動作について説
明すると、論理回路３は上述のようにトランジスタＱ１
〜Ｑ６から成る差動回路３１〜３３を備え、差動信号を
扱うようになっており、信号ａ，ｂ，ｄの否定をそれぞ
れａｂ，ｂｂ，ｄｂとしている。縦積み二段の演算回路
であるアナログ掛け算回路にスイッチ回路Ｓ１，Ｓ２を
設け、このスイッチ回路を切替えることによって、論理
動作をＥＸＯＲとＡＮＤとに切替えるように構成されて
いる。
【００２５】制御信号ｃがＨレベルの時、スイッチ回路
Ｓ１はオフになりスイッチ回路Ｓ２はオンになる。これ
により論理回路３はＡＮＤ回路として動作し、図３に示
すように一周期Ｔあたり１個のパルスを発生する。信号
ｃがＬレベルの時、図２のスイッチ回路Ｓ１はオンにな
りスイッチ回路Ｓ２はオフになる。これにより論理回路
３はＥＸＮＯＲ回路として動作し、一周期あたり２個の
パルスを発生する。
Ｓ１はオフになりスイッチ回路Ｓ２はオンになる。これ
により論理回路３はＡＮＤ回路として動作し、図３に示
すように一周期Ｔあたり１個のパルスを発生する。信号
ｃがＬレベルの時、図２のスイッチ回路Ｓ１はオンにな
りスイッチ回路Ｓ２はオフになる。これにより論理回路
３はＥＸＮＯＲ回路として動作し、一周期あたり２個の
パルスを発生する。
【００２６】本実施の形態では、検波信号ｄのパルス波
の振幅は一定のままパルス数だけが変化するので、ＦＭ
検波回路としての感度は、式（８），（９）のように変
化する。従って、出力ｏｕｔの次段に感度調整回路など
を挿入し、その感度を切替える必要がある。つまり、入
力されるＦＭ変調信号が低周波数領域から中周波数領域
の時は制御信号ｃをＬレベルにしてかつ次段の感度調整
回路の利得を小さくして使用し、中周波数領域から高周
波数領域の時は制御信号ｃをＨレベルにしてかつ次段の
感度調整回路の利得を大きくして使用することで、より
幅広い周波数に対応したＦＭ検波回路として使用するこ
とができる。
の振幅は一定のままパルス数だけが変化するので、ＦＭ
検波回路としての感度は、式（８），（９）のように変
化する。従って、出力ｏｕｔの次段に感度調整回路など
を挿入し、その感度を切替える必要がある。つまり、入
力されるＦＭ変調信号が低周波数領域から中周波数領域
の時は制御信号ｃをＬレベルにしてかつ次段の感度調整
回路の利得を小さくして使用し、中周波数領域から高周
波数領域の時は制御信号ｃをＨレベルにしてかつ次段の
感度調整回路の利得を大きくして使用することで、より
幅広い周波数に対応したＦＭ検波回路として使用するこ
とができる。
【００２７】次に、本発明の第２の実施の形態を特徴付
ける論理回路３Ａを図２と共通の構成要素には共通の参
照文字／数字を付して同様に回路図で示す図４を参照す
ると、この図に示す本実施の形態の前述の第１の実施の
形態との相違点は、電流源ＣＳ１に加えて制御信号ｃの
制御に応答して動作非動作を切替えるスイッチ回路Ｓ
３，Ｓ４を有する電流源ＣＳ２を備えることである。
ける論理回路３Ａを図２と共通の構成要素には共通の参
照文字／数字を付して同様に回路図で示す図４を参照す
ると、この図に示す本実施の形態の前述の第１の実施の
形態との相違点は、電流源ＣＳ１に加えて制御信号ｃの
制御に応答して動作非動作を切替えるスイッチ回路Ｓ
３，Ｓ４を有する電流源ＣＳ２を備えることである。
【００２８】次に、次に図４及び制御信号ｃに対する各
信号ａ，ｂ，ｄの波形と真理値表をタイムチャートで示
す図５を参照して本実施の形態の動作について説明する
と、スイッチ回路Ｓ１，Ｓ２の切替えによって，ＡＮＤ
動作，ＥＸＮＯＲ動作を切替える点は第１の実施の形態
と同様である。異なる点は、制御信号ｃのレベル切替え
に応答してスイッチ回路Ｓ３，Ｓ４が切替え動作して電
流源ＣＳ２の動作，非動作を切替え、回路の電流が増減
する点である。電流源ＣＳ１，ＣＳ２の各トランジスタ
Ｑ７，Ｑ８を同一サイズにしておくと、これら電流源Ｃ
Ｓ１，ＣＳ２に流れる電流は等しい値Ｉとなる。従っ
て、制御信号ｃがＨレベルの時、つまりＡＮＤ動作のと
きに、Ｓ３がオンＳ４がオフし電流源ＣＳ２が動作する
ので、回路に流れる電流は２Ｉとなる。信号ｃがＬレベ
ルの時、つまりＥＸＮＯＲ動作のときには、Ｓ３がオフ
Ｓ４がオンしＣＳ２が非動作となるので、回路に流れる
電流はＣＳ１に流れる電流Ｉのみとなる。トランジスタ
Ｑ１，Ｑ４の各負荷抵抗Ｒ１，Ｒ２の抵抗値をＲとし、
出力検波信号ｄの振幅をＥとすると、信号ｃがＨレベル
の時の振幅Ｅは次式で表される。
信号ａ，ｂ，ｄの波形と真理値表をタイムチャートで示
す図５を参照して本実施の形態の動作について説明する
と、スイッチ回路Ｓ１，Ｓ２の切替えによって，ＡＮＤ
動作，ＥＸＮＯＲ動作を切替える点は第１の実施の形態
と同様である。異なる点は、制御信号ｃのレベル切替え
に応答してスイッチ回路Ｓ３，Ｓ４が切替え動作して電
流源ＣＳ２の動作，非動作を切替え、回路の電流が増減
する点である。電流源ＣＳ１，ＣＳ２の各トランジスタ
Ｑ７，Ｑ８を同一サイズにしておくと、これら電流源Ｃ
Ｓ１，ＣＳ２に流れる電流は等しい値Ｉとなる。従っ
て、制御信号ｃがＨレベルの時、つまりＡＮＤ動作のと
きに、Ｓ３がオンＳ４がオフし電流源ＣＳ２が動作する
ので、回路に流れる電流は２Ｉとなる。信号ｃがＬレベ
ルの時、つまりＥＸＮＯＲ動作のときには、Ｓ３がオフ
Ｓ４がオンしＣＳ２が非動作となるので、回路に流れる
電流はＣＳ１に流れる電流Ｉのみとなる。トランジスタ
Ｑ１，Ｑ４の各負荷抵抗Ｒ１，Ｒ２の抵抗値をＲとし、
出力検波信号ｄの振幅をＥとすると、信号ｃがＨレベル
の時の振幅Ｅは次式で表される。
【００２９】 Ｅ＝２・Ｉ・Ｒ・・・・・・・・・・・・・・・・・・・・・・・（１０） 信号ｃがＬレベルの時の振幅Ｅは次式で表される。
【００３０】 Ｅ＝Ｉ・Ｒ・・・・・・・・・・・・・・・・・・・・・・・・・（１１） 上述のように一周期あたりのパルス数は信号ｃがＨレベ
ルの時１個であり、信号ｃがＬレベルの時２個となる。
従って本実施の形態の出力信号ｏｕｔの平均電圧Ｖｏｕ
ｔは式（１０）を式（９）に代入し、式（１１）を式
（８）に代入すると、いずれも次式となり等しくなる。
ルの時１個であり、信号ｃがＬレベルの時２個となる。
従って本実施の形態の出力信号ｏｕｔの平均電圧Ｖｏｕ
ｔは式（１０）を式（９）に代入し、式（１１）を式
（８）に代入すると、いずれも次式となり等しくなる。
【００３１】 Ｖｏｕｔ＝２・Ｉ・Ｒ・τ／Ｔ・・・・・・・・・・・・・・・・（１２） つまり、信号ｃで回路を切替えても、ＦＭ検波回路の感
度は切替える前後で変化しないので、感度調整を行う必
要がなくなる。従って、出力振幅の変化により立ち上が
り時間ｔＲ，立ち下がり時間ｔＦが変化しないように回
路定数を設定した場合、入力されるＦＭ変調信号が低周
波数領域から中周波数領域の時は信号ｃをＬレベルにし
て使用し、中周波数領域から高周波数領域の時は信号ｃ
をＨレベルにして使用することで、より高帯域の周波数
に対応したＦＭ検波回路として使用することができる。
この場合、感度調整回路などによる利得調整は不要とな
る。
度は切替える前後で変化しないので、感度調整を行う必
要がなくなる。従って、出力振幅の変化により立ち上が
り時間ｔＲ，立ち下がり時間ｔＦが変化しないように回
路定数を設定した場合、入力されるＦＭ変調信号が低周
波数領域から中周波数領域の時は信号ｃをＬレベルにし
て使用し、中周波数領域から高周波数領域の時は信号ｃ
をＨレベルにして使用することで、より高帯域の周波数
に対応したＦＭ検波回路として使用することができる。
この場合、感度調整回路などによる利得調整は不要とな
る。
【００３２】
【発明の効果】以上説明したように、本発明のＦＭ検波
回路は、検波回路である論理回路が、内部接続の切り替
えにより１周期当たり２パルスの検波信号を生成するＥ
ＸＯＲ構成と１周期当たり１パルスの検波信号を生成す
るＡＮＤ構成とに切り替える可変論理回路と、論理切り
替え手段とを備えているので、低周波ではＥＸＮＯＲ回
路として使用し、高周波ではＡＮＤ回路として使用する
ことにより広い周波数範囲に対応できるという効果があ
る。
回路は、検波回路である論理回路が、内部接続の切り替
えにより１周期当たり２パルスの検波信号を生成するＥ
ＸＯＲ構成と１周期当たり１パルスの検波信号を生成す
るＡＮＤ構成とに切り替える可変論理回路と、論理切り
替え手段とを備えているので、低周波ではＥＸＮＯＲ回
路として使用し、高周波ではＡＮＤ回路として使用する
ことにより広い周波数範囲に対応できるという効果があ
る。
【図１】本発明のＦＭ検波回路の第１の実施の形態を示
すブロック図である。
すブロック図である。
【図２】本実施の形態のＦＭ検波回路を特徴付ける論理
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図３】本実施の形態のＦＭ検波回路の動作の一例を示
すタイムチャートである。
すタイムチャートである。
【図４】本発明のＦＭ検波回路の第２の実施の形態を特
徴付ける論理回路の構成を示す回路図である。
徴付ける論理回路の構成を示す回路図である。
【図５】本実施の形態のＦＭ検波回路の動作の一例を示
すタイムチャートである。
すタイムチャートである。
【図６】従来のＦＭ検波回路の一例を示す回路ブロック
図である。
図である。
【図７】従来のＦＭ検波回路の動作の一例を示すタイム
チャートである。
チャートである。
１ リミッタアンプ ２ 遅延回路 ３，３Ａ 論理回路 ４ ＬＰＦ Ｑ１〜Ｑ８ トランジスタ Ｓ１〜Ｓ４ スイッチ回路 ＣＳ１，ＣＳ２ 電流源 Ｒ１〜Ｒ４ 抵抗
Claims (4)
- 【請求項１】 入力受信信号を振幅制限増幅し振幅制限
信号を出力する振幅制限増幅回路と、前記振幅制限信号
を所定時間遅延し遅延信号を出力する遅延回路と、前記
振幅制限信号を一方の入力端に前記遅延信号を他方の入
力端にそれぞれ供給を受けこれら振幅制限信号と遅延信
号との予め定めた論理演算により周波数検波を行い検波
信号を出力する論理回路と備えるＦＭ検波回路におい
て、 前記論理回路が、内部接続の切り替えにより前記入力受
信信号の１周期当たり２パルスの第１の検波信号を生成
する第１の論理構成と前記入力受信信号の１周期当たり
１パルスの第２の検波信号を生成する第２の論理構成と
のいずれか一方の動作を行う可変論理回路と、 制御信号の制御に応答して前記第１の論理構成と第２の
論理構成とのいずれか一方に切替え各々に対応する前記
第１，第２の検波信号をそれぞれ出力する論理切り替え
手段とを備えることを特徴とするＦＭ検波回路。 - 【請求項２】 前記可変論理回路が、前記論理切り替え
手段の切り替えにより前記第１の論理構成として排他的
論理和回路を前記第２の論理構成として論理積回路をそ
れぞれ構成することを特徴とする請求項１記載のＦＭ検
波回路。 - 【請求項３】 前記可変論理回路が、エミッタを共通接
続した第１，第２のトランジスタから成る第１の差動回
路と、 ベースを前記第２のトランジスタのベースに接続した第
３のトランジスタとこの第３のトランジスタのエミッタ
にエミッタを共通接続しベースを前記第１のトランジス
タのベースにコレクタを前記第２のトランジスタのコレ
クタにそれぞれ接続した第４のトランジスタとから成る
第２の差動回路と、 エミッタを共通接続し各々のコレクタが前記第１，第２
のトランジスタのエミッタ共通接続点及び前記第３，第
４のトランジスタのエミッタ共通接続点にそれぞれ接続
した第５，第６のトランジスタから成る第３の差動回路
と、 前記第５，第６のトランジスタのエミッタ共通接続点と
第１の電源との間に接続した定電流源と、 前記第１，第４のトランジスタの各々のコレクタと第２
の電源との間に接続した第１，第２の抵抗と、 前記第１，第３のトランジスタの各々のコレクタの間に
接続し前記制御信号の第１の値に応答して導通する第１
のスイッチ回路と、 前記第３，第４のトランジスタの各々のコレクタの間に
接続し前記制御信号の第２の値に応答して導通する第２
のスイッチ回路とを備えることを特徴とする請求項１記
載のＦＭ検波回路。 - 【請求項４】 前記定電流源が、予め定めた電流値の第
１の電流源と、 前記制御信号の第２の値に応答して前記第１の電流源と
並列接続され前記制御信号の第１の値に応答して前記第
１の電源との並列接続を切離される第２の電流源とを備
えることを特徴とする請求項３記載のＦＭ検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26743596A JP2943724B2 (ja) | 1996-10-08 | 1996-10-08 | Ｆｍ検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26743596A JP2943724B2 (ja) | 1996-10-08 | 1996-10-08 | Ｆｍ検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10117111A JPH10117111A (ja) | 1998-05-06 |
| JP2943724B2 true JP2943724B2 (ja) | 1999-08-30 |
Family
ID=17444810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26743596A Expired - Fee Related JP2943724B2 (ja) | 1996-10-08 | 1996-10-08 | Ｆｍ検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943724B2 (ja) |
-
1996
- 1996-10-08 JP JP26743596A patent/JP2943724B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10117111A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933771A (en) | Low voltage gain controlled mixer | |
| EP0529836A1 (en) | Integrating phase detector | |
| JP2000196376A (ja) | デュアルモ―ドｄ級増幅器 | |
| JPH08242125A (ja) | 増幅器回路 | |
| KR100342456B1 (ko) | 이득 가변 증폭 회로 | |
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| US7197292B1 (en) | Chopper stabilized analog multiplier | |
| US4879530A (en) | Monolithically integratable phase shifter VCO | |
| CA1195387A (en) | Noise reduction circuit | |
| JP2943724B2 (ja) | Ｆｍ検波回路 | |
| JPH05315862A (ja) | 増幅回路 | |
| JP2003324323A (ja) | 高出力増幅回路 | |
| CN110912524A (zh) | D类功放振荡电路、d类功放振荡器及其频率调节方法 | |
| US7760041B2 (en) | Pulse-width modulator methods and apparatus | |
| JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| Schmidt et al. | Continuously variable gigahertz phase-shifter IC covering more than one frequency decade | |
| JPS6318362B2 (ja) | ||
| JP2002076784A (ja) | 歪補償回路 | |
| JP2808927B2 (ja) | 周波数ディスクリミネータ | |
| JPH10190357A (ja) | Ｆｍ復調回路 | |
| JP4408085B2 (ja) | Ｆｍ復調回路 | |
| EP0859460B1 (en) | Mixer circuit with wide dynamic range | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JP2000022448A (ja) | バイアス発生回路およびミキサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| LAPS | Cancellation because of no payment of annual fees |