JP4404907B2 - 出力最終段を検査する装置 - Google Patents

Description

本発明は、出力最終段を検査する装置に関する。ここでこの出力最終段は、少なくとも３つのハーフブリッジを有している。これらのハーフブリッジは、上方および下方の半導体スイッチの直列接続体からそれぞれ構成されており、動作電圧が印加される。ここでハーフブリッジの半導体スイッチの接続点は、少なくとも三相モータの巻線と接続されている出力側を構成する。ここで制御装置が設けられており、この制御装置は半導体スイッチのそれぞれ１つまたは同時にそれぞれ複数を、所定のプログラムに応じて、導電状態にスイッチングし、ここで出力側でその時々の電圧がそれぞれ、その時々の接続状態に対して設けられた許容公差領域内にあるか否かを検査する。

半導体スイッチが装備された出力最終段は殊に自動車において負荷、例えばモータの駆動制御に使用される。低抵抗のパワーＭＯＳＦＥＴが急速に発展したことによって、キロワット領域における負荷も低コストに駆動制御可能になった。自動車内では、出力最終段と負荷が空間的に相互に別個に配置されることがあり、この場合には、アースまたはバッテリー電圧に対する負荷リード線の短絡によって、過度に高いエラー電流が生じてしまう恐れがある。ヒューズは一般的にこの電流回路内ではその許容公差、内部抵抗および高い有効電流が原因で使用不可能である。さらに、出力最終段内の故障したＭＯＳＦＥＴが原因で、高いエラー電流が流れる恐れがある。
ＷＯ９７／３２２２０Ａ１号から、電気駆動装置に対する駆動回路を検査する方法および回路装置が公知である。ここでは各相に下方および上方の半導体スイッチが設けられており、制御装置はそれぞれ、この半導体スイッチのそれぞれ１つまたは同時にそれぞれ複数を所定のプログラムに従って導電状態にスイッチングする。ここで、モータが接続されている出力側に、それぞれ所定の許容公差領域内の電圧が印加されているか否かが検査される。しかしここでは種々異なるエラーを区別する能力、例えばモータ巻き線が短絡を有しているか否か、または半導体スイッチが継続的に導電状態であるか否かは制限されている。

従って本発明の課題は、出力最終段の検査を行い、それによって短絡の場合には動作電圧がスイッチオフされる、ないしそれどころかスイッチオンされず、従って出力最終段および搭載電源網が損傷から保護され、より正確なエラー検出を可能にするということである。

上述の課題は、本発明に相応する装置によって、巻線への導線（Zufuehrungen）が別のスイッチによって切り離し可能であることによって解決される。

本発明の方法によって、出力最終段および接続されている線路および巻線の状態が区分して判断される。ここでモータは検査中に影響されないまたはごく僅かにしか影響されない。この検査は自動的に出力最終段の各投入接続前に、例えば自動車のイグニッションキーの操作時に行われるか、また運転中にも行われる。別のスイッチによって巻線を別個にすることによって、上方の半導体スイッチのそれぞれ１つから全て、または下方の半導体スイッチのそれぞれ１つから全てが同時に導電状態になるように制御される。これによって正確なエラー分析が可能である。

本発明の有利な実施形態は、モータの巻線が星形接続（Sternschaltung）を構成し、さらなるスイッチが中立点（Sternpunkt）および出力側から巻線までのリード線内に配置されている。本発明の装置の場合には、別の制御可能なスイッチも適しているが、本発明の装置では有利には、このさらなるスイッチはリレーである。本発明は三角接続内の巻線でも使用可能である。

出力最終段の動作電圧は通常は、マイクロプロセッサまたはデジタル信号プロセッサのそれよりも非常に高いので、本発明による装置の有利な構成では、ハーフブリッジおよび動作電圧の出力側はアナログ／デジタル変換器の入力側と分圧器を介して接続されている。

半導体スイッチがスイッチオフされている場合に、出力側での再現可能な電圧を保証するために、本発明の方法では、半導体スイッチが導電状態でない場合に各出力電圧を所定の平均許容公差領域内に位置するようにさせる手段が設けられている。

有利にはこの発展形態ではこの手段が抵抗から構成されている。この抵抗はハーフブリッジの出力側と動作電圧源の間に位置し、分圧器とともに出力側で平均の公差領域内の電圧を生じさせる。

出力最終段および電圧供給装置の過負荷なしの検査は、本発明による装置の発展形態では次のことによって可能になる。すなわち動作電圧のリード線に制御可能なスイッチが設けられ、このスイッチに抵抗が並列接続されること、およびこの制御可能なスイッチが制御装置によって制御可能であることによって可能になる。択一的に本発明による装置では、検査に用いられるパルスは次の程度に短くされている。すなわち半導体スイッチの過負荷が生じず、検査中の負荷も影響されない、またはごく僅かにしか影響されない程度に短くされる。

本発明によって多数の実施形態が可能である。そのうちの１つを概略的に図示し、以下で説明する。

図示された実施例では、２つのＭＯＳＦＥＴ１，２；３，４；５，６が、出力側１０，１１，１２を有するそれぞれ１つの半導体ブリッジ７，８，９を構成している。この出力側には、モータの星形接続に構成された巻線１３，１４，１５のそれぞれ１つが接続されている。巻線１３，１４，１５へのリード線内にはリレー３１のコンタクトが位置している。さらに中立点は、別のリレー３２によって別個にされ得る。

入力側１６には、動作電圧Ｕｂａｔが供給されている。これは、Ｕ+として、出力最終段のリレー１７を介して供給されている。リレー１７と平行して、電流制限抵抗１８が位置している。これを介して、より高い容量の電解コンデンサ１９が充電される。ここでリレーは、電圧Ｕ+がほぼ電圧Ｕｂａｔに相応したときにはじめてスイッチオンされる。これによって、許容されないほど高い充電電流ショックが回避される。この公知の回路に対する詳細はＤＥ１００５７１５６Ａ１号に記載されている。

この装置は、さらに制御装置２０を有している。この制御装置それ自体は出力最終段と関連して公知であり、マイクロコンピュータまたはデジタル信号プロセッサから構成されており、それ自体は本発明を理解するために詳細に説明する必要はない。制御装置２０の出力側は、駆動制御回路２１と接続されている。これは制御信号ＨＳ１，ＨＳ２，ＨＳ３，ＬＳ１，ＬＳ２，ＬＳ３をＭＯＳＦＥＴ１〜６に対して生成する。制御装置２０にはさらにアナログ／デジタル変換器２０’が接続されている。このアナログ／デジタル変換器の入力側にはそれぞれ分圧器２２，２３，２４，２５によって形成された電圧が供給可能である。分圧器は巻線１３，１４，１５よりも格段に高い抵抗値を有しており、最終段の効率を動作中に悪化させない。さらに、リレー３１，３２のコイルは、制御装置２０の出力側と接続されている。

ＭＯＳＦＥＴ１には抵抗２６が並列接続されている。これは分圧器２３とともに作用する。これによって、ハーフブリッジ７の出力側１０に、ＭＯＳＦＥＴ１，２が導通でない場合に、電圧Ｕ+の半分が印加される。

分圧器２２〜２５は次のように構成されている。すなわちＵ+の可能な最高値の場合に、許容電圧をＣＭＯＳ回路が上回らないように構成されている。分圧器２２によって生成された電圧は、以下に記載される個々の検査のために、電圧基準として、公差領域を形成するために使用される。

第１の検査においては、リレー３１のコンタクトがはじめに開放される場合には、ＭＯＳＦＥＴ１〜６の駆動制御は続かない。従って、出力側１０は電圧Ｕ+／２を供給する。これは制御装置２０内で、所定の許容公差を考慮して検査される。そうである場合には、ここから次のことが推測される。すなわち、ＭＯＳＦＥＴ１，２およびリレー３１までのリード線において、アース２７または動作電圧Ｕ+に対して短絡が存在していないことが推測される。出力最終段にエラーのない場合には、この第１の検査時にＭＯＳＦＥＴ３〜６も導電ではない。従ってリレー３１のコンタクトが引き続き閉成されている場合には、モータの巻線１３〜１５を介して、出力側１１，１２の電圧も同じように平均許容公差領域内に位置している。これは制御装置２０によって検査される。

別の検査時には、順次「上方」のＭＯＳＦＥＴ１，３，５が導通状態にスイッチングされ、ここでそれぞれ次のことが検査される。すなわち、出力側１０，１１，１２が、上方の許容公差領域、すなわち電圧Ｕ+近傍にある電圧を受容しているか否かが検査される。さらなる検査では、「下方」のＭＯＳＦＥＴ２，４，６が順次導通状態にされる。ここではそれぞれ次のことが検査される。すなわち、出力側１０，１１，１２の電圧が、下方の許容公差領域、すなわちＵ+と比較して、アース電位近傍に位置しているか否かが検査される。この検査は順次、リレー３１，３２のコンタクトが閉成された状態および開放された状態で行われる。

リレーのこの配置構成によって、検査目的で、上方および下方の半導体スイッチのそれぞれ１つ、２つまたは全てが導電状態にスイッチングされ、出力側での電圧の特性が観察される。各許容公差領域を上回っている量ないしは下回っている量から、欠陥の種類および場所、例えば短絡、過負荷またはリレー故障が推測される。

本発明に相応する１つの実施形態の概略図

Claims (6)

1. 出力最終段を検査する装置であって、当該出力最終段は少なくとも３つハーフブリッジを有しており、当該ハーフブリッジは、上方および下方の半導体スイッチの直列接続体からそれぞれ構成されており、動作電圧が印加され、
   前記ハーフブリッジの半導体スイッチの接続点は、少なくとも三相モータの巻線と接続されている出力側を構成し、
   制御装置（２０）が設けられており、当該制御装置は前記半導体スイッチ（１〜６）のそれぞれ１つまたは同時にそれぞれ複数を、所定のプログラムに応じて、導電状態にスイッチングし、ここで前記出力側（１０，１１，１２）でその時々の電圧がそれぞれ、その時々の接続状態に対して設けられた許容公差領域内にあるか否かを検査し、
   前記巻線（１３，１４，１５）への導線は、別のスイッチ（３１，３２）によって切り離し可能である形式のものにおいて、
   前記モータの前記巻線（１３，１４，１５）は星形接続を構成し、前記別のスイッチ（３２，３１）は中立点および前記出力側から巻線（１３，１４，１５）へのリード線内に配置されている、
   ことを特徴とする、出力最終段を検査する装置。
2. 前記別のスイッチ（３１，３２）はリレーである、請求項１記載の装置。
3. 前記ハーフブリッジ（７，８，９）および動作電圧の出力側（１０，１１，１２）と、アナログ／デジタル変換器（２０’）の入力側との接続は分圧器（２２，２３，２４，２５）を介して行われている、請求項１から２までのいずれか１項記載の装置。
4. 前記半導体スイッチ（１〜６）が導通状態でない場合に、各出力側電圧を所定の平均許容公差領域に位置させる手段が設けられている、請求項１から３までのいずれか１項記載の装置。
5. 前記手段は抵抗（２６）から構成されており、当該抵抗はハーフブリッジ（７，８，９）の出力側（１０）と動作電圧源の間に位置し、前記分圧器（２３）とともに前記出力側（１０）に平均許容公差領域内の電圧を生成する、請求項４記載の装置。
6. 前記動作電圧のリード線内に制御可能なスイッチ（１７）が設けられており、当該スイッチには抵抗（１８）が並列接続されており、前記制御可能なスイッチ（１７）は前記制御装置（２０）によって制御可能である、請求項１から５までのいずれか１項記載の装置。

Images