JP4393146B2 - 半導体製造方法及び半導体製造装置 - Google Patents

半導体製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP4393146B2
JP4393146B2 JP2003333302A JP2003333302A JP4393146B2 JP 4393146 B2 JP4393146 B2 JP 4393146B2 JP 2003333302 A JP2003333302 A JP 2003333302A JP 2003333302 A JP2003333302 A JP 2003333302A JP 4393146 B2 JP4393146 B2 JP 4393146B2
Authority
JP
Japan
Prior art keywords
processing
machining
condition
degree
conditions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003333302A
Other languages
English (en)
Other versions
JP2005101286A (ja
Inventor
盛治 石谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003333302A priority Critical patent/JP4393146B2/ja
Publication of JP2005101286A publication Critical patent/JP2005101286A/ja
Application granted granted Critical
Publication of JP4393146B2 publication Critical patent/JP4393146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、加工条件を任意に変えることが可能な加工プロセスを備える半導体製造方法及び半導体製造装置に関する。
半導体の製造工程、例えば、CVD工程等は、加工条件を任意に変えることが可能であり、その変動に伴い、加工処理による加工度も変動する。そして、加工条件と加工度との関係から、所定の加工度狙い目に対する加工条件を求めることが可能である。
しかしながら、通常一定の加工条件を設定しても、加工実績は種々の要因により変動する。そのうち、半導体製造装置の性能に起因するものに着目し、基準値と実負荷における性能値を比較管理することで、半導体製造装置が正常に機能しているか否かを判定し、異常時には動作させないという、半導体製造装置の性能管理方法が提案されている(例えば特許文献1参照。)。
特開平5−226206号公報
近年、半導体製造装置の性能が向上する以上に半導体自体の要求スペックが厳しくなってきた。すなわち、半導体製造装置が正常に機能している場合でも、気圧、温度などの外乱因子の影響が無視できなくなってきた。そして、外乱因子の影響により、加工実績値がスペックアウトするか、長期的な変動により明らかにセンター値がずれていることが判ると、設定加工条件を適宜補正、変更する必要があった。
このような設定加工条件の補正、変更は、手動で行われ、またその手順も明確に示されていなかったため、その精度は熟練度などに依存せざるを得なかった。
そこで、本発明は、従来の問題を取り除き、加工実績が変動しても常に最適な加工条件により加工処理することが可能な半導体製造方法及び半導体製造装置を提供することを目的とするものである。
本発明の一態様によれば、予め取得した半導体ウエーハの加工条件と加工実績との関係より、所定の加工度狙い目に対する初期加工条件を算出する工程と、前記初期加工条件に基づき、半導体ウエーハを加工処理する工程と、加工処理された半導体ウエーハにおける加工度を測定する工程と、実際の加工条件と測定された加工度からなる新たな加工実績に基づき、新たに加工条件と加工度との関係を取得する工程と、新たに取得した加工条件と加工度との関係より、新たに所定の加工度狙い目に対する最適加工条件を、前記新たな加工実績に基づき設定、更新される所定の補正係数による補正を付加して算出し、加工条件を更新する工程と、更新された加工条件に基づき、半導体ウエーハを加工処理する工程を備えることを特徴とする半導体製造方法が提供される。
また、本発明の一態様によれば、半導体ウエーハの加工条件を指示する手段と、指示された加工条件に基づき、半導体ウエーハを加工処理する手段と、加工処理された半導体ウエーハの加工度を測定する手段と、加工条件と加工度の関係より、所定の加工度狙い目に対する加工条件を算出する手段と、加工処理された半導体ウエーハの実際の加工条件及び測定された加工度からなる加工実績を、夫々前記加工条件を算出する手段に転送する手段と、前記加工条件を算出する手段において、転送された前記実際の加工条件と前記加工度との関係より、前記加工実績に基づき設定、更新される所定の補正係数による補正を付加して算出された所定の加工度狙い目に対する最適加工条件を、前記加工条件を指示する手段に転送する手段を備えることを特徴とする半導体製造装置が提供される。
本発明の一実施態様によれば、加工実績が変動しても常に最適な加工条件により加工処理することが可能な半導体製造方法及び半導体製造装置を提供することができる。
以下本発明の実施形態について、図を参照して説明する。
(実施形態1)
図1に本実施形態における半導体製造装置(CVD(Chemical Vapor Deposit)工程)のブロック図を示す。
図において、条件指示部1は、半導体ウエーハのCVD条件を指示する手段である。この条件指示部1はCVD装置2に接続され、CVD条件、例えば成膜時間が入力される。
このCVD装置2は、指示された成膜時間に基づき、半導体ウエーハ上に被膜を形成する手段である。そして、実際の成膜時間を検出し、これは条件算出部4に入力される。
膜厚測定装置3は、半導体ウエーハ上に形成された被膜の膜厚を測定する手段である。ここで測定された膜厚は、条件算出部4に入力される。
条件算出部4は、CVD条件と被膜の膜厚の関係を求め、狙い目膜厚に対するCVD条件を算出する手段である。ここで算出されたCVD条件は、条件指示部1に入力され、新たな最適CVD条件が指示される。
このように構成される半導体製造装置の動作を、図2に示すフローチャートを参照して説明する。
図に示すように、予めCVD条件:成膜時間Xを振って、形成される膜厚Yを測定し、成膜時間Xと膜厚Yの初期関係:Y=f(X)を求めておく(ステップ101)。これは、手動で行っても、条件算出部4に入力することにより行われてもよい。
例えば、
Y=f(X)
=100×X−1000 …(1)
とする。
そして、この関係より狙い目となる膜厚Ytに対する成膜時間Xtを算出する(ステップ102)。
例えば、狙い目の膜厚Ytが10000であれば、その成膜時間Xtは、
Xt=g(Yt)
=(Yt+1000)/100
=(10000+1000)/100
=110
で決定される。
次いで、条件指示部1において、成膜時間を算出された値に設定するよう、CVD装置2に指示し(ステップ103)、CVD装置2において被処理ウエーハ上に被膜を形成する(ステップ104)。そしてCVD装置2における実際の成膜時間を検出する(ステップ105)一方、膜厚測定装置3において形成された被膜の膜厚を測定する(ステップ106)。
そして、測定された被膜の膜厚Y’と、実際の成膜時間を、条件算出部4にデータ転送し、その関係:Y=f(X)を求める(ステップ101)。初期状態では(1)式で表される関係が、気圧、温度などの外乱因子の影響を受けることにより、
Y=f(X)
=100×X−1000+e …(2)
e:外乱因子による膜厚変動分
と(2)式で表される関係に更新される。eは、長期的には変動しやすいが、短期的には比較的安定していることが多い値である。
例えば、実際の成膜時間がXt=110のとき、
Y’=100×Xt−1000+e …(2)
=10000+e
e=Y’ −10000
となる。eが次回の処理においても再現するとした場合、
Y=f(X)
=100×X−1000+e …(2)
=100×X−1000+(Y’ −10000)
となる。
次いで、更新された被膜の膜厚と成膜時間の関係(Y=f(X))より、最適成膜時間Xt’を求める(ステップ102)。
例えば、Yt=10000となるための最適成膜時間Xt’は、
Xt’=g(Yt)
={Yt+1000−(Y’−10000)}/100
=110−(Y’−10000)/100 …(3)
と表される。
そして、このように求められた最適成膜時間Xt’ に設定するよう、条件指示部1において、CVD装置2に指示し(ステップ103)、CVD装置2において被処理ウエーハ上に被膜を形成する(ステップ104)。
本実施形態によると、常に最新のデータに基づいて、最適成膜時間を設定することができるので、より精度の高い処理を行うことが可能となる。すなわち、膜厚の平均値は狙い目の膜厚に収束し、ばらつきが低減される。また、このように、最適化手順を設定することにより、熟練度に影響することなく、条件を設定することが可能となる。
本実施形態において、CVD工程を例に挙げて、成膜時間と膜厚についてのみ最適化を図ったが、その他の加工条件を任意に変えることが可能な加工工程における、加工条件と加工度にも適用することができる。例えば、リソグラフィー工程のフォーカスと寸法値、ドライエッチング工程のエッチング時間とエッチング量、CMP工程の研磨量とCMP時間などが挙げられる。すなわち、実処理データ(実際の加工条件)、測定された加工度、加工度狙い目があれば適用可能である。
一般的には、加工工程における制御可能な加工条件(複数でも可):X1、X2、X3、・・・、Xn(nは任意数)と、その結果得られる加工度(複数でも可):Y1、Y2、Y3、・・・、Ym(mは任意数)との間に、
Y1=f1(X1、X2、X3、・・・、Xn)
Y2=f2(X1、X2、X3、・・・、Xn)

Ym=fm(X1、X2、X3、・・・、Xn)
という関係が成り立っているとする。ここで、加工度の狙い目が、Y1t、Y2t、Y3t、・・・、Ymt(mは任意数)、加工度がY1’、Y2’、Y3’、・・・、Ym’(mは任意数)、とすると、狙い目からのズレ量は、Y1’−Y1t、Y2’−Y2t、・・・、Ym’−Ymtとなる。さらに夫々の重要度を、K1、K2、K3、・・・、Km(mは任意数)とすると、ズレ量の総和:Δは、
Δ=K1×(Y1’−Y1t)+K2×(Y2’−Y2t)
+・・・+Km×(Ym’−Ymt)
と表される。或いは、単純加算ではなく、
Δ=K1×(Y1’−Y1t)+K2×(Y2’−Y2t)
+・・・+Km×(Ym’−Ymt)
で表される二乗和としてもよい。そして、Y1、Y2、Y3、・・・、Ymは、X1、X2、X3、・・・、Xnの関数であるので、
Δ=g(X1、X2、X3、・・・、Xn)
となる。求める最適加工条件X1’、X2’、X3’、・・・、Xn’は、このΔを最小にする条件であればよいので、ΔをそれぞれX1、X2、X3、・・・、Xnで微分した値が0になるように決定すればよい。
(実施形態2)
図3に本実施形態における半導体製造装置のブロック図を示す。概要は実施形態1と同様であるが、フローを全て自動化している点で異なっている。
図において、条件指示部11は、加工条件を指示する手段である。この条件指示部1は加工装置12に接続され、加工条件がデータ転送される。
この加工装置(加工処理部)12は、指示された加工条件に基づき、加工処理する手段である。そして、実際の加工条件が、条件算出部14にデータ転送される。
測定装置13は、加工処理された半導体ウエーハの加工度を測定する手段である。ここで測定された加工度は、条件算出部14にデータ転送される。
条件算出部14は、転送された加工条件と加工度の過去複数回のデータを格納し、これらのデータに基づき加工条件と加工度の関係を求め、狙い目加工度に対する最適加工条件を算出する手段である。ここで算出された最適加工条件は、条件指示部11にデータ転送され、新たな最適加工条件が指示される。
このように構成される半導体製造装置の動作を、図4に示すフローチャートを参照して説明する。
図に示すように、条件指示部11に初期値としての加工条件:X1、X2、X3、・・・、Xnを入力する。(ステップ111)。これは、直接入力しても、条件算出部14から条件転送を行ってもよい。
そして、条件指示部11からAの経路で加工条件指示を受けた加工処理装置12において、加工処理を行う(ステップ112)。このときの実際の加工条件(初期値の場合、X1、X2、X3、・・・、Xn)を検出し(ステップ113)、そのデータをBの経路で条件算出部14にアップロードする。
次いで、測定装置13(複数でも可)において、加工処理により得られた加工度を測定する(ステップ114)。そして、そのデータをCの経路で条件算出部14にアップロードする。条件算出部14には、1回の処理につき1セットの加工条件と加工度のデータがアップロードされるが、条件算出部14において、過去複数回のデータを格納し(ステップ115)、それらのデータに基づき、最適加工条件(X1’、X2’、X3’、・・・、Xn’)を算出、更新する(ステップ116)。
更新された最適加工条件(X1’、X2’、X3’、・・・、Xn’)は、Dの経路を通って条件指示部11に自動的に送信され、さらにAの経路を通って加工装置12に送信される(ステップ117)。このとき、条件算出部14に条件指示部11の機能を含め、条件算出部14より直接加工装置12に送信してもよい。
このように、1回の加工処理について、ステップ111〜117に示す処理フローが1回行われる。そして、このような処理フローを繰り返すことにより、常に最新の最適加工条件を自動的に更新することが可能となる。
本実施形態によると、初期入力を行った後は、各データが自動転送され、演算、更新処理が行われるため、計算ミス、登録ミスなどのヒューマンエラーや、工程管理のための人件費が発生することもない。また、処理スピードが早く、加工処理工程へのフィードバックをリアルタイムでかけることが可能である。
(実施形態3)
本実施形態の半導体製造装置の構成は実施形態2と同様であるが、条件算出部14において、加工実績データを格納する前に、異常値を取り除いておく点で異なっている。
先ず、実施形態2と同様に、条件指示部11に加工条件を入力し、加工処理を行い、条件算出部14に加工実績を送信し、異常値除去処理を行う。
例えば、加工実績(加工条件(成膜時間)、加工度(膜厚))データの具体例を表1に示す。
Figure 0004393146
次いで、得られた加工実績データより異常値を除去する。例えば、データの上限、下限のしきい値を超えたものを除去する。
上述の具体例において、例えば成膜時間の下限を80sec、上限を140sec、膜厚の下限を9800A、上限を10200Aとした場合、これを超えた異常値を除去すると、表2に示すようになる。
Figure 0004393146
ここで、しきい値は、例えばスペックのn倍というように、手動で一定値を設定・入力しても、統計的に過去一定期間のばらつき(σ値)を自動計算し、3σを上限・下限となるように設定・入力してもよい。そして、しきい値を超えたデータを検出したとき、自動的にアラームを発するように設定しておく。
このようにして異常値の除去された加工実績データを、実施形態2と同様に、過去複数回分格納し、これらのデータに基づき、最適加工条件を算出、更新する。そして、実施形態2と同様に、更新された最適加工条件は、条件指示部を経由して加工装置に送信される。
本実施形態によると、異常値による最適加工条件の算出エラーを防止することができ、また、異常があった場合にも、アラームにより早期に異常を察知することが可能となる。
(実施形態4)
本実施形態の半導体製造装置の構成は実施形態3と同様であるが、条件算出部14において、異常値を取り除いた後、さらに加工実績データの重み付けを行っておく点で異なっている。
実施形態3と同様に、加工実績データの異常値を除去する。そして異常値の除去された加工実績データを基に重み付けを行う。
例えば、実施形態3で異常値を除去したデータにおいて、各処理日の最新処理日付との差を算出したものを表3に示す。
Figure 0004393146
そして、このデータを基に、経過日数に従って重み付け計算を行う。ここで、データNo.1〜9は10日以上古いため使用しない(重み0%)。そして、データNo.11以降についても、より新しいデータに重みを付ける。例えば重みWは、
W=(10日−経過日数)/10日
とすると、表4に示すように、データNo.11においては、40%となる。データNo.12〜14においても同様に算出される。
Figure 0004393146
そして、最終的には、加工実績データの平均値を用いて最適加工条件が算出されるが、単純計算ではなく、この重みを考慮した加重平均を用いて算出される。そして、実施形態2と同様に、更新された最適加工条件は、条件指示部11を経由して加工装置12に送信される。
本実施形態において、重みWを経過日数(時間)の関数としたが、単に過去n回のデータを用いる(過去n回より前のデータの重みを0%とする)としてもよい。また、10日以上古いデータを使用しないようにしたが、最適な日数(時間)は、プロセスの安定度により異なるため、任意に設定することが好ましい。
本実施形態によると、最新データを重視し、古いデータは重みを軽くすることで、プロセス変動があったときの誤差(ノイズ)を低減することが可能となる。
(実施形態5)
本実施形態の半導体製造装置の構成は実施形態2と同様であるが、条件算出部14において、最適加工条件を求める際に、補正係数を持たせる点で異なっている。
例えば、表5に過去3回分のデータを用いて最適成膜時間を算出し、成膜処理を行ったときの膜厚を示す。
Figure 0004393146
表において、データNo.1〜3は、初期に決定した成膜時間110secで処理されたものである。そして、No.4の処理を行う際に、例えば、過去3回(No.1〜3)のデータの平均値(成膜時間:110sec、膜厚:9975.1A)を用いて成膜時間と膜厚の関係を求め、その時点で最適と思われる成膜時間が算出される。ここでは、実施形態1で用いた計算式(3)により、最適成膜時間Xt’は、
Xt’=110−(9975.1−10000)/100
=110.2(sec)
と、算出され、この条件でNo.4が処理される。理想的には、この条件で処理すると、狙い目の膜厚:10000Aが得られるはずであるが、外乱因子の影響により、実際は10100Aとなっている。
次に、No.5の処理を行う際には、同様に、過去3回(No.2〜4)のデータの平均値(成膜時間:110.1sec、膜厚:10018.7A)を用いて成膜時間と膜厚の関係を求め、最適成膜時間:109.9secが算出され、この条件でNo.5が処理される。以下同様に算出、処理が行われる。
その結果をトレンドグラフ化して図6に示す。図に示すように、平均値は狙い目の10000A近傍に収束しているが、ハンチングしており、過補正になっていることが判る。そこで、Xt’を求める際に、補正係数を付加する。例えば、最適成膜時間Xt’を求める計算式(3)を、
Xt’=110−K×(Y’−10000)/100 …(4)
K:補正係数
とする。
表6に、過去3回分のデータを用い、補正係数K=0.5として最適成膜時間を算出し、成膜処理を行ったときの膜厚を示す。
Figure 0004393146
表において、データNo.1〜3は、初期に決定した成膜時間110secで処理されたものである。そして、No.4の処理を行う際に、過去3回(No.1〜3)のデータの平均値(成膜時間:110sec、膜厚:9975.1A)を用いて成膜時間と膜厚の関係を求め、その時点で最適と思われる成膜時間が算出される。ここでは、補正係数を付加した計算式(4)により、最適成膜時間Xt’は、
Xt’=110−0.5×(9975.1−10000)/100
=110.1(sec)
と、算出され、この条件でNo.4が処理される。以下同様に算出、処理が行われる。
その結果をトレンドグラフ化して図7に示す。図6に示す補正係数を付加しないときと比較して、ハンチングが少ないことが判る。
本実施形態において、補正係数を0.5としたが、最適補正係数は、プロセスの安定度により異なるため、任意に設定することが好ましい。
本実施形態によると、算出された最適加工条件により条件を更新した場合に、かえって加工度がばらつく(ハンチングする)場合でも、ばらつきを抑えることが可能となる。
(実施形態6)
実施形態4、5においては、加工実績データの重み付けと補正係数を一定の値としたが、さらにこれを更新、最適化する方法について説明する。
例えば、加工条件:Xと、加工度:Yとの間に、
Y=a×X+b(a、b:係数) …(5)
という関係があることがわかっている場合、表7に示すように過去の処理実績を収集する。
Figure 0004393146
尚、生データX1〜Xnは加工条件であり、実施形態1〜5で用いた最適加工条件である必要はなく、一定の値でも手動でランダムに補正されたものであってもよい。
ここで、i番目の処理データにおいて、実際は外乱因子の影響を受けて、
Yi=a×Xi+b+ei(ei:i番目処理時の外乱因子による誤差) …(6)
となる。eiは外乱因子による誤差であるため、短期的には大きな変動はないことが多く、処理条件を変えたとしても、同時期には同じ値となると考えると、処理条件をXi→Xi’とした場合に、期待される加工度:Yi’は、
Yi’=a×Xi’+b+ei
となる。ここで、Xi’=Xi+αとすると、
Yi’=a×Xi’+b+ei
=a×(Xi+α)+b+ei
=Yi+a×α
となる。この関係を用いて、表7のNo.1〜nの生データを、一定の加工条件:Xfixで処理したときの加工度:Y1’〜Y’nをシミュレーションする(シミュレーションデータ1)。
次に、シミュレーションデータを用いて、重みと補正係数を任意に設定してシミュレーションし、各前提条件における最適加工条件Xk1〜Xknを算出する。そしてこの条件で処理された場合の加工度Y1”〜Yn”を求める。i番目のデータの場合、
Yi”=Yi’+a×(Xki−Xfix)
となる。ここで、重み付けにおいては単純に過去P回のデータを全て重み100%として用いることとし、また、補正係数をKとしたときに、Xk1〜Xkn、Y1”〜Yn”を、P、Kをパラメータにしてシミュレーションを行う。そして、最終的にはY1”〜Yn”のばらつきが小さく、狙い目:Ytに収束するように、P、Kを求めればよい。
例えば、Y1”〜Yn”の標準偏差:σyと、平均値:Yavgを用いて、補正精度:Dを、
D=|Yavg−Yt|+σy
とした場合、DはP、Kの関数として表されるため、
D=f(P,K)
となる。そして、ランダムにP、Kをあてはめたときの計算結果や、最小二乗法によりDをP、Kで微分した値が0になる条件より、Dが最小となるP、Kを求めることができる。このようなアルゴリズムでP、Kを決定することが可能であるが、これらP、Kはプロセスの安定性により異なるため、1回の加工実績データが追加される毎に最適値を更新することがより好ましい。
本実施形態では、重み付けにおいて単純に過去P回のデータを全て重み100%として用いることとしたが、実施形態4のように経過日数(時間)により傾斜させてもよい。また、加工条件X、加工度:Yを夫々1つとしたが、当然複数でもよく、その場合、加工条件の数だけ補正係数Kが必要となる。
本実施形態によると、プロセスの安定度により変動する重み付けと補正係数の最適値を常に更新することが可能となり、長期的な加工精度を向上させることができる。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
実施形態1の半導体製造装置におけるブロック図を示す図。 実施形態1の半導体製造装置におけるフローチャートを示す図。 実施形態2の半導体製造装置におけるブロック図を示す図。 実施形態2の半導体製造装置におけるフローチャートを示す図。 実施形態3の半導体製造装置におけるフローチャートを示す図。 実施形態5におけるトレンドグラフ(補正係数=1)を示す図。 実施形態5におけるトレンドグラフ(補正係数=0.5)を示す図。
符号の説明
1、11 条件指示部
2 CVD装置
3 膜厚測定装置
4、14 条件算出部
12 加工装置
13 測定装置

Claims (6)

  1. 予め取得した半導体ウエーハの加工条件と加工実績との関係より、所定の加工度狙い目に対する初期加工条件を算出する工程と、
    前記初期加工条件に基づき、半導体ウエーハを加工処理する工程と、
    加工処理された半導体ウエーハにおける加工度を測定する工程と、
    実際の加工条件と測定された加工度からなる新たな加工実績に基づき、新たに加工条件と加工度との関係を取得する工程と、
    新たに取得した加工条件と加工度との関係より、新たに所定の加工度狙い目に対する最適加工条件を、前記新たな加工実績に基づき設定、更新される所定の補正係数による補正を付加して算出し、加工条件を更新する工程と、
    更新された加工条件に基づき、半導体ウエーハを加工処理する工程を備えることを特徴とする半導体製造方法。
  2. 前記加工実績のうち、所定の範囲を超えたものを検出した場合、これを除外して、前記最適加工条件の算出を行うことを特徴とする請求項1記載の半導体製造方法。
  3. 前記加工実績に、所定のルールに基づき重み付けを行い、前記最適加工条件の算出を行うことを特徴とする請求項1又は2記載の半導体製造方法。
  4. 前記新たな加工実績に基づき、前記ルールを設定、更新することを特徴とする請求項3記載の半導体製造方法。
  5. 半導体ウエーハの加工条件を指示する手段と、
    指示された加工条件に基づき、半導体ウエーハを加工処理する手段と、
    加工処理された半導体ウエーハの加工度を測定する手段と、
    加工条件と加工度の関係より、所定の加工度狙い目に対する加工条件を算出する手段と、
    加工処理された半導体ウエーハの実際の加工条件及び測定された加工度からなる加工実績を、夫々前記加工条件を算出する手段に転送する手段と、
    前記加工条件を算出する手段において、転送された前記実際の加工条件と前記加工度との関係より、前記加工実績に基づき設定、更新される所定の補正係数による補正を付加して算出された所定の加工度狙い目に対する最適加工条件を、前記加工条件を指示する手段に転送する手段を備えることを特徴とする半導体製造装置。
  6. 前記加工実績のうち、所定の範囲を超えたものを検出する手段と、これを除去する手段を備えることを特徴とする請求項5記載の半導体製造装置。
JP2003333302A 2003-09-25 2003-09-25 半導体製造方法及び半導体製造装置 Expired - Fee Related JP4393146B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003333302A JP4393146B2 (ja) 2003-09-25 2003-09-25 半導体製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003333302A JP4393146B2 (ja) 2003-09-25 2003-09-25 半導体製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2005101286A JP2005101286A (ja) 2005-04-14
JP4393146B2 true JP4393146B2 (ja) 2010-01-06

Family

ID=34461342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003333302A Expired - Fee Related JP4393146B2 (ja) 2003-09-25 2003-09-25 半導体製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP4393146B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4987274B2 (ja) * 2005-09-20 2012-07-25 株式会社東芝 工程制御システム、工程制御方法及び電子装置の製造方法
WO2007052699A1 (ja) * 2005-11-04 2007-05-10 Nikon Corporation 解析装置、処理装置、測定装置、露光装置、基板処理システム、解析方法及びプログラム
JP5206021B2 (ja) * 2008-02-28 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5279627B2 (ja) * 2009-06-18 2013-09-04 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP5415356B2 (ja) * 2010-05-19 2014-02-12 株式会社荏原製作所 基板処理装置の基板搬送方法、スケジューラ、及び基板処理装置の運転制御装置
JP5739841B2 (ja) 2012-06-13 2015-06-24 株式会社東芝 電子デバイスの生産管理装置、生産管理システム及び生産管理プログラム
JP2018017776A (ja) * 2016-07-25 2018-02-01 トヨタ自動車株式会社 音声対話装置

Also Published As

Publication number Publication date
JP2005101286A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
KR101930420B1 (ko) 샘플링 비율 결정 기법에 의한 계측 샘플링 방법 및 그 컴퓨터 프로그램 제품
JP4874678B2 (ja) 半導体製造装置の制御方法、および半導体製造装置の制御システム
JP7227992B2 (ja) 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上
US8688256B2 (en) Advanced process control system and method utilizing virtual metrology with reliance index
JP4393146B2 (ja) 半導体製造方法及び半導体製造装置
TW201939316A (zh) 資料處理方法、資料處理裝置以及資料處理程式
TWI726401B (zh) 資料處理方法、裝置與系統、以及電腦可讀取記錄媒體
EP1444556A1 (en) Semiconductor run-to-run control system with state and model parameter estimation
TWI747875B (zh) 重疊方差穩定方法及系統
JP6625839B2 (ja) 負荷実績データ判別装置、負荷予測装置、負荷実績データ判別方法及び負荷予測方法
TWI820292B (zh) 測量半導體裝置的偏移之方法及系統
US9277098B2 (en) Image forming system having simulation unit
TW202136899A (zh) 基於計量景觀之用於計量優化之系統及方法
JP2008053601A (ja) 半導体製造管理装置
CN111126813B (zh) 确定设备状态的方法、装置、存储介质及电子设备
JP2023062951A (ja) シミュレーションモデルの推定方法及び推定装置
KR102162590B1 (ko) 챔버 상태 확인 장치 및 방법
JP5846303B2 (ja) 設定計算システムの学習装置及び学習方法
US11876021B2 (en) Test circuit and test method
JP2006013178A (ja) 露光方法及び露光システム
US20240019858A1 (en) Method and apparatus for monitoring a process
US20160041479A1 (en) Focus correction method, focus correction apparatus and non-transitory computer-readable recording medium
JP2005203640A (ja) プロセス条件決定装置、露光条件決定装置、プロセス条件決定方法、露光条件決定方法、及び、プログラム
CN117168434A (zh) 一种基于gps和双目视觉定位系统的自适应图优化方法
JP2011257676A (ja) 試験パラメータ推定方法、試験パラメータ推定プログラム、試験パラメータ推定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees