JP4387096B2 - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法 Download PDF

Info

Publication number
JP4387096B2
JP4387096B2 JP2002341889A JP2002341889A JP4387096B2 JP 4387096 B2 JP4387096 B2 JP 4387096B2 JP 2002341889 A JP2002341889 A JP 2002341889A JP 2002341889 A JP2002341889 A JP 2002341889A JP 4387096 B2 JP4387096 B2 JP 4387096B2
Authority
JP
Japan
Prior art keywords
film
forming
bpsg
polysilicon
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002341889A
Other languages
English (en)
Other versions
JP2004179281A (ja
Inventor
圭市 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2002341889A priority Critical patent/JP4387096B2/ja
Priority to US10/425,593 priority patent/US6849497B2/en
Publication of JP2004179281A publication Critical patent/JP2004179281A/ja
Application granted granted Critical
Publication of JP4387096B2 publication Critical patent/JP4387096B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路の製造方法に関し、特にその過程で用いられる窒化膜の改善に関する。
【０００２】
【従来の技術】
従来の半導体集積回路の製造、特にその過程における窒化膜の形成の例が以下の特許文献１乃至４に記載されている。
【０００３】
【特許文献１】
特開平１０−２８４６９３号公報（段落００３６、図４）
【特許文献２】
特開平２−１６７６３号公報（第（３）頁左上欄第６乃至１０行、第１図）
【特許文献３】
特開平７−２９７１８２号公報（段落００１６、００２８乃至００３１、図４）
【特許文献４】
特開平７−２８３２１３号公報（段落００１９乃至００２１）
【０００４】
従来の製造方法では、まず、シリコン基板に素子分離領域を形成し、ソース・ドレインとなる拡散層領域及びシリコン窒化膜で覆われたゲート電極を形成することによりＭОＳＦＥＴを形成する。そして、これらを覆うように第１のＢＰＳＧ膜を形成し、所定の位置にコンタクトホールを形成して、このコンタクトホールをリンをドープしたポリシリコンで埋めてコンタクトプラグを形成し、次に、それらの上に第２のＢＰＳＧ膜を堆積し、キャパシタを形成する所定の位置にホールを形成し、次に、下部電極となる、リンをドープしたポリシリコン膜を堆積し、これをレジストなどの保護膜で覆い、エッチバックなどにより保護膜と共に第２のＢＰＳＧ膜上面上のポリシリコン膜を除去し、ホール内の保護膜をアッシャーで除去し、ホールの内壁と底にのみポリシリコンを残す。この残ったポリシリコン膜が下部電極となる。
【０００５】
次に、前洗浄を施した後、減圧ＣＶＤ（ＬＰ−ＣＶＤ）炉を用い、ポリシリコン下部電極の表面に極薄の（１５〜２０Å程度の）熱窒化膜を形成し、ＣＶＤ法によりシリコン窒化膜をポリシリコン下部電極上に所定のキャパシタ絶縁膜の膜厚が得られるよう堆積する。そして、ウエット雰囲気でヒーリング酸化を行い、キャパシタ絶縁膜の膜質改善を行う。最後に、上部電極となる、リンをドープしたポリシリコンを堆積し、所定のパターニングを施してキャパシタが形成される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の従来の方法では、熱窒化膜を第２のＢＰＳＧ上に形成する場合、ＢＰＳＧ上ではインキュベーションが発生し、シリコン窒化膜堆積開始が下部電極のポリシリコン膜上よりも遅れ、最終的なシリコン窒化膜の膜厚がポリシリコン膜上よりも薄くなってしまい、そのため、後のウエット雰囲気でのヒーリング酸化において、下部電極やコンタクトプラグが酸化してしまい、所望の特性を持つキャパシタが形成できなくなってしまうという問題があった。
【０００７】
本発明は上記の課題を解決するためのものであって、ポリシリコンで形成された下部電極やコンタクトプラグの酸化を防ぐことができる半導体集積回路の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体集積回路の製造方法は、
シリコン基板に拡散領域及びゲート電極を形成してＭОＳＦＥＴを形成する工程と、
上記シリコン基板及び上記ゲート電極を覆うように、第１のＢＰＳＧ膜を形成する工程と、
上記第１のＢＰＳＧ膜内に第１のホールを形成し、この第１のホール内に、上記拡散領域に接続されたコンタクトプラグを、ポリシリコンにより形成する工程と、
上記第１のＢＰＳＧ膜及び上記コンタクトプラグの上に第２のＢＰＳＧ膜を形成する工程と、
上記第２のＢＰＳＧ膜内に、上記コンタクトプラグの上面が露出されるように第２のホールを形成する工程と、
第１のポリシリコン膜を上記第２のホール内及び上記第２のＢＰＳＧ膜の上面上に形成する工程と、
上記第１のポリシリコン膜を保護膜で覆う工程と、
上記第２のＢＰＳＧ膜の上面上の上記第１のポリシリコン膜及びその上の上記保護膜を除去して上記第２のＢＰＳＧ膜の上面を露出する一方、上記第２のホール内部に上記第１のポリシリコン膜及び上記保護膜を残す工程と、
上記露出された第２のＢＰＳＧ膜の上面から、イオン注入により窒素を打ち込み、上記第２のＢＰＳＧ膜の表面近傍に窒化層を形成する工程と、
上記第２のホール内の上記保護膜を除去する工程と、
上記第１のポリシリコン膜及び上記第２のＢＰＳＧ膜の上に窒化膜を形成する工程と、
ウエット雰囲気でヒーリング酸化を行う工程と、
上記窒化膜の上に第２のポリシリコン膜を形成する工程と
を有し、
上記窒化膜を形成する工程が、減圧ＣＶＤ炉でＮＨ ３ 雰囲気で加熱することにより、上記第１のポリシリコン膜の表面に第１の窒化膜を形成する工程と、上記第１の窒化膜の上に、ＣＶＤ法によりシリコン窒化膜を形成する工程とを有する
ことを特徴とする。
【０００９】
【発明の実施の形態】
第１の実施の形態
以下、図１（ａ）乃至図３（ｃ）を参照して、本実施の形態の製造方法を説明する。これらの図は、第１の実施の形態の製造方法の各工程における、半導体集積回路の一例としてのＤＲＡＭのメモリセル部の断面を示したものである。
【００１０】
まず、図１（ａ）に示すように、シリコン（Ｓｉ）基板１０にＳＴＩ（Shallow Trench Isolation）による素子分離領域１１を形成し、さらに、素子分離領域１１に隣接し、ドレインとなる拡散領域１２、及びソースとなる拡散領域１３を形成し、さらに、ゲート絶縁膜１４及びゲート電極１５を形成し、さらに窒化膜で保護キャップ１６及びサイドウォールスペーサ１７を形成することにより、ＭＯＳＦＥＴを形成する。ゲート電極１５はワード線を兼ねるものである。
【００１１】
次に、シリコン基板１０及びゲート電極１５（及びそのサイドウォールスペーサ１７、保護キャップ１６）を覆うように、ＢＰＳＧ（borophosphosilicate glass）を堆積して第１のＢＰＳＧ膜１８を形成し、ＢＰＳＧフローにより膜を緻密化し、ＣＭＰ(chemical mechanical polishing)で平坦化する。その後、拡散領域１３へのコンタクトを取るためのコンタクトホールを形成し、リンをドープしたポリシリコンを堆積することで、コンタクトホールを埋め込みコンタクトプラグ２０、２１を形成する。このうち、ドレインとなる拡散領域１２に接続されるコンタクトプラグ２０は、後にキャパシタの下部電極に接続されるものであり、ソースとなる拡散領域１３に接続されるコンタクトプラグ２１は、後にビットラインに接続されるものである。コンタクトプラグ２０、２１の表面は、エッチバック又はCＭＰで平坦にされる。
【００１２】
次に、図１（ｂ）に示すように、第１のＢＰＳＧ膜１８及びコンタクトプラグ２０、２１の上にＢＰＳＧを堆積して、キャパシタの下部電極の土台となる第２のＢＰＳＧ膜２２を形成する。
堆積は常圧ＣＶＤ法で行われ、その条件として、例えば加熱温度が約４００℃とされ、ソースガスの流量が、Ｎ２／Ｏ３／ＴＥＯＳ／ＴＭＰ／ＴＥＢ=１８／７.５／３.０／１.８０／１.７０(ＳＬＭ)とされる。ここで、「ＴＥＯＳ」は、テトラエチルオルトシリケート（tetraethylorthosilicate）、「ＴＭＰ」は、トリメチルフォスフェート（trimethylphosphate）、「ＴＥＢ」は、トリエチルボロン（triethyl boron）をそれぞれ意味する。
次に、ＢＰＳＧフローで膜の緻密化を行う。
【００１３】
次に、図１（ｃ）に示すように、ＢＰＳＧ膜２２の、キャパシタを形成する所定の位置にホール２３を形成する。ホール２３の形成により、コンタクトプラグ２０の上面が露出される。
【００１４】
次に、図１（ｄ）に示すように、ホール２３内部（側面及び底面）、並びに第２のＢＰＳＧ膜２２の上面上に、ＣＶＤによりリンをドープしたポリシリコンを堆積して、ポリシリコン膜２４を形成する。このポリシリコン膜２４の一部が後に下部電極として用いられるものであり、ポリシリコン膜２４は、ホール２３内（底面）において、プラグ２０と接触し、電気的に接続される。
【００１５】
次に、図２（ａ）に示すように、ホール２３内のポリシリコン膜２４の内側、及びホール２３外のポリシリコン膜２４の上に、レジストまたはＢＡＲＣ(bottom anti-reflective coating)から成る有機系保護膜２６を形成し、これにより、ポリシリコン膜２４を保護する。
【００１６】
次に、図２（ｂ）に示すように、エッチバックまたはＣＭＰで保護膜２６と共に、第２のＢＰＳＧ膜２２上面上のポリシリコン２４を除去する。
【００１７】
このエッチバック又はＣＭＰにより、図２（ｂ）に示すように、ＢＰＳＧ膜２２中に形成したホール２３内にのみ、ポリシリコン膜２４と保護膜２６とが残り、第２のＢＰＳＧ膜２２の上面が露出される。
【００１８】
次に、図２（ｃ）に示すように、上記のようにして露出したＢＰＳＧ膜２２の上面からＮ２ +またはＮ+のイオン注入により、窒素を打ち込み、ＢＰＳＧ膜２２の表面近傍に窒化層２２ａを形成する。
イオン注入の条件として、例えば加速エネルギーが約１０ｋｅＶ以下、ドーズ量が約１Ｅ１５〜１Ｅ１７／ｃｍ２が用いられる。
【００１９】
次に、図３（ａ）に示すように、ホール２３内の保護膜２６をアッシャーで除去する。この処理の後にホール内に残されたポリシリコン膜２４が後にキャパシタの下部電極となる。
尚、下部電極２４の表面積を増加させ、これによりキャパシタの容量増加を図るために、ホール内のポリシリコン膜２４をＨＳＧ（Hemispherical Grain）化又は粗面化（粗面ポリシリコンの堆積）することとしても良い。
【００２０】
次に、図３（ｂ）に示すように、前洗浄を施した後、減圧ＣＶＤ（ＬＰ−ＣＶＤ）炉を用いＮＨ３雰囲気で加熱による窒化を行う。その条件として、例えば処理温度が約８００℃〜８５０℃、ソースガスがＮＨ３、その流量が約２０００ｓｃｃｍ、圧力が約５３３Ｐａ（４Ｔｏｒｒ）、処理時間が約２０〜３０分とされる。この窒化により、ポリシリコン下部電極２４の上面上に極薄の熱窒化膜２９を形成する。この熱窒化膜２９の厚さは例えば約１５〜２０Åとする。
【００２１】
次に、上記熱窒化膜２９の形成に続いて、同じ炉内で、この熱窒化膜２９の上にＣＶＤ法によりシリコン窒化膜３０を堆積する。
ＣＶＤ条件として、例えば基板温度が約６９０℃とされ、ソースガスの流量がＳｉＨ２Ｃｌ２／ＮＨ３=３０／１５０(ｓｃｃｍ)、圧力が約２０Ｐａ（０．１５Ｔｏｒｒ）とされる。このＣＶＤにより形成したシリコン窒化膜３０と、先に形成した熱窒化膜２９との組み合わせで構成される窒化膜３２が、キャパシタ絶縁膜となるものであり、その厚さが所定の値、例えば約４０Åとなるように、ＣＶＤが行なわれる。
【００２２】
次に、ウエット雰囲気で約８５０℃のヒーリング酸化を行い、キャパシタ絶縁膜３２の膜質改善を行う。
【００２３】
次に、図３（ｃ）に示すように、上部電極となる、リンを5Ｅ２０／ｃｍ３ドープしたポリシリコン膜３４を堆積し、所定のパターニングを施す。これによりキャパシタが形成される。
【００２４】
なお、ソースとなる拡散領域１３に接続されたコンタクトプラグをビット線（図示しない）に接続する工程なども行われるが、それらについては説明を省略する。
【００２５】
以上のように、第１の実施の形態によれば、第２のＢＰＳＧ膜２２の表面付近に窒素をイオン注入により打ち込むので、表面付近に窒化層２２ａが形成される。そのため、後にシリコン窒化膜を減圧ＣＶＤにより形成する際のインキュベーション発生が抑制されるので、下部電極２４上と同等の膜厚のシリコン窒化膜がＢＰＳＧ膜２２上にも形成できる（図３（ｂ））。そのため、その後のヒーリング酸化でも十分な耐酸化性が得られ、内部への酸化種の進入を防ぎ、下部電極２４及びコンタクトプラグ２０の酸化が防止でき、所望の特性のキャパシタを得ることができる。
【００２６】
第２の実施の形態
次に、図４（ａ）乃至図５（ｄ）を参照して、第２の実施の形態を説明する。これらの図は、第２の実施の形態の製造方法の各工程における、半導体集積回路の一例としてのＤＲＡＭのメモリセル部の断面を示したものである
【００２７】
最初の図４（ａ）のステップは、第１の実施の形態について、図１（ａ）を参照して説明したのと同じである。即ち、まず、図４（ａ）に示すように、シリコン（Ｓｉ）基板１０にＳＴＩ（Shallow Trench Isolation）による素子分離領域１１を形成し、さらに、素子分離領域１１に隣接し、ドレインとなる拡散領域１２、及びソースとなる拡散領域１３を形成し、さらに、ゲート絶縁膜１４及びゲート電極１５を形成し、さらに窒化膜で保護キャップ１６及びサイドウォールスペーサ１７を形成することにより、ＭＯＳＦＥＴを形成する。ゲート電極１５はワード線を兼ねるものである。
【００２８】
次に、シリコン基板１０及びゲート電極１５（及びそのサイドワールスペーサ１７、保護キャップ１６）を覆うように、ＢＰＳＧ（borophosphosilicate glass）を堆積して第１のＢＰＳＧ膜１８を形成し、ＢＰＳＧフローにより膜を緻密化し、ＣＭＰ(chemical mechanical polishing)で平坦化する。その後、拡散領域１３へのコンタクトを取るためのコンタクトホールを形成し、リンをドープしたポリシリコンを堆積することで、コンタクトホールを埋め込みコンタクトプラグ２０、２１を形成する。このうち、ドレインとなる拡散領域１２に接続されるコンタクトプラグ２０は、後にキャパシタの下部電極に接続されるものであり、ソースとなる拡散領域１３に接続されるコンタクトプラグ２１は、後にビットラインに接続されるものである。コンタクトプラグ２０、２１の表面は、エッチバック又はCＭＰで平坦にされる。
【００２９】
図４（ａ）のステップの次に、図４（ｂ）に示すように第１のＢＰＳＧ膜１８及びコンタクトプラグ２０、２１の上にＢＰＳＧを堆積して、キャパシタの下部電極の土台となる第２のＢＰＳＧ膜１２２を形成する。
堆積は常圧ＣＶＤ法で行われ、その条件として、例えば加熱温度が約４００℃とされ、ソースガスの流量が、Ｎ２／Ｏ３／ＴＥＯＳ／ＴＭＰ／ＴＥＢ=１８／７．５／３．０／１．８０／１．７０(ＳLＭ)とされる。
但し、成膜時間のうちの最後の約１０％の時間は、ボロンの供給源であるＴＥＢの供給を断つ。これにより表面付近（１２２ａ）のボロン濃度が低いＢＰＳＧ層１２２が形成できる。
次に、ＢＰＳＧフローにより膜を緻密化する。
【００３０】
これ以降のステップは、概して第１の実施の形態と同様である。但し、第１の実施の形態における図２（ｃ）の処理、即ちイオン注入による窒化層２２ａの形成は行なわない。
【００３１】
即ち、まず、図４（ｃ）に示すように、ＢＰＳＧ膜１２２の、キャパシタを形成する所定の位置にホール２３を形成する。ホール２３の形成により、コンタクトプラグ２０の上面が露出される。
【００３２】
次に、図４（ｄ）に示すように、ホール２３内部（側面及び底面）、並びに第２のＢＰＳＧ膜２２の上面上に、ＣＶＤによりリンをドープしたポリシリコンを堆積して、ポリシリコン膜２４を形成する。このポリシリコン膜２４の一部が後に下部電極として用いられるものであり、ポリシリコン膜２４は、ホール２３内（底面）において、プラグ２０と接触し、電気的に接続される。
【００３３】
次に、図５（ａ）に示すように、ホール２３内のポリシリコン膜２４の内側、及びホール２３外のポリシリコン膜２４の上に、レジストまたはＢＡＲＣ(bottom anti-reflective coating)から成る有機系保護膜２６を形成し、これにより、ポリシリコン膜２４を保護する。
【００３４】
次に、図５（ｂ）に示すように、エッチバックまたはＣＭＰで保護膜２６と共に、第２のＢＰＳＧ膜２２上面上のポリシリコン２４を除去し、さらに、ホール２３内の保護膜２６をアッシャーで除去する。これらの処理の後、ホール内に残されたポリシリコン膜２４が後にキャパシタの下部電極となる。また、第２のＢＰＳＧ膜２２上面上のポリシリコン２４を除去する結果、第２のＢＰＳＧ膜２２の上面が露出される。
尚、下部電極２４の表面積を増加させ、これによりキャパシタの容量増加を図るために、ホール内のポリシリコン膜２４をＨＳＧ（Hemispherical Grain）化又は粗面化（粗面ポリシリコンの堆積）することとしても良い。
【００３５】
次に、図５（ｃ）に示すように、前洗浄を施した後、減圧ＣＶＤ（ＬＰ−ＣＶＤ）炉を用いＮＨ３雰囲気で加熱による窒化を行う。その条件として、例えば処理温度が約８００℃〜８５０℃、ソースガスがＮＨ３、その流量が約２０００ｓｃｃｍ、圧力が約５３３Ｐａ（４Ｔｏｒｒ）、処理時間が約２０〜３０分とされる。この窒化により、ポリシリコン下部電極２４ａの上面上に極薄の熱窒化膜２９を形成する。この熱窒化膜２９の厚さは例えば約１５〜２０Åとする。
【００３６】
次に、上記熱窒化膜２９の形成に続いて、同じ炉内で、この熱窒化膜２９の上にＣＶＤ法によりシリコン窒化膜３０を堆積する。
ＣＶＤ条件として、例えば基板温度が約６９０℃とされ、ソースガスの流量がＳｉＨ２Ｃｌ２／ＮＨ３=３０／１５０(ｓｃｃｍ)、圧力が約２０Ｐａ（０.１５Ｔｏｒｒ）とされる。このＣＶＤにより形成したシリコン窒化膜３０と、先に形成した熱窒化膜２９との組み合わせで構成される窒化膜３２が、キャパシタ絶縁膜３２となるものであり、その厚さが所定の値、例えば約４０Åとなるように、ＣＶＤが行なわれる。
【００３７】
次に、ウエット雰囲気で約８５０℃のヒーリング酸化を行い、キャパシタ絶縁膜３２の膜質改善を行う。
【００３８】
次に、図５（ｄ）に示すように、上部電極となる、リンをドープしたポリシリコン膜３４を堆積し、所定のパターニングを施す。これによりキャパシタが形成される。
【００３９】
なお、ソースとなる拡散領域１３に接続されたコンタクトプラグをビット線（図示しない）に接続する工程なども行われるが、それらについては説明を省略する。
【００４０】
以上のように、第２の実施の形態によれば、ＢＰＳＧ１２２成膜の最終段階で、ボロンのソースガスＴＥＢの供給を断つので、ＢＰＳＧ膜１２２の表面層１２２ａのボロン濃度が低下する。このことによって、後にシリコン窒化膜を減圧ＣＶＤにより形成する際のインキュベーション発生が抑制されるので、下部電極２４上と同等の膜厚のシリコン窒化膜がＢＰＳＧ膜１２２上にも形成できる（図５（ｃ））。そのため、その後のヒーリング酸化でも十分な耐酸化性が得られ、内部への酸化種の進入を防ぎ、下部電極２４及びコンタクトプラグ２０の酸化が防止でき、所望の特性のキャパシタを得ることができる。
【００４１】
なお、上記の実施の形態では、シリコン窒化膜３２の膜厚が４０Åであり、好ましい範囲は、約３０Å〜６０Åであるが、それ以外の値であっても本発明を適用できる。
【００４２】
【発明の効果】
以上のように、本発明によれば、下部電極やプラグの酸化を防止することができ、所望の特性を持つキャパシタを備えた集積回路を得ることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態による半導体集積回路の製造方法の各工程における断面図である。
【図２】 第１の実施の形態による半導体集積回路の製造方法の各工程における断面図である。
【図３】 第１の実施の形態による半導体集積回路の製造方法の各工程における断面図である。
【図４】 本発明の第２の実施の形態による半導体集積回路の製造方法の各工程における断面図である。
【図５】 第２の実施の形態による半導体集積回路の製造方法の各工程における断面図である。
【符号の説明】
１５ ゲート電極、 ２０ コンタクトプラグ、 ２２ ＢＰＳＧ膜、 ２２ａ 窒化層、 ２４ 下部電極、 ３２ 窒化膜、 １２２ ＢＰＳＧ膜、 １２２ａ ＢＰＳＧ膜の表面層。

Claims (6)

  1. シリコン基板に拡散領域及びゲート電極を形成してＭОＳＦＥＴを形成する工程と、
    上記シリコン基板及び上記ゲート電極を覆うように、第１のＢＰＳＧ膜を形成する工程と、
    上記第１のＢＰＳＧ膜内に第１のホールを形成し、この第１のホール内に、上記拡散領域に接続されたコンタクトプラグを、ポリシリコンにより形成する工程と、
    上記第１のＢＰＳＧ膜及び上記コンタクトプラグの上に第２のＢＰＳＧ膜を形成する工程と、
    上記第２のＢＰＳＧ膜内に、上記コンタクトプラグの上面が露出されるように第２のホールを形成する工程と、
    第１のポリシリコン膜を上記第２のホール内及び上記第２のＢＰＳＧ膜の上面上に形成する工程と、
    上記第１のポリシリコン膜を保護膜で覆う工程と、
    上記第２のＢＰＳＧ膜の上面上の上記第１のポリシリコン膜及びその上の上記保護膜を除去して上記第２のＢＰＳＧ膜の上面を露出する一方、上記第２のホール内部に上記第１のポリシリコン膜及び上記保護膜を残す工程と、
    上記露出された第２のＢＰＳＧ膜の上面から、イオン注入により窒素を打ち込み、上記第２のＢＰＳＧ膜の表面近傍に窒化層を形成する工程と、
    上記第２のホール内の上記保護膜を除去する工程と、
    上記第１のポリシリコン膜及び上記第２のＢＰＳＧ膜の上に窒化膜を形成する工程と、
    ウエット雰囲気でヒーリング酸化を行う工程と、
    上記窒化膜の上に第２のポリシリコン膜を形成する工程と
    を有し、
    上記窒化膜を形成する工程が、減圧ＣＶＤ炉でＮＨ ３ 雰囲気で加熱することにより、上記第１のポリシリコン膜の表面に第１の窒化膜を形成する工程と、上記第１の窒化膜の上に、ＣＶＤ法によりシリコン窒化膜を形成する工程とを有する
    ことを特徴とする半導体集積回路の製造方法。
  2. 上記窒化層の形成のためのイオン注入が、加速エネルギー約１０ｋｅＶ以下、ドーズ量約１Ｅ１５〜１Ｅ１７／ｃｍ２で行なわれることを特徴とする請求項１に記載の半導体集積回路の製造方法。
  3. 上記第２のＢＰＳＧ膜の上面上の上記保護膜及び上記第１のポリシリコン膜の除去が、エッチバック又はＣＭＰにより行われることを特徴とする請求項１に記載の半導体集積回路の製造方法。
  4. 上記第２のホール内の保護膜の除去がアッシャーで行われることを特徴とする請求項１に記載の半導体集積回路の製造方法。
  5. 上記第１のポリシリコン膜を、粗面化またはＨＳＧ化させることを特徴とする請求項１に記載の半導体集積回路の製造方法。
  6. 上記窒化膜の膜厚が約３０Å〜６０Åであることを特徴とする請求項１に記載の半導体集積回路の製造方法。
JP2002341889A 2002-11-26 2002-11-26 半導体集積回路の製造方法 Expired - Lifetime JP4387096B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002341889A JP4387096B2 (ja) 2002-11-26 2002-11-26 半導体集積回路の製造方法
US10/425,593 US6849497B2 (en) 2002-11-26 2003-04-30 Method of fabricating a semiconductor integrated circuit including a capacitor formed on a single insulating substrate layer having lower boron dose in the vicinity of the surface thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002341889A JP4387096B2 (ja) 2002-11-26 2002-11-26 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JP2004179281A JP2004179281A (ja) 2004-06-24
JP4387096B2 true JP4387096B2 (ja) 2009-12-16

Family

ID=32321980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002341889A Expired - Lifetime JP4387096B2 (ja) 2002-11-26 2002-11-26 半導体集積回路の製造方法

Country Status (2)

Country Link
US (1) US6849497B2 (ja)
JP (1) JP4387096B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541682B1 (ko) * 2004-03-10 2006-01-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100609542B1 (ko) * 2004-06-08 2006-08-08 주식회사 하이닉스반도체 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법
US7670902B2 (en) * 2005-07-26 2010-03-02 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for landing polysilicon contact
KR102306674B1 (ko) 2015-03-17 2021-09-29 삼성전자주식회사 반도체 소자 및 그 제조방법
CN113629059B (zh) * 2021-05-21 2024-05-10 长江存储科技有限责任公司 3d存储器件的制造方法及3d存储器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216763A (ja) 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
JPH07283213A (ja) 1994-04-05 1995-10-27 Kokusai Electric Co Ltd 窒化膜の成膜方法
JPH07297182A (ja) 1994-04-27 1995-11-10 Sony Corp ＳｉＮ系絶縁膜の形成方法
JPH0964171A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5939333A (en) 1996-05-30 1999-08-17 Micron Technology, Inc. Silicon nitride deposition method
KR100259038B1 (ko) 1997-03-31 2000-06-15 윤종용 반도체커패시터제조방법및그에따라형성된반도체커패시터
US6303496B1 (en) * 1999-04-27 2001-10-16 Cypress Semiconductor Corporation Methods of filling constrained spaces with insulating materials and/or of forming contact holes and/or contacts in an integrated circuit
US6734108B1 (en) * 1999-09-27 2004-05-11 Cypress Semiconductor Corporation Semiconductor structure and method of making contacts in a semiconductor structure
US6407002B1 (en) * 2000-08-10 2002-06-18 Taiwan Semiconductor Manufacturing Company Partial resist free approach in contact etch to improve W-filling
US6465373B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2Cl2) interface seeding layer
US6548853B1 (en) * 2002-02-13 2003-04-15 Samsung Electronics Co., Ltd. Cylindrical capacitors having a stepped sidewall and methods for fabricating the same
KR100450671B1 (ko) * 2002-02-26 2004-10-01 삼성전자주식회사 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US6849497B2 (en) 2005-02-01
JP2004179281A (ja) 2004-06-24
US20040102011A1 (en) 2004-05-27

Similar Documents

Publication Publication Date Title
US6091121A (en) Semiconductor device and method for manufacturing the same
US7682924B2 (en) Methods of forming a plurality of capacitors
US5933748A (en) Shallow trench isolation process
US5858831A (en) Process for fabricating a high performance logic and embedded dram devices on a single semiconductor chip
US8129240B2 (en) Methods of forming a plurality of capacitors
US7754576B2 (en) Method of forming inside rough and outside smooth HSG electrodes and capacitor structure
KR100401503B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
US5364813A (en) Stacked DRAM poly plate capacitor
US7012294B2 (en) Semiconductor constructions
US6762110B1 (en) Method of manufacturing semiconductor device having capacitor
US6784068B2 (en) Capacitor fabrication method
JP4387096B2 (ja) 半導体集積回路の製造方法
KR100796724B1 (ko) 커패시터 및 이의 제조 방법
JP2002124649A (ja) 半導体集積回路装置およびその製造方法
US6791113B2 (en) Capacitor constructions comprising a nitrogen-containing layer over a rugged polysilicon layer
US6939761B2 (en) Methods of forming buried bit line DRAM circuitry
US6300681B1 (en) Semiconductor device and method for forming the same
JP4012382B2 (ja) 半導体集積回路装置およびその製造方法
US6218243B1 (en) Method of fabricating a DRAM capacitor
US20040061190A1 (en) Method and structure for tungsten gate metal surface treatment while preventing oxidation
US5753552A (en) Method for fabricating a storage electrode without polysilicon bridge and undercut
KR100474593B1 (ko) 반도체 소자의 캐패시터 제조방법
JP5187359B2 (ja) 半導体装置及びその製造方法
JPH08111391A (ja) 半導体装置の製造方法
JP2008130980A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080414

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3