JP4382303B2 - アクティブマトリクス型液晶表示パネルの製造方法 - Google Patents

アクティブマトリクス型液晶表示パネルの製造方法 Download PDF

Info

Publication number
JP4382303B2
JP4382303B2 JP2001135428A JP2001135428A JP4382303B2 JP 4382303 B2 JP4382303 B2 JP 4382303B2 JP 2001135428 A JP2001135428 A JP 2001135428A JP 2001135428 A JP2001135428 A JP 2001135428A JP 4382303 B2 JP4382303 B2 JP 4382303B2
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
display panel
crystal display
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001135428A
Other languages
English (en)
Other versions
JP2002328388A (ja
Inventor
紀幸 木津
圭介 津田
博文 分元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001135428A priority Critical patent/JP4382303B2/ja
Publication of JP2002328388A publication Critical patent/JP2002328388A/ja
Application granted granted Critical
Publication of JP4382303B2 publication Critical patent/JP4382303B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、オーディオ・ビジュアル機器やパーソナルコンピュータ及びワードプロセッサ等の平面ディスプレイに用いられるアクティブマトリクス型液晶表示パネルの製造方法に関する。特に、表示特性に視野角依存性の少ない横電界印加型のアクティブマトリクス型液晶表示パネルの製造方法に関する。
【0002】
【従来の技術】
横電界方式を採用しているアクティブマトリクス型液晶表示パネルは、一般には、櫛形状の画素電極と共通電極が咬合された電極基板と対向基板の間に液晶が挟持されたパネルを、2枚の偏光板で外部から挟んだ構造をしている。
【0003】
そして、画素電極と共通電極との間に電圧を印加することによって、電極間の液晶の分子配列を平面的に変化させ、光の透過率を変調して画像を表示することになる。
【0004】
このような横電界方式においては、液晶分子の配列変化が電極基板に対して平行な方向に変化することから、光の変調の視野角依存性が少なく、高品位の液晶表示パネルを得ることが可能となる。
【0005】
しかしながら、このような横電界方式を採用したアクティブマトリクス型液晶表示パネルを連続して使用していると、黒い点状に見える表示ムラが発生する場合がある。かかる黒い点状のムラ(以下、「黒点ムラ」という。)は、表示品位を低下させるために非常に問題となっている。
【0006】
そこで、黒点ムラを解消するために様々な方法が考えられている。例えば黒点ムラが、画素配線電極及びソース電極における保護膜のクラック部分で電気化学反応が起こり、イオン性物質が生成することによって生じる液晶層の電圧保持率の低下が原因であるものと考えられることから、保護膜の厚みを電極厚みに比べて厚くする、あるいは有機高分子の保護膜を形成する方法である。これらの方法によって、保護膜のクラック部分で電気化学反応が起こるのを未然に防止し、黒点ムラを解消することができるものと考えられていた。
【0007】
【発明が解決しようとする課題】
しかし、ゲート電極が、誘電体保護膜(絶縁膜)を介さずに、ピンホール等により直接液晶に接した場合にのみ黒点ムラが発生しており、ソース電極や画素電極、共通電極上の誘電体保護膜にピンホール等の欠陥が存在し、液晶が直接これらの電極に接している場合であっても黒点ムラが発生していないことが確認されている。したがって、黒点ムラの発生を確実に防止するためには、走査配線上の保護膜をピンホールフリーの完全な膜にすれば良いことは明らかであるが、大面積の液晶ディスプレイにおいて、ピンホールフリーを実現することは実際上困難であるという問題点があった。
【0008】
本発明は、上記問題点を解消するため、ゲート電極上の絶縁膜にピンホール等の欠損部分が存在する場合であっても黒点ムラが発生しないアクティブマトリクス型液晶表示パネルの製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために本発明にかかるアクティブマトリクス型液晶表示パネルの製造方法は、マトリックス状に配置された複数の信号配線及び走査配線と、信号配線及び走査配線の各交点に対応して設けられた少なくとも一つ以上のスイッチング素子と、スイッチング素子に接続された画素電極と、画素電極と咬合するように形成された共通電極とを有する第1の基板と、第1の基板の電極面を内側にして第1の基板と対向するように配置された第2の基板と、第1の基板と第2の基板との間に挟持されたネマティック液晶とで構成されるアクティブマトリクス型液晶表示パネルの製造方法であって、ゲート電極上に絶縁膜の欠損部分が存在する場合、絶縁膜の欠損部分の近傍に位置する画素電極、ソース電極、共通電極の少なくとも1つの電極にレーザビームを照射して、当該電極の少なくとも一部に直接に前記ネマティック液晶と接している部分を設けることを特徴とする。
【0010】
かかる構成により、ゲート電極における絶縁膜の欠損部分近傍に、他の電極(共通電極13、画素電極14、ソース電極11)の露出部分を形成するべく、これら他の電極に対してレーザビームの照射を行うことによって、絶縁膜の欠損部分近傍におけるイオン濃度があまり増大することがなく、電圧保持率の低下が小さくなることから、黒点ムラの発生を抑制することが可能となる。
【0011】
また、本発明にかかるアクティブマトリクス型液晶表示パネルの製造方法は、1画素内にレーザビームを照射する面積Lが、1画素の面積Sに対して、1.0×10-4<L/S<1.0×10-1の関係を具備することが好ましい。L/Sが1.0×10-4以下であれば黒点ムラ発生の抑制効果が十分でなく、L/Sが1.0×10-1以上である場合には、レーザビームの照射による配向不良が発生するからである。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態にかかるアクティブマトリクス型液晶表示パネルの製造方法について、図面を参照しながら説明する。図1は本発明の実施の形態にかかるアクティブマトリクス型液晶表示パネルの製造方法を用いる液晶表示パネルの平面図である。また、図2は当該液晶表示パネルの断面A−A’における断面図である。
【0013】
図1及び図2において、本実施の形態では、対角15.2インチで、アスペクト比16:9、解像度が縦768×横1364RGBである横電解方式のアクティブマトリクス型液晶表示パネルについて説明する。
【0014】
まず、基板1aと基板1bとの間に、基板面に対して平行方向に液晶分子が配向したネマティック液晶を挟持している。一方の基板1aの内側面には、平行に配置されており、かつ相互に短絡されている複数の共通電極13と、各共通電極13に対して表示領域を挟んで平行に配置されている画素電極14と、窒化珪素膜20上に配置され蓄積容量部15に接続された薄膜トランジスタ(スイッチング素子)12と、窒化珪素膜20上に配置され薄膜トランジスタ12を介して画素電極15に信号を供給するソース電極(信号配線電極)11と、窒化珪素膜20上に配置され薄膜トランジスタ12のスイッチング制御を行うゲート電極10(走査配線電極)とが設けられている。
【0015】
そして、図3に示すように一対の基板1a及び1bの外側には、互いの偏光軸7a及び7bが直交する一対の偏光板8a及び8bを備えており、共通電極13と画素電極14との間に電圧を印加するようにしている。また、液晶分子の長軸方向がソース電極11及び画素電極14と略平行となるように、ラビング処理を施したポリイミド配向膜3a及び3bを基板1a及び1b上に設けている。
【0016】
かかる構成の液晶表示パネルの具体的な製造方法としては、まず透明なガラス基板1a上にクロムを蒸着し、フォトエッチングによりゲート電極10、及び共通電極13を形成する。次に、ゲート絶縁膜として二酸化珪素と窒化珪素をプラズマCVD法により350nmの厚さに形成し、さらにアモルファスシリコン層を約100nmの厚さに形成する。
【0017】
そして、アモルファスシリコン層をフォトエッチングすることによって、薄膜トランジスタ12を形成し、約250nmのアルミニウム膜を蒸着により形成してからフォトエッチングすることによって、ソース電極11及び蓄積容量部15を形成し、最後に窒化珪素膜をプラズマCVD法により800nmほど形成する。
【0018】
なお、本実施の形態においては、図1のように断面から見た基板1a上のソース電極11の幅はそれぞれ4μm、高さは250nmである。また、ゲート電極10も同様に幅が4μm、高さが250nmである。
【0019】
電極14は幅が2μm、高さが250nmであり、共通電極13は画素電極14との高さの相違が250nm、間隔が10μmになるように設けている。
【0020】
そして、電極の形成された基板1aの全面にポリイミド配向膜3aを印刷法により塗布し、硬化乾燥させた後、レーヨン布を用いて、ソース電極11及び画素14と略平行な方向にラビング処理を行う。
【0021】
もう一方のカラーフィルタ基板1bにも、ポリイミド配向膜3bを塗布し、硬化乾燥させた後、レーヨン布を用いてラビング処理を行う。この時のラビング処理方向は、基板1aと張り合わせたときに、液晶分子がホモジニアス配向になるような方向で行うことになる。
【0022】
さらに、カラーフィルタ基板1b上に粒経3.4μmのガラスビーズを分散する。なお、ポリイミド配向膜3a、3bには2,2−ビス[4−(p−アミノフェノキシ)フェニルプロパン]とピロメリット酸二無水物からなるものを用いている。
【0023】
これら電極が形成された基板1aと、もう一方のガラスビーズが分散されたカラーフィルタ基板1bとを、ゲート電極10、ソース電極11、共通電極13、画素電極14等を形成した面を内側にして張り合わせ、メルク社製のネマティック液晶であるZLI−2806を間隙に注入、封止することで、液晶表示パネル4を得ることができる。なお、かかる液晶表示パネルにおいて、基板1aと1b間の間隙は3.4μmである。
【0024】
次に、図3に示すように、液晶表示パネル4における外側の一方の面に、ラビング方向6と略平行となるように偏光軸7aを設定した入射側偏光板8aを設け、もう一方の面には、偏光軸7bが入射偏光板8aの偏光軸7aと直交するように出射側偏光板8bを設ける。
【0025】
そして、ゲート電極10上の絶縁膜の欠損部分の近傍に位置する他の電極、例えば図4に示すように共通電極13の上に、2.5×20.0μmの範囲で4箇所、YAGレーザを光源とするレーザビームを照射する。なお、照射時のレーザビームのパルスエネルギーは1.8mJ/cm2であり、1画素内にレーザビームを照射した面積Lは、1画素の面積Sに対して、L/S=3.5×10-3であるものとする。
【0026】
このようにして製造された液晶表示パネルに駆動回路を接続し、60℃の雰囲気温度中で500時間、連続駆動させた場合、ゲート電極10上における絶縁膜の欠損部分において黒点ムラの発生は確認されなかった。
【0027】
一方、レーザビームの照射を行わなかったこと以外、本実施の形態と全く同様の方法でもう1つの液晶表示パネルを作成して、かかる液晶表示パネルに駆動回路を接続し、60℃の雰囲気温度中で連続駆動させた場合には、20時間経過時点で黒点ムラの発生が認められた。
【0028】
すなわち、本実施の形態においては、ゲート電極10上における絶縁膜の欠損部の近傍に、ゲート電極10以外の電極、すなわち画素電極14、ソース電極11、共通電極13の少なくとも一部が直接に液晶組成物と接している部分を設けることで、黒点ムラの発生が抑制されるものと考えられる。
【0029】
これは、黒点ムラの発生原因が、負電位となっているゲート電極10における絶縁膜の欠損部から液晶層へと電子注入が起こり、イオン(アニオン)が生成されることが原因と考えられる。すなわち、図5(a)に模式的に示したように、ゲート電極10に対して正の電位となっている他の電極(例えば共通電極13)が絶縁膜20で覆われている場合には、生成したイオンA-は中和されることがないために欠損部近傍の液晶中のイオン濃度が高くなる。したがって、電圧保持率が低下することから、黒く見える部分が生じることになる。
【0030】
しかし、図5(b)に模式的に示したように他の電極(例えば共通電極13)が露出している場合には、露出している部分で再び電子を共通電極13に与えることができることから、絶縁膜の欠損部近傍のイオン濃度はあまり増大することがない。したがって、電圧保持率の低下は小さくなり、黒点ムラの発生を抑制できることになる。
【0031】
したがって、黒点ムラの発生を抑制するためには、負極性を有するゲート電極10における絶縁膜の欠損部分近傍に、正極性を有する別の電極(共通電極13、画素電極14、ソース電極11)の露出部分を形成すればよいことになる。
【0032】
また、1画素内でレーザビームを照射する面積Lは1画素の面積Sに対して、1.0×10-4<L/S<1.0×10-1の関係があることが好ましい。
【0033】
さらに、照射される1パルス当たりのレーザビームのエネルギーは0.1〜50mJ/cm2の範囲内であること、特に0.5〜20mJ/cm2の範囲内であることが好ましい。
【0034】
L/Sが1.0×10-4以下、あるいは1パルス当たりのレーザビームのエネルギーが0.1mJ/cm2以下である場合には、黒点ムラ発生の抑制効果が十分でなく、L/Sが1.0×10-1以上、あるいは1パルス当たりのレーザビームのエネルギーが50mJ/cm2以上である場合には、レーザビームの照射による配向不良が発生するからである。
【0035】
図6に、L/Sと黒点ムラの発生の関係を示している。図6は、パネル温度40℃における1000時間連続駆動後の黒点ムラの大きさと、1画素当たりのレーザビームの照射面積の関係を示したものである。
【0036】
図6に示すように、黒点ムラの直径が0.2mm以下(図6における破線部)であれば、画素の大きさよりも小さいことから、表示品質保持の観点からの許容レベルであると考える。そうすると、L/Sが1.0×10-4以下の場合には、かかる許容レベル以上の黒点ムラが生じていることが確認できる。
【0037】
なお、レーザビームの光源としては、YAGレーザのみならず、炭素レーザ、及びヘリウムネオン、キセノンクロライド、クリプトンフッ素等のエキシマレーザ等が挙げられるが、特にこれらに限定されるものではない。
【0038】
以上のように本実施の形態によれば、負極性を有するゲート電極10における絶縁膜の欠損部分近傍に、正極性を有する他の電極(共通電極13、画素電極14、ソース電極11)の露出部分を形成するべく、これら他の電極に対してレーザビームの照射を行うことによって、絶縁膜の欠損部分近傍におけるイオン濃度があまり増大することがなく、電圧保持率の低下が小さくなることから、黒点ムラの発生を抑制することが可能となる。
【0039】
【発明の効果】
以上のように本発明にかかるアクティブマトリクス型液晶表示パネルの製造方法によれば、ゲート電極上に絶縁膜の欠損部分が存在する場合、かかる絶縁膜の欠損部分の近傍にある画素電極、ソース電極、共通電極の少なくとも1つの電極に、1画素内でレーザビームを照射する面積Lと1画素の面積Sの間に1.0×10-4<L/S<1.0×10-1の関係を具備するようにレーザビームを照射することによって、黒点ムラの発生を抑制することが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態にかかるアクティブマトリクス型液晶表示パネルの製造方法を用いる液晶表示パネルの平面図
【図2】 本発明の実施の形態にかかるアクティブマトリクス型液晶表示パネルの製造方法を用いる液晶表示パネルの部分断面図
【図3】 本発明の実施の形態にかかるアクティブマトリクス型液晶表示パネルの製造方法を用いる液晶表示パネルの構成を示す斜視図
【図4】 本発明の実施の形態にかかるアクティブマトリクス型液晶表示パネルの製造方法を用いる液晶表示パネルの平面図
【図5】 黒点ムラ発生メカニズムの説明図
【図6】 黒点ムラの大きさとレーザビーム照射面積の関係図
【符号の説明】
1a、1b 基板
3a、3b ポリイミド配向膜
6 ラビング方向
7a、7b 偏光軸
8a、8b 偏光板
9 基板法線方向
10 ゲート電極(走査配線電極)
11 ソース電極(信号配線電極)
12 薄膜トランジスタ
13 共通電極
14 画素電極
15 蓄積容量
20 窒化珪素膜(絶縁膜)
21 ゲート電極上の絶縁膜欠落部分
22 レーザビーム照射箇所

Claims (2)

  1. マトリックス状に配置された複数の信号配線及び走査配線と、前記信号配線及び前記走査配線の各交点に対応して設けられた少なくとも一つ以上のスイッチング素子と、前記スイッチング素子に接続された画素電極と、前記画素電極と咬合するように形成された共通電極とを有する第1の基板と、前記第1の基板の電極面を内側にして前記第1の基板と対向するように配置された第2の基板と、前記第1の基板と前記第2の基板との間に挟持されたネマティック液晶とで構成される液晶表示パネルの製造方法であって、
    ゲート電極上に絶縁膜の欠損部分が存在する場合、前記絶縁膜の欠損部分の近傍に位置する前記画素電極、ソース電極、前記共通電極の少なくとも1つの電極にレーザビームを照射して、当該電極の少なくとも一部に直接に前記ネマティック液晶と接している部分を設けることを特徴とするアクティブマトリクス型液晶表示パネルの製造方法。
  2. 1画素内にレーザビームを照射する面積Lは、1画素の面積Sに対して、1.0×10-4<L/S<1.0×10-1の関係を具備する請求項1記載のアクティブマトリクス型液晶表示パネルの製造方法。
JP2001135428A 2001-05-02 2001-05-02 アクティブマトリクス型液晶表示パネルの製造方法 Expired - Fee Related JP4382303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001135428A JP4382303B2 (ja) 2001-05-02 2001-05-02 アクティブマトリクス型液晶表示パネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001135428A JP4382303B2 (ja) 2001-05-02 2001-05-02 アクティブマトリクス型液晶表示パネルの製造方法

Publications (2)

Publication Number Publication Date
JP2002328388A JP2002328388A (ja) 2002-11-15
JP4382303B2 true JP4382303B2 (ja) 2009-12-09

Family

ID=18982895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001135428A Expired - Fee Related JP4382303B2 (ja) 2001-05-02 2001-05-02 アクティブマトリクス型液晶表示パネルの製造方法

Country Status (1)

Country Link
JP (1) JP4382303B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012247663A (ja) * 2011-05-30 2012-12-13 Seiko Epson Corp 液晶装置、投射型表示装置および電子機器
US9612490B2 (en) 2012-12-28 2017-04-04 Sharp Kabushiki Kaisha Liquid crystal display
CN112786674B (zh) * 2021-02-20 2022-12-23 重庆京东方光电科技有限公司 Oled阵列基板及其制备方法、显示面板和显示装置

Also Published As

Publication number Publication date
JP2002328388A (ja) 2002-11-15

Similar Documents

Publication Publication Date Title
US7456920B2 (en) Method of manufacturing electro-optical device, device for manufacturing the same, electro-optical device and electronic apparatus
KR19980037086A (ko) 액정표시소자
JPH11271810A (ja) 液晶表示パネルおよび液晶表示装置
JPH0922025A (ja) 液晶表示装置
JP4382303B2 (ja) アクティブマトリクス型液晶表示パネルの製造方法
JP3346354B2 (ja) 液晶表示パネル
JP3395884B2 (ja) 液晶表示パネルおよびその製造方法
JPH11264968A (ja) 液晶表示装置
JP2002196344A (ja) 液晶表示装置の製造方法とレーザ成膜方法およびレーザ成膜装置
JP2003241155A (ja) 液晶表示装置および液晶表示装置の欠陥修正方法ならびに欠陥修正装置
JP2001133803A (ja) 液晶表示装置の製造方法と液晶表示装置およびレーザリペア装置
JP2001264808A (ja) 液晶表示パネル
US7573559B2 (en) Apparatus and method for fabricating liquid crystal display panel having a bright spot defect corresponding to a particle in which an alignment film covers the particle
JPH0718996B2 (ja) 液晶表示装置
JP2000227595A (ja) 液晶表示素子の製造方法
JP2001117101A (ja) 液晶表示素子及びその製造方法
JP2002341374A (ja) アクティブマトリクス型液晶表示パネルおよびその製造方法
JP2005031196A (ja) 液晶装置及びその製造方法並びに電子機器
JP3209730B2 (ja) 液晶表示パネルおよびその製造方法
KR100631012B1 (ko) 액정표시소자
JP3505223B2 (ja) 液晶表示装置およびその製造方法
JP3619007B2 (ja) アクティブマトリクス型液晶表示装置
JP2002341364A (ja) 液晶表示パネルの製造方法
JP2002214615A (ja) 液晶表示素子及び液晶表示素子の製造方法
JPH0915619A (ja) アクテイブマトリックス型液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090917

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141002

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees