JP2002196344A - 液晶表示装置の製造方法とレーザ成膜方法およびレーザ成膜装置 - Google Patents

液晶表示装置の製造方法とレーザ成膜方法およびレーザ成膜装置

Info

Publication number
JP2002196344A
JP2002196344A JP2000394361A JP2000394361A JP2002196344A JP 2002196344 A JP2002196344 A JP 2002196344A JP 2000394361 A JP2000394361 A JP 2000394361A JP 2000394361 A JP2000394361 A JP 2000394361A JP 2002196344 A JP2002196344 A JP 2002196344A
Authority
JP
Japan
Prior art keywords
wiring
substrate
laser
liquid crystal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000394361A
Other languages
English (en)
Inventor
Yoshitaka Kawada
義高 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000394361A priority Critical patent/JP2002196344A/ja
Publication of JP2002196344A publication Critical patent/JP2002196344A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 この発明の目的は、配線の欠陥部分に係る修
復をすることができる液晶表示装置の製造方法等を提供
することにある。 【解決手段】 基板上に少なくとも配線を形成する工程
と、前記配線の欠陥を検査する工程と、この配線につい
て前記欠陥を生じた部分をレーザ成膜で接続して修復す
る工程とを有するレーザ成膜方法を用いた液晶表示装置
の製造方法において、前記修復する工程は複数の前記欠
陥を生じた部分に対して、レーザ光を照射して除去する
工程と、複数の前記欠陥を生じた部分に前記レーザ光を
照射して配線を形成する工程とを併せて有することを特
徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、レーザ光を照射
することによって、表示画面の不良部分(欠陥画素)を
修復して得られる液晶表示装置の製造方法とそれを実現
するレーザ成膜方法、およびこれらの方法に用いるレー
ザ成膜装置に関する。
【0002】
【従来の技術】近年、パーソナルコンピューターやワー
ドプロセッサなどに用いる表示装置として、消費電力が
少なく薄型でしかも軽量である液晶表示装置(LCD:
LiquidCrystal Display)が多く用いられている。その
中でも一例として、主に非晶質(アモルファス)シリコ
ン(a−Si)膜による、薄膜トランジスタ(TFT:
Thin Film Transistor)を画素に対応させたスイッチ
ング素子として用いたアクティブマトリックス型液晶表
示装置は、多画素で構成してもコントラストやレスポン
スの劣化が少なく、しかも中間調表示も可能であること
から、フルカラーテレビやOA用の表示装置として用い
られている。ところで、このTFTはアレイ基板上に形
成され、画素を構成する画素電極に電荷を充電・放電し
てアレイ基板と対向基板との間に電位差を発生させ、画
像の表示のために液晶分子の配列を調整するものであ
る。近年では液晶表示装置の表示部分が大画面化もしく
は高精彩化されるに伴ない、画素数が数10万〜100
万を越えるようになってきた。つまり、これらの画素に
欠陥を生じずに表示させるように製造するのは非常に困
難であり、配線が欠損している原因で、TFTを正常に
駆動できないといった不具合によって欠陥画素が生じて
しまい、正常な画面が表示できないという問題があっ
た。
【0003】このような欠陥画素を修復(リペア)する
ため、例えばレーザ光を用いて配線の欠損部分を修復す
る方法で欠陥が無く見えるようにする方法(レーザCV
D)がある。この方法では、ソースガスを構成する金属
カルボニルをAr+レーザまたはNd:YAGレーザの
第二高調波(SHG−YAGレーザ)といった、可視の
レーザ光で分解する方法が知られている。この方法は、
他の金属ソースガスとして例えばアルキル化アルミニウ
ムやハロゲン化金属を用いた方法と比較して、ソースガ
スの安定性が高く、かつ正常な配線に対して良好な密着
性と導電性を満たす成膜ができる方法である。また、熱
分解を利用して成膜するために、処理チャンバ内部へと
レーザ光を導くウインドウの汚染も少ないという特徴も
ある。なお、この技術は、例えば特開昭62−2908
74号公報,特開平8−50268号公報,特公平7−
99791号公報などに開示されている(これらの方法
を総称して第一の従来例とする)。更には、TFTの動
作を救済する冗長回路(予備配線)を設けて直流電圧を
印加して欠陥画素を修復する方法も、例えば特開昭63
−136076号公報,特開平2−3023号公報,特
開平9−80470号公報,特開平10−104648
号公報,特開平10−232412号公報,特開平10
−319438号公報などに開示されている(これらの
方法を総称して第二の従来例とする)。
【0004】
【発明が解決しようとする課題】ここで、第一の従来例
においては、金属カルボニルを利用する際にソースガス
の供給方法には減圧法とキャリアガス法との二種類があ
る。これら二つの方法を比較すると、TFTに代表され
る半導体デバイスのように、得られる膜につき良好なモ
ホロジーや高い膜質が要求される用途に対しては、減圧
法が適している。それに対して、LCDの量産ラインで
のリペアに用いるためには、処理効率(スループット)
が重視されるためにキャリアガス法が適している。しか
し、量産ラインでこのリペアのプロセスを適用するに
は、リペアでの高い信頼性と高いスループットが要求さ
れる。スループットを高めるためには、キャリアガス法
を用いた大気中での成膜が有効であるが、この方法を用
いてもリペア対象の持つ欠陥に様々な種類があるため
に、その種類に応じたリペア条件を割り出すのにオペレ
ータの判断時間が必要となり、スループットが低下して
しまう。例えば、配線の欠損部分に異物が付着している
場合には、代表的に以下の三つの方法がある。まず第一
に、アルミ配線の上へ保護膜(または絶縁膜)を形成す
る前に異物を除去してからこの欠損部分をレーザCVD
で修復する方法である。この方法は図11に示す通り、
異物を除去してアルミ配線の欠陥部分を露出させた後に
レーザ光を移動させながらレーザCVDで金属カルボニ
ルから金属膜として配線を成膜するものである。
【0005】そして第二に、異物を残したまま、この欠
損部分を迂回してレーザCVDで修復する方法がある。
この方法は特開平8−50268号公報に掲載されてい
る通りであるが、この方法では迂回させるために充分な
スペースが必要となってしまう。更には第三に、アルミ
配線および異物の上へ保護膜(または絶縁膜)を形成し
た後にレーザ加工で形成したコンタクトホールを介して
欠損部分をレーザCVDで修復する方法がある。この方
法は図12に示す通り、3μm〜5μmのコンタクトホ
ールを保護膜を貫通させて形成した後にレーザ光を移動
させながらレーザCVDで金属カルボニルから金属膜と
して配線を成膜するものである。これらに代表される第
一の従来例では、これらのうちのどの方法を使用するの
かについて、オペレータの判断時間(一欠陥あたり一分
〜二分)が必要となるという課題があったといえる。よ
って、リペアのプロセス自体を単純にすることができれ
ば、オペレータの判断時間を短縮できてスループットを
向上できることになる。また、第二の従来例によれば高
い表示品質が確保できるものの、細かな作業が要求され
るので、レーザ光の照射自体が成功する確率が低くなっ
てしまう。そして、TFTの動作不良に起因する欠陥画
素の修復には有効なものの、TFTや配線が正常に形成
されていないことや配線に異物が付着していたことに起
因する欠陥には有効ではない。それらの原因のために、
欠陥画素の修復が成功する確率はトータルでは低く(3
0%〜50%程度)なっていた。そして、冗長回路を作
成するために充分なスペースが必要となるとともに、そ
の作成のために設計や製造のプロセスも複雑になってい
た。
【0006】この発明は、上記の事情に基づきなされた
ものであり、その目的とするところは、リペアのプロセ
ス自体を単純にすることで、オペレータの判断時間を短
縮してスループットの向上を達成して得られる液晶表示
装置の製造方法とレーザ成膜方法、およびこれらの方法
に用いるレーザ成膜装置を提供することにある。
【0007】
【課題を解決するための手段】本発明は、請求項1によ
ると、第一の基板上に少なくとも第一の配線および第一
の配向膜を形成する工程と、第二の基板上に少なくとも
第二の配線および第二の配向膜を形成する工程と、前記
第一の配線または前記第二の配線に形成された欠陥を検
査する工程と、前記第一の配線または前記第二の配線に
ついて前記検査で検出された前記欠陥を生じた部分を修
復する工程と、前記第一の基板および前記第二の基板の
間に液晶を介在させた状態でこれらの基板をお互いに対
向させつつ封止する工程とを有する液晶表示装置の製造
方法において、前記修復する工程は、複数の前記欠陥を
生じた部分に同一のレーザ光を照射してこれら複数の前
記欠陥を除去する工程と、これら複数の前記欠陥を生じ
た部分に前記レーザ光を照射して配線を形成する工程と
を併せて有することを特徴とする。本発明は、請求項2
によると、請求項1に記載の液晶表示装置の製造方法に
おいて、前記欠陥を生じた部分をレーザ光を照射して除
去する工程は、前記第一の基板または前記第二の基板に
対して垂直な面を基準にして40°〜45°の角度で前
記第一の配線または前記第二の配線を除去することを特
徴とする。
【0008】本発明は、請求項3によると、基板上に少
なくとも電極を形成する工程と、前記電極の各々の間を
接続する配線の欠陥を検査する工程と、この配線につい
て前記欠陥を生じた部分をレーザ成膜で接続して修復す
る工程とを有するレーザ成膜方法において、前記修復す
る工程は、複数の前記欠陥を生じた部分に同一のレーザ
光を照射してこれら複数の前記欠陥を除去する工程と、
これら複数の前記欠陥を生じた部分に前記レーザ光を照
射して配線を形成する工程とを併せて有することを特徴
とする。本発明は、請求項4によると、請求項3に記載
のレーザ成膜方法において、前記欠陥を生じた部分をレ
ーザ光を照射して除去する工程は、前記基板に対して垂
直な面を基準にして40°〜45°の角度で前記配線を
除去することを特徴とする。本発明は、請求項5による
と、配線が形成された基板に対してレーザ光を照射する
レーザ光源と、前記基板が設置される載置台と、前記基
板に対して前記レーザ光を相対的に走査させる走査手段
とを有することを特徴とするレーザ成膜装置において、
前記レーザ光の強度分布を変化させる、このレーザ光が
入射する面の透過率が連続的に変化するように形成され
た光学部材を前記レーザ光源と前記基板との間の光路上
に設けたことを特徴とする。
【0009】これらの発明によると、TFTや配線が正
常に形成されていないことに起因する欠陥や異物が付着
したことに起因する欠陥にも、短い時間で対応すること
ができる。よってその結果、高いスループットで、表示
特性の良好な液晶表示装置を得ることができるととも
に、特性の良好なレーザ成膜が可能となる。
【発明の実施の形態】以下、本発明に係る第一の実施の
形態の一例を簡略化した図面を参照して、ノーマリーホ
ワイト・モードで透過型かつアクティブ・マトリクス型
の液晶表示装置(対角5インチ)を例にして説明する。
なお、本発明はノーマリーブラック・モードや反射型の
液晶表示装置にも適用できる。図1は本実施の形態に係
る液晶表示装置の画素部の断面図を示し、図2はこの画
素部の上面図を示す。なお、図1は図2のY−Y´線で
の断面を表している。この液晶表示装置1では、アレイ
基板2(第一の基板の例)と対向基板3(第二の基板の
例)とが、それぞれポリイミドからなる第一の配向膜4
および第二の配向膜5を介して、図示しないスペーサを
支柱にし、ツイスト・ネマティック型の液晶組成物(以
下、単に液晶と記す)6を保持する状態で、図示しない
シール剤で封止されている。この液晶6は、アレイ基板
2と対向基板3との間でその分子が90°捩じれるよう
にされている。また、アレイ基板2と対向基板3との外
面にはそれぞれに第一の偏光板7と第二の偏光板8と
が、それらの偏光軸がお互いに直交する状態(クロスニ
コルの状態)で貼り付けられている。
【0010】なお液晶6の充填は、アレイ基板2および
対向基板3の上に形成される各々の配線に欠陥がなけれ
ば、後述するPEP(Photo Engraving Process)工
程やエッチング工程を経た後のセル工程で、このシール
剤による封止前に液晶をアレイ基板2または対向基板3
の上に滴下した後に、アレイ基板2と対向基板3とを張
り合わせて行われる。または、このシール剤による封止
後に、この封止で形成されたアレイ基板と対向基板との
密封空間部の内部へ、シール剤の注入口から液晶6を注
入もしくは真空吸引して行っても良い。アレイ基板2で
は、透明なガラス基板9の上に640×3本の信号線
(ソース電極線ともいう)10と480本の走査線(ゲ
ート電極線ともいう)11とが、ほぼ直交するように配
置されて形成されている。各々の信号線10と走査線1
1との交点近傍には、それぞれスイッチング素子である
TFT12を介して画素電極13が配置されている。な
お、この画素電極13は、信号線10に沿った辺が80
μmに、そして走査線11に沿った辺が60μmに形成
されている。このような画素電極13が、100μmの
ピッチで縦横に並んで配置され、液晶表示装置1の表示
面を形成している。
【0011】図3にLCDユニットとして概略の構成を
示すように、走査線と信号線とを制御するのが、それぞ
れゲートドライバとソースドライバとから構成される駆
動部(詳細には図示しないが、通常は表示面の外部にそ
れぞれ駆動ドライバのモジュールを接続する)となる。
各ドライバには、信号制御部からの映像信号と同期信号
及び電源部からの電力が各々入力される。ゲートドライ
バは、1フレーム(60Hz)に1度、各走査線を選択
する機能をもったディジタル回路であって、走査時間
(15μs〜40μs)の周期で動作する。ソースドラ
イバは、アレイ基板2の上に形成された透明な異方性導
電膜(以下、ITO(Indium Tin Oxide)膜と記す)
からなる画素電極13(第一の電極の例)と、対向基板
3の上に同じく形成されたITO膜からなる対向電極
(第二の電極の例)との間に充填された液晶6に対して
電位差を発生させて動作する。なお、第一の電極の周囲
には第一の配線(例として、信号線10と走査線11で
図示)が形成されるとともに、第二の電極の周囲には第
二の配線(交流電源へ接続するが図示せず)も形成され
ている。具体的には、走査線に電圧を印加させることで
TFT12を介して映像情報に応じた電圧を印加する回
路を形成している。この際、液晶6に対して直流電力を
印加し続けると表示が劣化してしまうので、対向電極に
対して交流電力を印加して、交互に反対極性の電圧を与
える。これを反転駆動といい、それによってソースドラ
イバは20〜100Hzという高周波数での動作をす
る。
【0012】さて、TFT12は走査線11自体をゲー
ト電極としているが、ガラス基板9の上には、まず第一
にはSiOx ,SiNxや、更に第二にはTEOS(Te
traEthyl Ortho Silicate:Si[OC2H5]4)など
で構成されているアンダーコート(絶縁膜)14と、水
素を含有する非晶質半導体膜であるアモルファスシリコ
ン(a−Si:H)膜(以下、単に半導体膜と記す)1
5とが、順次に積層して成膜される成膜工程を経てい
る。なお、ここでは、成膜手段として、通常はCVD
(Chemical Vapor Deposition)が用いられる。この
半導体膜15の上には、走査線11に自己整合されSi
Nxを用いて形成されたチャネル保護膜16が配置され
ている。そして、この半導体膜15は低抵抗半導体膜1
7として配置されるn+型a−Si:H膜およびソース
電極18を介して、それぞれの画素電極13に対して電
気的に接続されている。また、半導体膜15はn+型a
−Si:H膜(低抵抗半導体膜)17および信号線10
から延出されたドレイン電極19を介して、信号線10
に対して電気的に接続されている。また、走査線11に
対してほぼ平行に、かつ画素電極13と重複する領域を
有して配置される補助容量線20が形成されるととも
に、画素電極13と補助容量線20とによって補助容量
(Cs)が形成されている。なお、補助容量線20は対
向電極3とほぼ同じ電位を持つようにされている。ま
た、アレイ基板2上の構造は、洗浄工程および成膜工程
の後のPEP工程やエッチング工程を経て形作られてい
る。
【0013】対向基板3では、透明なガラス基板9の上
には、アレイ基板2の上に形成されたTFT12および
信号線10と画素電極13との間の隙間や、走査線11
と画素電極13との間の隙間のそれぞれを遮光するため
に、マトリクス状にお互いを積層した、Cr(クロム)
とCrOとで構成されてた遮光層21(BM:BlackMat
rix)を有している。これら対向基板3上の構造も、ア
レイ基板2上の構造と対応して、洗浄工程および成膜工
程の後のPEP工程やラビング工程を経て形作られてい
る。なお、遮光層21におけるマトリクス状の各パター
ン内には、表示面におけるカラー表示を実現するため
に、赤(R),緑(G),青(B)の三原色で構成され
たカラーフィルタによる色彩部22がそれぞれ設けられ
ているとともに、有機保護膜23を介して透明なITO
膜からなる対向電極24が備えられている。その前に、
本実施の形態の液晶表示装置の製造方法における配線の
欠陥部分に係る検出について述べておく。このようなノ
ーマリーホワイト・モードの液晶表示装置1において
は、例えば信号線10や走査線11などのアレイ基板2
や対向基板3に形成される各配線の断裂や配線上に付着
した異物といった要因から、画素電極13と対向電極2
4との間の電位差がうまく生じないことがある。この場
合には、液晶表示装置1の表示画面での表示の欠陥を生
じてしまう。
【0014】この実施の形態では、輝点欠陥が生じた画
素を次のように検出をしている。アレイ基板2では、ま
ず液晶表示装置1の各信号線10に対して、所定の電圧
を信号電圧(Vsig)として印加し、プローブを当接さ
せて信号線10の抵抗を測定することにより信号線10
の断線を判定する。更に、各走査線11に対して、所定
の電圧を走査電圧(Vg)を印加し、プローブを当接さ
せて走査線11の抵抗を測定することにより、走査線1
1の断線を判定する。そして、この断線が生じている欠
陥部分を顕微鏡で観察して位置情報として記憶する。そ
の後、この顕微鏡に対向しアレイ基板2を載置したX−
Yテーブルを順次走査しながら、他の欠陥部分を検出し
て、そのアレイ基板2上の位置を記憶しておく。これら
複数の欠陥部分の位置に対応した配線に対して後述する
修復の処理をする(これをアレイテストと称する)。な
お、この一連の処理は対向基板3についても同じであ
る。また、欠陥部分を有して修復を要するアレイ基板2
の全体に係る製造プロセスを図5に示す。このような、
ノーマリーホワイト・モードを有する液晶表示装置1の
表示に係る動作について、図4を参照しながら以下に説
明する。なお、本明細書ではTNモード(Twisted Nem
atic Mode)を例にして説明をするが、液晶を用いた表
示では配向膜と液晶分子を利用した動作原理に基本的に
は変わりが無い。従って、ネマティック型の液晶組成物
に対して、カイラルネマティック型の液晶組成物やカイ
ラル化合物を添加した、STNモード(Super Twisted
Nematic Mode),DSTNモード(Double Super
Twisted Nematic Mode),TSTNモード(Triple
Super Twisted Nematic Mode)に加え、FSTNモ
ード(FilmSuper Twisted Nematic Mode)、更に
は、カイラルスメクティック型の液晶組成物で構成され
る強誘電性液晶(FLC)モード(Ferroelectric Liq
uidCrystal Mode)なども、もちろん本発明の対象とな
る。
【0015】液晶6を構成する液晶分子は、個々に極性
を有しているために電界を掛けると一定の方向に配列さ
れる。液晶による画面の表示はこの性質を利用してい
る。まず、図4(a)に示すように、画素電極13と対
向電極24との間に生じる電位差が、液晶6が配向を起
こすしきい値電圧から0(V)までは、入射光は第一の
偏光板7によって直線偏光とされるとともに、液晶6を
構成する各々の液晶分子の配向方向に沿ってほぼ偏光軸
を90°旋光させられつつ第二の偏光板5を通過する。
その結果、液晶表示装置1の表示画面へと入射光が出射
されて白い(明るい)画素を表すことになる。これは、
第一の偏光板7と第二の偏光板8とがクロスニコルの位
置に配置されているからである。これに対して、図4
(b)に示すように、画素電極13と対向電極24との
間に生じている電位差が、液晶6が配向を起こすしきい
値電圧よりも大きい場合には、各々の液晶分子は電界に
沿って配列するため、入射光は第一の偏光板7によって
直線偏光とされるとともに、液晶6をそのまま通過しよ
うとする。しかし、この液晶6を通過する直線偏光は、
第二の偏光板8が入射光を透過するのとは90°ずれて
いる偏光軸を持つので、第二の偏光板8を通過できな
い。その結果、液晶表示装置1の表示画面へと入射光が
出射されずに黒い(暗い)画素を表すことになる。これ
は、第一の偏光板7と第二の偏光板8とが平行ニコルの
位置に配置されているからである。
【0016】上記がノーマリーホワイト・モードでの説
明であるが、ノーマリーブラック・モードの場合は白い
画素と黒い画素との表示が入れ替わるだけで、作用自体
には変わりはない。上述したしきい値電圧の上下で、モ
ードの違いにより表示画素の色が入れ替わるだけであ
る。上述のように検出された複数の欠陥部分をレーザ光
の照射により修復する方法を以下に記載する。まず、図
6にこの修正を行うレーザ成膜装置25を示す。レーザ
発振器26には図示しない半導体レーザ(Laser Diod
e:以下、LDと記す)を励起光源に使用したAO(acou
sto-optic:音響光学)−Qスイッチ動作のNd:YAG
レーザを用いた。なお、加工用対物レンズ27として汎
用性のある光学顕微鏡用の対物レンズを使用する。そし
て、このレーザ発振器26からのレーザ光としては、可
視光のAr+レーザやNd:YAGレーザまたはNd:
YLFレーザの基本波,第二高調波を用いることとす
る。また、LDはクリプトン・アークランプに置き換え
ても差支えない。後述するような最適なエネルギー分布
のレーザ光を照射するために、このレーザ成膜装置25
では、レーザ発振器26と前記基板との間の光路上に光
学部材としてのスリット28が設けてある。このスリッ
ト28は、レーザ光の強度分布を変化させるように、レ
ーザ光が入射する面の透過率が連続的に変化させる誘電
体多層膜を蒸着して形成されたガラス基板を有してい
る。
【0017】その他のレーザ成膜装置25の構成には、
欠陥部分を持つアレイ基板2(または対向基板3)を載
置しレーザ光と相対的に走査する手段の一つとしてのX
Yステージ29と、XYステージ29を収める処理チャ
ンバ30にウインドウ31および加工用対物レンズ27
を通じてレーザ光を導びくミラー32と、キャリアガス
(N2)およびソースガス(金属カルボニル)を導入す
るパイプ33とを有する。そして、処理チャンバの内部
へ導入されたキャリアガスおよびソースガスを排出する
排気口(図示せず)も設けられている。ここで、このレ
ーザ成膜装置25によって行われる配線での複数の欠陥
部分に関する修復について説明する。この修復では、線
幅5μm,膜厚0.5μm,修復による信号線の抵抗の
増加100Ω以下が求められる。そして、洗浄工程やラ
ビング工程といったこの後に続く工程でも、修復された
部分の配線が剥離しない密着性も要求される。レーザ発
振器26から出射される(Nd:YAG)レーザ光は、
波長が1.06μmで、欠陥画素上のレーザスポットの
径(レーザ光の照射面の径)が4μmの状態で照射す
る。この際、繰り返し周波数は100Hzで欠陥画素に
おける走査速度は1mm/sとしている。そして、導入
するソースガスの蒸気圧は1Torrとし、キャリアガ
スN2の流量は50cc/minとしている。また、レ
ーザ光をはじめとするこれらの条件は、複数の欠陥部分
への修復に共通のものとしている。
【0018】ここで、図7に示す修復の工程においてレ
ーザ光の照射で修復される配線につき、順を追って特徴
を説明する。まず、最初に欠陥部分の加工つまり異物除
去のプロセスを説明する。ガラス基板34の上に形成さ
れたアルミ配線35が異物36によって断裂されている
欠陥部分をも覆って保護膜37が形成されている。そし
て異物36ごと欠陥部分にレーザ光を照射して、異物3
6および保護膜37とアルミ配線35を除去する。この
ようにすると複数の欠陥部分が一定の範囲で同じ条件で
一律に除去されるため、複数の平滑な表面に対する成膜
が、同じ条件で可能となり成膜の安定性が向上して成功
率が高くなる。特開平8−50268号公報に開示の技
術でも第132段落目にレーザ光による配線の除去後に
成膜すると記載されているが、この技術は複数の欠陥部
分について同じ条件のもと同じレーザ光で切断するとは
されていない。従って、配線が除去された部分が同じ条
件で一律に形成されている訳ではないので、本発明のよ
うに、配線の除去後の成膜が個々の欠陥部分に対して同
じ条件で行なうことができるとは限らず、個々の欠陥部
分に対する成膜での条件出しなどで作業上での困難も生
じると思われる。
【0019】なお、本実施の形態におけるこの場合で
は、欠陥部分のテーパ角(ガラス基板34に対して垂直
な面を基準にしてなす角度…図7に図示)を大きくする
ことで欠陥部分に成膜される配線(レーザCVDで成膜
された金属膜)とアルミ配線35との接続部分の接触面
積を増加させて密着性の向上と接触抵抗の低下を図るこ
とができる。実験的に求めると、テーパ角が20゜〜6
0゜好ましくは40゜〜45゜で良好な結果を得られる
ことが分かった。また、テーパ角を大きくして欠陥部分
を除去するためにレーザ光の照射地点を少しずつ変えた
りレーザ光の照射エネルギーを少しずつ変化させなが
ら、レーザ光を移動させつつ複数の回数を照射する方法
もある。しかし、本実施の形態では照射時間を短くして
スループットを高くするため、図8に示すスリット28
にレーザ光を通過させて照射する(欠陥部分の加工)。
上述したように、レーザ光の強度分布を変化させるため
に、スリット28はレーザ光が入射する面の透過率が連
続的に変化するように、誘電体多層膜を蒸着して形成さ
れたガラス基板38を有している。その結果、一回のレ
ーザ光の照射でテーパ角の大きな除去が可能となってい
る。このようにして、配線の修復におけるスループット
を向上させている。例えば、1500μm×250μm
の開口部を持つスリット28を用いると、50倍の結像
光学系を用いることで30μm×5μmの大きさで45
゜のテーパ角を有する加工穴が形成される。
【0020】ここで、このスリット28で形成されるレ
ーザ光のX軸およびY軸方向における光強度と穴形状と
の関係について図9および図10に示す。なお、複数の
欠陥部分について同一条件での除去の後に、加工用対物
レンズ27の焦点を絞って、ソースガス(金属カルボニ
ル)の雰囲気の中でレーザ光を徐々に移動させてレーザ
CVDで欠陥部分を修復する配線(金属膜)をアルミ配
線35を繋ぎ合わせるように成膜する(配線形成)。こ
の一連の作業で配線の修復ができて、正常な動作が補償
されたアレイ基板2を得ることができる。上述の欠陥部
分を除去した後にレーザ光を照射し配線を修復する方法
は、原理的に配線を有している表示装置には適用が可能
であるので、この方法の適用の対象は説明で挙げたスイ
ッチング素子としてTFTを用いたアクティブ・マトリ
クス型の液晶表示装置に限られない。例えば、MIM
(Metal Inslator Metal)を用いてもよいし、スイッ
チング素子を用いない単純・マトリクス型の液晶表示装
置でもよい。更には、プラズマ・アドレス型の液晶表示
装置(PALC:Plasma Address Liquid Crystal)
でもよい。
【0021】
【発明の効果】本発明によれば、レーザCVDによって
高いスループットで良好な成膜ができる。即ち、本発明
によれば、高いスループットで欠陥画素の良好な修復が
達成された液晶表示装置の製造が可能となる。また、そ
のような修復に供するレーザ成膜装置の提供も可能とな
る。
【図面の簡単な説明】
【図1】本発明の液晶表示装置を示す上面図。
【図2】本発明の液晶表示装置を示す図1中のY−Y’
線での断面図。
【図3】本発明の液晶表示装置の全体を示す概略構成
図。
【図4】本発明の液晶表示装置の表示原理を説明する斜
視図。
【図5】本発明の液晶表示装置でのアレイ工程を説明す
るフロー。
【図6】本発明のレーザ成膜装置を示す概略構成図。
【図7】本発明の液晶表示装置の製造方法で配線が修復
される過程を示す断面図。
【図8】本発明のレーザ成膜装置におけるスリットを示
す概略構成図。
【図9】本発明のレーザ成膜装置におけるスリットで形
成されるレーザ光のX軸方向における光強度と穴形状と
の関係を示すグラフ。
【図10】本発明のレーザ成膜装置におけるスリットで
形成されるレーザ光のY軸方向における光強度と穴形状
との関係を示すグラフ。
【図11】レーザCVDで金属膜を配線として成膜する
過程を示す断面図。
【図12】コンタクトホールを形成した後にレーザCV
Dで金属膜を配線として成膜する過程を示す断面図。
【符号の説明】
1…液晶表示装置,2…アレイ基板,3…対向基板,4
…第1の配向膜 5…第2の配向膜,6…液晶,7…第1の偏光板,8…
第2の偏光板 9…ガラス基板,10…信号線,11…走査線,12…
TFT 13…画素電極,14…アンダーコート,15…アモル
ファスシリコン膜 16…チャネル保護膜,17…n+ 型水素化アモルフ
ァスシリコン膜 18…ソース電極,19…ドレイン電極,20…補助容
量線,21…遮光層 22…色彩部,23…有機保護膜,24…対向電極,2
5…レーザ成膜装置 26…レーザ発振器,27…加工用対物レンズ,28…
スリット 29…XYステージ,30…処理チャンバ,31…ウイ
ンドウ,32…ミラー 33…パイプ,34…ガラス基板,35…アルミ配線,
36…異物 37…保護膜,38…ガラス基板
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H088 FA13 FA14 FA15 HA02 2H092 JB71 JB73 MA47 NA16 NA29 NA30 5F033 GG04 HH08 HH17 HH35 HH38 PP31 QQ08 QQ34 QQ53 VV06 VV12 VV15 XX09 XX24 XX32 XX36 XX37 5F110 AA24 AA27 BB01 CC07 DD02 DD13 DD14 GG02 GG15 GG44 HK09 HK16 HK21 NN12 NN24 NN73

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第一の基板上に少なくとも第一の配線お
    よび第一の配向膜を形成する工程と、 第二の基板上に少なくとも第二の配線および第二の配向
    膜を形成する工程と、 前記第一の配線または前記第二の配線に形成された欠陥
    を検査する工程と、 前記第一の配線または前記第二の配線について前記検査
    で検出された前記欠陥を生じた部分を修復する工程と、 前記第一の基板および前記第二の基板の間に液晶を介在
    させた状態でこれらの基板をお互いに対向させつつ封止
    する工程とを有する液晶表示装置の製造方法において、 前記修復する工程は、複数の前記欠陥を生じた部分に同
    一のレーザ光を照射してこれら複数の前記欠陥を除去す
    る工程と、 これら複数の前記欠陥を生じた部分に前記レーザ光を照
    射して配線を形成する工程とを併せて有することを特徴
    とする液晶表示装置の製造方法。
  2. 【請求項2】 前記欠陥を生じた部分に前記レーザ光を
    照射して除去する工程は、前記第一の基板または前記第
    二の基板に対して垂直な面を基準にして40°〜45°
    の角度で前記第一の配線または前記第二の配線を除去す
    ることを特徴とする請求項1に記載の液晶表示装置の製
    造方法。
  3. 【請求項3】 基板上に少なくとも配線を形成する工程
    と、 前記配線の欠陥を検査する工程と、 この配線について前記欠陥を生じた部分をレーザ成膜で
    接続して修復する工程とを有するレーザ成膜方法におい
    て、 前記修復する工程は、複数の前記欠陥を生じた部分に同
    一のレーザ光を照射してこれら複数の前記欠陥を除去す
    る工程と、 これら複数の前記欠陥を生じた部分に前記レーザ光を照
    射して配線を形成する工程とを併せて有することを特徴
    とするレーザ成膜方法。
  4. 【請求項4】 前記欠陥を生じた部分に前記レーザ光を
    照射して除去する工程は、前記基板に対して垂直な面を
    基準にして40°〜45°の角度で前記配線を除去する
    ことを特徴とする請求項3に記載のレーザ成膜方法。
  5. 【請求項5】 配線が形成された基板に対してレーザ光
    を照射するレーザ光源と、 前記基板が設置される載置台と、 前記基板に対して前記レーザ光を相対的に走査させる走
    査手段とを有することを特徴とするレーザ成膜装置にお
    いて、 前記レーザ光の強度分布を変化させる、このレーザ光が
    入射する面の透過率が連続的に変化するように形成され
    た光学部材を前記レーザ光源と前記基板との間の光路上
    に設けたことを特徴とするレーザ成膜装置。
JP2000394361A 2000-12-26 2000-12-26 液晶表示装置の製造方法とレーザ成膜方法およびレーザ成膜装置 Pending JP2002196344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000394361A JP2002196344A (ja) 2000-12-26 2000-12-26 液晶表示装置の製造方法とレーザ成膜方法およびレーザ成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000394361A JP2002196344A (ja) 2000-12-26 2000-12-26 液晶表示装置の製造方法とレーザ成膜方法およびレーザ成膜装置

Publications (1)

Publication Number Publication Date
JP2002196344A true JP2002196344A (ja) 2002-07-12

Family

ID=18860002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000394361A Pending JP2002196344A (ja) 2000-12-26 2000-12-26 液晶表示装置の製造方法とレーザ成膜方法およびレーザ成膜装置

Country Status (1)

Country Link
JP (1) JP2002196344A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294625A (ja) * 2004-04-01 2005-10-20 Sony Corp 成膜装置
JP2006278728A (ja) * 2005-03-29 2006-10-12 Sony Corp 導電膜修正方法、積層構造物及び薄膜トランジスタ
US7307444B2 (en) 2004-09-13 2007-12-11 Seiko Epson Corporation Testing method and testing apparatus for liquid crystal panel
KR100798992B1 (ko) * 2004-12-17 2008-01-28 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치 및 그 제조 방법
KR100799004B1 (ko) * 2004-12-20 2008-01-28 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치 및 그 제조 방법
JP2010211083A (ja) * 2009-03-12 2010-09-24 Omron Corp Fpd基板の製造方法及び装置
JP2012109582A (ja) * 2011-12-20 2012-06-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び表示装置の作製方法
KR20130143420A (ko) * 2012-06-21 2013-12-31 엘지디스플레이 주식회사 표시장치의 리페어 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294625A (ja) * 2004-04-01 2005-10-20 Sony Corp 成膜装置
US7307444B2 (en) 2004-09-13 2007-12-11 Seiko Epson Corporation Testing method and testing apparatus for liquid crystal panel
KR100798992B1 (ko) * 2004-12-17 2008-01-28 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치 및 그 제조 방법
KR100799004B1 (ko) * 2004-12-20 2008-01-28 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치 및 그 제조 방법
US7561222B2 (en) 2004-12-20 2009-07-14 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2006278728A (ja) * 2005-03-29 2006-10-12 Sony Corp 導電膜修正方法、積層構造物及び薄膜トランジスタ
JP2010211083A (ja) * 2009-03-12 2010-09-24 Omron Corp Fpd基板の製造方法及び装置
JP2012109582A (ja) * 2011-12-20 2012-06-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び表示装置の作製方法
KR20130143420A (ko) * 2012-06-21 2013-12-31 엘지디스플레이 주식회사 표시장치의 리페어 방법
KR101996656B1 (ko) 2012-06-21 2019-07-04 엘지디스플레이 주식회사 표시장치 및 이의 리페어 방법

Similar Documents

Publication Publication Date Title
US7675592B2 (en) Transflective liquid crystal display device
JP5148819B2 (ja) 液晶表示素子
US8077284B2 (en) Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
US20020018157A1 (en) Liquid crystal display device and method for fabricating thereof
US7612861B2 (en) Liquid crystal display panel capable of minimizing a defect rate caused by bright point and repairing method thereof
JP4354946B2 (ja) 液晶表示パネル及びそのリペア方法
JP2002196344A (ja) 液晶表示装置の製造方法とレーザ成膜方法およびレーザ成膜装置
JPH1062734A (ja) 液晶表示装置の欠陥画素補正方法および欠陥画素補正装置
TWI290647B (en) Laser repairing device
JP2000056323A (ja) 液晶表示装置
WO2006126405A1 (ja) 液晶表示装置用基板、液晶表示装置用基板の製造方法、液晶表示装置および液晶表示装置の製造方法
JP2003241155A (ja) 液晶表示装置および液晶表示装置の欠陥修正方法ならびに欠陥修正装置
KR101152555B1 (ko) 액정패널의 리페어패턴 형성장치 및 방법
JP3346354B2 (ja) 液晶表示パネル
JP2008004588A (ja) 非線形素子の製造方法、非線形素子および電気光学装置
JP3093976B2 (ja) 液晶表示装置の製造方法
JP4382303B2 (ja) アクティブマトリクス型液晶表示パネルの製造方法
JPH05313167A (ja) 液晶表示装置及びその輝点欠陥修正方法
KR20060096575A (ko) 액정표시소자 및 그 휘점 리페어 방법
KR100841614B1 (ko) 횡전계방식 액정표시소자 및 그 제조방법
JP4660011B2 (ja) 液晶表示装置及びその製造方法
JP2002082346A (ja) アクティブマトリクス基板の欠陥修正方法
KR20050068145A (ko) 채널부 리페어방법 및 이를 적용한 액정표시소자
JP2002318393A (ja) 液晶表示装置および画像表示応用装置
JP2007025281A (ja) 液晶表示装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606