JP4381265B2 - レイアウト検証方法及び装置 - Google Patents

レイアウト検証方法及び装置 Download PDF

Info

Publication number
JP4381265B2
JP4381265B2 JP2004271617A JP2004271617A JP4381265B2 JP 4381265 B2 JP4381265 B2 JP 4381265B2 JP 2004271617 A JP2004271617 A JP 2004271617A JP 2004271617 A JP2004271617 A JP 2004271617A JP 4381265 B2 JP4381265 B2 JP 4381265B2
Authority
JP
Japan
Prior art keywords
wiring
adjacent
area
antenna
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004271617A
Other languages
English (en)
Other versions
JP2006086441A (ja
Inventor
智之 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004271617A priority Critical patent/JP4381265B2/ja
Priority to US11/224,129 priority patent/US7340701B2/en
Publication of JP2006086441A publication Critical patent/JP2006086441A/ja
Application granted granted Critical
Publication of JP4381265B2 publication Critical patent/JP4381265B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、レイアウト検証に関し、特にアンテナダメージを防止するためのレイアウト検証に関する。
トランジスタのゲートに接続されるメタル配線は、プラズマエッチングにより加工される。メタル配線をプラズマエッチングする際に電荷が発生し、その電荷がそのメタル配線に接続されているトランジスタのゲートに蓄積する。これにより、ゲート酸化膜が破壊されたり、トランジスタ特性が劣化してしまう現象が発生する。この現象は、メタル配線が電荷を集積するアンテナの役目をしていることから、アンテナダメージと呼ばれている。
このアンテナダメージを防止する1つの方法として、メタル配線の面積を小さくことが有用である。設計時には、アンテナダメージを未然に防止するため、アンテナダメージ防止のためのレイアウト検証が行われる。下記の特許文献1の図10には、アンテナダメージを防止するためのレイアウト検証方法が示されている。
特開2001−282884号公報
本発明の目的は、アンテナダメージを防止するためのレイアウト検証を効果的に行うことにより、効率的なレイアウトを実現し、半導体装置を小型化することである。
本発明の一観点によれば、ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する間隔取得ステップと、前記間隔、前記ゲートの面積及び前記着目配線の面積に応じてアンテナ比を演算する演算ステップと、前記アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する出力ステップとを有し、前記着目配線と前記隣接配線との間隔が所定値未満であるときのアンテナ比は、前記着目配線と前記隣接配線との間隔が所定値以上であるときのアンテナ比よりも小さく、前記アンテナ比は、前記着目配線の面積が大きいほど大きくなり、前記ゲートの面積が大きいほど小さくなるレイアウト検証方法が提供される。
着目配線と隣接配線の間隔が狭いときにはプラズマエッチングによる電荷が着目配線から隣接配線に流れ込み、着目配線の電荷量が少なくなるので、アンテナダメージが発生し難く、アンテナ比を小さくしてよい。着目配線と隣接配線の間隔に応じてアンテナ比を演算することにより、適切なアンテナ比を得ることができる。これにより、アンテナダメージを防止するためのレイアウト検証を効果的に行うことができるので、必要以上に着目配線に接続する保護素子の面積を大きくしなくてすむ。したがって、効率的なレイアウトを実現し、半導体装置を小型化することができる。
(第1の実施形態)
図8(A)は本発明の第1の実施形態によるレイアウト検証を行う対象となる半導体装置の断面図であり、図8(B)はその等価回路図である。半導体基板のp型領域801の表面には、n型領域802、803及び809が設けられる。n型領域802及び803は、それぞれ、ソース及びドレインであり、ソース端子812及びドレイン端子813に接続される。n型領域802及び803間には、チャネル領域が形成される。そのチャネル領域の上には、ゲート酸化膜804が形成される。ゲート805は、ゲート酸化膜804の上に形成される。これらゲート805、ソース802及びドレイン803は、nチャネルMOS電界効果トランジスタ821を構成する。メタル配線807は、ビア806を介してゲート805に接続される。ゲート端子811は、メタル配線807及びビア806を介して、ゲート805に接続される。n型領域809は、ビア808を介してメタル配線807に接続される。p型領域801及びn型領域809は、ダイオード822を構成する。p型領域801は、グランドに接続される。
メタル配線807のパターンを形成するにはプラズマエッチングが用いられる。メタル配線807は、ゲート805に接続され、ゲート酸化膜804により半導体基板と絶縁されているため、メタル配線807にプラズマ電荷が集まる。これにより、トランジスタ821のゲート酸化膜804に高電圧が印加される。この現象により、ゲート酸化膜804の破壊やトランジスタ特性の劣化が生じる。これがアンテナダメージである。
このアンテナダメージを防止するために、ダイオード822が設けられる。ゲート805にプラズマ電荷が所定量以上蓄積されると、ダイオード822に逆方向電流が流れ、プラズマ電荷がグランドに放出される。しかし、ダイオード822を設けても、メタル配線807の面積が大きすぎる場合や、ダイオード822の面積が小さすぎる場合には、アンテナダメージが発生してしまう。
また、半導体装置製造時のアンテナダメージを未然に防止するために、設計時のレイアウト検証により、アンテナダメージが発生するか否かを検証する。具体的には、以下のアンテナ比を演算し、アンテナ比が所定値を超える場合にはアンテナダメージが発生するとしてアンテナダメージエラーを出力する。
例えば、メタル配線807の面積をB1とし、メタル配線807に接続される保護素子(ダイオード)822の面積をB2とし、ゲート805の面積をB3としたとき、アンテナ比は、(B1−B2)/B3で演算される。アンテナ比は、メタル配線807の面積B1が大きいほど大きくなり、ゲート805の面積B3が大きいほど小さくなる。
検証の結果、アンテナダメージエラーが出力された場合には、アンテナ比が小さくなるようにレイアウト設計変更を行う。例えば、メタル配線807の面積を小さくしたり、ダイオード822の面積を大きくする。ダイオード822の面積を大きくすることはアンテナダメージ防止のためには有効であるが、半導体装置全体の面積が大きくなってしまう欠点がある。
ここで、実際の半導体装置において、アンテナダメージは、メタル配線807とそれに隣接する配線との間隔に影響されることが経験的に分かった。その詳細を、図9(A)〜(C)を参照しながら説明する。
図9(A)はメタル配線の着目配線807のみが存在し、同一層内にそれに隣接する配線がない場合を示す図である。この場合、アンテナ比が例えば2000以下であれば、アンテナダメージが発生しない。
図9(B)は同一層内においてメタル配線の着目配線807の片側のみにそれに隣接する配線901が存在する場合を示す図である。この場合、アンテナ比が例えば3000以下であれば、アンテナダメージが発生しない。
図9(C)は同一層内においてメタル配線の着目配線807の両側にそれに隣接する配線902が存在する場合を示す図である。この場合、アンテナ比が例えば5000以下であれば、アンテナダメージが発生しない。
以上のように、着目配線の近くに隣接配線が存在する場合には、着目配線から隣接配線にプラズマ電荷が流れ込み、着目配線の電荷量が少なくなるので、アンテナダメージが発生し難くなる。その結果、図9(A)〜(C)の場合のアンテナ比は異なる値となる。通常、レイアウト検証を行う場合には、図9(A)〜(C)の中で、一番厳しい条件である図9(A)のアンテナ比の2000を採用することが考えられる。隣接配線がどんな条件であろうと、アンテナ比が2000以下であればアンテナダメージは発生しない。すなわち、レイアウト検証において、図9(A)〜(C)の場合には、アンテナ比がすべて同じ値になり、アンテナ比が2000を超えればアンテナダメージエラーが出力される。
しかし、実際には、図9(B)及び(C)では、もう少しアンテナダメージ検証の条件を緩くしても、アンテナダメージは発生しない。図9(B)及び(C)の場合も、図9(A)の場合と同じく厳しいアンテナダメージ検証を行うので、必要以上にダイオード822の面積を大きくしなければならず、半導体装置の面積が大きくなってしまう問題が生ずる。以下、着目配線と隣接配線との間隔に応じて、アンテナダメージ検証を行う方法を説明する。
図1は、メタル配線層における着目配線とそれに隣接する配線との関係を示すレイアウトデータの図である。着目配線110は、図8(A)のメタル配線807に対応し、幅がZである。着目配線110の領域101では、図9(A)に対応し、着目配線110とそれに隣接する配線111との間隔がX1であり、閾値X以上である。着目配線110の領域102では、図9(B)に対応し、着目配線110とその片側に隣接する配線112との間隔がX2であり、閾値X未満である。着目配線110の領域103では、図9(C)に対応し、着目配線110とその両側に隣接する配線113との間隔がX3であり、閾値X未満である。このレイアウトデータを基にアンテナダメージ検証を行う例を説明する。
図2は、図1のレイアウトデータのアンテナダメージ検証方法を説明するための図である。まず、着目配線110と隣接配線111〜113との間隔が閾値X未満であるときには、着目配線110と隣接配線111〜113との間の領域のエラーフラグを立てる。領域101では、着目配線110と隣接配線111との間隔X1が閾値X以上であるので、エラーフラグを立てない。領域102では、着目配線110と隣接配線112との間隔X2が閾値X未満であるので、着目配線110と隣接配線112との間の領域202のエラーフラグを立てる。領域103では、着目配線110と隣接配線113との間隔X3が閾値X未満であるので、着目配線110と隣接配線113との間の領域203のエラーフラグを立てる。
次に、エラーフラグが立っている領域202及び203を所定値Y外方向に広げる。領域202を所定値Y広げると、エラーフラグ領域212が形成される。領域203を所定値Y広げると、エラーフラグ領域213が形成される。
図3は、図2に続く、アンテナダメージ検証方法を説明するための図である。図2の着目配線110のうちエラーフラグ領域212,213が重なる部分は、着目配線110の論理否定(NOT)処理を行う。すなわち、着目配線110のうち、エラーフラグ領域212,213が重なる領域は着目配線110から削除する。
すなわち、着目配線110とその片側の隣接配線112との間隔X2のみが所定値X未満であるときには隣接配線112に対向する着目配線110の部分の配線幅を第1の幅Y狭くする。着目配線110とその両側の隣接配線113との間隔X3が共に所定値X未満であるときには両側の隣接配線113に対向する着目配線110の部分の配線幅を第2の幅2×Y狭くする。第2の幅は、第1の幅よりも広く、例えば2倍である。
領域101では着目配線110の幅Zは変わらず、領域102では着目配線110の幅ZはY狭くなり、領域103では着目配線110の幅Zは2×Y狭くなる。この処理後の着目配線110の面積をB1とし、上記のアンテナ比を演算する。アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する。
本実施形態では、アンテナ比は、着目配線及び隣接配線の間隔に応じて演算される。例えば、着目配線及び隣接配線の間隔と着目配線の面積とに応じた修正面積をA1とし、着目配線807に接続される保護素子(ダイオード)822の面積をA2とし、ゲート805の面積をA3としたとき、アンテナ比は、(A1−A2)/A3で演算される。修正面積A1は、図3の着目配線110の面積に対応する。
領域102及び103のように着目配線110と隣接配線112,113との間隔が所定値X未満であるときのアンテナ比は、領域101のように着目配線110と隣接配線111との間隔が所定値X以上であるときのアンテナ比よりも小さい。また、領域103のように着目配線110とその両側の隣接配線113との間隔が共に所定値X未満であるときのアンテナ比は、領域102のように着目配線110とその片側の隣接配線112との間隔のみが所定値X未満であるときのアンテナ比よりも小さい。
図4は、本実施形態による上記のアンテナダメージ検証の処理方法を示すフローチャートである。ステップS401では、着目配線及び隣接配線の間隔をチェックする。その間隔が閾値X未満であるときにはステップS402へ進み、閾値X以上であるときには着目配線の幅をそのままにしてステップS404へ進む。
ステップS402では、着目配線及び隣接配線の間の領域のエラーフラグを立てる。次に、そのエラーフラグ領域を所定値Y外方向に広げる。次に、着目配線のうち、エラーフラグ領域が重なる領域を着目配線から削除するようにNOT処理を行う。
次に、ステップS403では、上記の処理後のレイアウトパターンの着目配線の面積をアンテナ比計算用の配線面積A1とする。
次に、ステップS404では、配線面積A1を基に上記のアンテナ比を演算する。アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力(表示)する。アンテナダメージエラーが出力された場合には、アンテナダメージの発生が予想されるので、レイアウトの設計変更を行う。
(第2の実施形態)
図5は、本発明の第2の実施形態によるアンテナダメージ検証方法を説明するための図である。本実施形態は、図1のレイアウトデータを基にアンテナダメージ検証を行う場合を例に説明する。
領域101において、着目配線とその隣接配線111との間隔X1が所定値X以上であるときには、着目配線110の幅Zを変更しない。領域102において着目配線110とその片側の隣接配線112との間隔X2のみが所定値X未満であるときには隣接配線112に対向する着目配線110の部分の配線幅Zを第1の割合a%狭くする。領域103において、着目配線110とその両側の隣接配線113との間隔X3が共に所定値X未満であるときには両側の隣接配線113に対向する着目配線110の部分の配線幅Zを第2の割合(2×a)%狭くする。第2の割合は、第1の割合よりも大きく、例えば2倍である。
領域101では着目配線110の幅Zは変わらず、領域102では着目配線110の幅Zはa%狭くなり、領域103では着目配線110の幅Zは(2×a)%狭くなる。この処理後の着目配線110の面積を修正面積A1とし、上記のアンテナ比を演算する。アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する。
図6は、本実施形態による上記のアンテナダメージ検証の処理方法を示すフローチャートである。ステップS601では、着目配線及び隣接配線の間隔をチェックする。その間隔が閾値X未満であるときにはステップS602へ進み、閾値X以上であるときには着目配線の幅をそのままにしてステップS604へ進む。
ステップS602では、着目領域とその片側の隣接配線との間隔のみがX未満であるときには、その隣接配線に対向する着目配線の領域の配線幅をa%縮める処理をする。また、着目領域とその両側の隣接配線との間隔がX未満であるときには、その隣接配線に対向する着目配線の領域の配線幅を(2×a)%縮める処理をする。
次に、ステップS603では、上記の処理後のレイアウトパターンの着目配線の面積をアンテナ比計算用の配線面積A1とする。
次に、ステップS604では、配線面積A1を基に上記のアンテナ比を演算する。アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力(表示)する。アンテナダメージエラーが出力された場合には、アンテナダメージの発生が予想されるので、レイアウトの設計変更を行う。
(第3の実施形態)
図7は、上記のアンテナダメージ検証を含むレイアウト検証を行うコンピュータのハードウエア構成例を示すブロック図である。このコンピュータは、CAD(computer-aided design)により半導体装置のレイアウトデータを作成することができる。バス701には、中央処理装置(CPU)702、ROM703、RAM704、ネットワークインタフェース705、入力装置706、出力装置707及び外部記憶装置708が接続されている。
CPU702は、データの処理及び演算を行うと共に、バス701を介して接続された上記の構成ユニットを制御するものである。ROM703には、予めブートプログラムが記憶されており、このブートプログラムをCPU702が実行することにより、コンピュータが起動する。外部記憶装置708にコンピュータプログラムが記憶されており、そのコンピュータプログラムがRAM704にコピーされ、CPU702により実行される。このコンピュータは、コンピュータプログラムを実行することにより、図4又は図6のアンテナダメージ検証の処理等を行う。
外部記憶装置708は、例えばハードディスク記憶装置等であり、電源を切っても記憶内容が消えない。外部記憶装置708は、コンピュータプログラム及びレイアウトデータ等を記録媒体に記録したり、記録媒体からコンピュータプログラム等を読み出すことができる。
ネットワークインタフェース705は、ネットワークに対してコンピュータプログラム及びレイアウトデータ等を入出力することができる。入力装置706は、例えばキーボード及びポインティングデバイス(マウス)等であり、各種指定又は入力等を行うことができる。出力装置707は、ディスプレイ及びプリンタ等であり、アンテナダメージエラー等を表示又は印刷することができる。
本実施形態は、コンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したCD−ROM等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びコンピュータプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
以上のように、第1〜第3の実施形態によれば、まず、ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する。次に、着目配線及び隣接配線の間隔、ゲートの面積及び着目配線の面積に応じてアンテナ比を演算する。次に、アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する。
着目配線と隣接配線の間隔が狭いときにはプラズマエッチングによる電荷が着目配線から隣接配線に流れ込み、着目配線の電荷量が少なくなるので、アンテナダメージが発生し難く、アンテナ比を小さくしてよい。着目配線と隣接配線の間隔に応じてアンテナ比を演算することにより、適切なアンテナ比を得ることができる。これにより、アンテナダメージを防止するためのレイアウト検証を効果的に行うことができるので、必要以上に着目配線に接続する保護素子の面積を大きくしなくてすむ。したがって、効率的なレイアウトを実現し、半導体装置(半導体チップ)を小型化することができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の実施形態は、例えば以下のように種々の適用が可能である。
(付記1)
ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する間隔取得ステップと、
前記間隔、前記ゲートの面積及び前記着目配線の面積に応じてアンテナ比を演算する演算ステップと、
前記アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する出力ステップと
を有するレイアウト検証方法。
(付記2)
前記着目配線と前記隣接配線との間隔が所定値未満であるときのアンテナ比は、前記着目配線と前記隣接配線との間隔が所定値以上であるときのアンテナ比よりも小さい付記1記載のレイアウト検証方法。
(付記3)
前記着目配線とその両側の隣接配線との間隔が共に所定値未満であるときのアンテナ比は、前記着目配線とその片側の隣接配線との間隔のみが所定値未満であるときのアンテナ比よりも小さい付記1記載のレイアウト検証方法。
(付記4)
前記着目配線と前記隣接配線との間隔が所定値未満であるときのアンテナ比は、前記着目配線と前記隣接配線との間隔が所定値以上であるときのアンテナ比よりも小さく、
前記着目配線とその両側の隣接配線との間隔が共に所定値未満であるときのアンテナ比は、前記着目配線とその片側の隣接配線との間隔のみが所定値未満であるときのアンテナ比よりも小さい付記1記載のレイアウト検証方法。
(付記5)
前記アンテナ比は、前記着目配線の面積が大きいほど大きくなり、前記ゲートの面積が大きいほど小さくなる付記1記載のレイアウト検証方法。
(付記6)
前記アンテナ比は、前記間隔、前記着目配線の面積、前記着目配線に接続される保護素子の面積、及び前記ゲートの面積に応じて決まる付記1記載のレイアウト検証方法。
(付記7)
前記保護素子は、ダイオードである付記6記載のレイアウト検証方法。
(付記8)
前記間隔及び前記着目配線の面積に応じた修正面積をA1とし、前記着目配線に接続される保護素子の面積をA2とし、前記ゲートの面積をA3としたとき、前記アンテナ比は、(A1−A2)/A3で演算される付記6記載のレイアウト検証方法。
(付記9)
前記着目配線と前記隣接配線との間隔が所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を所定値狭くしてその着目配線の面積を前記修正面積A1として演算し、その修正面積A1を基に前記アンテナ比を演算する付記8記載のレイアウト検証方法。
(付記10)
前記着目配線とその片側の隣接配線との間隔のみが所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を第1の幅狭くし、前記着目配線とその両側の隣接配線との間隔が共に所定値未満であるときには前記両側の隣接配線に対向する前記着目配線の部分の配線幅を前記第1の幅より広い第2の幅狭くしてその着目配線の面積を前記修正面積A1として演算し、その修正面積A1を基に前記アンテナ比を演算する付記9記載のレイアウト検証方法。
(付記11)
前記第2の幅は、前記第1の幅の2倍の広さである付記10記載のレイアウト検証方法。
(付記12)
前記着目配線と前記隣接配線との間隔が所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を所定割合狭くしてその着目配線の面積を前記修正面積A1として演算し、その修正面積A1を基に前記アンテナ比を演算する付記8記載のレイアウト検証方法。
(付記13)
前記着目配線とその片側の隣接配線との間隔のみが所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を第1の割合狭くし、前記着目配線とその両側の隣接配線との間隔が共に所定値未満であるときには前記両側の隣接配線に対向する前記着目配線の部分の配線幅を前記第1の割合より大きい第2の割合狭くしてその着目配線の面積を前記修正面積A1として演算し、その修正面積A1を基に前記アンテナ比を演算する付記12記載のレイアウト検証方法。
(付記14)
前記第2の割合は、前記第1の割合の2倍である付記13記載のレイアウト検証方法。
(付記15)
ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する間隔取得手段と、
前記間隔、前記ゲートの面積及び前記着目配線の面積に応じてアンテナ比を演算する演算手段と、
前記アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する出力手段と
を有するレイアウト検証装置。
本発明の第1の実施形態によるメタル配線層における着目配線とそれに隣接する配線との関係を示すレイアウトデータの図である。 第1の実施形態によるアンテナダメージ検証方法を説明するための図である。 第1の実施形態によるアンテナダメージ検証方法を説明するための図である。 第1の実施形態によるアンテナダメージ検証の処理方法を示すフローチャートである。 本発明の第2の実施形態によるアンテナダメージ検証方法を説明するための図である。 第2の実施形態によるアンテナダメージ検証の処理方法を示すフローチャートである。 アンテナダメージ検証を含むレイアウト検証を行うコンピュータのハードウエア構成例を示すブロック図である。 図8(A)はレイアウト検証を行う対象となる半導体装置の断面図であり、図8(B)はその等価回路図である。 図9(A)〜(C)はメタル配線層の着目配線及びその隣接配線の関係を示す図である。
符号の説明
110 着目配線
111〜113 隣接配線
701 バス
702 CPU
703 ROM
704 RAM
705 ネットワークインタフェース
706 入力装置
707 出力装置
708 外部記憶装置
801 p型領域
802 ソース
803 ドレイン
804 ゲート酸化膜
805 ゲート
806,808 ビア
807 メタル配線
809 n型領域
821 トランジスタ
822 ダイオード

Claims (5)

  1. ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する間隔取得ステップと、
    前記間隔、前記ゲートの面積及び前記着目配線の面積に応じてアンテナ比を演算する演算ステップと、
    前記アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する出力ステップとを有し、
    前記着目配線と前記隣接配線との間隔が所定値未満であるときのアンテナ比は、前記着目配線と前記隣接配線との間隔が所定値以上であるときのアンテナ比よりも小さく、
    前記アンテナ比は、前記着目配線の面積が大きいほど大きくなり、前記ゲートの面積が大きいほど小さくなるレイアウト検証方法。
  2. 前記着目配線とその両側の隣接配線との間隔が共に所定値未満であるときのアンテナ比は、前記着目配線とその片側の隣接配線との間隔のみが所定値未満であるときのアンテナ比よりも小さい請求項1記載のレイアウト検証方法。
  3. 前記着目配線と前記隣接配線との間隔が所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を所定値狭くしてその着目配線の面積を修正面積として演算し、その修正面積を基に前記アンテナ比を演算する請求項記載のレイアウト検証方法。
  4. 前記着目配線と前記隣接配線との間隔が所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を所定割合狭くしてその着目配線の面積を修正面積として演算し、その修正面積を基に前記アンテナ比を演算する請求項記載のレイアウト検証方法。
  5. ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する間隔取得手段と、
    前記間隔、前記ゲートの面積及び前記着目配線の面積に応じてアンテナ比を演算する演算手段と、
    前記アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する出力手段とを有し、
    前記着目配線と前記隣接配線との間隔が所定値未満であるときのアンテナ比は、前記着目配線と前記隣接配線との間隔が所定値以上であるときのアンテナ比よりも小さく、
    前記アンテナ比は、前記着目配線の面積が大きいほど大きくなり、前記ゲートの面積が大きいほど小さくなるレイアウト検証装置。
JP2004271617A 2004-09-17 2004-09-17 レイアウト検証方法及び装置 Expired - Fee Related JP4381265B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004271617A JP4381265B2 (ja) 2004-09-17 2004-09-17 レイアウト検証方法及び装置
US11/224,129 US7340701B2 (en) 2004-09-17 2005-09-13 Layout verification method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004271617A JP4381265B2 (ja) 2004-09-17 2004-09-17 レイアウト検証方法及び装置

Publications (2)

Publication Number Publication Date
JP2006086441A JP2006086441A (ja) 2006-03-30
JP4381265B2 true JP4381265B2 (ja) 2009-12-09

Family

ID=36075397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004271617A Expired - Fee Related JP4381265B2 (ja) 2004-09-17 2004-09-17 レイアウト検証方法及び装置

Country Status (2)

Country Link
US (1) US7340701B2 (ja)
JP (1) JP4381265B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4726462B2 (ja) * 2004-10-29 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積装置、その設計方法、設計装置、プログラム、製造方法、および製造装置
JP2011049464A (ja) * 2009-08-28 2011-03-10 Renesas Electronics Corp 半導体装置の設計方法
JP2016167235A (ja) * 2015-03-10 2016-09-15 株式会社東芝 表示装置及び半導体集積回路の設計方法
US10346580B2 (en) * 2016-03-25 2019-07-09 International Business Machines Corporation Checking wafer-level integrated designs for rule compliance

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3461443B2 (ja) * 1998-04-07 2003-10-27 松下電器産業株式会社 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置
JP2001282884A (ja) 2000-03-29 2001-10-12 Nec Microsystems Ltd レイアウト検証方法
JP2002141421A (ja) * 2000-10-31 2002-05-17 Toshiba Corp 半導体集積回路装置
JP3560563B2 (ja) * 2001-05-08 2004-09-02 シャープ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006086441A (ja) 2006-03-30
US7340701B2 (en) 2008-03-04
US20060064657A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
US6553542B2 (en) Semiconductor device extractor for electrostatic discharge and latch-up applications
US7592676B2 (en) Semiconductor device with a transistor having different source and drain lengths
US6493850B2 (en) Integrated circuit design error detector for electrostatic discharge and latch-up applications
JP4560846B2 (ja) クロストーク防止回路
US10910282B2 (en) Prevention of charging damage in full-depletion devices
JP4381265B2 (ja) レイアウト検証方法及び装置
US10346580B2 (en) Checking wafer-level integrated designs for rule compliance
US9712164B2 (en) Semiconductor device and designing method of semiconductor device
JP2006128498A (ja) 半導体集積装置、その設計方法、設計装置、プログラム、製造方法、および製造装置
US9293452B1 (en) ESD transistor and a method to design the ESD transistor
KR102158458B1 (ko) 반도체 장치
US9947765B2 (en) Dummy gate placement methodology to enhance integrated circuit performance
US8418109B2 (en) Semiconductor integrated circuit with multi-cut via and automated layout method for the same
US10248755B2 (en) Checking wafer-level integrated designs for antenna rule compliance
US6598214B2 (en) Design method and system for providing transistors with varying active region lengths
US7782086B2 (en) Semiconductor integrated circuit device
JPH11145308A (ja) 半導体集積回路、半導体集積回路のレイアウト方法およびレイアウト装置
JP2004158484A (ja) 設計方法、設計装置、記録媒体、プログラム、および半導体集積回路
JP4310233B2 (ja) 半導体集積回路装置
JP3644413B2 (ja) 素子及び配線の配置決定方法
JP2022058887A (ja) 半導体装置
JP2006229088A (ja) ハードマクロ作成方法
JP2009239316A (ja) クロストーク防止回路
JP2003209186A (ja) 半導体装置
JP2010272074A (ja) 半導体集積回路のレイアウト検証方法、設計方法、レイアウト設計プログラム、半導体集積回路の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees