JP4381265B2 - レイアウト検証方法及び装置 - Google Patents
レイアウト検証方法及び装置 Download PDFInfo
- Publication number
- JP4381265B2 JP4381265B2 JP2004271617A JP2004271617A JP4381265B2 JP 4381265 B2 JP4381265 B2 JP 4381265B2 JP 2004271617 A JP2004271617 A JP 2004271617A JP 2004271617 A JP2004271617 A JP 2004271617A JP 4381265 B2 JP4381265 B2 JP 4381265B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- adjacent
- area
- antenna
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図8(A)は本発明の第1の実施形態によるレイアウト検証を行う対象となる半導体装置の断面図であり、図8(B)はその等価回路図である。半導体基板のp型領域801の表面には、n型領域802、803及び809が設けられる。n型領域802及び803は、それぞれ、ソース及びドレインであり、ソース端子812及びドレイン端子813に接続される。n型領域802及び803間には、チャネル領域が形成される。そのチャネル領域の上には、ゲート酸化膜804が形成される。ゲート805は、ゲート酸化膜804の上に形成される。これらゲート805、ソース802及びドレイン803は、nチャネルMOS電界効果トランジスタ821を構成する。メタル配線807は、ビア806を介してゲート805に接続される。ゲート端子811は、メタル配線807及びビア806を介して、ゲート805に接続される。n型領域809は、ビア808を介してメタル配線807に接続される。p型領域801及びn型領域809は、ダイオード822を構成する。p型領域801は、グランドに接続される。
図5は、本発明の第2の実施形態によるアンテナダメージ検証方法を説明するための図である。本実施形態は、図1のレイアウトデータを基にアンテナダメージ検証を行う場合を例に説明する。
図7は、上記のアンテナダメージ検証を含むレイアウト検証を行うコンピュータのハードウエア構成例を示すブロック図である。このコンピュータは、CAD(computer-aided design)により半導体装置のレイアウトデータを作成することができる。バス701には、中央処理装置(CPU)702、ROM703、RAM704、ネットワークインタフェース705、入力装置706、出力装置707及び外部記憶装置708が接続されている。
ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する間隔取得ステップと、
前記間隔、前記ゲートの面積及び前記着目配線の面積に応じてアンテナ比を演算する演算ステップと、
前記アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する出力ステップと
を有するレイアウト検証方法。
(付記2)
前記着目配線と前記隣接配線との間隔が所定値未満であるときのアンテナ比は、前記着目配線と前記隣接配線との間隔が所定値以上であるときのアンテナ比よりも小さい付記1記載のレイアウト検証方法。
(付記3)
前記着目配線とその両側の隣接配線との間隔が共に所定値未満であるときのアンテナ比は、前記着目配線とその片側の隣接配線との間隔のみが所定値未満であるときのアンテナ比よりも小さい付記1記載のレイアウト検証方法。
(付記4)
前記着目配線と前記隣接配線との間隔が所定値未満であるときのアンテナ比は、前記着目配線と前記隣接配線との間隔が所定値以上であるときのアンテナ比よりも小さく、
前記着目配線とその両側の隣接配線との間隔が共に所定値未満であるときのアンテナ比は、前記着目配線とその片側の隣接配線との間隔のみが所定値未満であるときのアンテナ比よりも小さい付記1記載のレイアウト検証方法。
(付記5)
前記アンテナ比は、前記着目配線の面積が大きいほど大きくなり、前記ゲートの面積が大きいほど小さくなる付記1記載のレイアウト検証方法。
(付記6)
前記アンテナ比は、前記間隔、前記着目配線の面積、前記着目配線に接続される保護素子の面積、及び前記ゲートの面積に応じて決まる付記1記載のレイアウト検証方法。
(付記7)
前記保護素子は、ダイオードである付記6記載のレイアウト検証方法。
(付記8)
前記間隔及び前記着目配線の面積に応じた修正面積をA1とし、前記着目配線に接続される保護素子の面積をA2とし、前記ゲートの面積をA3としたとき、前記アンテナ比は、(A1−A2)/A3で演算される付記6記載のレイアウト検証方法。
(付記9)
前記着目配線と前記隣接配線との間隔が所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を所定値狭くしてその着目配線の面積を前記修正面積A1として演算し、その修正面積A1を基に前記アンテナ比を演算する付記8記載のレイアウト検証方法。
(付記10)
前記着目配線とその片側の隣接配線との間隔のみが所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を第1の幅狭くし、前記着目配線とその両側の隣接配線との間隔が共に所定値未満であるときには前記両側の隣接配線に対向する前記着目配線の部分の配線幅を前記第1の幅より広い第2の幅狭くしてその着目配線の面積を前記修正面積A1として演算し、その修正面積A1を基に前記アンテナ比を演算する付記9記載のレイアウト検証方法。
(付記11)
前記第2の幅は、前記第1の幅の2倍の広さである付記10記載のレイアウト検証方法。
(付記12)
前記着目配線と前記隣接配線との間隔が所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を所定割合狭くしてその着目配線の面積を前記修正面積A1として演算し、その修正面積A1を基に前記アンテナ比を演算する付記8記載のレイアウト検証方法。
(付記13)
前記着目配線とその片側の隣接配線との間隔のみが所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を第1の割合狭くし、前記着目配線とその両側の隣接配線との間隔が共に所定値未満であるときには前記両側の隣接配線に対向する前記着目配線の部分の配線幅を前記第1の割合より大きい第2の割合狭くしてその着目配線の面積を前記修正面積A1として演算し、その修正面積A1を基に前記アンテナ比を演算する付記12記載のレイアウト検証方法。
(付記14)
前記第2の割合は、前記第1の割合の2倍である付記13記載のレイアウト検証方法。
(付記15)
ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する間隔取得手段と、
前記間隔、前記ゲートの面積及び前記着目配線の面積に応じてアンテナ比を演算する演算手段と、
前記アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する出力手段と
を有するレイアウト検証装置。
111〜113 隣接配線
701 バス
702 CPU
703 ROM
704 RAM
705 ネットワークインタフェース
706 入力装置
707 出力装置
708 外部記憶装置
801 p型領域
802 ソース
803 ドレイン
804 ゲート酸化膜
805 ゲート
806,808 ビア
807 メタル配線
809 n型領域
821 トランジスタ
822 ダイオード
Claims (5)
- ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する間隔取得ステップと、
前記間隔、前記ゲートの面積及び前記着目配線の面積に応じてアンテナ比を演算する演算ステップと、
前記アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する出力ステップとを有し、
前記着目配線と前記隣接配線との間隔が所定値未満であるときのアンテナ比は、前記着目配線と前記隣接配線との間隔が所定値以上であるときのアンテナ比よりも小さく、
前記アンテナ比は、前記着目配線の面積が大きいほど大きくなり、前記ゲートの面積が大きいほど小さくなるレイアウト検証方法。 - 前記着目配線とその両側の隣接配線との間隔が共に所定値未満であるときのアンテナ比は、前記着目配線とその片側の隣接配線との間隔のみが所定値未満であるときのアンテナ比よりも小さい請求項1記載のレイアウト検証方法。
- 前記着目配線と前記隣接配線との間隔が所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を所定値狭くしてその着目配線の面積を修正面積として演算し、その修正面積を基に前記アンテナ比を演算する請求項1記載のレイアウト検証方法。
- 前記着目配線と前記隣接配線との間隔が所定値未満であるときには前記隣接配線に対向する前記着目配線の部分の配線幅を所定割合狭くしてその着目配線の面積を修正面積として演算し、その修正面積を基に前記アンテナ比を演算する請求項1記載のレイアウト検証方法。
- ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する間隔取得手段と、
前記間隔、前記ゲートの面積及び前記着目配線の面積に応じてアンテナ比を演算する演算手段と、
前記アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する出力手段とを有し、
前記着目配線と前記隣接配線との間隔が所定値未満であるときのアンテナ比は、前記着目配線と前記隣接配線との間隔が所定値以上であるときのアンテナ比よりも小さく、
前記アンテナ比は、前記着目配線の面積が大きいほど大きくなり、前記ゲートの面積が大きいほど小さくなるレイアウト検証装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271617A JP4381265B2 (ja) | 2004-09-17 | 2004-09-17 | レイアウト検証方法及び装置 |
US11/224,129 US7340701B2 (en) | 2004-09-17 | 2005-09-13 | Layout verification method and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271617A JP4381265B2 (ja) | 2004-09-17 | 2004-09-17 | レイアウト検証方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086441A JP2006086441A (ja) | 2006-03-30 |
JP4381265B2 true JP4381265B2 (ja) | 2009-12-09 |
Family
ID=36075397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004271617A Expired - Fee Related JP4381265B2 (ja) | 2004-09-17 | 2004-09-17 | レイアウト検証方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7340701B2 (ja) |
JP (1) | JP4381265B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4726462B2 (ja) * | 2004-10-29 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 半導体集積装置、その設計方法、設計装置、プログラム、製造方法、および製造装置 |
JP2011049464A (ja) * | 2009-08-28 | 2011-03-10 | Renesas Electronics Corp | 半導体装置の設計方法 |
JP2016167235A (ja) * | 2015-03-10 | 2016-09-15 | 株式会社東芝 | 表示装置及び半導体集積回路の設計方法 |
US10346580B2 (en) * | 2016-03-25 | 2019-07-09 | International Business Machines Corporation | Checking wafer-level integrated designs for rule compliance |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3461443B2 (ja) * | 1998-04-07 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 |
JP2001282884A (ja) | 2000-03-29 | 2001-10-12 | Nec Microsystems Ltd | レイアウト検証方法 |
JP2002141421A (ja) * | 2000-10-31 | 2002-05-17 | Toshiba Corp | 半導体集積回路装置 |
JP3560563B2 (ja) * | 2001-05-08 | 2004-09-02 | シャープ株式会社 | 半導体装置及びその製造方法 |
-
2004
- 2004-09-17 JP JP2004271617A patent/JP4381265B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-13 US US11/224,129 patent/US7340701B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006086441A (ja) | 2006-03-30 |
US7340701B2 (en) | 2008-03-04 |
US20060064657A1 (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6553542B2 (en) | Semiconductor device extractor for electrostatic discharge and latch-up applications | |
US7592676B2 (en) | Semiconductor device with a transistor having different source and drain lengths | |
US6493850B2 (en) | Integrated circuit design error detector for electrostatic discharge and latch-up applications | |
JP4560846B2 (ja) | クロストーク防止回路 | |
US10910282B2 (en) | Prevention of charging damage in full-depletion devices | |
JP4381265B2 (ja) | レイアウト検証方法及び装置 | |
US10346580B2 (en) | Checking wafer-level integrated designs for rule compliance | |
US9712164B2 (en) | Semiconductor device and designing method of semiconductor device | |
JP2006128498A (ja) | 半導体集積装置、その設計方法、設計装置、プログラム、製造方法、および製造装置 | |
US9293452B1 (en) | ESD transistor and a method to design the ESD transistor | |
KR102158458B1 (ko) | 반도체 장치 | |
US9947765B2 (en) | Dummy gate placement methodology to enhance integrated circuit performance | |
US8418109B2 (en) | Semiconductor integrated circuit with multi-cut via and automated layout method for the same | |
US10248755B2 (en) | Checking wafer-level integrated designs for antenna rule compliance | |
US6598214B2 (en) | Design method and system for providing transistors with varying active region lengths | |
US7782086B2 (en) | Semiconductor integrated circuit device | |
JPH11145308A (ja) | 半導体集積回路、半導体集積回路のレイアウト方法およびレイアウト装置 | |
JP2004158484A (ja) | 設計方法、設計装置、記録媒体、プログラム、および半導体集積回路 | |
JP4310233B2 (ja) | 半導体集積回路装置 | |
JP3644413B2 (ja) | 素子及び配線の配置決定方法 | |
JP2022058887A (ja) | 半導体装置 | |
JP2006229088A (ja) | ハードマクロ作成方法 | |
JP2009239316A (ja) | クロストーク防止回路 | |
JP2003209186A (ja) | 半導体装置 | |
JP2010272074A (ja) | 半導体集積回路のレイアウト検証方法、設計方法、レイアウト設計プログラム、半導体集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |