JP4374950B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP4374950B2
JP4374950B2 JP2003306808A JP2003306808A JP4374950B2 JP 4374950 B2 JP4374950 B2 JP 4374950B2 JP 2003306808 A JP2003306808 A JP 2003306808A JP 2003306808 A JP2003306808 A JP 2003306808A JP 4374950 B2 JP4374950 B2 JP 4374950B2
Authority
JP
Japan
Prior art keywords
dummy
pixel
electro
input voltage
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003306808A
Other languages
Japanese (ja)
Other versions
JP2005077635A (en
Inventor
裕子 岡
伸 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003306808A priority Critical patent/JP4374950B2/en
Publication of JP2005077635A publication Critical patent/JP2005077635A/en
Application granted granted Critical
Publication of JP4374950B2 publication Critical patent/JP4374950B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、電気光学装置及び電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus.

アクティブマトリクス型液晶装置などの電気光学装置においては、液晶パネルを構成する一対の基板のうち、一方の基板上に個々に独立した複数の表示画素がマトリクス状に配置されている。この表示画素は、スイッチング素子と、画像を表示するための画素電極とから形成される。   In an electro-optical device such as an active matrix liquid crystal device, a plurality of independent display pixels are arranged in a matrix on one of a pair of substrates constituting a liquid crystal panel. This display pixel is formed of a switching element and a pixel electrode for displaying an image.

液晶装置のスイッチング素子としては、TFT(Thin Film Transistor)素子が多くの分野で実用化されており、TFT素子を介して、画素電極に駆動電圧を印加している。駆動電圧が印加された画素電極は、対向して配置される対向電極との電位差によって、画素電極と対向電極との間に介在している液晶を配向させる。この液晶の配向状態により、該液晶に入射する光の透過・遮断を制御し、画像表示を可能としている。   As a switching element of a liquid crystal device, a TFT (Thin Film Transistor) element has been put into practical use in many fields, and a driving voltage is applied to the pixel electrode via the TFT element. The pixel electrode to which the drive voltage is applied orients the liquid crystal interposed between the pixel electrode and the counter electrode due to a potential difference with the counter electrode disposed opposite to the pixel electrode. Depending on the alignment state of the liquid crystal, transmission / blocking of light incident on the liquid crystal is controlled to enable image display.

前記表示画素について図9、図10および図11を参照して説明する。図9および図11に示すように、1つの表示画素5には1つのTFT素子8が設けられており、このTFT素子8に置けるゲート電極10には走査線6が、また、ソース電極11にはデータ線7がそれぞれ接続されている。さらに、TFT素子8のドレイン電極12には、保持容量19の一方の端子が接続されているとともに、コンタクトホールを介して画素電極9が接続されている。   The display pixel will be described with reference to FIG. 9, FIG. 10, and FIG. As shown in FIGS. 9 and 11, one display element 5 is provided with one TFT element 8, and a scanning line 6 is provided on the gate electrode 10, and a source electrode 11 is provided on the TFT element 8. Are connected to data lines 7 respectively. Further, one terminal of the storage capacitor 19 is connected to the drain electrode 12 of the TFT element 8, and the pixel electrode 9 is connected through a contact hole.

前記保持容量19のもう一方の端子は付加容量配線13に接続されている。この付加容量配線13は、図示しない対向電極に接続されている。前記走査線6とデータ線7とは、画素電極9の周囲を通り、互いに直交するように配線され、それぞれ走査線駆動回路3およびデータ線駆動回路4に接続される。これらの前記走査線駆動回路3によって前記走査線6にゲート信号が入力されることによりTFT素子8が駆動制御され、また、前記データ線駆動回路4によってTFT素子8の駆動時に、TFT素子8を介してデータ信号が画素電極9に入力される。さらに、前記保持容量19は、液晶に印加される電圧を保持するために用いられる。また、図示していないが、前記表示画素5と走査線駆動回路3またはデータ線駆動回路4の接続部に、静電気の侵入を防ぐための保護回路および保護抵抗が設けられる場合もある。   The other terminal of the storage capacitor 19 is connected to the additional capacitor wiring 13. The additional capacity wiring 13 is connected to a counter electrode (not shown). The scanning lines 6 and the data lines 7 pass through the periphery of the pixel electrode 9 so as to be orthogonal to each other, and are connected to the scanning line driving circuit 3 and the data line driving circuit 4, respectively. When the scanning line driving circuit 3 inputs a gate signal to the scanning line 6, the TFT element 8 is driven and controlled. When the data line driving circuit 4 drives the TFT element 8, the TFT element 8 is driven. The data signal is input to the pixel electrode 9 through the pixel electrode 9. Further, the holding capacitor 19 is used to hold a voltage applied to the liquid crystal. Although not shown, a protective circuit and a protective resistor for preventing intrusion of static electricity may be provided at a connection portion between the display pixel 5 and the scanning line driving circuit 3 or the data line driving circuit 4 in some cases.

図10は前記TFT8の概略構成図を示すものであり、図9におけるA−A’線に相当する位置で切断したときの断面図である。基板20の上部には半導体層22が形成され、その上にゲート絶縁膜21が形成される。そして、ゲート絶縁膜21の上部には、ゲート信号線から延出して形成されたゲート電極10が形成される。さらに、ゲート電極10の上部には絶縁膜23が形成され、この絶縁膜23に形成されたコンタクトホールを介して、ソース信号線から延出して形成されたソース電極11及びドレイン電極12が形成される。   FIG. 10 is a schematic configuration diagram of the TFT 8, and is a cross-sectional view when cut at a position corresponding to the A-A 'line in FIG. A semiconductor layer 22 is formed on the substrate 20, and a gate insulating film 21 is formed thereon. A gate electrode 10 extending from the gate signal line is formed on the gate insulating film 21. Further, an insulating film 23 is formed on the gate electrode 10, and a source electrode 11 and a drain electrode 12 are formed extending from the source signal line through a contact hole formed in the insulating film 23. The

ところで、前記TFT素子8などのスイッチング素子は、一般に強電界に対して弱い性質を有している。それゆえ、液晶装置の製造過程において、特にラビング工程で発生する静電気が信号線から侵入し、ソース−ドレイン間の耐圧を超えてゲート電圧に関わりなくTFT素子8がONした際に、本来逆耐圧となるべき接合点が熱的破壊を起こし、OFF耐圧を失うことによってソース電極11とドレイン電極12とのリーク(SDリーク)が生じ、前記TFT素子8が破壊されるという問題点があった。このようにSDリークが生じたTFT素子8はスイッチング素子として機能しなくなるため、点欠陥として現れ、液晶装置を製造する上において製造歩留まりを悪化させていた。   Incidentally, the switching element such as the TFT element 8 generally has a property of being weak against a strong electric field. Therefore, in the manufacturing process of the liquid crystal device, particularly when the static electricity generated in the rubbing process enters from the signal line and the TFT element 8 is turned on regardless of the gate voltage exceeding the breakdown voltage between the source and drain, There is a problem in that the junction point that should become a thermal breakdown causes a leak (SD leak) between the source electrode 11 and the drain electrode 12 due to the loss of the OFF breakdown voltage, and the TFT element 8 is destroyed. Thus, since the TFT element 8 in which the SD leak occurs does not function as a switching element, it appears as a point defect, which deteriorates the manufacturing yield in manufacturing the liquid crystal device.

このような静電破壊に対する対策として従来は、画素と画素駆動回路間に保護回路および保護抵抗を設ける方法に加え、図12に示すように、液晶装置の有効表示領域1となる複数の前記表示画素5の周辺部に、ダミー画素14とよばれる画像表示に直接寄与しない画素を複数形成するダミー画素領域2を設けることが行われている。このダミー画素14によって、外部からの静電気を吸収して、表示画素5の破壊を防止する方法が知られている(例えば,特許文献1参照)。   Conventionally, as a countermeasure against such electrostatic breakdown, in addition to a method of providing a protective circuit and a protective resistor between a pixel and a pixel driving circuit, as shown in FIG. 12, a plurality of the displays serving as an effective display area 1 of a liquid crystal device are provided. In the periphery of the pixel 5, a dummy pixel region 2 called a dummy pixel 14 that forms a plurality of pixels that do not directly contribute to image display is performed. A method of preventing destruction of the display pixel 5 by absorbing external static electricity with the dummy pixel 14 is known (see, for example, Patent Document 1).

この技術によれば、静電気が印加されてもダミー画素領域2が優先的に破壊されるので、有効表示領域1内の表示画素5に接続されたスイッチング素子を保護することができる。   According to this technique, even if static electricity is applied, the dummy pixel region 2 is preferentially destroyed, so that the switching elements connected to the display pixels 5 in the effective display region 1 can be protected.

特開平10−213816号公報JP-A-10-213816

しかしながら、上述した従来の静電破壊対策には、以下に示すような問題点がある。即ち、従来技術では、静電気が周辺のダミー画素領域2に吸収されるため、有効表示領域1の画素のスイッチング素子を保護することが可能である。しかし、ダミー画素領域2の静電破壊により、例えば、TFT素子8の劣化や破壊、電極および信号線等の配線交差部の絶縁破壊による短絡の発生などの問題が生じる可能性がある。   However, the conventional countermeasures against electrostatic breakdown described above have the following problems. In other words, in the prior art, static electricity is absorbed by the surrounding dummy pixel region 2, so that the switching elements of the pixels in the effective display region 1 can be protected. However, the electrostatic breakdown of the dummy pixel region 2 may cause problems such as deterioration or destruction of the TFT element 8 and occurrence of a short circuit due to dielectric breakdown of wiring intersections such as electrodes and signal lines.

本発明は上述の問題点に鑑みてなされたものであり、従来技術のアクティブマトリクス表示装置におけるダミー画素領域2の形成により、静電気の影響により突発的な大電圧がダミー画素14に印加し、視覚されない不良となることを回避し、生産効率を向上した電気光学装置及びこれを用いた電子機器を提供することを解決課題とする。   The present invention has been made in view of the above-mentioned problems. By forming the dummy pixel region 2 in the active matrix display device of the prior art, a sudden large voltage is applied to the dummy pixel 14 due to the influence of static electricity, and the visual It is an object of the present invention to provide an electro-optical device and an electronic apparatus using the electro-optical device that avoids the occurrence of a defective product and improves the production efficiency.

本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数のスイッチング素子と、前記スイッチング素子と接続される画素電極とを有する画素領域を備えたものであって、前記画素領域は、画像を表示するための複数の有効画素が形成される有効画素領域と、前記有効画素の外周部に遮光部材で覆われて画像の表示に直接寄与しない複数のダミー画素が形成されるダミー領域を含み、前記ダミー画素と前記画素領域周辺に形成される周辺回路部との接続点における電圧を制限する入力電圧制限手段とを備えたことを特徴とする。   The electro-optical device according to the present invention includes a plurality of scanning lines, a plurality of data lines, a plurality of switching elements arranged in a matrix corresponding to intersections of the scanning lines and the data lines, and the switching elements. A pixel region having a pixel electrode connected to the pixel region, wherein the pixel region includes an effective pixel region in which a plurality of effective pixels for displaying an image are formed, and an outer peripheral portion of the effective pixel. Including a dummy region in which a plurality of dummy pixels that are covered with a light shielding member and do not directly contribute to image display are formed, and limits a voltage at a connection point between the dummy pixel and a peripheral circuit portion formed around the pixel region Input voltage limiting means.

この発明によれば、ダミー画素と周辺回路部との接続点に入力電圧制限手段を設けることにより、静電気が発生した場合、突発的な大電圧がスイッチング素子に印加されることを防ぐことができ、ダミー画素領域の静電気破壊により電気光学装置に視覚されない不良が発生するのを回避できる。   According to the present invention, by providing the input voltage limiting means at the connection point between the dummy pixel and the peripheral circuit unit, it is possible to prevent a sudden large voltage from being applied to the switching element when static electricity occurs. In addition, it is possible to avoid the occurrence of a defect that is not visible to the electro-optical device due to electrostatic breakdown of the dummy pixel region.

上述した電気光学装置において、前記周辺回路部として前記複数のデータ線を駆動するデータ線駆動回路を備え、前記入力電圧制限手段は、前記複数のデータ線のうち、前記ダミー画素のみが接続されるダミーデータ線と前記データ線駆動回路との接続点に設けられることが好ましい。さらに、前記入力電圧制限手段は、前記有効画素と前記前記ダミー画素とが接続される前記データ線には設けられないことが好ましい。   The above-described electro-optical device includes a data line driving circuit that drives the plurality of data lines as the peripheral circuit unit, and the input voltage limiting unit is connected only to the dummy pixels among the plurality of data lines. It is preferable to be provided at a connection point between the dummy data line and the data line driving circuit. Further, it is preferable that the input voltage limiting means is not provided on the data line to which the effective pixel and the dummy pixel are connected.

この場合には、ダミーデータ線に入力電圧制限手段が配置される一方、他のデータ線には入力電圧制限手段が設けられないので、ダミー画素領域の静電破壊を防止しつつ、有効画素領域における表示画像の品質を向上させることが可能となる。   In this case, the input voltage limiting means is arranged on the dummy data line, while the other data lines are not provided with the input voltage limiting means, so that the effective pixel region can be prevented while preventing the electrostatic breakdown of the dummy pixel region. It is possible to improve the quality of the display image.

上述した電気光学装置において、前記周辺回路部として前記複数の走査線を駆動する走査線駆動回路を備え、前記入力電圧制限手段は、前記複数の走査線のうち、前記ダミー画素のみが接続されるダミー走査線と前記走査線駆動回路との接続点に設けられることが好ましい。さらに、前記入力電圧制限手段は、前記有効画素と前記前記ダミー画素とが接続される前記走査線には設けられないことが好ましい。   In the electro-optical device described above, the peripheral circuit unit includes a scanning line driving circuit that drives the plurality of scanning lines, and the input voltage limiting unit is connected to only the dummy pixels among the plurality of scanning lines. It is preferable to be provided at a connection point between the dummy scanning line and the scanning line driving circuit. Further, it is preferable that the input voltage limiting means is not provided on the scanning line to which the effective pixel and the dummy pixel are connected.

この場合には、ダミー走査線に入力電圧制限手段が配置される一方、他の走査線には入力電圧制限手段が設けられないので、ダミー画素領域の静電破壊を防止しつつ、有効画素領域における表示画像の品質を向上させることが可能となる。   In this case, the input voltage limiting means is arranged on the dummy scanning line, while the other scanning lines are not provided with the input voltage limiting means, so that the effective pixel region is prevented while preventing the electrostatic breakdown of the dummy pixel region. It is possible to improve the quality of the display image.

また、上述した電気光学装置において、前記ダミーデータ線又は前記ダミー走査線には、入力電圧振幅以下の任意の電位が供給されることが好ましい。この発明によれば、ダミーデータ線又は記ダミー走査線がフローティング状態になることを防止することができ、ダミー画素領域の静電気破壊を防止する効果を向上させることができる。なお、入力電圧振幅とは、スイッチング素子の耐圧に対応する電圧振幅の意味であって、直流の固定電位であってもよいし、あるいは交流であってもよい。   In the electro-optical device described above, it is preferable that an arbitrary potential having an input voltage amplitude or less is supplied to the dummy data line or the dummy scanning line. According to the present invention, the dummy data line or the dummy scanning line can be prevented from being in a floating state, and the effect of preventing electrostatic breakdown of the dummy pixel region can be improved. The input voltage amplitude means a voltage amplitude corresponding to the withstand voltage of the switching element, and may be a direct current fixed potential or an alternating current.

また、前記入力電圧制限手段は、抵抗体で形成されていることが好ましい。この発明によれば、静電気が発生した場合、前記ダミー画素と前記画素駆動回路との接続点に入力電圧制限手段として抵抗体を設けることにより、電圧降下が起こり、回路に印加する電圧が小さくなるので、ダミー画素領域の静電気破壊を防ぐ能力を向上させることができる。   The input voltage limiting means is preferably formed of a resistor. According to the present invention, when static electricity is generated, a voltage drop occurs by providing a resistor as an input voltage limiting means at a connection point between the dummy pixel and the pixel driving circuit, and a voltage applied to the circuit is reduced. Therefore, the ability to prevent electrostatic breakdown of the dummy pixel region can be improved.

さらに、前記入力電圧制限手段は、抵抗体および容量で形成されていることが好ましい。この発明によれば、静電気が発生した場合、前記ダミー画素と前記画素駆動回路との接続点に入力電圧制限手段として抵抗体および容量を設けることにより、静電気の伝播遅延を大きくさせることができるので、突発的な大電圧の印加を防ぐことが可能となり、また、ローパスフィルタが形成され高周波成分である静電気等のノイズを小さくすることができるため、ダミー画素領域の静電気破壊を防止する効果を更に向上させることができる。   Further, the input voltage limiting means is preferably formed of a resistor and a capacitor. According to the present invention, when static electricity occurs, the propagation delay of static electricity can be increased by providing a resistor and a capacitor as input voltage limiting means at the connection point between the dummy pixel and the pixel driving circuit. Since it becomes possible to prevent sudden application of a large voltage and noise such as static electricity that is a high frequency component can be reduced by forming a low-pass filter, the effect of preventing electrostatic breakdown in the dummy pixel region can be further improved. Can be improved.

加えて、本発明に係る電子機器は、上述した電気光学装置を具備してなることを特徴とし、この発明によれば、静電気が発生した場合でも電気光学装置の静電気破壊を防ぐ効果を向上させた電子機器を実現できる。電子機器としては、例えば、液晶プロジェクタ、パーソナルコンピュータ、携帯電話、電子カメラ、PDA等が該当する。   In addition, an electronic apparatus according to the present invention includes the above-described electro-optical device. According to the present invention, even when static electricity is generated, the effect of preventing electrostatic breakdown of the electro-optical device can be improved. Can be realized. Examples of the electronic device include a liquid crystal projector, a personal computer, a mobile phone, an electronic camera, and a PDA.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<1.第1実施形態>
図1は本発明の電気光学装置に用いられるTFT基板の構成を示すブロック図である。TFT基板は、有効表示領域1、ダミー画素領域2、走査線駆動回路3、及びデータ線駆動回路4を備える。有効表示領域1には画像を表示する画素(以下、表示画素とする)5が形成されている。その周辺領域には、周囲を囲むように一画素分のダミー画素14が形成された実際の表示に寄与しないダミー画素領域2が形成される。また、ダミー画素領域2の外側には、走査線6が接続された走査線駆動回路3、データ線7が接続されたデータ線駆動回路4がそれぞれ形成され、画素駆動制御を行っている。また、ここでは図示しないが、走査線駆動回路3またはデータ線駆動回路4と画素部の接続部に、保護回路および保護抵抗を設ける場合もある。さらに、ダミー画素14とデータ線駆動回路4の接続点における電圧を制限する入力電圧制限手段100が設けられている。
<1. First Embodiment>
FIG. 1 is a block diagram showing the configuration of a TFT substrate used in the electro-optical device of the present invention. The TFT substrate includes an effective display area 1, a dummy pixel area 2, a scanning line driving circuit 3, and a data line driving circuit 4. In the effective display area 1, pixels (hereinafter referred to as display pixels) 5 for displaying an image are formed. In the peripheral region, a dummy pixel region 2 that does not contribute to actual display in which the dummy pixel 14 for one pixel is formed so as to surround the periphery is formed. In addition, a scanning line driving circuit 3 to which the scanning line 6 is connected and a data line driving circuit 4 to which the data line 7 are connected are formed outside the dummy pixel region 2 to perform pixel driving control. Although not shown here, a protective circuit and a protective resistor may be provided at a connection portion between the scanning line driving circuit 3 or the data line driving circuit 4 and the pixel portion. Further, input voltage limiting means 100 is provided for limiting the voltage at the connection point between the dummy pixel 14 and the data line driving circuit 4.

なお、以下の説明においては、必要に応じて、複数のデータ線7のうち、ダミー画素14にのみ接続されるものを、ダミーデータ線7aと称し、それ以外のデータ線7を有効データ線7bと称する。また、複数の走査線6のうち、ダミー画素14にのみ接続されるものを、ダミー走査線6aと称し、それ以外の走査線6を有効走査線6と称する。   In the following description, if necessary, a plurality of data lines 7 connected only to the dummy pixels 14 are referred to as dummy data lines 7a, and the other data lines 7 are referred to as effective data lines 7b. Called. Of the plurality of scanning lines 6, those connected only to the dummy pixels 14 are referred to as dummy scanning lines 6 a, and the other scanning lines 6 are referred to as effective scanning lines 6.

図2は図1の拡大等価回路図である。この図に示すように走査線6とデータ線7の交差に対応して複数のTFT素子8がマトリクス状に設けられている。また、表示画素5は、TFT素子8、画素電極9および保持容量19で構成され、ダミー画素14は、表示画素5と同様にTFT素子8、画素電極9および保持容量19で構成されている。なお、ダミー画素14の画素電極9は表示画素5と同一材料でありITO等の透光性の導伝材料で形成されている。しかし、ダミー画素領域2は遮光部材で覆われているため、画像の表示には寄与しない。走査線駆動回路3およびデータ線駆動回路4からの走査線6およびデータ線7は、画素領域と接続され、画素領域内でマトリクス状に交差している。該走査線6はTFT素子のゲート電極10、該データ線7はTFT素子のソース電極11にそれぞれ接続される。図2において、ダミー画素14のみが接続されるダミーデータ線7aには抵抗体110がダミー画素14とデータ線駆動回路4との接続点に入力電圧制限手段として設けられている一方、表示画素5とダミー画素14とが接続される有効データ線7bには抵抗体110が設けられていない点は、静電破壊の保護の観点から重要である。   FIG. 2 is an enlarged equivalent circuit diagram of FIG. As shown in this figure, a plurality of TFT elements 8 are provided in a matrix corresponding to the intersections of the scanning lines 6 and the data lines 7. The display pixel 5 includes a TFT element 8, a pixel electrode 9, and a storage capacitor 19, and the dummy pixel 14 includes a TFT element 8, a pixel electrode 9, and a storage capacitor 19, similar to the display pixel 5. The pixel electrode 9 of the dummy pixel 14 is made of the same material as the display pixel 5 and is made of a light-transmitting conductive material such as ITO. However, since the dummy pixel region 2 is covered with the light shielding member, it does not contribute to image display. The scanning lines 6 and the data lines 7 from the scanning line driving circuit 3 and the data line driving circuit 4 are connected to the pixel region and intersect in a matrix in the pixel region. The scanning line 6 is connected to the gate electrode 10 of the TFT element, and the data line 7 is connected to the source electrode 11 of the TFT element. In FIG. 2, a resistor 110 is provided as an input voltage limiting means at the connection point between the dummy pixel 14 and the data line driving circuit 4 on the dummy data line 7a to which only the dummy pixel 14 is connected, while the display pixel 5 The point that the resistor 110 is not provided on the effective data line 7b to which the dummy pixel 14 is connected is important from the viewpoint of protection against electrostatic breakdown.

即ち、このような構成による液晶装置は、例えば、ラビング工程中に発生した静電気が外部から侵入した場合、抵抗体110を通過する間に電圧降下が起こり、回路に印加される電圧が小さくなるので、ダミー画素領域2のTFT素子8の静電気による劣化や破壊、配線交差部の絶縁膜破壊によっておこる配線短絡等の不良の発生を抑えることが可能となる。一方、抵抗体110は、データ線7に付随する寄生容量とともにローパスフィルタを構成する。従って、抵抗体110を有効表示領域1に配設された有効データ線7bに接続すると、有効データ線7bが選択される期間中に画像信号を有効データ線7bの寄生容量に十分書き込むことができず、表示品質が劣化することも考えられる。そこで、ダミー画素領域2のみに対応するダミーデータ線7aに抵抗体110を接続する一方、有効表示領域1に対応する有効データ線7bには抵抗体110を設けないようにしたのである。なお、表示品質に影響を与えない程度の小さい抵抗値を有する抵抗体110を有効データ線7bに設けてもよいことは勿論である。   That is, in the liquid crystal device having such a configuration, for example, when static electricity generated during the rubbing process enters from the outside, a voltage drop occurs while passing through the resistor 110, and the voltage applied to the circuit becomes small. In addition, it is possible to suppress the occurrence of defects such as wiring short-circuit caused by the deterioration or destruction of the TFT element 8 in the dummy pixel region 2 due to static electricity or the insulation film destruction at the wiring intersection. On the other hand, the resistor 110 forms a low-pass filter together with the parasitic capacitance associated with the data line 7. Therefore, when the resistor 110 is connected to the effective data line 7b disposed in the effective display area 1, the image signal can be sufficiently written in the parasitic capacitance of the effective data line 7b during the period in which the effective data line 7b is selected. In other words, the display quality may be deteriorated. Therefore, the resistor 110 is connected to the dummy data line 7a corresponding only to the dummy pixel region 2, while the resistor 110 is not provided to the effective data line 7b corresponding to the effective display region 1. Needless to say, the effective data line 7b may be provided with the resistor 110 having such a small resistance value that does not affect the display quality.

また、データ線駆動回路4はダミーデータ線7aにTFT素子8の耐圧に対応する電圧電圧振幅以下の任意の電位を供給する。これにより、ダミーデータ線7aがフローティング状態になることを防止することができ、ダミー画素領域2の静電気破壊を防止する効果を向上させることができる。なお、ダミーデータ線7aに供給する電位は、直流の固定電位であってもよいし、あるいは交流であってもよい。   The data line driving circuit 4 supplies the dummy data line 7 a with an arbitrary potential having a voltage voltage amplitude or less corresponding to the withstand voltage of the TFT element 8. Thereby, it is possible to prevent the dummy data line 7a from being in a floating state, and it is possible to improve the effect of preventing electrostatic breakdown of the dummy pixel region 2. Note that the potential supplied to the dummy data line 7a may be a fixed DC potential or an alternating current.

図3は、抵抗体110としてB(ボロン)、P(リン)等の不純物がドープされたポリシリコン半導体層を用いた例の構成を示す平面図である。図4は、図3のA−A’線に相当する位置で切断したときの断面図である。この例では、基板20の上部にポリシリコン半導体層24を形成する。ポリシリコン半導体層24は、コンタクトホールを介してダミーデータ線7aに接続される。なお、上述した実施の形態において、抵抗体110はポリシリコンに限らず、金属膜(Al,Cr,Ta等)で形成してもよい。また、データ線7の形成時にこれと同一材料で形成するようにすれば、特に工程数を増やすことなく形成できる。   FIG. 3 is a plan view showing a configuration of an example in which a polysilicon semiconductor layer doped with impurities such as B (boron) and P (phosphorus) is used as the resistor 110. FIG. 4 is a cross-sectional view when cut at a position corresponding to the line A-A ′ of FIG. 3. In this example, a polysilicon semiconductor layer 24 is formed on the substrate 20. Polysilicon semiconductor layer 24 is connected to dummy data line 7a through a contact hole. In the embodiment described above, the resistor 110 is not limited to polysilicon but may be formed of a metal film (Al, Cr, Ta, etc.). Further, if the data line 7 is formed of the same material as the data line 7, it can be formed without increasing the number of steps.

さらに、抵抗値は抵抗体110の材質の他に形状により決まる。図5に、ダミー画素14とデータ線駆動回路4の接続点における信号線の形状例を示す。R=RS・L/W(RS:シート抵抗[W/um2]、L:配線長、W:配線幅)であり、データ線7を延設して巻線のような形状にすることにより抵抗体を設ける。静電気が外部から侵入した場合、この配線抵抗を介することによりΔV=I・R=I・Rs・L/Wの電圧降下が引き起こされ、回路に印加される電圧を小さくする。   Further, the resistance value is determined by the shape of the resistor 110 in addition to the material. FIG. 5 shows an example of the shape of the signal line at the connection point between the dummy pixel 14 and the data line driving circuit 4. R = RS · L / W (RS: sheet resistance [W / um2], L: wiring length, W: wiring width), and the resistance is obtained by extending the data line 7 into a shape like a winding. Establish a body. When static electricity enters from the outside, a voltage drop of ΔV = I · R = I · Rs · L / W is caused through this wiring resistance, and the voltage applied to the circuit is reduced.

また、ここで抵抗体110をダミー画素14とデータ線駆動回路4の接続点に設けているが、ダミー画素14と走査線駆動回路3の接続点に設けてもよい。この場合にも、抵抗体110はダミー走査線6aに配設する一方、有効走査線6bには配設しないことが好ましい。さらに、走査線駆動回路3はダミー走査線6aにTFT素子8の耐圧に対応する電圧電圧振幅以下の任意の電位を供給する。これにより、ダミー走査線6aがフローティング状態になることを防止することができ、ダミー画素領域2の静電気破壊を防止する効果を向上させることができる。なお、ダミー走査線6aに供給する電位は、直流の固定電位であってもよいし、あるいは交流であってもよい。   Here, the resistor 110 is provided at the connection point between the dummy pixel 14 and the data line driving circuit 4, but may be provided at the connection point between the dummy pixel 14 and the scanning line driving circuit 3. Also in this case, it is preferable that the resistor 110 is disposed on the dummy scanning line 6a, but not disposed on the effective scanning line 6b. Further, the scanning line driving circuit 3 supplies the dummy scanning line 6 a with an arbitrary potential having a voltage voltage amplitude or less corresponding to the withstand voltage of the TFT element 8. Thereby, it is possible to prevent the dummy scanning line 6a from being in a floating state, and it is possible to improve the effect of preventing electrostatic breakdown of the dummy pixel region 2. Note that the potential supplied to the dummy scanning line 6a may be a fixed direct potential or an alternating current.

さらに、走査線駆動回路3またはデータ線駆動回路4と画素部の接続部に、保護回路および保護抵抗を設ける場合、ダミー領域には、さらに抵抗体110を設けることにより、同様の効果が期待できる。   Further, when a protective circuit and a protective resistor are provided at the connection portion between the scanning line driving circuit 3 or the data line driving circuit 4 and the pixel portion, the same effect can be expected by further providing the resistor 110 in the dummy region. .

<2.第2実施形態>
次に、本発明の第2実施形態について、図6を用いて以下に説明する。図6は第2実施形態に係るTFT基板の拡大等価回路図である。本実施形態は、ダミー画素14とデータ線駆動回路4の接続点に入力電圧制限手段として抵抗体110に加えて容量120を設けている点を除いて、上述した第1実施形態と同様である。
<2. Second Embodiment>
Next, a second embodiment of the present invention will be described below with reference to FIG. FIG. 6 is an enlarged equivalent circuit diagram of the TFT substrate according to the second embodiment. The present embodiment is the same as the first embodiment described above except that a capacitor 120 is provided in addition to the resistor 110 as an input voltage limiting means at the connection point between the dummy pixel 14 and the data line driving circuit 4. .

このような構成による液晶装置は、ラビング工程で発生する静電気が外部から侵入した場合、静電気の伝播遅延を大きくさせることができるので、突発的な大電圧の印加を緩和することが可能となり、また、抵抗体110と容量120によってローパスフィルタが形成されるので、高周波成分である静電気等のノイズを小さくすることができる。従って、ダミー画素領域のTFT素子8の静電気による劣化や破壊、配線交差部の絶縁膜破壊によっておこる配線短絡等の不良の発生を抑えることが可能となる。なお、上述した第2実施形態において、抵抗体110としては第1実施形態と同様にポリシリコン半導体層24、金属膜で形成してもよい。また、ローパスフィルタの形式はどのような形式であってもよく、例えば、抵抗体110の両端に容量120を接続したパイ型のものであってもよい。この場合には、静電気が外部より侵入しても、抵抗体の両端に位置する容量によって、高周波ノイズが接地されるので、静電破壊を効果的に防止することができる。   In the liquid crystal device having such a configuration, when static electricity generated in the rubbing process enters from the outside, the propagation delay of static electricity can be increased, so that it is possible to mitigate sudden application of a large voltage. Since the resistor 110 and the capacitor 120 form a low-pass filter, noise such as static electricity that is a high-frequency component can be reduced. Accordingly, it is possible to suppress the occurrence of defects such as wiring short-circuiting caused by the deterioration or destruction of the TFT element 8 in the dummy pixel region due to static electricity or the insulation film destruction at the wiring intersection. In the second embodiment described above, the resistor 110 may be formed of the polysilicon semiconductor layer 24 and a metal film as in the first embodiment. Further, the low-pass filter may be of any type, for example, a pie type in which a capacitor 120 is connected to both ends of the resistor 110. In this case, even if static electricity enters from the outside, the high frequency noise is grounded by the capacitors located at both ends of the resistor, so that electrostatic breakdown can be effectively prevented.

図7に、抵抗体110としてポリシリコン用い、容量120としてダミーデータ線7aにポリシリコン半導体層24を交差させた例の構成を示す平面図を示す。図8は、図7のB−B’線相当する位置で切断したときの断面図である。抵抗体110のポリシリコン半導体層24は、コンタクトホールを介してダミーデータ線7aに接続される。また、容量120はポリシリコン半導体層24とダミーデータ線7aの交差部に形成される。なお、上述した実施の形態において、容量120を形成する材料としてポリシリコン半導体層に限らず、金属膜(Al,Cr,Ta等)でもよい。また、金属膜についてはデータ線の形成時にこれと同一材料で形成するようにすれば、特に工程数を増やすことなく形成できる。   FIG. 7 is a plan view showing a configuration of an example in which polysilicon is used as the resistor 110 and the polysilicon semiconductor layer 24 is intersected with the dummy data line 7a as the capacitor 120. FIG. 8 is a cross-sectional view when cut at a position corresponding to the line B-B ′ of FIG. 7. The polysilicon semiconductor layer 24 of the resistor 110 is connected to the dummy data line 7a through a contact hole. The capacitor 120 is formed at the intersection of the polysilicon semiconductor layer 24 and the dummy data line 7a. In the above-described embodiment, the material for forming the capacitor 120 is not limited to the polysilicon semiconductor layer but may be a metal film (Al, Cr, Ta, etc.). Further, if the metal film is formed of the same material as that of the data line, it can be formed without increasing the number of processes.

また、ここで抵抗体110および容量120をダミー画素14とデータ線駆動回路4の接続点に設けているが、ダミー画素14と走査線駆動回路3の接続点に設けてもよい。この場合にも、抵抗体110および容量120はダミー走査線6aに配設する一方、有効走査線6bには配設しないことが好ましい。さらに、走査線駆動回路3またはデータ線駆動回路4と画素部の接続部に、保護回路および保護抵抗を設ける場合、ダミー領域には、さらに抵抗体110を加え容量120を設けることにより、同様の効果を相する。   Here, the resistor 110 and the capacitor 120 are provided at the connection point between the dummy pixel 14 and the data line driving circuit 4, but may be provided at the connection point between the dummy pixel 14 and the scanning line driving circuit 3. Also in this case, it is preferable that the resistor 110 and the capacitor 120 are disposed on the dummy scanning line 6a, but not disposed on the effective scanning line 6b. Further, when a protective circuit and a protective resistor are provided at the connection portion between the scanning line driving circuit 3 or the data line driving circuit 4 and the pixel portion, the resistor 110 is further added to the dummy region, and the capacitor 120 is provided. Combine effects.

<3.応用例>
このように構成したアクティブマトリクス型液晶装置は、各種の電子機器の表示部として用いることができるが、その一例を、図13および図14を参照して説明する。
<3. Application example>
The active matrix liquid crystal device configured as described above can be used as a display portion of various electronic devices, and an example thereof will be described with reference to FIGS.

図13は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ80は、キーボード81を備えた本体部82と、液晶表示ユニット83とを有する。液晶表示ユニット83は、前述した液晶装置を含んで構成される。図14は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機90は、複数の操作ボタン91と、前述した液晶装置からなる表示部とを有している。   FIG. 13 shows a mobile personal computer which is an embodiment of an electronic apparatus according to the present invention. The personal computer 80 shown here has a main body 82 provided with a keyboard 81 and a liquid crystal display unit 83. The liquid crystal display unit 83 includes the liquid crystal device described above. FIG. 14 shows a mobile phone which is another embodiment of the electronic apparatus according to the invention. A cellular phone 90 shown here includes a plurality of operation buttons 91 and a display unit including the liquid crystal device described above.

なお、図13および14を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダー型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic devices described with reference to FIGS. 13 and 14, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation , A video phone, a POS terminal, a device equipped with a touch panel, and the like. Needless to say, the present invention can be applied to these various electronic devices.

本発明の実施の形態に係る液晶装置のブロック図である。1 is a block diagram of a liquid crystal device according to an embodiment of the present invention. 本発明の実施の形態1に係る液晶装置の等価回路図である。1 is an equivalent circuit diagram of a liquid crystal device according to Embodiment 1 of the present invention. 図2の等価回路図で示す液晶装置において、TFTアレイ基板に形成された各画素の構成を示す平面図である。FIG. 3 is a plan view showing a configuration of each pixel formed on a TFT array substrate in the liquid crystal device shown in the equivalent circuit diagram of FIG. 2. 図3に示す平面図をA−A’線に相当する位置での切断したときの断面図である。FIG. 4 is a cross-sectional view when the plan view shown in FIG. 3 is cut at a position corresponding to the line A-A ′. 本発明の実施の形態1に係る入力電圧制限手段として用いられる抵抗体の形状の一例である。It is an example of the shape of the resistor used as an input voltage limiting means which concerns on Embodiment 1 of this invention. 本発明の実施の形態2に係る液晶装置の等価回路図である。FIG. 6 is an equivalent circuit diagram of a liquid crystal device according to Embodiment 2 of the present invention. 図6の等価回路図で示す液晶装置において、TFTアレイ基板に形成された各画素の構成を示す平面図である。FIG. 7 is a plan view showing the configuration of each pixel formed on the TFT array substrate in the liquid crystal device shown in the equivalent circuit diagram of FIG. 6. 図7に示す平面図をB−B’線に相当する位置での切断したときの断面図である。It is sectional drawing when the top view shown in FIG. 7 is cut | disconnected in the position corresponded to a B-B 'line | wire. 従来の液晶装置のTFTアレイ基板に形成された各画素の構成を示す平面図である。It is a top view which shows the structure of each pixel formed in the TFT array substrate of the conventional liquid crystal device. 図9に示す平面図をA−A’線に相当する位置での切断したときの断面図である。It is sectional drawing when the top view shown in FIG. 9 is cut | disconnected in the position corresponded to the A-A 'line. 図9に示す液晶装置の等価回路図である。FIG. 10 is an equivalent circuit diagram of the liquid crystal device shown in FIG. 9. 従来の液晶装置のブロック図である。It is a block diagram of the conventional liquid crystal device. 本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータの斜視図である。1 is a perspective view of a mobile personal computer that is an embodiment of an electronic apparatus according to the present invention. 本発明に係る電子機器の他の実施形態である携帯電話機の斜視図である。It is a perspective view of the mobile telephone which is other embodiment of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

1 有効表示領域
2 ダミー画素領域
3 走査線線駆動回路
4 データ線駆動回路
5 表示画素
6 走査線
7 データ線
8 TFT素子
14 ダミー画素
100 入力電圧制限手段
110 抵抗体
120 容量
DESCRIPTION OF SYMBOLS 1 Effective display area 2 Dummy pixel area 3 Scan line line drive circuit 4 Data line drive circuit 5 Display pixel 6 Scan line 7 Data line 8 TFT element 14 Dummy pixel 100 Input voltage limiting means 110 Resistor 120 Capacity

Claims (9)

複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数のスイッチング素子と、前記スイッチング素子と接続される画素電極とを有する画素領域を備えた電気光学装置であって、
前記画素領域は、画像を表示するための複数の有効画素が形成される有効画素領域と、前記有効画素の外周部に遮光部材で覆われて画像の表示に直接寄与しない複数のダミー画素が形成されるダミー領域を含み、
前記ダミー画素と前記画素領域周辺に形成される周辺回路部との接続点における電圧を制限する入力電圧制限手段と
を備えたことを特徴とする電気光学装置。
A plurality of scanning lines; a plurality of data lines; a plurality of switching elements arranged in a matrix corresponding to intersections of the scanning lines and the data lines; and a pixel electrode connected to the switching elements. An electro-optical device having a pixel region,
The pixel area includes an effective pixel area in which a plurality of effective pixels for displaying an image is formed, and a plurality of dummy pixels that are covered with a light shielding member on the outer periphery of the effective pixel and do not directly contribute to image display. Including a dummy area
An electro-optical device comprising: input voltage limiting means for limiting a voltage at a connection point between the dummy pixel and a peripheral circuit portion formed around the pixel region.
前記周辺回路部として前記複数のデータ線を駆動するデータ線駆動回路を備え、
前記入力電圧制限手段は、前記複数のデータ線のうち、前記ダミー画素のみが接続されるダミーデータ線と前記データ線駆動回路との接続点に設けられることを特徴とする請求項1に記載の電気光学装置。
A data line driving circuit for driving the plurality of data lines as the peripheral circuit section;
2. The input voltage limiting means is provided at a connection point between a dummy data line to which only the dummy pixel is connected and the data line driving circuit among the plurality of data lines. Electro-optic device.
前記入力電圧制限手段は、前記有効画素と前記前記ダミー画素とが接続される前記データ線には設けられないことを特徴とする請求項2に記載の電気光学装置。   The electro-optical device according to claim 2, wherein the input voltage limiting unit is not provided on the data line to which the effective pixel and the dummy pixel are connected. 前記周辺回路部として前記複数の走査線を駆動する走査線駆動回路を備え、
前記入力電圧制限手段は、前記複数の走査線のうち、前記ダミー画素のみが接続されるダミー走査線と前記走査線駆動回路との接続点に設けられることを特徴とする請求項1に記載の電気光学装置。
A scanning line driving circuit for driving the plurality of scanning lines as the peripheral circuit section;
2. The input voltage limiting means is provided at a connection point between a dummy scanning line to which only the dummy pixels are connected and the scanning line driving circuit among the plurality of scanning lines. Electro-optic device.
前記入力電圧制限手段は、前記有効画素と前記前記ダミー画素とが接続される前記走査線には設けられないことを特徴とする請求項4に記載の電気光学装置。   The electro-optical device according to claim 4, wherein the input voltage limiting unit is not provided in the scanning line to which the effective pixel and the dummy pixel are connected. 前記ダミーデータ線又は前記ダミー走査線には、入力電圧振幅以下の任意の電位が供給されていることを特徴とする請求項2乃至5のうちいずれか1項に記載の電気光学装置。   6. The electro-optical device according to claim 2, wherein the dummy data line or the dummy scanning line is supplied with an arbitrary potential that is equal to or less than an input voltage amplitude. 前記入力電圧制限手段は、抵抗体で形成されていることを特徴とする請求項1乃至6のうちいずれか1項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the input voltage limiting unit is formed of a resistor. 前記入力電圧制限手段は、抵抗体および容量で形成されていることを特徴とする請求項1乃至6のうちいずれか1項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the input voltage limiting unit is formed of a resistor and a capacitor. 請求項1乃至8のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2003306808A 2003-08-29 2003-08-29 Electro-optical device and electronic apparatus Expired - Fee Related JP4374950B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003306808A JP4374950B2 (en) 2003-08-29 2003-08-29 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003306808A JP4374950B2 (en) 2003-08-29 2003-08-29 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2005077635A JP2005077635A (en) 2005-03-24
JP4374950B2 true JP4374950B2 (en) 2009-12-02

Family

ID=34409786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003306808A Expired - Fee Related JP4374950B2 (en) 2003-08-29 2003-08-29 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4374950B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006267545A (en) * 2005-03-24 2006-10-05 Sanyo Epson Imaging Devices Corp Electrooptical apparatus and electronic equipment
JP4984439B2 (en) * 2005-06-13 2012-07-25 セイコーエプソン株式会社 Light emitting device and manufacturing method thereof
WO2007032313A1 (en) * 2005-09-16 2007-03-22 Sharp Kabushiki Kaisha Liquid crystal display device and electronic device using the same
US8139174B2 (en) * 2006-01-10 2012-03-20 Chimei Innolux Corporation Display device for displaying images involving display pixels and non-display pixels
EP2246734A1 (en) * 2006-05-19 2010-11-03 Sharp Kabushiki Kaisha Display device
KR100805599B1 (en) * 2007-03-16 2008-02-20 삼성에스디아이 주식회사 Organic elcetroluminescence display and making method teherof
CN101661698B (en) * 2008-08-26 2014-07-16 群创光电股份有限公司 Image display system and constructing method of display panel
CN103545342B (en) * 2008-09-19 2018-01-26 株式会社半导体能源研究所 Semiconductor device
KR102519823B1 (en) * 2015-12-28 2023-04-11 엘지디스플레이 주식회사 Flat Panel Display Having A Dummy Pixel For Preventing Electrottatic Damage
JP6773277B2 (en) * 2016-08-05 2020-10-21 天馬微電子有限公司 Display device

Also Published As

Publication number Publication date
JP2005077635A (en) 2005-03-24

Similar Documents

Publication Publication Date Title
US10120253B2 (en) Display device
JP4305486B2 (en) LCD panel
US20090180069A1 (en) Liquid crystal device and electronic apparatus
JP3792670B2 (en) Horizontal electric field type active matrix liquid crystal display device and method for manufacturing the same
KR101109228B1 (en) Liquid crystal display device
US8730417B2 (en) Liquid crystal display device and method of fabricating the same
US20200241340A1 (en) Array substrate and display device
JP2007249100A (en) Active matrix substrate and liquid crystal display device, as well as method of manufacturing same
JP5171412B2 (en) Liquid crystal display device and electronic device
US6384878B1 (en) Liquid crystal display having an electrostatic protection circuit
JP4374950B2 (en) Electro-optical device and electronic apparatus
KR20020009144A (en) liquid crystal display device
JP2009116058A (en) Liquid crystal device and electronic apparatus
JP4058882B2 (en) Liquid crystal display
CN107145015B (en) Display panel
JP4404835B2 (en) Horizontal electric field type active matrix liquid crystal display device and method for manufacturing the same
JP4682295B2 (en) Liquid crystal display
WO2019056665A1 (en) Embedded-type touch control display device
JPH10213816A (en) Active matrix type liquid crystal display device
JP3156671B2 (en) LCD panel
KR100698049B1 (en) Liquid crystal display device and method for fabricating the same
US20070046882A1 (en) In-plane switching mode liquid crystal display panel with slitted common electrodes
US8698992B2 (en) Normally black mode active matrix liquid crystal display device wherein a part of an edge of a protection transistor provided in a frame portion is covered with a transparent electrode
JP5072530B2 (en) Liquid crystal device and electronic device including the same
KR100965582B1 (en) ESD preventing circuit for liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

R150 Certificate of patent or registration of utility model

Ref document number: 4374950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees