JP3156671B2 - LCD panel - Google Patents

LCD panel

Info

Publication number
JP3156671B2
JP3156671B2 JP21002698A JP21002698A JP3156671B2 JP 3156671 B2 JP3156671 B2 JP 3156671B2 JP 21002698 A JP21002698 A JP 21002698A JP 21002698 A JP21002698 A JP 21002698A JP 3156671 B2 JP3156671 B2 JP 3156671B2
Authority
JP
Japan
Prior art keywords
line
common electrode
liquid crystal
crystal display
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21002698A
Other languages
Japanese (ja)
Other versions
JP2000047250A (en
Inventor
由高 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21002698A priority Critical patent/JP3156671B2/en
Priority to US09/359,356 priority patent/US6396555B1/en
Priority to TW088112578A priority patent/TW536654B/en
Priority to KR1019990030169A priority patent/KR100342123B1/en
Publication of JP2000047250A publication Critical patent/JP2000047250A/en
Application granted granted Critical
Publication of JP3156671B2 publication Critical patent/JP3156671B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はOA機器用の表示装
置等に使用される液晶表示パネルに関し、特に、高輝度
化を図った液晶表示パネルに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel used for a display device for OA equipment and the like, and more particularly, to a liquid crystal display panel with high luminance.

【0002】[0002]

【従来の技術】液晶表示パネルにおいては、平行に配置
された2枚の透明基板の間に設けられた液晶に対し前記
透明基板に垂直に電圧を印加して表示の制御を行うアク
ティブマトリクス方式の液晶表示パネルが主流となって
いる。しかし、この電圧印加方式の液晶表示パネルで
は、画面を見る角度により、見え方に大きな差が生じる
という欠点がある。
2. Description of the Related Art In a liquid crystal display panel, an active matrix system is used in which display is controlled by applying a voltage to a liquid crystal provided between two transparent substrates arranged in parallel, perpendicularly to the transparent substrate. Liquid crystal display panels have become mainstream. However, this voltage application type liquid crystal display panel has a drawback that a large difference occurs in the appearance depending on the viewing angle of the screen.

【0003】そこで、近時、透明基板に平行に電圧を印
加することにより、見る角度による見え方の差を低減し
広い視野角特性を得ることができるIPS方式の液晶表
示パネルが製品化されつつある。
Therefore, recently, an IPS type liquid crystal display panel which can obtain a wide viewing angle characteristic by applying a voltage in parallel to a transparent substrate to reduce a difference in appearance depending on a viewing angle is being commercialized. is there.

【0004】しかし、IPS方式では、画素への書込が
終わった後の信号線電位の変化により発生する電界及び
隣接する信号線の電位の変化による電界によって表示が
影響を受けてしまう。
However, in the IPS system, display is affected by an electric field generated by a change in the potential of a signal line after writing to a pixel and an electric field by a change in the potential of an adjacent signal line.

【0005】そこで、この表示への影響を防止するため
画素に隣接する信号線と画素との間に所定値以上の幅を
有する共通電極線が配置された液晶表示パネルが開示さ
れている(特開平9−15650号公報)。図7は従来
の液晶表示パネルを示す模式図である。
Therefore, a liquid crystal display panel is disclosed in which a common electrode line having a width equal to or more than a predetermined value is arranged between a pixel and a signal line adjacent to the pixel in order to prevent the influence on the display. Japanese Unexamined Patent Publication No. 9-15650). FIG. 7 is a schematic view showing a conventional liquid crystal display panel.

【0006】従来のIPS方式の液晶表示パネルには、
相互に交差する複数本の信号線54及び複数本の走査線
55が設けられており、隣り合う信号線54及び隣り合
う走査線55に囲まれた領域が基本画素単位の表示部5
7となっている。また、表示部7の中心部には、信号線
54と同方向に延びる画素電極52が配設されている。
更に、走査線55にゲートが接続された電界効果型の薄
膜トランジスタ51が設けられており、そのドレインは
信号線54に接続され、そのソースは画素電極52に接
続されている。
[0006] Conventional IPS type liquid crystal display panels include:
A plurality of signal lines 54 and a plurality of scanning lines 55 that intersect each other are provided, and a region surrounded by the adjacent signal lines 54 and the adjacent scanning lines 55 is a display unit 5 of a basic pixel unit.
It is 7. Further, a pixel electrode 52 extending in the same direction as the signal line 54 is provided at the center of the display unit 7.
Further, a field effect type thin film transistor 51 having a gate connected to the scanning line 55 is provided. The drain is connected to the signal line 54, and the source is connected to the pixel electrode 52.

【0007】更にまた、基本画素単位の薄膜トランジス
タ51が設けられていない走査線55と画素電極52と
の間には、走査線55と同方向に延びる共通電極線56
が設けられている。更に、画素電極52と両信号線54
との間には、信号線54と同方向に延びる対向電極53
が設けられている。そして、対向電極53は共通電極線
56に接続されている。
Further, a common electrode line 56 extending in the same direction as the scanning line 55 is provided between the scanning line 55 and the pixel electrode 52 where the thin film transistor 51 in the basic pixel unit is not provided.
Is provided. Further, the pixel electrode 52 and both signal lines 54
And a counter electrode 53 extending in the same direction as the signal line 54.
Is provided. The counter electrode 53 is connected to the common electrode line 56.

【0008】なお、これらの薄膜トランジスタ51等
は、一方の透明基板上に配設されている。
The thin film transistor 51 and the like are provided on one transparent substrate.

【0009】このように構成された従来の液晶表示パネ
ルによれば、クロストークが軽減され、良好な画質及び
広い視野角が得られる。
According to the conventional liquid crystal display panel configured as described above, crosstalk is reduced, and good image quality and a wide viewing angle can be obtained.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上述の
ような従来の液晶表示パネルには共通電極線56が設け
られているので、実際に表示を行う領域(開口部)が捩
れネマティック(TN)方式と比して狭くなり、高輝度
化を実現するのが困難であるという問題点がある。
However, since the above-mentioned conventional liquid crystal display panel is provided with the common electrode line 56, the area (opening) for actually displaying is twisted nematic (TN) type. Therefore, there is a problem that it is difficult to realize high luminance.

【0011】本発明はかかる問題点に鑑みてなされたも
のであって、広い視野角を確保しながら高い輝度を得る
ことができる液晶表示パネルを提供することを目的とす
る。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a liquid crystal display panel capable of obtaining high luminance while securing a wide viewing angle.

【0012】[0012]

【課題を解決するための手段】本発明に係る液晶表示パ
ネルは、透明基板上に設けられ相互に平行に配設され映
像信号が印加される複数の信号線と、前記基板上に相互
に平行に配設されると共に前記信号線と直交する複数の
共通電極線と、隣り合う2つの信号線と隣り合う2つの
走査線で囲まれた表示部と、前記表示部内で走査線上に
設けられそのドレインが前記共通電極線に接続されその
ソースが前記信号線と平行に延びる対向電極に接続され
た薄膜トランジスタと、隣り合う前記2つの信号線の一
方から引き出され他方の信号線と平行に配設された画素
電極とを備え、前記走査線に前記薄膜トランジスタをオ
ンする電位を印加している時に前記共通電極線の電位を
前記対向電極に印加することを特徴とする。
A liquid crystal display panel according to the present invention is provided on a transparent substrate and disposed in parallel with each other.
A plurality of signal lines to which an image signal is applied;
Are arranged in parallel to each other and orthogonal to the signal line.
A common electrode line and two adjacent signal lines and two adjacent signal lines
A display portion surrounded by a scanning line;
And the drain thereof is connected to the common electrode line.
A source is connected to a counter electrode extending parallel to the signal line.
Thin film transistor and one of the two adjacent signal lines.
Pixels drawn out from one side and arranged in parallel with the other signal line
And an electrode, and the thin film transistor is connected to the scanning line.
The potential of the common electrode line is changed when
The voltage is applied to the counter electrode.

【0013】本発明においては、走査線に印加される電
圧により薄膜トランジスタがオフ状態とされると、対向
電極は共通電極線から切断されて電気的に開放の状態と
なる。従って、次に薄膜トランジスタがオン状態となる
までに画素電極の電位が変化しても画素電極と対向電極
との間の電圧が一定に保持される。このため、従来使用
されていた電界の影響を防止するための配線が不要とな
り、開口部を広く確保することが可能である。これによ
り、高い輝度を得ることができる。
In the present invention, when the thin film transistor is turned off by the voltage applied to the scanning line, the counter electrode is cut off from the common electrode line and becomes electrically open. Therefore, even if the potential of the pixel electrode changes until the thin film transistor is turned on next time, the voltage between the pixel electrode and the counter electrode is kept constant. For this reason, wiring for preventing the influence of the electric field, which has been conventionally used, becomes unnecessary, and a wide opening can be secured. Thereby, high luminance can be obtained.

【0014】なお、前記画素電極及び前記対向電極は、
前記透明基板の厚さ方向において相互に重なる領域を有
することが望ましい。
The pixel electrode and the counter electrode are
It is preferable that the transparent substrate has regions overlapping each other in the thickness direction.

【0015】また、前記共通電極線は、この共通電極線
を挟んで隣接する画素間で共有されていてもよい。
Further, the common electrode line may be shared between pixels adjacent to each other with the common electrode line interposed therebetween.

【0016】更に、前記画素電極に接続された信号線を
有し、前記対向電極は、前記共通電極線、前記画素電極
及び前記信号線により囲まれていてもよい。
Further, the semiconductor device may further include a signal line connected to the pixel electrode, and the counter electrode is surrounded by the common electrode line, the pixel electrode, and the signal line.

【0017】更にまた、前記共通電極線と前記走査線と
は、相互に平行であってもよい
Further, the common electrode line and the scanning line may be parallel to each other.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施例に係る液晶
表示パネルについて、添付の図面を参照して具体的に説
明する。図1は本発明の第1の実施例に係る液晶表示パ
ネルを示す模式図である。また、図2は第1の実施例に
おける基本画素単位の等価回路を示す回路図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a liquid crystal display panel according to an embodiment of the present invention will be specifically described with reference to the accompanying drawings. FIG. 1 is a schematic diagram showing a liquid crystal display panel according to a first embodiment of the present invention. FIG. 2 is a circuit diagram showing an equivalent circuit in a basic pixel unit in the first embodiment.

【0019】本実施例の液晶表示パネルには、1対の偏
光板を有する2枚の透明基板(図示せず)及びこれらの
基板に挟持された液晶層(図示せず)が配設されてい
る。
The liquid crystal display panel of this embodiment is provided with two transparent substrates (not shown) having a pair of polarizing plates and a liquid crystal layer (not shown) sandwiched between these substrates. I have.

【0020】また、一方の透明基板の液晶層側の面上に
は、相互に直交する複数本の信号線4及び複数本の共通
電極線6が設けられており、隣り合う信号線4及び隣り
合う共通電極線6に囲まれた領域が基本画素単位の表示
部7となっている。更に、表示部7の中心部には、信号
線4と同方向に延びる対向電極3が配設されている。
A plurality of signal lines 4 and a plurality of common electrode lines 6 which are orthogonal to each other are provided on the surface of one of the transparent substrates on the liquid crystal layer side. A region surrounded by the matching common electrode lines 6 is a display unit 7 in basic pixel units. Further, a counter electrode 3 extending in the same direction as the signal line 4 is provided at the center of the display unit 7.

【0021】そして、表示部7の一方の共通電極線6近
傍には、走査線5が配設されており、この走査線5にゲ
ートが接続された電界効果型の薄膜トランジスタ(TF
T)1が設けられている。この薄膜トランジスタ1のド
レインは共通電極線6に接続され、そのソースは対向電
極3に接続されている。更に、対向電極3と一方の信号
線4との間には、他方の信号線4に接続され信号線4と
同方向に延びる画素電極2が設けられている。そして、
対向電極3が、共通電極線6、画素電極2及び信号線4
に囲まれている。
A scanning line 5 is provided near one common electrode line 6 of the display unit 7, and a field- effect thin film transistor (TF) having a gate connected to the scanning line 5 is provided.
T) 1 is provided. The drain of the thin film transistor 1 is connected to the common electrode line 6, and the source is connected to the counter electrode 3. Further, a pixel electrode 2 connected to the other signal line 4 and extending in the same direction as the signal line 4 is provided between the counter electrode 3 and one signal line 4. And
The counter electrode 3 includes the common electrode line 6, the pixel electrode 2, and the signal line 4.
Surrounded by

【0022】そして、このように構成された基本画素単
位が繰り返し前記一方の透明基板上に形成されている。
また、信号線4、走査線5及び共通電極線6に電圧を制
御しながら印加する外部回路(図示せず)がパネルの外
部に設けられている。
The basic pixel unit configured as described above is repeatedly formed on the one transparent substrate.
Further, an external circuit (not shown) for applying a voltage to the signal line 4, the scanning line 5, and the common electrode line 6 while controlling the voltage is provided outside the panel.

【0023】走査線5に印加される電圧は、画素が選択
され時にオン電圧が印加されるように外部回路により
制御され、即ち、薄膜トランジスタ1のオン状態とオフ
状態とを切替える電圧が印加され、走査線5の電位によ
り各画素の書込状態及び保持状態が選択される。また、
共通電極線6に印加される電圧は、対向電極3の電位を
制御する電圧であって画素及び表示状態に拘わらず一定
であり、走査線5にオン電圧が印加されている時間と同
じ時間だけ一定電位が出力され、走査線5毎に走査線5
と共通電極線6との電位の関係が反転するように外部回
路により制御されている。そして、信号線4に印加され
る電圧は、画面に表示される映像に応じて、予め印加電
圧と透過率との関係から算出される電圧が各画素毎に走
査線5に印加される電圧のタイミングに合わせて印加さ
れるように外部回路により制御されている。そして、1
対の画素電極2と対向電極3との電位差によりその基本
画素単位の液晶層に電圧が印加される。
The voltage applied to the scanning line 5 is controlled by an external circuit as at the on-voltage pixel is selected is applied, i.e., a voltage is applied for switching between on and off states TFT 1 The writing state and the holding state of each pixel are selected by the potential of the scanning line 5. Also,
The voltage applied to the common electrode line 6 is a voltage for controlling the potential of the counter electrode 3 and is constant regardless of the pixel and the display state, and is the same as the time during which the ON voltage is applied to the scanning line 5. A constant potential is output, and each scanning line 5
Is controlled by an external circuit so that the relationship between the potential and the potential of the common electrode line 6 is inverted. The voltage applied to the signal line 4 is a voltage calculated in advance from the relationship between the applied voltage and the transmittance in accordance with the image displayed on the screen. It is controlled by an external circuit so as to be applied in accordance with the timing. And 1
A voltage is applied to the liquid crystal layer in the basic pixel unit by the potential difference between the pair of pixel electrodes 2 and the counter electrode 3.

【0024】次に、このように構成された本実施例の液
晶表示パネルの動作について説明する。図3(a)は走
査線5に印加される電圧を示すタイミングチャート、
(b)は共通電極線6に印加される電圧を示すタイミン
グチャート、(c)は信号線4に印加される電圧を示す
タイミングチャートである。
Next, the operation of the liquid crystal display panel according to the present embodiment thus configured will be described. FIG. 3A is a timing chart showing a voltage applied to the scanning line 5,
2B is a timing chart showing a voltage applied to the common electrode line 6, and FIG. 2C is a timing chart showing a voltage applied to the signal line 4.

【0025】図3(a)に示すように、走査線5の電位
がオン電位になると、薄膜トランジスタ1がオン状態と
なり、対向電極3に共通電極線6の電位が供給される。
これにより、共通電極線6の電位と信号線4の電位との
電位差が液晶部分に印加される電圧となる。
As shown in FIG. 3A, when the potential of the scanning line 5 is turned on, the thin film transistor 1 is turned on, and the potential of the common electrode line 6 is supplied to the counter electrode 3.
Thereby, the potential difference between the potential of the common electrode line 6 and the potential of the signal line 4 becomes a voltage applied to the liquid crystal portion.

【0026】次に、走査線5の電位がオフ電位になる
と、薄膜トランジスタ1がオフ状態となり、対向電極3
と共通電極線6との接続が切断され、対向電極3は電気
的に開放の状態になる。従って、次に走査線5にオン電
圧が印加されるまでの間、信号線4の電位が変化しても
画素電極2と対向電極3との間の電圧は一定に保持され
る。
Next, when the potential of the scanning line 5 is turned off, the thin film transistor 1 is turned off and the counter electrode 3 is turned off.
And the common electrode line 6 is disconnected, and the counter electrode 3 is electrically opened. Therefore, until the next ON voltage is applied to the scanning line 5, the voltage between the pixel electrode 2 and the counter electrode 3 is kept constant even if the potential of the signal line 4 changes.

【0027】このように、本実施例においては、電圧の
保持状態における画素電極2の電位と信号線4の電位と
が常に等しくなるため、信号線4の電位の変化が表示に
及ぼす影響を防止するための配線が不要である。これに
より、従来この配線が占めていた面積を表示領域として
使用することが可能となり、広い開口部面積を確保する
ことができる。また、信号線4が画素電極2と共用化さ
れるので、従来と比して配線が占める面積をより低減
し、これにより不要となった配線分の領域も開口部とし
て利用することができる。従って、高輝度化が実現可能
となる。
As described above, in this embodiment, since the potential of the pixel electrode 2 and the potential of the signal line 4 in the voltage holding state are always equal, the effect of the change in the potential of the signal line 4 on the display is prevented. There is no need for wiring for this. As a result, the area occupied by the wiring in the past can be used as a display area, and a large opening area can be secured. In addition, since the signal line 4 is shared with the pixel electrode 2, the area occupied by the wiring can be further reduced as compared with the related art, and an unnecessary wiring area can be used as the opening. Therefore, high luminance can be realized.

【0028】次に、本発明の第2の実施例について説明
する。本実施例においては、対向電極と画素電極との間
に補助容量が設けられている。図4は本発明の第2の実
施例に係る液晶表示パネルを示す模式図である。また、
図5は第2の実施例における基本画素単位の等価回路を
示す回路図である。なお、図4及び5に示す第2の実施
例において、図1及び2に示す第1の実施例と同一の構
成要素には同一の符号を付して、その詳細な説明は省略
する。
Next, a second embodiment of the present invention will be described. In this embodiment, an auxiliary capacitance is provided between the counter electrode and the pixel electrode. FIG. 4 is a schematic diagram showing a liquid crystal display panel according to a second embodiment of the present invention. Also,
FIG. 5 is a circuit diagram showing an equivalent circuit in a basic pixel unit in the second embodiment. In the second embodiment shown in FIGS. 4 and 5, the same components as those in the first embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0029】本実施例においては、第1の実施例と同様
に、表示部7の中心部に信号線4と同方向に延びる対向
電極13が配設されている。この対向電極13は、画素
電極2の共通電極線6に平行な部分と重なり合う領域を
有しており、これにより、補助容量13aが形成されて
いる。
In this embodiment, as in the first embodiment, a counter electrode 13 extending in the same direction as the signal line 4 is provided at the center of the display unit 7. The counter electrode 13 has a region that overlaps with a portion of the pixel electrode 2 parallel to the common electrode line 6, thereby forming an auxiliary capacitance 13 a.

【0030】従って、本実施例においては、画素電極2
に対する対向電極13の電位がより確実に保持されるの
で、画質が向上する。
Therefore, in this embodiment, the pixel electrode 2
The image quality is improved because the potential of the counter electrode 13 with respect to the voltage is maintained more reliably.

【0031】次に、本発明の第3の実施例について説明
する。本実施例においては、薄膜トランジスタが設けら
れた共通電極線が2個の基本画素単位で共有され、この
2個の基本画素単位から構成される新たな基本単位が繰
り返し一方の透明基板上に形成されている。図6は本発
明の第3の実施例に係る液晶表示パネルを示す模式図で
ある。なお、図6に示す第3の実施例において、図1に
示す第1の実施例と同一の構成要素には同一の符号を付
して、その詳細な説明は省略する。
Next, a third embodiment of the present invention will be described. In this embodiment, a common electrode line provided with a thin film transistor is shared by two basic pixel units, and a new basic unit composed of the two basic pixel units is repeatedly formed on one transparent substrate. ing. FIG. 6 is a schematic diagram showing a liquid crystal display panel according to a third embodiment of the present invention. In the third embodiment shown in FIG. 6, the same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0032】本実施例においては、各基本画素単位は第
1の実施例と同様に構成されている。但し、薄膜トラン
ジスタ1が設けられた共通電極線6が2個の基本画素単
位で共有され、その2個の基本画素単位はこの共通電極
線6を対称の軸として相互に線対称の関係にある。ま
た、第1の実施例では設けられていた他方の共通電極線
6が設けられていない。更に、画素電極2の共通電極線
6に平行な部分も信号線4が延びる方向において隣り合
う2個の基本画素単位間で共有されている。そして、信
号線4が延びる方向において隣り合う2個の基本画素単
位から新たな基本単位が構成され、この基本単位が繰り
返し透明基板上に形成されている。
In this embodiment, each basic pixel unit is configured in the same manner as in the first embodiment. However, the common electrode line 6 provided with the thin film transistor 1 is shared by two basic pixel units, and the two basic pixel units are in line symmetry with each other with the common electrode line 6 as an axis of symmetry. Further, the other common electrode line 6 provided in the first embodiment is not provided. Further, a portion of the pixel electrode 2 parallel to the common electrode line 6 is also shared between two adjacent basic pixel units in the direction in which the signal line 4 extends. Then, a new basic unit is formed from two basic pixel units adjacent in the direction in which the signal line 4 extends, and the basic unit is repeatedly formed on the transparent substrate.

【0033】従って、本実施例においては、共通電極線
6及び信号線4の一部が隣り合う基本画素単位により共
有されているので、有効な表示部7の面積がより拡大さ
れる。
Therefore, in the present embodiment, since a part of the common electrode line 6 and a part of the signal line 4 are shared by adjacent basic pixel units, the area of the effective display section 7 is further enlarged.

【0034】なお、第3の実施例を第2の実施例に適用
することも可能である。
It is to be noted that the third embodiment can be applied to the second embodiment.

【0035】また、走査線等が透明基板上に積層される
順序は図1、4又は6に示す順序に限定されるものでは
ない。例えば、信号線よりも上層に共通電極線が設けら
れていてもよい。
The order in which the scanning lines and the like are stacked on the transparent substrate is not limited to the order shown in FIGS. For example, a common electrode line may be provided above the signal line.

【0036】[0036]

【発明の効果】以上詳述したように、本発明によれば、
従来必要とされていた配線がなくても電界が表示に及ぼ
す影響を防止することができるので、その配線が不要と
なる。従って、広い開口部を確保することができ、これ
により、広い視野角を確保しながら高い輝度を得ること
ができる。
As described in detail above, according to the present invention,
The effect of the electric field on the display can be prevented even without the conventionally required wiring, so that the wiring becomes unnecessary. Therefore, a wide opening can be ensured, and thereby high brightness can be obtained while securing a wide viewing angle.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例に係る液晶表示パネルを
示す模式図である。
FIG. 1 is a schematic diagram showing a liquid crystal display panel according to a first embodiment of the present invention.

【図2】第1の実施例における基本画素単位の等価回路
を示す回路図である。
FIG. 2 is a circuit diagram showing an equivalent circuit in a basic pixel unit in the first embodiment.

【図3】(a)は走査線5に印加される電圧を示すタイ
ミングチャート、(b)は共通電極線6に印加される電
圧を示すタイミングチャート、(c)は信号線4に印加
される電圧を示すタイミングチャートである。
3A is a timing chart showing a voltage applied to a scanning line 5, FIG. 3B is a timing chart showing a voltage applied to a common electrode line 6, and FIG. 5 is a timing chart showing a voltage.

【図4】本発明の第2の実施例に係る液晶表示パネルを
示す模式図である。
FIG. 4 is a schematic diagram showing a liquid crystal display panel according to a second embodiment of the present invention.

【図5】第2の実施例における基本画素単位の等価回路
を示す回路図である。
FIG. 5 is a circuit diagram showing an equivalent circuit in a basic pixel unit in the second embodiment.

【図6】本発明の第3の実施例に係る液晶表示パネルを
示す模式図である。
FIG. 6 is a schematic diagram showing a liquid crystal display panel according to a third embodiment of the present invention.

【図7】従来の液晶表示パネルを示す模式図である。FIG. 7 is a schematic view showing a conventional liquid crystal display panel.

【符号の説明】[Explanation of symbols]

1、51;薄膜トランジスタ 2、52;画素電極 3、13、53;対向電極 4、54;信号線 5、55;走査線 6、56;共通電極線 7、57;表示部 13a;補助容量 1, 51; thin film transistor 2, 52; pixel electrode 3, 13, 53; counter electrode 4, 54; signal line 5, 55; scanning line 6, 56; common electrode line 7, 57;

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1343 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/1368 G02F 1/1343

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 透明基板上に設けられ相互に平行に配設
され映像信号が印加される複数の信号線と、前記基板上
に相互に平行に配設されると共に前記信号線と直交する
複数の共通電極線と、隣り合う2つの信号線と隣り合う
2つの走査線で囲まれた表示部と、前記表示部内で走査
線上に設けられそのドレインが前記共通電極線に接続さ
れそのソースが前記信号線と平行に延びる対向電極に接
続された薄膜トランジスタと、隣り合う前記2つの信号
線の一方から引き出され他方の信号線と平行に配設され
た画素電極とを備え、前記走査線に前記薄膜トランジス
タをオンする電位を印加している時に前記共通電極線の
電位を前記対向電極に印加することを特徴とする液晶表
示パネル。
1. A display device provided on a transparent substrate and disposed in parallel with each other.
A plurality of signal lines to which a video signal is applied,
Are arranged in parallel with each other and are orthogonal to the signal lines.
Adjacent to two common electrode lines and two adjacent signal lines
A display section surrounded by two scanning lines, and scanning within the display section
Line, the drain of which is connected to the common electrode line.
The source of which contacts a counter electrode extending parallel to the signal line.
Connected thin film transistor and the two adjacent signals
From one of the wires and run parallel to the other signal wire
A pixel electrode, and the thin film transistor is connected to the scanning line.
When applying a potential to turn on the common electrode line,
A liquid crystal display, wherein a potential is applied to the counter electrode.
Panel.
【請求項2】 前記画素電極及び前記対向電極は、前記
透明基板の厚さ方向において相互に重なる領域を有する
ことを特徴とする請求項1に記載の液晶表示パネル。
2. The liquid crystal display panel according to claim 1, wherein the pixel electrode and the counter electrode have regions overlapping each other in a thickness direction of the transparent substrate.
【請求項3】 前記共通電極線は、この共通電極線を挟
んで隣接する画素間で共有されていることを特徴とする
請求項1又は2に記載の液晶表示パネル。
3. The liquid crystal display panel according to claim 1, wherein the common electrode line is shared between pixels adjacent to each other across the common electrode line.
【請求項4】 記対向電極は、前記共通電極線、前記
画素電極及び前記信号線により囲まれていることを特徴
とする請求項1乃至3のいずれか1項に記載の液晶表示
パネル。
4. Before Symbol counter electrode, the common electrode line, the liquid crystal display panel according to any one of claims 1 to 3, characterized in that it is surrounded by the pixel electrode and the signal line.
【請求項5】 前記共通電極線と前記走査線とは、相互
に平行であることを特徴とする請求項1乃至4のいずれ
か1項に記載の液晶表示パネル。
5. The liquid crystal display panel according to claim 1, wherein the common electrode line and the scanning line are parallel to each other.
JP21002698A 1998-07-24 1998-07-24 LCD panel Expired - Fee Related JP3156671B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21002698A JP3156671B2 (en) 1998-07-24 1998-07-24 LCD panel
US09/359,356 US6396555B1 (en) 1998-07-24 1999-07-21 LCD panel in which the scanning line and the line connected to the drain of the TFT are parallel
TW088112578A TW536654B (en) 1998-07-24 1999-07-22 Liquid crystal display panel
KR1019990030169A KR100342123B1 (en) 1998-07-24 1999-07-24 Liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21002698A JP3156671B2 (en) 1998-07-24 1998-07-24 LCD panel

Publications (2)

Publication Number Publication Date
JP2000047250A JP2000047250A (en) 2000-02-18
JP3156671B2 true JP3156671B2 (en) 2001-04-16

Family

ID=16582597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21002698A Expired - Fee Related JP3156671B2 (en) 1998-07-24 1998-07-24 LCD panel

Country Status (4)

Country Link
US (1) US6396555B1 (en)
JP (1) JP3156671B2 (en)
KR (1) KR100342123B1 (en)
TW (1) TW536654B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895017B1 (en) * 2002-12-10 2009-04-30 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device having improved aperture ratio
JP2008262006A (en) * 2007-04-11 2008-10-30 Nec Lcd Technologies Ltd Active matrix substrate and liquid crystal panel
JP4662494B2 (en) 2007-10-16 2011-03-30 東芝モバイルディスプレイ株式会社 Liquid crystal display device
JP2012234212A (en) * 2012-09-03 2012-11-29 Nlt Technologies Ltd Active matrix substrate and liquid crystal panel
US9461072B2 (en) * 2013-12-25 2016-10-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display array substrates and a method for manufacturing the same
CN104570523B (en) * 2015-01-16 2018-11-13 昆山龙腾光电有限公司 A kind of array substrate, the forming method of array substrate and liquid crystal display device
WO2017046931A1 (en) * 2015-09-17 2017-03-23 堺ディスプレイプロダクト株式会社 Liquid crystal display device
CN105867033B (en) * 2016-06-13 2019-06-14 厦门天马微电子有限公司 Array substrate and liquid crystal display panel
CN113589604A (en) * 2021-07-29 2021-11-02 深圳市华星光电半导体显示技术有限公司 Display panel and display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678282A (en) * 1985-02-19 1987-07-07 Ovonic Imaging Systems, Inc. Active display matrix addressable without crossed lines on any one substrate and method of using the same
JPH07128687A (en) 1993-10-28 1995-05-19 Victor Co Of Japan Ltd Active matrix type pannel device
JPH07239480A (en) 1994-03-01 1995-09-12 Hitachi Ltd Liquid crystal display substrate
JP2708098B2 (en) 1995-04-28 1998-02-04 株式会社日立製作所 Liquid crystal display
JP3465835B2 (en) * 1995-08-21 2003-11-10 松下電器産業株式会社 Active matrix type liquid crystal display
JPH0980473A (en) * 1995-09-08 1997-03-28 Hitachi Ltd Liquid crystal display element
JPH09230311A (en) * 1995-11-14 1997-09-05 Semiconductor Energy Lab Co Ltd Display device
JP3241981B2 (en) 1995-12-12 2001-12-25 シャープ株式会社 Liquid crystal display
JP3963974B2 (en) 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 Liquid crystal electro-optical device
JPH09185080A (en) 1995-12-28 1997-07-15 Semiconductor Energy Lab Co Ltd Liquid crystal electro-optical device
JP3170446B2 (en) 1996-02-27 2001-05-28 シャープ株式会社 Active matrix substrate and liquid crystal display
JP4026870B2 (en) * 1996-04-04 2007-12-26 エルジー フィリップス エルシーディー カンパニー リミテッド Manufacturing method of liquid crystal display device
JP2776376B2 (en) 1996-06-21 1998-07-16 日本電気株式会社 Active matrix liquid crystal display panel
JP3313282B2 (en) 1996-06-24 2002-08-12 株式会社日立製作所 Liquid crystal display
JP3243185B2 (en) * 1996-07-15 2002-01-07 株式会社日立製作所 Active matrix type liquid crystal display device and driving method thereof
JP2937131B2 (en) * 1996-08-30 1999-08-23 日本電気株式会社 Liquid crystal display
JP2845215B2 (en) * 1996-09-20 1999-01-13 日本電気株式会社 Liquid crystal display device and method of manufacturing the same
JP3883244B2 (en) * 1997-01-23 2007-02-21 エルジー フィリップス エルシーディー カンパニー リミテッド Liquid crystal display

Also Published As

Publication number Publication date
TW536654B (en) 2003-06-11
US6396555B1 (en) 2002-05-28
JP2000047250A (en) 2000-02-18
KR100342123B1 (en) 2002-06-26
KR20000011952A (en) 2000-02-25

Similar Documents

Publication Publication Date Title
US6646706B2 (en) Fringe field switching mode liquid crystal display having structure for preventing shorts between two electrodes
JP3164489B2 (en) LCD panel
KR100311214B1 (en) LCD having high aperture ratio and high transmittance
JP2734444B2 (en) Liquid crystal display
US8730442B2 (en) Liquid crystal display device and manufacturing method thereof
JP3006586B2 (en) Active matrix type liquid crystal display
JP2002040480A (en) Liquid crystal display device
JPH06294971A (en) Liquid-crystal display device
JP3156671B2 (en) LCD panel
JP3194873B2 (en) Active matrix type liquid crystal display device and driving method thereof
KR20010054989A (en) TFT array panel and a Liquid crystal display device
KR20020009144A (en) liquid crystal display device
JP2001330849A (en) Liquid crystal display device
JP2937131B2 (en) Liquid crystal display
US6757042B2 (en) Plane switching mode liquid crystal display device
JP3864036B2 (en) Liquid crystal display
JP3109979B2 (en) Liquid crystal display
US10139684B2 (en) Liquid crystal display and electronic apparatus having electrodes with openings therein
JP3282542B2 (en) Active matrix type liquid crystal display
JPH10260408A (en) Liquid-crystal display device
JP2001013906A (en) Display element and projection display device
JPH09171175A (en) Liquid crystal display element
JP2002131780A (en) Liquid crystal display device
JP3207084B2 (en) Liquid crystal display
JPH1090712A (en) Liquid crystal display device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090209

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees