JP2006267545A - Electrooptical apparatus and electronic equipment - Google Patents

Electrooptical apparatus and electronic equipment Download PDF

Info

Publication number
JP2006267545A
JP2006267545A JP2005085569A JP2005085569A JP2006267545A JP 2006267545 A JP2006267545 A JP 2006267545A JP 2005085569 A JP2005085569 A JP 2005085569A JP 2005085569 A JP2005085569 A JP 2005085569A JP 2006267545 A JP2006267545 A JP 2006267545A
Authority
JP
Japan
Prior art keywords
capacitor
electro
optical device
electrode
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005085569A
Other languages
Japanese (ja)
Inventor
Toshimoto Kodaira
壽源 小平
Satoshi Fujimoto
智 藤本
Kazuyoshi Sakai
一喜 坂井
Yoshifumi Tsunekawa
吉文 恒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Priority to JP2005085569A priority Critical patent/JP2006267545A/en
Publication of JP2006267545A publication Critical patent/JP2006267545A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a matrix structure capable of effectively protecting the components of the matrix structure from electrostatic destruction, and electronic equipment. <P>SOLUTION: This electrooptical apparatus comprises: a structure wherein a plurality of gate lines 4a, 4b and 4c arranged in an X axis direction and a plurality of data lines 3a, 3b and 3c arranged in a Y axis direction cross in a grid shape; a TFT 2 arranged at the crossing part; a liquid crystal pixel 1 driven by signals flowing through the TFT 2; a common electrode line 5 turned to a reference potential; and a capacitor C arranged in at least one of a part between the gate lines 4a, 4b and 4c and the common electrode line 5 and a part between the data lines 3a, 3b and 3c and the common electrode line 5. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電気光学装置および電子機器に関するものである。   The present invention relates to an electro-optical device and an electronic apparatus.

液晶表示装置の各画素領域を薄膜トランジスタ(Thin Film Transistor,TFT)を用いて表示制御するTFT液晶表示装置は、薄型テレビ、パソコンのモニタ、PDA(Personal Digital Assistants)、携帯電話などへの応用により、急速に市場が拡大している。ところで、TFT液晶表示装置においては、その表示画面における特定部位で黒点又は白点のみが表示される点状欠陥、又は表示ムラなどの表示不良が生じる場合がある。このような表示不良は、各画素を駆動制御するTFTが静電気などで破壊されることが有力な原因となる。この静電破壊は、TFT液晶表示装置の製造工程における実装時、組み立て時又は出荷時、貯蔵時、出荷後の製品使用時などにおいて、温度及び湿度などの所定環境下での機械的又は電気的な接触などによって生じる。   TFT liquid crystal display devices that control the display of each pixel area of a liquid crystal display device using thin film transistors (TFTs) are applied to flat-screen TVs, personal computer monitors, PDAs (Personal Digital Assistants), mobile phones, etc. The market is expanding rapidly. By the way, in a TFT liquid crystal display device, there may be a display defect such as a dot defect in which only a black spot or a white spot is displayed at a specific part on the display screen, or display unevenness. Such a display defect is mainly caused by a TFT that drives and controls each pixel being destroyed by static electricity or the like. This electrostatic breakdown is mechanical or electrical under a predetermined environment such as temperature and humidity at the time of mounting, assembly or shipment, storage, and use of the product after shipment in the TFT liquid crystal display device manufacturing process. Caused by contact.

従来の液晶表示装置の静電保護回路としては、走査線(ゲート線)又は信号線(データ線)と共通電極線(基準電位となる線)との間に、TFTからなる保護用ダイオードを配置したものがある。これは液晶表示装置の走査線又は信号線に、静電気による過大電圧が印加された場合、保護用ダイオードをなす保護用TFTがその過大電圧によりON状態となり、その静電気を共通電極線に流し、これにより画素駆動用のTFTを保護しようとするものである(例えば、特許文献1参照)。
特開平10−10493号公報
As an electrostatic protection circuit of a conventional liquid crystal display device, a protective diode made of a TFT is arranged between a scanning line (gate line) or signal line (data line) and a common electrode line (line serving as a reference potential). There is what I did. This is because when an excessive voltage due to static electricity is applied to the scanning line or signal line of the liquid crystal display device, the protective TFT that forms the protective diode is turned on by the excessive voltage, and the static electricity flows through the common electrode line. Thus, the pixel driving TFT is to be protected (see, for example, Patent Document 1).
Japanese Patent Laid-Open No. 10-10493

しかしながら、上記特許文献1に記載の従来の静電保護回路では、画素駆動用のTFTなどを十分に保護できない場合がある。すなわち、静電気によって保護用TFTがON状態となるよりも速く、その静電気による電流が画素駆動用のTFTのゲート絶縁膜などを破壊する場合がある。TFTのソース・ドレイン間の距離は一般に3〜4μmあり、ゲート絶縁膜の厚みに比べて長い。これにより、保護用TFTのソース・ドレイン間を静電気が流れて走査線などに印加された過大電圧が許容電圧まで低下する前に、その過大電圧により画素駆動用及び保護用のTFTのゲート絶縁膜を静電気が流れてその絶縁膜が破壊されてしまう。   However, the conventional electrostatic protection circuit described in Patent Document 1 may not sufficiently protect the pixel driving TFT and the like. That is, there is a case that the current due to the static electricity destroys the gate insulating film of the pixel driving TFT or the like faster than the protective TFT is turned on by static electricity. The distance between the source and drain of the TFT is generally 3 to 4 μm, which is longer than the thickness of the gate insulating film. Accordingly, before the excessive voltage applied to the scanning line or the like is reduced to an allowable voltage due to static electricity flowing between the source and drain of the protective TFT, the gate insulating film of the pixel driving and protective TFT is caused by the excessive voltage. Static electricity will flow through and the insulating film will be destroyed.

本発明は、上記事情に鑑みてなされたもので、電気光学装置の構成要素を静電気破壊から効果的に保護することができる電気光学装置および電子機器の提供を目的とする。
また、本発明は、簡素な静電気保護回路により、電気光学装置におけるスイッチング素子などの構成要素を静電気破壊から効果的に保護することができる電気光学装置および電子機器の提供を目的とする。
また、本発明は、製造コストの上昇を抑えながら、電気光学装置の構成要素を静電気破壊から効果的に保護することができる電気光学装置および電子機器の提供を目的とする。
The present invention has been made in view of the above circumstances, and an object thereof is to provide an electro-optical device and an electronic apparatus that can effectively protect components of the electro-optical device from electrostatic breakdown.
Another object of the present invention is to provide an electro-optical device and an electronic apparatus that can effectively protect components such as switching elements in the electro-optical device from electrostatic breakdown by a simple electrostatic protection circuit.
It is another object of the present invention to provide an electro-optical device and an electronic apparatus that can effectively protect components of the electro-optical device from electrostatic breakdown while suppressing an increase in manufacturing cost.

上記目的を達成するために、本発明の電気光学装置は、X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが互いに交差している構造と、前記交差の部位に配置されたスイッチング素子と、前記スイッチング素子に対応して配置された画素電極と、基準電位にされる共通電極線と、前記ゲート線と共通電極線との間と、前記データ線と共通電極線との間と、のうちの少なくとも一方に配置されたコンデンサとを有することを特徴とする。
本発明によれば、電気光学装置の構成要素を静電気破壊から効果的に保護することができる。例えば電気光学装置における一本のデータ線のある部位に静電気が加わってその部位に過大電圧が加わる場合がある。このとき、静電気の電荷は、そのデータ線と共通電極線との間に配置されたコンデンサに流れ込み、そのコンデンサを充放電する。これにより、静電気による過大電圧(例えば1000ボルト)は、コンデンサによって急速に許容電圧(例えば100ボルト)以下に低下する。したがって、本発明の電気光学装置は、スイッチング素子などが破壊される前に、静電気による過大電圧をスイッチング素子などの許容電圧以下に低下させることができ、構成要素を静電気破壊から効果的に保護することができる。
In order to achieve the above object, an electro-optical device of the present invention includes a structure in which a plurality of gate lines arranged in the X-axis direction and a plurality of data lines arranged in the Y-axis direction intersect each other, A switching element disposed at an intersection, a pixel electrode disposed corresponding to the switching element, a common electrode line set to a reference potential, a space between the gate line and the common electrode line, and the data line And a common electrode line, and at least one of the capacitors.
According to the present invention, components of the electro-optical device can be effectively protected from electrostatic breakdown. For example, there may be a case where static electricity is applied to a portion of a single data line in the electro-optical device and an excessive voltage is applied to the portion. At this time, the electrostatic charge flows into a capacitor disposed between the data line and the common electrode line, and charges and discharges the capacitor. As a result, an excessive voltage (for example, 1000 volts) due to static electricity is rapidly lowered to an allowable voltage (for example, 100 volts) or less by the capacitor. Therefore, the electro-optical device of the present invention can reduce an excessive voltage due to static electricity to an allowable voltage or less of the switching element or the like before the switching element or the like is destroyed, and effectively protects the components from the electrostatic breakdown. be able to.

また、本発明の電気光学装置は、前記コンデンサが電気光学装置の構成要素を静電気破壊から保護するものであることが好ましい。
本発明によれば、前記コンデンサが静電保護機能のみを発揮することができるので、電気光学装置の本来の機能(表示機能など)をそのコンデンサが損なうことなく、電気光学装置の構成要素を静電気破壊から効果的に保護することができる。
In the electro-optical device according to the aspect of the invention, it is preferable that the capacitor protects components of the electro-optical device from electrostatic breakdown.
According to the present invention, since the capacitor can exhibit only the electrostatic protection function, the components of the electro-optical device can be electrostatically discharged without damaging the original function (display function, etc.) of the electro-optical device. It can be effectively protected from destruction.

また、本発明の電気光学装置は、前記コンデンサの容量が、前記スイッチング素子の制御端と入力端間の容量を第1容量として、該スイッチング素子の制御端と出力端間の容量を第2容量としたときに、該第1容量又は第2容量の10倍以上あることが好ましい。
本発明によれば、電気光学装置の構成要素であるスイッチング素子を静電気破壊から効果的に保護することができる。例えば電気光学装置における一本のデータ線のある部位に静電気が加わってその部位に過大電圧が加わる場合がある。このとき過大電圧がV(ボルト)、その静電気の電荷Q(クーロン)、静電気が加わった部位近傍のスイッチング素子の第1容量又は第2容量を静電容量C(ファラッド)とする。これらの関係は、下記数式(1)となる。
V=Q/C (1)
すると、前記コンデンサがない場合、そのスイッチング素子に過大電圧(例えば1000ボルト)がそのまま印加される。一方、前記コンデンサがある場合は、前記数式において静電容量Cがコンデンサの容量だけ加算される。そして、コンデンサの容量が第1容量又は第2容量の10倍である場合は、下記数式(2)となる。
V=Q/11C (2)
したがって、本発明によれば、静電気の過大電圧(例えば1000ボルト)を1/10以下(100ボルト以下)に低減することができる。
In the electro-optical device according to the aspect of the invention, the capacitor may have a capacitance between the control end and the input end of the switching element as a first capacitance, and a capacitance between the control end and the output end of the switching element as a second capacitance. In this case, it is preferable that the capacity is 10 times or more of the first capacity or the second capacity.
According to the present invention, the switching element, which is a component of the electro-optical device, can be effectively protected from electrostatic breakdown. For example, there may be a case where static electricity is applied to a portion of a single data line in the electro-optical device and an excessive voltage is applied to the portion. At this time, the overvoltage is V (volts), the electrostatic charge Q (coulomb), and the first capacitance or the second capacitance of the switching element in the vicinity of the portion where the static electricity is applied is the capacitance C (farad). These relationships are expressed by the following mathematical formula (1).
V = Q / C (1)
Then, when there is no capacitor, an excessive voltage (for example, 1000 volts) is applied to the switching element as it is. On the other hand, when there is the capacitor, the capacitance C is added by the capacitance of the capacitor in the equation. And when the capacity | capacitance of a capacitor | condenser is 10 times the 1st capacity | capacitance or a 2nd capacity | capacitance, it becomes following Numerical formula (2).
V = Q / 11C (2)
Therefore, according to the present invention, the excessive voltage of static electricity (for example, 1000 volts) can be reduced to 1/10 or less (100 volts or less).

また、本発明の電気光学装置は、前記コンデンサの容量が、該コンデンサの一端が接続されている前記ゲート線又はデータ線に印加される信号の内容を変えない容量であることが好ましい。
そして、本発明の電気光学装置は、1本の前記ゲート線又はデータ線に接続されている前記コンデンサの容量が、該1本のゲート線又はデータ線に接続されている複数の前記スイッチング素子の前記第1容量又は第2容量の合計の50パーセント以下であることが好ましい。
本発明によれば、例えば1本の前記ゲート線に200個のスイッチング素子が接続されている場合、1つのスイッチング素子の静電容量Cに200を掛けた200Cの静電容量をゲート線が有することとなる。すると、コンデンサの容量が200Cの50パーセント以下とすると、1本のゲート線に1つのコンデンサが接続された場合、{200C+200C×0.5}=300C以下の静電容量をゲート線が有することとなる。したがって、前記コンデンサをゲート線に接続したことによるそのゲート線全体での容量の増加が50パーセント以下であるので、そのコンデンサがゲート線に印加される本来の走査信号などに影響を与えることを回避することができる。一方、静電気の破壊対象となる1個のスイッチング素子の容量に対してコンデンサの容量は100倍近くあるので、静電気による過大電圧を1/100近くまで低減させることができる。ここで、静電気の電荷量は、一般に、ゲート線又はデータ線に印加される本来の信号の信号源がら送出される電荷量に比較して、小さい。そこで、コンデンサは本来の信号に影響を与えることなく、静電気による過大電圧を充分に低減させることができる。
In the electro-optical device according to the aspect of the invention, it is preferable that the capacitor has a capacitance that does not change the content of a signal applied to the gate line or the data line to which one end of the capacitor is connected.
In the electro-optical device according to the aspect of the invention, the capacitance of the capacitor connected to one of the gate lines or the data lines includes a plurality of the switching elements connected to the one gate line or the data lines. It is preferably 50% or less of the total of the first capacity or the second capacity.
According to the present invention, for example, when 200 switching elements are connected to one gate line, the gate line has a capacitance of 200C obtained by multiplying the capacitance C of one switching element by 200. It will be. Then, if the capacitance of the capacitor is 50% or less of 200C, when one capacitor is connected to one gate line, the gate line has a capacitance of {200C + 200C × 0.5} = 300C or less. Become. Therefore, since the increase in the capacitance of the entire gate line due to the connection of the capacitor to the gate line is 50% or less, it is avoided that the capacitor affects the original scanning signal applied to the gate line. can do. On the other hand, since the capacitance of the capacitor is nearly 100 times the capacitance of one switching element to be destroyed by static electricity, an excessive voltage due to static electricity can be reduced to nearly 1/100. Here, the charge amount of static electricity is generally smaller than the charge amount sent from the signal source of the original signal applied to the gate line or the data line. Therefore, the capacitor can sufficiently reduce the excessive voltage due to static electricity without affecting the original signal.

また、本発明の電気光学装置は、1本の前記ゲート線又はデータ線に接続されている前記コンデンサの容量が、該1本の前記ゲート線又はデータ線に接続されている複数の前記スイッチング素子の前記第1容量又は第2容量の合計の5パーセントから30パーセント(特に10パーセント位が好ましい)の範囲内であることが好ましい。
本発明によれば、1本のゲート線又はデータ線全体の容量に対してコンデンサの容量は5〜30パーセントであるので、コンデンサがゲート線又はデータ線の本来の信号波形に影響を与えることを回避することができる。また、1本のゲート線又はデータ線に200個のスイッチング素子が接続されているとした場合、1個のスイッチング素子の容量に対してコンデンサの容量は10倍〜60倍であるので、静電気による過大電圧を1/10〜1/60に低減させることができる。
The electro-optical device according to the aspect of the invention may be configured such that the capacitance of the capacitor connected to one gate line or data line is a plurality of the switching elements connected to the one gate line or data line. It is preferable to be within the range of 5 to 30 percent (especially 10 percent is preferable) of the total of the first capacity or the second capacity.
According to the present invention, since the capacity of the capacitor is 5 to 30% with respect to the capacity of one gate line or the entire data line, the capacitor affects the original signal waveform of the gate line or the data line. It can be avoided. Further, assuming that 200 switching elements are connected to one gate line or data line, the capacitance of the capacitor is 10 to 60 times that of one switching element. The overvoltage can be reduced to 1/10 to 1/60.

また、本発明の電気光学装置は、前記コンデンサが電気光学装置の外周近傍に配置されていることが好ましい。
本発明によれば、電気光学装置におけるゲート線、データ線、共通電極線及びスイッチング素子などの本来の構成要素の配置に影響を与えることなく、静電保護用のコンデンサを複数配置することができる。したがって、本発明によれば、電気光学装置の各構成要素の高密度配置などを維持しながら、静電気破壊を効果的に防止することができる。
In the electro-optical device according to the aspect of the invention, it is preferable that the capacitor is disposed in the vicinity of the outer periphery of the electro-optical device.
According to the present invention, a plurality of capacitors for electrostatic protection can be arranged without affecting the arrangement of original components such as gate lines, data lines, common electrode lines, and switching elements in the electro-optical device. . Therefore, according to the present invention, electrostatic breakdown can be effectively prevented while maintaining a high-density arrangement of the components of the electro-optical device.

また、本発明の電気光学装置は、液晶表示装置の構成要素であり、前記駆動素子は前記画素電極と対向電極とで挟持された液晶を有してなる画素であり、前記スイッチング素子は薄膜トランジスタであり、前記薄膜トランジスタのゲートは前記ゲート線に接続されており、前記薄膜トランジスタは前記ゲート線に供給される信号に基づいて、前記データ線から信号を前記画素電極に供給するものであることが好ましい。
本発明によれば、液晶表示装置の薄膜トランジスタなどが静電気破壊することを効果的に回避することができる。したがって、本発明によれば、静電気に対して耐性の高い液晶表示装置を低コストで提供することができる。
The electro-optical device of the present invention is a component of a liquid crystal display device, the driving element is a pixel having a liquid crystal sandwiched between the pixel electrode and a counter electrode, and the switching element is a thin film transistor. Preferably, the gate of the thin film transistor is connected to the gate line, and the thin film transistor supplies a signal from the data line to the pixel electrode based on a signal supplied to the gate line.
According to the present invention, it is possible to effectively avoid electrostatic breakdown of a thin film transistor or the like of a liquid crystal display device. Therefore, according to the present invention, a liquid crystal display device highly resistant to static electricity can be provided at low cost.

また、本発明の電気光学装置は、前記コンデンサが前記液晶表示装置の表示領域の周辺に配置される周辺見切りに重なるように配置されていることが好ましい。
本発明によれば、液晶表示装置の表示領域にTFT及び画素電極などを高密度に配置しながら、静電気に対する耐性を高めることができる。したがって、高品位に画像を表示することができ、静電気に対する耐性が高くて、信頼性が高く長寿命の液晶表示装置を安価に提供することができる。
In the electro-optical device according to the aspect of the invention, it is preferable that the capacitor is disposed so as to overlap a peripheral parting disposed in the periphery of the display area of the liquid crystal display device.
According to the present invention, it is possible to increase resistance to static electricity while arranging TFTs, pixel electrodes, and the like in a display area of a liquid crystal display device at high density. Accordingly, an image can be displayed with high quality, and a liquid crystal display device with high resistance to static electricity, high reliability, and long life can be provided at low cost.

また、本発明の電気光学装置は、前記コンデンサが前記薄膜トランジスタの形成工程で形成されたものであることが好ましい。
本発明によれば、電気光学装置の製造時におけるTFTの形成工程において保護用のコンデンサを形成することができる。したがって、本発明は、製造コストの上昇を抑えながら静電気に強い電気光学装置を提供することができる。
In the electro-optical device according to the aspect of the invention, it is preferable that the capacitor is formed in the thin film transistor forming step.
According to the present invention, it is possible to form a protective capacitor in the TFT formation process at the time of manufacturing the electro-optical device. Therefore, the present invention can provide an electro-optical device that is resistant to static electricity while suppressing an increase in manufacturing cost.

また、本発明の電気光学装置は、前記コンデンサが、対向する一対の第1電極及び第2電極と、該第1電極と第2電極とで挟持されている絶縁膜とを有しており、前記コンデンサの第1電極は前記薄膜トランジスタのゲート電極と同一の構成材料からなり、前記コンデンサの絶縁膜は前記薄膜トランジスタのゲート絶縁膜と同一の構成材料からなり、前記コンデンサの第2電極は前記薄膜トランジスタのソース電極又はドレイン電極と同一の構成材料からなることが好ましい。
本発明によれば、電気光学装置の製造時に、TFTのゲート電極を形成するときにコンデンサの第1電極を形成でき、TFTの絶縁膜を形成するときにコンデンサの絶縁膜を形成でき、TFTのソース電極又はドレイン電極を形成するときにコンデンサの第2電極を形成することができる。換言すれば、TFTのゲート電極の形成層と同一の層でコンデンサの第1電極を形成でき、TFTの絶縁膜の形成層と同一の層でコンデンサの絶縁膜を形成でき、TFTのソース電極又はドレイン電極の形成層と同一の層でコンデンサの第2電極を形成することができる。したがって、本発明は、静電気に強く、且つ安価な電気光学装置を提供することができる。
In the electro-optical device according to the aspect of the invention, the capacitor includes a pair of opposing first and second electrodes, and an insulating film sandwiched between the first electrode and the second electrode. The first electrode of the capacitor is made of the same constituent material as the gate electrode of the thin film transistor, the insulating film of the capacitor is made of the same constituent material as the gate insulating film of the thin film transistor, and the second electrode of the capacitor is made of the thin film transistor It is preferable that it consists of the same constituent material as a source electrode or a drain electrode.
According to the present invention, when the electro-optical device is manufactured, the first electrode of the capacitor can be formed when forming the gate electrode of the TFT, and the insulating film of the capacitor can be formed when forming the insulating film of the TFT. The second electrode of the capacitor can be formed when forming the source or drain electrode. In other words, the capacitor first electrode can be formed in the same layer as the TFT gate electrode formation layer, the capacitor insulation film can be formed in the same layer as the TFT insulation film formation layer, the TFT source electrode or The second electrode of the capacitor can be formed of the same layer as the drain electrode formation layer. Therefore, the present invention can provide an electro-optical device that is resistant to static electricity and inexpensive.

また、本発明の電気光学装置は、前記コンデンサが、対向する一対の第1電極及び第2電極と、該第1電極と第2電極とで挟持されている絶縁膜とを有しており、前記コンデンサの第1電極は前記薄膜トランジスタのゲート電極と同一の膜厚であり、前記コンデンサの絶縁膜は前記薄膜トランジスタのゲート絶縁膜と同一の膜厚であり、前記コンデンサの第2電極は前記薄膜トランジスタのソース電極又はドレイン電極と同一の膜厚であることが好ましい。
本発明によれば、静電気保護用のコンデンサを形成するときに、エッチング処理などによって第1電極、第2電極及び絶縁膜の厚さを調整することなどの工程を不要にすることができる。そこで、本発明は、さらに安価で、且つ静電気に強い電気光学装置を提供することができる。
In the electro-optical device according to the aspect of the invention, the capacitor includes a pair of opposing first and second electrodes, and an insulating film sandwiched between the first electrode and the second electrode. The first electrode of the capacitor has the same thickness as the gate electrode of the thin film transistor, the insulating film of the capacitor has the same thickness as the gate insulating film of the thin film transistor, and the second electrode of the capacitor has the same thickness as the gate electrode of the thin film transistor. The film thickness is preferably the same as that of the source or drain electrode.
According to the present invention, when forming a capacitor for electrostatic protection, steps such as adjusting the thicknesses of the first electrode, the second electrode, and the insulating film by an etching process or the like can be eliminated. Therefore, the present invention can provide an electro-optical device that is more inexpensive and resistant to static electricity.

また、本発明の電気光学装置は、前記コンデンサの絶縁膜の誘電率が前記スイッチング素子の構成要素である絶縁膜の誘電率よりも高いことが好ましい。
本発明によれば、静電気保護用のコンデンサの単位面積当たりの静電容量を高めることができる。したがって、静電気保護用のコンデンサの占有面積を低減しながら、静電気に対する保護効果を高めることができる。
In the electro-optical device according to the aspect of the invention, it is preferable that the dielectric constant of the insulating film of the capacitor is higher than the dielectric constant of the insulating film that is a component of the switching element.
According to the present invention, the capacitance per unit area of the electrostatic protection capacitor can be increased. Therefore, the protection effect against static electricity can be enhanced while reducing the area occupied by the electrostatic protection capacitor.

また、本発明の電気光学装置は、前記共通電極線が電気光学装置の外周に沿って配置されていることが好ましい。
本発明によれば、静電気保護用のコンデンサを電気光学装置の外周に配置したときにそのコンデンサと共通電極線との距離を短くすることができる。そこで、本発明は、静電気に対する保護効果をより高めることができる。ここで、静電気保護用のコンデンサとゲート線又はデータ線との距離も短いことが好ましい。
In the electro-optical device according to the aspect of the invention, it is preferable that the common electrode line is disposed along the outer periphery of the electro-optical device.
According to the present invention, when a capacitor for electrostatic protection is disposed on the outer periphery of the electro-optical device, the distance between the capacitor and the common electrode line can be shortened. Therefore, the present invention can further enhance the protection effect against static electricity. Here, the distance between the electrostatic protection capacitor and the gate line or the data line is preferably short.

上記目的を達成するために、本発明の電子機器は、前記電気光学装置を備えていることを特徴とする。
本発明によれば、静電気に対する耐性が高く、安価で且つ高性能な電子機器を提供することができる。
In order to achieve the above object, an electronic apparatus according to an aspect of the invention includes the electro-optical device.
According to the present invention, it is possible to provide an electronic device having high resistance to static electricity, inexpensive and high performance.

以下、本発明の実施形態に係る電気光学装置および電子機器について、図面を参照して説明する。以下に示す実施形態では、電気光学装置の一例として液晶表示装置の表示部(マトリクス構造)を挙げる。   Hereinafter, an electro-optical device and an electronic apparatus according to an embodiment of the invention will be described with reference to the drawings. In the embodiments described below, a display unit (matrix structure) of a liquid crystal display device is given as an example of an electro-optical device.

図1は、本発明の実施形態に係る電気光学装置の一例を示す回路図である。マトリクス構造(電気光学装置)100は、TFT駆動によるアクティブマトリクス方式の液晶表示装置の表示部をなすものである。そして、マトリクス構造100は、Y軸方向に配置された複数のデータ線3a,3b,3cと、X軸方向に配置された複数のゲート線4a,4b,4cとが格子状に交差している構造を有してなる。そして、マトリクス構造100におけるデータ線3a,3b,3cとゲート線4a,4b,4cとの交差部位毎にTFT(スイッチング素子)2が配置されている。TFT2は、スイッチング素子であり、データ線3a,3b,3cと駆動素子である液晶画素1との間の信号伝送について制御するものである。このTFT2は、例えばnチャネルTFTとする。データ線3a,3b,3cには、そのデータ線3a,3b,3cの近傍に配置されているTFT2のソースが電気的に接続されている。ゲート線4a,4b,4cには、そのゲート線4a,4b,4cの近傍に配置されているTFT2のゲートが電気的に接続されている。   FIG. 1 is a circuit diagram illustrating an example of an electro-optical device according to an embodiment of the invention. The matrix structure (electro-optical device) 100 forms a display portion of an active matrix type liquid crystal display device driven by TFTs. In the matrix structure 100, a plurality of data lines 3a, 3b, 3c arranged in the Y-axis direction and a plurality of gate lines 4a, 4b, 4c arranged in the X-axis direction intersect in a lattice pattern. It has a structure. A TFT (switching element) 2 is arranged at each intersection of the data lines 3a, 3b, 3c and the gate lines 4a, 4b, 4c in the matrix structure 100. The TFT 2 is a switching element and controls signal transmission between the data lines 3a, 3b and 3c and the liquid crystal pixel 1 which is a driving element. The TFT 2 is an n-channel TFT, for example. The data line 3a, 3b, 3c is electrically connected to the source of the TFT 2 disposed in the vicinity of the data line 3a, 3b, 3c. The gates of the TFTs 2 disposed in the vicinity of the gate lines 4a, 4b, and 4c are electrically connected to the gate lines 4a, 4b, and 4c.

また、マトリクス構造100におけるデータ線3a,3b,3cとゲート線4a,4b,4cとの交差部位毎に、液晶画素(駆動素子)1が配置されている。液晶画素1は、TFT2を流れる信号で駆動される駆動素子をなす。そして、液晶画素1は、液晶を画素電極1aと対向電極1bとで挟持する構成を有してなる。画素電極1aは、TFT2のドレインに電気的に接続されている。対向電極1bには基準電位(例えば0ボルトあるいは数ボルト)が印加されている構成となっている。なお、マトリクス構造100において、液晶は画素毎に区画されているものではない。すなわち、液晶は、マトリクス構造100の表示領域全体に区画されることなく介在されており、一対の基板に挟持されている。   Further, a liquid crystal pixel (driving element) 1 is arranged at each intersection of the data lines 3a, 3b, 3c and the gate lines 4a, 4b, 4c in the matrix structure 100. The liquid crystal pixel 1 serves as a driving element driven by a signal flowing through the TFT 2. The liquid crystal pixel 1 has a configuration in which the liquid crystal is sandwiched between the pixel electrode 1a and the counter electrode 1b. The pixel electrode 1a is electrically connected to the drain of the TFT2. A reference potential (for example, 0 volts or several volts) is applied to the counter electrode 1b. In the matrix structure 100, the liquid crystal is not partitioned for each pixel. That is, the liquid crystal is interposed without being partitioned in the entire display region of the matrix structure 100 and is sandwiched between a pair of substrates.

このような構成のマトリクス構造100は、TFT2によって明暗などの表示状態が駆動制御される複数の液晶画素1が碁盤の目のように配置されており、所望形状の画像を表示することができる。画像表示においては、データ線3a,3b,3cに画像信号(データ信号)が供給され、ゲート線4a,4b,4cには走査信号が供給されることとなる。例えば、ゲート線4a,4b,4cに順次印加されるパルス状の走査信号によって、各TFT2が一定期間だけON(導通状態)となる。この一定期間に、データ線3a,3b,3cに印加されている画像信号がTFT2を通って画素電極1aに印加される。画素電極1aに印加されされた画像信号(電位)は、液晶画素1において一定期間保持される。画素電極1aと対向電極1bで挟持されている液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化して、光の透過率を変調し、階調表示を可能にする。これにより、その液晶画素1は、一定期間、画像信号に応じたほぼ一定の明度になる。   In the matrix structure 100 having such a configuration, a plurality of liquid crystal pixels 1 whose display states such as light and dark are driven and controlled by the TFTs 2 are arranged like a grid, and an image having a desired shape can be displayed. In the image display, image signals (data signals) are supplied to the data lines 3a, 3b, 3c, and scanning signals are supplied to the gate lines 4a, 4b, 4c. For example, each of the TFTs 2 is turned on (conductive state) for a certain period by a pulsed scanning signal sequentially applied to the gate lines 4a, 4b, and 4c. During this fixed period, the image signal applied to the data lines 3a, 3b, 3c is applied to the pixel electrode 1a through the TFT 2. The image signal (potential) applied to the pixel electrode 1a is held in the liquid crystal pixel 1 for a certain period. The liquid crystal sandwiched between the pixel electrode 1a and the counter electrode 1b changes the orientation and order of the molecular assembly depending on the applied voltage level, modulates the light transmittance, and enables gradation display. As a result, the liquid crystal pixel 1 has substantially constant brightness according to the image signal for a certain period.

例えば、マトリクス構造100は、ノーマリホワイト型の表示部をなすものとする。すると、画像信号のレベルがゼロレベルのとき、その液晶画素1は白表示(最低状態)となる。画像信号のレベルが最大レベルのとき、その液晶画素1は黒表示(最大状態)となる。画像信号のレベルが中間レベルのとき、その液晶画素1は灰色(中間調)表示となる。なお、図1においては、画像信号を供給するデータ線駆動回路及び走査信号を供給するゲート線駆動回路は示していない。また、各液晶画素1にカラーフィルタを重ねることにより、カラー画像を表示する構成ともなる。   For example, it is assumed that the matrix structure 100 forms a normally white display unit. Then, when the level of the image signal is zero, the liquid crystal pixel 1 is displayed in white (minimum state). When the level of the image signal is the maximum level, the liquid crystal pixel 1 is displayed in black (maximum state). When the level of the image signal is an intermediate level, the liquid crystal pixel 1 is displayed in gray (halftone). In FIG. 1, a data line driving circuit for supplying an image signal and a gate line driving circuit for supplying a scanning signal are not shown. Further, a color image is displayed by overlaying a color filter on each liquid crystal pixel 1.

さらに、本実施形態のマトリクス構造100は、共通電極線5と、コンデンサCとを有している。共通電極線5は、基準電位にされる線状の導体である。ここで基準電位とは、例えば、画像信号又は走査信号の基準電位(Signal Ground)の意味としてもよく、筐体接地(Frame Ground)の意味としてもよい。そして、共通電極線5は、マトリクス構造100の外周に沿って配置されていることとしてもよい。   Furthermore, the matrix structure 100 of the present embodiment includes a common electrode line 5 and a capacitor C. The common electrode line 5 is a linear conductor having a reference potential. Here, the reference potential may mean, for example, a reference potential (Signal Ground) of an image signal or a scanning signal, or may mean a case ground (Frame Ground). The common electrode line 5 may be disposed along the outer periphery of the matrix structure 100.

コンデンサCは、ゲート線4a,4b,4cと共通電極線5との間、及びデータ線3a,3b,3cと共通電極線5との間に、それぞれ配置されている。すなわち、コンデンサCの一方端子はデータ線3a,3b,3c又はゲート線4a,4b,4cのいずれか一つに接続され、そのコンデンサCの他方端子は共通電極線5に接続されている。なお、コンデンサCの端子とデータ線3a,3b,3c又はゲート線4a,4b,4cとを接続する配線等はできるだけ短いことが好ましい。また、コンデンサCの端子と共通電極線5とを接続する配線等もできるだけ短いことが好ましい。   The capacitor C is disposed between the gate lines 4a, 4b, 4c and the common electrode line 5, and between the data lines 3a, 3b, 3c and the common electrode line 5, respectively. That is, one terminal of the capacitor C is connected to any one of the data lines 3 a, 3 b, 3 c or the gate lines 4 a, 4 b, 4 c, and the other terminal of the capacitor C is connected to the common electrode line 5. Note that the wiring connecting the terminal of the capacitor C and the data lines 3a, 3b, 3c or the gate lines 4a, 4b, 4c is preferably as short as possible. Further, it is preferable that the wiring connecting the terminal of the capacitor C and the common electrode line 5 is as short as possible.

このように配置されたコンデンサCは、マトリクス構造100のTFT2などの構成要素を静電気破壊から保護するものである。例えば、静電気がマトリク構造100のゲート線4aに入った場合、そのゲート線4aは1000ボルト位にまで電位が瞬間的に上昇することがある。しかし、ゲート線4aに入った静電気の電荷は、ゲート線4aをなす導電体を通って、先ず、ゲート線4aと共通電極線5との間に配置されているコンデンサCに入る。すると、ゲート線4aの電位は、急激に低下し、TFT2の耐圧電圧(例えば100ボルト)以下となる。ここで、静電気の電荷が導電体を通ってコンデンサCに入るのに要する時間は、TFT2のゲート絶縁膜などを通り抜けるのに要する時間よりも短い。これらより、このゲート線4aの電位低下は、TFT2のゲートとソース又はドレインとの間を静電気の電荷が通ることによりそのTFT2が破壊される前に、行われる。   The capacitor C arranged in this way protects components such as the TFT 2 of the matrix structure 100 from electrostatic breakdown. For example, when static electricity enters the gate line 4a of the matrix structure 100, the potential of the gate line 4a may instantaneously rise to about 1000 volts. However, the electrostatic charge that has entered the gate line 4 a first passes through the conductor forming the gate line 4 a and then enters the capacitor C that is disposed between the gate line 4 a and the common electrode line 5. Then, the potential of the gate line 4a rapidly decreases and becomes equal to or lower than the withstand voltage (for example, 100 volts) of the TFT2. Here, the time required for the electrostatic charge to enter the capacitor C through the conductor is shorter than the time required to pass through the gate insulating film of the TFT 2. From these, the potential of the gate line 4a is lowered before the TFT 2 is destroyed due to electrostatic charges passing between the gate of the TFT 2 and the source or drain.

これらにより、本実施形態のマトリクス構造100は、静電気によりTFT2などの構成要素が破壊されることを、コンデンサCによって、従来よりも確実に回避することができる。そこで、本実施形態によれば、静電気に強いマトリクス構造100を低コストで提供することができる。   As a result, the matrix structure 100 of the present embodiment can more reliably avoid the destruction of the components such as the TFT 2 due to static electricity by the capacitor C as compared with the conventional case. Therefore, according to the present embodiment, the matrix structure 100 that is resistant to static electricity can be provided at low cost.

また、コンデンサCの容量は、1つのTFT2のゲートとソース間の容量を第1容量として、そのTFT2のゲートとドレイン間の容量を第2容量としたときに、その第1容量又は第2容量の10倍以上あることが好ましい。このようにすると、静電気の電位(信号)に対しては、1つのTFT2の第1容量及び第2容量がコンデンサCの容量だけ増えることと等価となる。すなわち、TFT2の第1容量及び第2容量(C)が10倍以上になったこととなる。そして、静電気の電荷Q(クーロン)、静電容量C(ファラッド)及び電圧V(ボルト)の関係は
V=Q/C
である。そこで、本実施形態のマトリクス構造100は、静電気の過大電圧(例えば1000ボルト)を1/10以下(100ボルト以下)に低減することができる。
The capacity of the capacitor C is the first capacity or the second capacity when the capacity between the gate and the source of one TFT 2 is the first capacity and the capacity between the gate and the drain of the TFT 2 is the second capacity. It is preferable that it is 10 times or more. This is equivalent to increasing the first capacitance and the second capacitance of one TFT 2 by the capacitance of the capacitor C with respect to the electrostatic potential (signal). That is, the first capacitor and the second capacitor (C) of the TFT 2 are 10 times or more. The relationship between the electrostatic charge Q (coulomb), the capacitance C (farad) and the voltage V (volt) is V = Q / C
It is. Therefore, the matrix structure 100 of the present embodiment can reduce an excessive voltage of static electricity (for example, 1000 volts) to 1/10 or less (100 volts or less).

また、コンデンサCの容量は、コンデンサの一端が接続されているゲート線4a,4b,4c又はデータ線3a,3b,3cに印加される信号の内容を変えない容量であることが好ましい。換言すれば、データ線3a,3b,3cに接続されているコンデンサCの容量は、画像信号の内容を変えない容量であることが好ましい。また、ゲート線4a,4b,4c又に接続されているコンデンサCの容量は、走査信号の内容を変えない容量であることが好ましい。   The capacitance of the capacitor C is preferably a capacitance that does not change the content of the signal applied to the gate lines 4a, 4b, 4c or the data lines 3a, 3b, 3c to which one end of the capacitor is connected. In other words, the capacitance of the capacitor C connected to the data lines 3a, 3b, 3c is preferably a capacitance that does not change the content of the image signal. Further, the capacitance of the capacitor C connected to the gate lines 4a, 4b, 4c is preferably a capacitance that does not change the content of the scanning signal.

具体的には、例えば、1本のデータ線3a,3b,3cに接続されているコンデンサCの容量は、その1本のデータ線3a,3b,3cに接続されている複数のTFT2の第1容量又は第2容量の合計の50パーセント以下(又は5〜30パーセント)であることが好ましい。さらに具体的には、1本のデータ線3a,3b,3cに接続されているコンデンサCの容量は、その1本のデータ線3a,3b,3cに接続されている複数のTFT2の第1容量又は第2容量の合計の10パーセント位であることが好ましい。   Specifically, for example, the capacitance of the capacitor C connected to one data line 3a, 3b, 3c is the first of the plurality of TFTs 2 connected to the one data line 3a, 3b, 3c. It is preferably 50% or less (or 5 to 30%) of the total of the capacity or the second capacity. More specifically, the capacitance of the capacitor C connected to one data line 3a, 3b, 3c is the first capacitance of the plurality of TFTs 2 connected to the one data line 3a, 3b, 3c. Alternatively, it is preferably about 10 percent of the total of the second capacity.

また、1本のゲート線4a,4b,4cに接続されているコンデンサCの容量は、その1本のゲート線4a,4b,4cに接続されている複数のTFT2の第1容量又は第2容量の合計の50パーセント以下(又は5〜30パーセント)であることが好ましい。さらに具体的には、1本のゲート線4a,4b,4cに接続されているコンデンサCの容量は、その1本のゲート線4a,4b,4cに接続されている複数のTFT2の第1容量又は第2容量の合計の10パーセント位であることが好ましい。   The capacitance of the capacitor C connected to the single gate line 4a, 4b, 4c is the first capacitance or the second capacitance of the plurality of TFTs 2 connected to the single gate line 4a, 4b, 4c. It is preferable that it is 50 percent or less (or 5 to 30 percent) of the total of the above. More specifically, the capacitance of the capacitor C connected to one gate line 4a, 4b, 4c is the first capacitance of the plurality of TFTs 2 connected to the one gate line 4a, 4b, 4c. Alternatively, it is preferably about 10 percent of the total of the second capacity.

このようにコンデンサCの容量を1本のゲート線又はデータ線に接続されている複数のTFT2の第1容量又は第2容量の合計の10パーセントとした場合について考察してみる。すると、例えば1本のゲート線4a,4b,4cに200個のTFT2が接続されている場合、1つのTFT2の第1容量又は第2容量(C)に200を掛けた200Cの静電容量を1本のゲート線4a,4b,4cが有することとなる。すると、コンデンサの容量が200Cの10パーセントとすると、1本のゲート線4a,4b,4cに1つのコンデンサCが接続されている場合、
{200C+200C×0.1}=220C
の静電容量を1本のゲート線4a,4b,4cが有することとなる。したがって、コンデンサCをゲート線4a,4b,4cに接続したことによるそのゲート線4a,4b,4c全体での容量の増加が10パーセントであるので、そのコンデンサCがゲート線4a,4b,4cに印加される本来の走査信号に影響を与えることを回避することができる。
Consider the case where the capacitance of the capacitor C is 10% of the total of the first capacitance or the second capacitance of the plurality of TFTs 2 connected to one gate line or data line. Then, for example, when 200 TFTs 2 are connected to one gate line 4a, 4b, 4c, a capacitance of 200C obtained by multiplying the first capacitor or the second capacitor (C) of one TFT 2 by 200 is obtained. One gate line 4a, 4b, 4c has. Then, assuming that the capacity of the capacitor is 10% of 200C, when one capacitor C is connected to one gate line 4a, 4b, 4c,
{200C + 200C × 0.1} = 220C
That is, one gate line 4a, 4b, 4c has the above-mentioned capacitance. Therefore, since the increase in the capacitance of the entire gate lines 4a, 4b, 4c due to the connection of the capacitor C to the gate lines 4a, 4b, 4c is 10%, the capacitor C is connected to the gate lines 4a, 4b, 4c. It is possible to avoid affecting the original scanning signal to be applied.

ここで、走査信号又は画像信号は、1本のデータ線3a,3b,3c又はゲート線4a,4b,4cに接続される全てのTFT2に対して供給されるが、静電気によるマトリクス構造100への影響は1つのTFT2に対して及ぼすと経験的に考えられる。そこで、上記の1本のゲート線4a,4b,4cの場合、静電気の電圧に対しては、1つのTFT2の容量はコンデンサCにより、
{C+200C×0.1}=21C
となる。したがって、静電気に対しては、コンデンサCによりTFT2の容量が約21倍となる。
Here, the scanning signal or the image signal is supplied to all the TFTs 2 connected to one data line 3a, 3b, 3c or gate line 4a, 4b, 4c. It is empirically considered that the influence is exerted on one TFT 2. Therefore, in the case of the one gate line 4a, 4b, 4c described above, the capacitance of one TFT 2 is reduced by the capacitor C against the electrostatic voltage.
{C + 200C × 0.1} = 21C
It becomes. Therefore, the capacitance of the TFT 2 is increased about 21 times by the capacitor C against static electricity.

これらにより、本実施形態のマトリクス構造100は、本来の構成に対してコンデンサCを追加することにより、走査信号及び画像信号による本来の動作を正確に実行でき、且つ、静電気による破壊を回避することができる。なお、走査信号又は画像信号に対するコンデンサCの容量の影響を予め考慮して、その走査信号又は画像信号の波形を予め設定しておくこととしてもよい。   As a result, the matrix structure 100 of the present embodiment can accurately execute the original operation by the scanning signal and the image signal by adding the capacitor C to the original configuration, and avoids the breakdown due to static electricity. Can do. The waveform of the scanning signal or image signal may be set in advance in consideration of the influence of the capacitance of the capacitor C on the scanning signal or image signal.

図2は本発明の他の実施形態に係るマトリクス構造200の一例を示す回路図である。図2において図1の構成要素と同一のものには同一符号を付けている。マトリクス構造200では、複数のコンデンサ2がマトリクス構造200の外周近傍に配置されている。そして、共通電極線5はマトリクス構造200の外周(4辺)に配置されている。複数のコンデンサ2は、マトリクス構造200における共通電極線5の内側であってその共通電極線5の近傍に配置されている。したがって、複数のコンデンサ2は、マトリクス構造200の4辺近傍にほぼ等間隔で配置されている。   FIG. 2 is a circuit diagram showing an example of a matrix structure 200 according to another embodiment of the present invention. In FIG. 2, the same components as those in FIG. In the matrix structure 200, a plurality of capacitors 2 are arranged near the outer periphery of the matrix structure 200. The common electrode line 5 is disposed on the outer periphery (four sides) of the matrix structure 200. The plurality of capacitors 2 are arranged inside the common electrode line 5 in the matrix structure 200 and in the vicinity of the common electrode line 5. Therefore, the plurality of capacitors 2 are arranged at almost equal intervals in the vicinity of the four sides of the matrix structure 200.

また、コンデンサ2は、いわゆる周辺見切りの形成領域に重なる位置に配置されていることが好ましい。ここで、周辺見切りとは、マトリクス構造200における表示領域(液晶画素1の配置領域)の周辺を囲むように配置される領域であり、例えば遮光性材料からなる部材が配置される領域である。なお、図2に示すゲート線駆動回路20及びデータ線駆動回路30は、マトリクス構造200の構成要素としてもよく、マトリクス構造200には含まれない(液晶表示装置の他の)構成部材としてもよい。ゲート線駆動回路20はゲート線4a,4b,4cに走査信号を出力するものである。データ線駆動回路30は、データ線3a,3b,3cに画像信号を出力するものである。   Moreover, it is preferable that the capacitor | condenser 2 is arrange | positioned in the position which overlaps with the formation area of what is called a peripheral parting. Here, the peripheral parting is an area arranged so as to surround the periphery of the display area (arrangement area of the liquid crystal pixels 1) in the matrix structure 200, for example, an area where a member made of a light shielding material is arranged. Note that the gate line driving circuit 20 and the data line driving circuit 30 shown in FIG. 2 may be constituent elements of the matrix structure 200, or may be constituent elements that are not included in the matrix structure 200 (other liquid crystal display devices). . The gate line driving circuit 20 outputs a scanning signal to the gate lines 4a, 4b, 4c. The data line driving circuit 30 outputs image signals to the data lines 3a, 3b, 3c.

これらにより、マトリクス構造200によれば、データ線3a,3b,3c、ゲート線4a,4b,4c、共通電極線5及びTFT2などの表示領域に配置される本来の構成要素の配置に影響を与えることなく、静電保護用のコンデンサ2を複数配置することができる。したがって、本実施形態によれば、マトリクス構造200の表示領域における本来の構成要素の高密度配置などを維持しながら、静電気破壊を効果的に防止することができる。したがって、マトリクス構造200を用いることにより、高品位に画像を表示することができ、静電気に対する耐性が高くて、信頼性が高く長寿命の液晶表示装置を安価に提供することができる。   Thus, according to the matrix structure 200, the arrangement of the original components arranged in the display area such as the data lines 3a, 3b, 3c, the gate lines 4a, 4b, 4c, the common electrode line 5, and the TFT 2 is affected. A plurality of capacitors 2 for electrostatic protection can be arranged without any problem. Therefore, according to the present embodiment, electrostatic breakdown can be effectively prevented while maintaining the high density arrangement of the original components in the display area of the matrix structure 200. Therefore, by using the matrix structure 200, an image can be displayed with high quality, and a liquid crystal display device with high resistance to static electricity, high reliability, and long life can be provided at low cost.

また、本実施形態のマトリクス構造200は、共通電極線5がマトリクス構造200の外周に沿って配置されている。これにより、コンデンサCと共通電極線5との距離を短くすることができる。そこで、マトリクス構造200は、静電気に対する保護効果をより高めることができる。また、コンデンサCとデータ線3a,3b,3c又はゲート線4a,4b,4cとの距離も短いことが好ましい。   In the matrix structure 200 of the present embodiment, the common electrode lines 5 are arranged along the outer periphery of the matrix structure 200. Thereby, the distance between the capacitor C and the common electrode line 5 can be shortened. Therefore, the matrix structure 200 can further enhance the protection effect against static electricity. The distance between the capacitor C and the data lines 3a, 3b, 3c or the gate lines 4a, 4b, 4c is preferably short.

(液晶表示装置)
図3は、本発明の実施形態に係る液晶表示装置の要部を示す平面図である。この液晶表示装置の要部は、上記実施形態のマトリクス構造100を有してなるものである。なお、図3において図1に示す構成要素と同一のものには同一符号を付けている。
(Liquid crystal display device)
FIG. 3 is a plan view showing a main part of the liquid crystal display device according to the embodiment of the present invention. The main part of this liquid crystal display device has the matrix structure 100 of the above embodiment. In FIG. 3, the same components as those shown in FIG.

本液晶表示装置の要部は、マトリクス構造100に相当する構成をなすTFTアレイ基板7を有する。そして、図3に示すように、TFTアレイ基板7上に、インジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜からなる複数の画素電極1a(輪郭を破線で示す)がマトリクス状に配置されており、画素電極1aの紙面縦方向に延びる辺に沿ってデータ線3(輪郭を2点鎖線で示す)が設けられ、紙面横方向に延びる辺に沿ってゲート線(走査線)4および容量線6(ともに輪郭を実線で示す)が設けられている。   The main part of the liquid crystal display device includes a TFT array substrate 7 having a configuration corresponding to the matrix structure 100. As shown in FIG. 3, a plurality of pixel electrodes 1a (contours are indicated by broken lines) made of a transparent conductive film such as indium tin oxide (hereinafter abbreviated as ITO) on the TFT array substrate 7. ) Are arranged in a matrix, and data lines 3 (the outline is indicated by a two-dot chain line) are provided along the side of the pixel electrode 1a that extends in the vertical direction on the paper surface. (Scanning line) 4 and capacitive line 6 (both contours are indicated by solid lines) are provided.

本液晶表示装置の要部において、ゲート線4は、複数のデータ線3に交差する主ゲート線4Aと、該主ゲート線4Aから分岐して延びた分岐ゲート線4Bとを備え、ポリシリコン膜からなる半導体層(第1の容量電極)8(輪郭を1点鎖線で示す)には、分岐ゲート線4Bおよび主ゲート線4Aに交差するL字状部8aが形成されている。すなわち、このL字状部8aは、主ゲート線4Aおよび分岐ゲート線4Bと交差して、2つのチャネル領域を形成している。   In the main part of the present liquid crystal display device, the gate line 4 includes a main gate line 4A intersecting with the plurality of data lines 3, and a branch gate line 4B extending from the main gate line 4A, and a polysilicon film. An L-shaped portion 8a intersecting the branch gate line 4B and the main gate line 4A is formed in the semiconductor layer (first capacitor electrode) 8 (contour is indicated by a one-dot chain line). That is, the L-shaped portion 8a intersects the main gate line 4A and the branch gate line 4B to form two channel regions.

半導体層8のL字状部8aの両端にコンタクトホール9,10が形成され、一方のコンタクトホール9はデータ線3と半導体層8のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール10はドレイン電極11(輪郭を2点鎖線で示す)と半導体層8のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。すなわち、ソースコンタクトホール9とドレインコンタクトホール10とは、ゲート線4を挟んで互いに反対側に配設されている。また、ドレイン電極11上のドレインコンタクトホール10が設けられた側と反対側の端部には、ドレイン電極11と画素電極1aとを電気的に接続するための画素コンタクトホール12が形成されている。   Contact holes 9 and 10 are formed at both ends of the L-shaped portion 8a of the semiconductor layer 8, and one contact hole 9 serves as a source contact hole that electrically connects the data line 3 and the source region of the semiconductor layer 8, and the other The contact hole 10 is a drain contact hole that electrically connects the drain electrode 11 (the outline is indicated by a two-dot chain line) and the drain region of the semiconductor layer 8. That is, the source contact hole 9 and the drain contact hole 10 are disposed on opposite sides of the gate line 4. Further, a pixel contact hole 12 for electrically connecting the drain electrode 11 and the pixel electrode 1a is formed at the end of the drain electrode 11 opposite to the side where the drain contact hole 10 is provided. .

本液晶表示装置の要部におけるTFT2は、半導体層8のL字状部8aで主ゲート線4Aおよび分岐ゲート線4Bに交差しており、半導体層8とゲート線4が2回交差していることになるため、1つの半導体層上に2つのゲートを有するTFT、いわゆるデュアルゲート型TFTを構成する。また、容量線6はゲート線4に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部6aがデータ線3に沿って紙面縦方向に延びている。そこで、ともにデータ線3に沿った半導体層8と容量線6とによって蓄積容量5が形成されている。なお、本実施形態では、分岐ゲート線4Bの半分を、データ線3の幅を拡げた幅広部3Aで覆うことにより、この部分のチャネル領域に光が入ることを抑制している。   The TFT 2 in the main part of the present liquid crystal display device intersects the main gate line 4A and the branch gate line 4B at the L-shaped portion 8a of the semiconductor layer 8, and the semiconductor layer 8 and the gate line 4 intersect twice. Therefore, a TFT having two gates on one semiconductor layer, a so-called dual gate type TFT is formed. Further, the capacitor line 6 extends along the gate line 4 so as to pass through pixels arranged in the horizontal direction on the paper surface, and a branched part 6 a extends along the data line 3 in the vertical direction on the paper surface. Therefore, the storage capacitor 5 is formed by the semiconductor layer 8 and the capacitor line 6 along the data line 3. In the present embodiment, half of the branch gate line 4B is covered with the wide portion 3A in which the width of the data line 3 is increased, thereby suppressing light from entering the channel region of this portion.

図4は、TFTアレイ基板7の断面構造を示す図である。図4に示すように、TFTアレイ基板7はガラス基板41を支持基板として内面上に下地絶縁膜42を介してTFT2が形成されている。該TFT2は、ゲート線4、該ゲート線4からの電界によりチャネルが形成される半導体層8のチャネル領域50、ゲート線4と半導体層8とを絶縁する絶縁薄膜であるゲート絶縁膜44、データ線3、半導体層8のソース領域49及びドレイン領域51を備えている。   FIG. 4 is a diagram showing a cross-sectional structure of the TFT array substrate 7. As shown in FIG. 4, the TFT array substrate 7 has a glass substrate 41 as a supporting substrate, and the TFT 2 is formed on the inner surface via a base insulating film 42. The TFT 2 includes a gate line 4, a channel region 50 of the semiconductor layer 8 in which a channel is formed by an electric field from the gate line 4, a gate insulating film 44 that is an insulating thin film that insulates the gate line 4 and the semiconductor layer 8, data Line 3, source region 49 and drain region 51 of semiconductor layer 8 are provided.

また、ゲート線4及びゲート絶縁膜44上を含むガラス基板41上には、ソース領域49へ通じるソースコンタクトホール9及びドレイン領域51へ通じるドレインコンタクトホール10がそれぞれ形成された第1層間絶縁層52が形成されている。つまり、データ線3は、第1層間絶縁層52を貫通するソースコンタクトホール9を介してソース領域49に電気的に接続されている。さらに、データ線3及び第1層間絶縁層51上には、ドレイン領域51へ通じるドレインコンタクトホール10が形成された第2層間絶縁層53が形成されている。つまり、ドレイン領域51は、第1層間絶縁層52及び第2層間絶縁層53を貫通するドレインコンタクトホール10を介してドレイン電極11及び画素電極1aに電気的に接続されている。また、第2層間絶縁層53及び画素電極1a上には、ラビング処理により一定のラビング方向Yに配向処理が施された配向膜54が設けられている。この配向膜54は、ポリイミド系の高分子樹脂からなる水平配向膜である。   Further, on the glass substrate 41 including the gate line 4 and the gate insulating film 44, the first interlayer insulating layer 52 in which the source contact hole 9 leading to the source region 49 and the drain contact hole 10 leading to the drain region 51 are respectively formed. Is formed. That is, the data line 3 is electrically connected to the source region 49 through the source contact hole 9 that penetrates the first interlayer insulating layer 52. Further, a second interlayer insulating layer 53 in which the drain contact hole 10 leading to the drain region 51 is formed is formed on the data line 3 and the first interlayer insulating layer 51. That is, the drain region 51 is electrically connected to the drain electrode 11 and the pixel electrode 1a through the drain contact hole 10 penetrating the first interlayer insulating layer 52 and the second interlayer insulating layer 53. Further, an alignment film 54 that has been subjected to an alignment process in a certain rubbing direction Y by a rubbing process is provided on the second interlayer insulating layer 53 and the pixel electrode 1a. The alignment film 54 is a horizontal alignment film made of a polyimide-based polymer resin.

なお、上記幅広部(遮光層)3A及び容量線(遮光層)6は、各画素の表示領域以外の領域を遮光するいわゆるブラックマトリクスとして機能する。すなわち、幅広部3A及び容量線6は、ディスクリネーション部を隠す機能に加え、対向基板15の側からの入射光がTFT2の半導体層8におけるチャネル領域50、ソース領域49及びドレイン領域51等に侵入することを防止すると共に、コントラスト比の向上、カラーフィルタ色材の混色防止等の機能を有している。   The wide portion (light shielding layer) 3A and the capacitor line (light shielding layer) 6 function as a so-called black matrix that shields light from areas other than the display area of each pixel. That is, the wide portion 3A and the capacitor line 6 have a function of hiding the disclination portion, and incident light from the counter substrate 15 side enters the channel region 50, the source region 49, the drain region 51, and the like in the semiconductor layer 8 of the TFT 2. In addition to preventing intrusion, it has functions such as improving the contrast ratio and preventing color mixing of the color filter color material.

本液晶表示装置の要部では、幅広部3A及び容量線6と画素電極1aとの重なり部(図3中のハッチング部分)が、画素電極1aの周縁部分のうちラビング方向Yの逆方向側の周縁部分(ディスクリネーションが大きい領域)と重なる領域がラビング方向Yの順方向側の周縁部分(ディスクリネーションが小さい領域)よりも広く形成されている。すなわち、重なり部aより重なり部bの幅が広いとともに、重なり部dより重なり部cの幅が広く設定され、重なり部が左右及び上下で非対称になっている。なお、これらの重なり部a,b,c,dの幅は、その部分で生じるディスクリネーションの範囲に応じて決定される。   In the main part of the present liquid crystal display device, the overlapping part (hatched part in FIG. 3) of the wide part 3A and the capacitor line 6 and the pixel electrode 1a is located on the opposite side of the rubbing direction Y in the peripheral part of the pixel electrode 1a. A region overlapping with the peripheral portion (region where the disclination is large) is formed wider than the peripheral portion (region where the disclination is small) on the forward direction side in the rubbing direction Y. That is, the width of the overlapping portion b is wider than that of the overlapping portion a, and the width of the overlapping portion c is set wider than that of the overlapping portion d, so that the overlapping portion is asymmetric on the left and right and top and bottom. Note that the widths of these overlapping portions a, b, c, and d are determined according to the range of disclination that occurs in those portions.

図5はTFTアレイ基板7を有してなる液晶表示装置40の全体構成を示す平面図である。すなわち、図5は本実施形態の応用例に係る液晶表示装置40の全体構成を示している。図6は図5に示す液晶表示装置40の断面図である。液晶表示装置40は、TFTアレイ基板7と対向基板15とで液晶層116を挟持した構成を有している。   FIG. 5 is a plan view showing the overall configuration of the liquid crystal display device 40 having the TFT array substrate 7. That is, FIG. 5 shows an overall configuration of a liquid crystal display device 40 according to an application example of the present embodiment. 6 is a cross-sectional view of the liquid crystal display device 40 shown in FIG. The liquid crystal display device 40 has a configuration in which the liquid crystal layer 116 is sandwiched between the TFT array substrate 7 and the counter substrate 15.

図5および図6において、TFTアレイ基板7の上には、シール材28がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜29が設けられている。この遮光膜29が設けられている領域が、上記「周辺見切り」の領域に該当し、遮光膜29に重なる位置に図1及び図2に示すコンデンサCが配置されている。   5 and 6, a sealing material 28 is provided on the TFT array substrate 7 along the edge thereof, and a light shielding film 29 as a frame is provided in parallel to the inside thereof. The region where the light shielding film 29 is provided corresponds to the “peripheral parting” region, and the capacitor C shown in FIGS. 1 and 2 is arranged at a position overlapping the light shielding film 29.

シール材28の外側の領域には、データ線駆動回路130および外部回路接続端子31がTFTアレイ基板7の一辺に沿って設けられており、ゲート線駆動回路32がこの一辺に隣接する2辺に沿って設けられている。ゲート線4に供給される走査信号遅延が問題にならないのならば、ゲート線駆動回路32は片側だけでも良いことは言うまでもない。また、データ線駆動回路130を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線3は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線3は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線3を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、TFTアレイ基板7の残る一辺には、画像表示領域の両側に設けられたゲート線駆動回路32間をつなぐための複数の配線33が設けられている。また、内側に対向電極が形成された対向基板15のコーナー部の少なくとも1箇所には、TFTアレイ基板7と対向基板15との間で電気的導通をとるための導通材34が設けられている。そして、シール材28とほぼ同じ輪郭を持つ対向基板15が該シール材28によりTFTアレイ基板7に固着されている。   A data line driving circuit 130 and an external circuit connection terminal 31 are provided along one side of the TFT array substrate 7 in a region outside the sealing material 28, and the gate line driving circuit 32 is provided on two sides adjacent to the one side. It is provided along. Needless to say, if the delay of the scanning signal supplied to the gate line 4 does not become a problem, the gate line driving circuit 32 may be only on one side. Further, the data line driving circuit 130 may be arranged on both sides along the side of the image display area. For example, the odd-numbered data lines 3 supply an image signal from a data line driving circuit disposed along one side of the image display area, and the even-numbered data lines 3 are on the opposite side of the image display area. The image signal may be supplied from a data line driving circuit arranged along the line. If the data lines 3 are driven in a comb shape in this way, the area occupied by the data line driving circuit can be expanded, and a complicated circuit can be configured. Further, on the remaining side of the TFT array substrate 7, a plurality of wirings 33 are provided for connecting between the gate line driving circuits 32 provided on both sides of the image display area. In addition, a conductive material 34 for providing electrical continuity between the TFT array substrate 7 and the counter substrate 15 is provided in at least one corner of the counter substrate 15 on which the counter electrode is formed inside. . The counter substrate 15 having substantially the same outline as the sealing material 28 is fixed to the TFT array substrate 7 by the sealing material 28.

本液晶表示装置40では、幅広部3A及び容量線6と画素電極1aとの重なり部において、画素電極1aの周縁部分のうちラビング方向Yの逆方向側の周縁部分と重なる領域がラビング方向Yの順方向側と重なる領域よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさのブラックマトリクス(重なり部)が配置されて、開口部からディスクリネーションが出ることを防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させることができる。   In the present liquid crystal display device 40, in the overlapping portion of the wide portion 3A and the capacitor line 6 and the pixel electrode 1a, the region overlapping the peripheral portion on the opposite side of the rubbing direction Y in the peripheral portion of the pixel electrode 1a is in the rubbing direction Y. Since it is formed wider than the area overlapping the forward direction side, an appropriate size black matrix (overlapping part) is arranged according to the size of disclination determined by the rubbing direction, and disclination from the opening Can be prevented, and the aperture ratio can be improved by not shielding light more than necessary in a portion where the disclination is small.

なお、上記液晶表示装置40では、遮光層としてデータ線3の一部である幅広部3A及び容量線6を用いたが、これらとは別に遮光層を設けても構わない。例えば、対向基板15の内側にブラックマトリクスを形成してもよい。但し、本液晶表示装置40のようにデータ線3の幅広部3A及び容量線6をブラックマトリクスとしても機能させれば、別個にブラックマトリクスとなる遮光層を対向基板15等に設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。   In the liquid crystal display device 40, the wide portion 3A and the capacitor line 6 which are part of the data line 3 are used as the light shielding layer, but a light shielding layer may be provided separately from these. For example, a black matrix may be formed inside the counter substrate 15. However, if the wide portion 3A of the data line 3 and the capacitor line 6 function as a black matrix as in the present liquid crystal display device 40, it is not necessary to separately provide a light shielding layer serving as a black matrix on the counter substrate 15 or the like. Simplification of the structure and reduction of manufacturing processes can be achieved.

さらに、液晶表示装置40の構成要素であるTFTアレイ基板7の製造工程では、コンデンサCがTFT2の形成工程で形成されたものとしてもよい。例えばコンデンサCは対向する一対の第1電極及び第2電極と、第1電極と第2電極とで挟持されている絶縁膜とで構成されているものとする。そして、コンデンサCの第1電極はゲート線4と同一層であって、その層をエッチングなどしてゲート線4を形成すると同時にそのエッチングなどでコンデンサCの第1電極を形成することとしてもよい。また、コンデンサCの絶縁膜はゲート絶縁膜44と同一層であって、その層をエッチングなどしてゲート絶縁膜44を形成すると同時にそのエッチングなどでコンデンサCの絶縁膜を形成することとしてもよい。また、コンデンサCの第2電極はドレイン電極11(又は幅広部3Aあるいはデータ線3)と同一層であって、その層をエッチングなどしてドレイン電極11を形成すると同時にそのエッチングなどでコンデンサCの第2電極を形成することとしてもよい。   Further, in the manufacturing process of the TFT array substrate 7 which is a component of the liquid crystal display device 40, the capacitor C may be formed in the TFT 2 forming process. For example, it is assumed that the capacitor C is composed of a pair of first and second electrodes facing each other and an insulating film sandwiched between the first electrode and the second electrode. The first electrode of the capacitor C is the same layer as the gate line 4, and the first line of the capacitor C may be formed by etching or the like to form the gate line 4 at the same time. . In addition, the insulating film of the capacitor C is the same layer as the gate insulating film 44, and the insulating film of the capacitor C may be formed by etching or the like to form the gate insulating film 44 at the same time. . The second electrode of the capacitor C is the same layer as the drain electrode 11 (or the wide portion 3A or the data line 3). The drain electrode 11 is formed by etching the layer, and at the same time, the etching of the capacitor C is performed. A second electrode may be formed.

このようにすると、コンデンサCの第1電極はTFT2のゲート線4と同一の構成材料からなり、コンデンサCの絶縁膜はTFT2のゲート絶縁膜44と同一の構成材料からなり、コンデンサCの第2電極はTFT2のドレイン電極11と同一の構成材料からなることとなる。したがって、TFT2の形成工程において静電気保護用のコンデンサCを形成することができる。そこで、製造コストの上昇を抑えながら静電気に強い液晶表示装置40を提供することができる。   In this way, the first electrode of the capacitor C is made of the same constituent material as the gate line 4 of the TFT 2, the insulating film of the capacitor C is made of the same constituent material as the gate insulating film 44 of the TFT 2, and the second electrode of the capacitor C is made. The electrode is made of the same material as that of the drain electrode 11 of the TFT 2. Therefore, the capacitor C for electrostatic protection can be formed in the process of forming the TFT 2. Therefore, it is possible to provide the liquid crystal display device 40 that is resistant to static electricity while suppressing an increase in manufacturing cost.

また、コンデンサCの第1電極はゲート線4と同一の膜厚であり、コンデンサCの絶縁膜はゲート絶縁膜44と同一の膜厚であり、コンデンサCの第2電極はドレイン電極11と同一の膜厚であることとしてもよい。このようにすると、静電気保護用のコンデンサCの形成において、第1電極、第2電極及び絶縁膜の厚さを調整するために、TFT2の形成工程に別のエッチング処理などを追加することが不要となる。したがって、さらに安価で、且つ静電気に強い液晶表示装置40を提供することができる。   The first electrode of the capacitor C has the same thickness as the gate line 4, the insulating film of the capacitor C has the same thickness as the gate insulating film 44, and the second electrode of the capacitor C is the same as the drain electrode 11. It is good also as it being the film thickness of. In this way, in the formation of the electrostatic protection capacitor C, it is not necessary to add another etching process or the like to the formation process of the TFT 2 in order to adjust the thicknesses of the first electrode, the second electrode, and the insulating film. It becomes. Therefore, it is possible to provide a liquid crystal display device 40 that is more inexpensive and resistant to static electricity.

また、コンデンサCの絶縁膜は、ゲート絶縁膜44とは別の層で形成してもよい。この場合、コンデンサCの絶縁膜の誘電率は、ゲート絶縁膜44の誘電率よりも高いことが好ましい。このようにすると、コンデンサCをコンパクト化及び容量の増大化を図ることができ、コンパクトで高性能な液晶表示装置40を提供することができる。   Further, the insulating film of the capacitor C may be formed of a layer different from the gate insulating film 44. In this case, the dielectric constant of the insulating film of the capacitor C is preferably higher than the dielectric constant of the gate insulating film 44. In this way, the capacitor C can be made compact and the capacity can be increased, and a compact and high-performance liquid crystal display device 40 can be provided.

(電子機器)
次に、上記実施形態の液晶表示装置40を構成要素とする他の電子機器について説明する。
図7(a)は、携帯電話の一例を示した斜視図である。図7(a)において、符号500は携帯電話本体を示し、符号501は上記実施形態の液晶表示装置40を有してなる表示部を示している。図7(b)は、腕時計型電子機器の一例を示した斜視図である。図7(b)において、符号600は時計本体を示し、符号601は上記実施形態の液晶表示装置40を有してなる表示部を示している。図7(c)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図7(c)において、符号700は情報処理装置、符号701はキーボードなどの入力部、符号702は上記実施形態の液晶表示装置40を有してなる表示部、符号703は情報処理装置本体を示している。
(Electronics)
Next, another electronic device having the liquid crystal display device 40 of the above embodiment as a component will be described.
FIG. 7A is a perspective view showing an example of a mobile phone. In FIG. 7A, reference numeral 500 indicates a mobile phone body, and reference numeral 501 indicates a display unit having the liquid crystal display device 40 of the above embodiment. FIG. 7B is a perspective view showing an example of a wristwatch type electronic device. In FIG. 7B, reference numeral 600 denotes a watch body, and reference numeral 601 denotes a display unit having the liquid crystal display device 40 of the above embodiment. FIG. 7C is a perspective view illustrating an example of a portable information processing apparatus such as a word processor or a personal computer. In FIG. 7C, reference numeral 700 denotes an information processing apparatus, reference numeral 701 denotes an input unit such as a keyboard, reference numeral 702 denotes a display unit including the liquid crystal display device 40 of the above embodiment, and reference numeral 703 denotes an information processing apparatus main body. Show.

図7に示す電子機器は、上記実施形態の液晶表示装置40を有しているので、静電気に対する耐性が高く、安価で且つ高性能な電子機器となることができる。   Since the electronic device shown in FIG. 7 has the liquid crystal display device 40 of the above-described embodiment, the electronic device has high resistance to static electricity, can be inexpensive, and has high performance.

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。   The technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention, and the specific materials and configurations described in the embodiment. These are merely examples, and can be changed as appropriate.

例えば、上記実施形態では、電気光学装置(マトリクス構造)の一例として液晶表示装置に用いられるものを挙げて説明したが、本発明はこれに限定されるものではなく、電気光学装置を有する各種装置に適用することができる。本発明に係る電気光学装置及び電子機器の適用対象としては、有機エレクトロルミネッセンス表示装置、CMOS(Complementary Metal Oxide Semiconductor)などからなるメモリ集積回路又は撮像素子集積回路などの電気光学装置が挙げられる。   For example, in the above-described embodiment, the electro-optical device (matrix structure) has been described as being used in a liquid crystal display device. However, the present invention is not limited to this, and various devices including the electro-optical device. Can be applied to. Examples of the application target of the electro-optical device and the electronic apparatus according to the present invention include an electro-optical device such as an organic electroluminescence display device, a memory integrated circuit including a complementary metal oxide semiconductor (CMOS), or an imaging element integrated circuit.

また、上記実施形態ではノーマリホワイト型の液晶表示装置について説明したが、ノーマリブラック型の表示装置にも本発明を適用することができる。また、上記実施形態のマトリクス構造100,200では、コンデンサCの一方端子の接続対象として共通電極線5を挙げている。本発明はこれに限定されるものではなく、共通電極線5以外の導体にコンデンサCの一方端子を接続することとしてもよい。   In the above embodiment, a normally white liquid crystal display device has been described. However, the present invention can also be applied to a normally black display device. Further, in the matrix structures 100 and 200 of the above embodiment, the common electrode line 5 is cited as a connection target of one terminal of the capacitor C. The present invention is not limited to this, and one terminal of the capacitor C may be connected to a conductor other than the common electrode line 5.

本発明の実施形態に係るマトリクス構造(電気光学装置)を示す回路図である。1 is a circuit diagram showing a matrix structure (electro-optical device) according to an embodiment of the present invention. 本発明の他の実施形態に係るマトリクス構造を示す回路図である。It is a circuit diagram which shows the matrix structure which concerns on other embodiment of this invention. 本発明の実施形態に係る液晶表示装置の要部平面図である。It is a principal part top view of the liquid crystal display device which concerns on embodiment of this invention. 同上の液晶表示装置の要部断面図である。It is principal part sectional drawing of a liquid crystal display device same as the above. 同上の液晶表示装置の全体平面図である。It is a whole top view of a liquid crystal display device same as the above. 同上の液晶表示装置の全体断面図である。It is a whole sectional view of a liquid crystal display same as the above. 本発明の実施形態に係る電子機器の一例を示す図である。It is a figure which shows an example of the electronic device which concerns on embodiment of this invention.

符号の説明Explanation of symbols

1…液晶画素、1a…画素電極、1b…対向電極、2…TFT、3a,3b,3c…データ線、4a,4b,4c…ゲート線(走査線)、5…共通電極線、100,200…マトリクス構造(電気光学装置)、コンデンサ…C
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal pixel, 1a ... Pixel electrode, 1b ... Counter electrode, 2 ... TFT, 3a, 3b, 3c ... Data line, 4a, 4b, 4c ... Gate line (scanning line), 5 ... Common electrode line, 100, 200 ... Matrix structure (electro-optical device), capacitor ... C

Claims (15)

X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが互いに交差している構造と、
前記交差の部位に配置されたスイッチング素子と、
前記スイッチング素子に対応して配置された画素電極と、
基準電位にされる共通電極線と、
前記ゲート線と共通電極線との間と、前記データ線と共通電極線との間と、のうちの少なくとも一方に配置されたコンデンサとを有することを特徴とする電気光学装置。
A plurality of gate lines arranged in the X-axis direction and a plurality of data lines arranged in the Y-axis direction cross each other;
Switching elements arranged at the intersections;
A pixel electrode disposed corresponding to the switching element;
A common electrode line to be a reference potential;
An electro-optical device comprising a capacitor disposed between at least one of the gate line and the common electrode line and between the data line and the common electrode line.
前記コンデンサは、電気光学装置の構成要素を静電気破壊から保護するものであることを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the capacitor protects components of the electro-optical device from electrostatic breakdown. 前記コンデンサの容量は、前記スイッチング素子の制御端と入力端間の容量を第1容量として、該スイッチング素子の制御端と出力端間の容量を第2容量としたときに、該第1容量又は第2容量の10倍以上あることを特徴とする請求項1又は2に記載の電気光学装置。   The capacitance of the capacitor is the first capacitance or the capacitance when the capacitance between the control end and the input end of the switching element is a first capacitance and the capacitance between the control end and the output end of the switching element is a second capacitance. The electro-optical device according to claim 1, wherein the electro-optical device has 10 times or more the second capacity. 前記コンデンサの容量は、該コンデンサの一端が接続されている前記ゲート線又はデータ線に印加される信号の内容を変えない容量であることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。   4. The capacitor according to claim 1, wherein the capacitor has a capacitance that does not change a content of a signal applied to the gate line or the data line to which one end of the capacitor is connected. 5. The electro-optical device described. 1本の前記ゲート線又はデータ線に接続されている前記コンデンサの容量は、該1本のゲート線又はデータ線に接続されている複数の前記スイッチング素子の前記第1容量又は第2容量の合計の50パーセント以下であることを特徴とする請求項3又は4に記載の電気光学装置。   The capacity of the capacitor connected to one gate line or data line is the sum of the first capacity or second capacity of the plurality of switching elements connected to the one gate line or data line. 5. The electro-optical device according to claim 3, wherein the electro-optical device is 50% or less. 1本の前記ゲート線又はデータ線に接続されている前記コンデンサの容量は、該1本の前記ゲート線又はデータ線に接続されている複数の前記スイッチング素子の前記第1容量又は第2容量の合計の5パーセントから30パーセントの範囲内であることを特徴とする請求項3又は4に記載の電気光学装置。   The capacitance of the capacitor connected to one gate line or data line is equal to the first capacitance or the second capacitance of the plurality of switching elements connected to the one gate line or data line. 5. The electro-optical device according to claim 3, wherein the total amount is in a range of 5 to 30 percent. 前記コンデンサは、電気光学装置の外周近傍に配置されていることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the capacitor is disposed near an outer periphery of the electro-optical device. 前記電気光学装置は、液晶表示装置の構成要素であり、
前記駆動素子は、前記画素電極と対向電極とで挟持された液晶を有してなる画素であり、
前記スイッチング素子は、薄膜トランジスタであり、
前記薄膜トランジスタのゲートは、前記ゲート線に接続されており、
前記薄膜トランジスタは、前記ゲート線に供給される信号に基づいて、前記データ線から信号を前記画素電極に供給するものであることを特徴とする請求項1から7のいずれか一項に記載の電気光学装置。
The electro-optical device is a component of a liquid crystal display device,
The drive element is a pixel having a liquid crystal sandwiched between the pixel electrode and a counter electrode,
The switching element is a thin film transistor,
A gate of the thin film transistor is connected to the gate line;
8. The electricity according to claim 1, wherein the thin film transistor supplies a signal from the data line to the pixel electrode based on a signal supplied to the gate line. Optical device.
前記コンデンサは、前記液晶表示装置の表示領域の周辺に配置される周辺見切りに重なるように配置されていることを特徴とする請求項8に記載の電気光学装置。   The electro-optical device according to claim 8, wherein the capacitor is disposed so as to overlap a peripheral parting disposed around a display area of the liquid crystal display device. 前記コンデンサは、前記薄膜トランジスタの形成工程で形成されたものであることを特徴とする請求項8又は9に記載の電気光学装置。   10. The electro-optical device according to claim 8, wherein the capacitor is formed in the thin film transistor forming step. 前記コンデンサは、対向する一対の第1電極及び第2電極と、該第1電極と第2電極とで挟持されている絶縁膜とを有しており、
前記コンデンサの第1電極は、前記薄膜トランジスタのゲート電極と同一の構成材料からなり、
前記コンデンサの絶縁膜は、前記薄膜トランジスタのゲート絶縁膜と同一の構成材料からなり、
前記コンデンサの第2電極は、前記薄膜トランジスタのソース電極又はドレイン電極と同一の構成材料からなることを特徴とする請求項8から10のいずれか一項に記載の電気光学装置。
The capacitor includes a pair of first and second electrodes facing each other, and an insulating film sandwiched between the first electrode and the second electrode,
The first electrode of the capacitor is made of the same constituent material as the gate electrode of the thin film transistor,
The capacitor insulating film is made of the same material as the gate insulating film of the thin film transistor,
11. The electro-optical device according to claim 8, wherein the second electrode of the capacitor is made of the same material as that of the source electrode or the drain electrode of the thin film transistor.
前記コンデンサは、対向する一対の第1電極及び第2電極と、該第1電極と第2電極とで挟持されている絶縁膜とを有しており、
前記コンデンサの第1電極は、前記薄膜トランジスタのゲート電極と同一の膜厚であり、
前記コンデンサの絶縁膜は、前記薄膜トランジスタのゲート絶縁膜と同一の膜厚であり、
前記コンデンサの第2電極は、前記薄膜トランジスタのソース電極又はドレイン電極と同一の膜厚であることを特徴とする請求項8から11のいずれか一項に記載の電気光学装置。
The capacitor includes a pair of first and second electrodes facing each other, and an insulating film sandwiched between the first electrode and the second electrode,
The first electrode of the capacitor has the same film thickness as the gate electrode of the thin film transistor,
The insulating film of the capacitor has the same thickness as the gate insulating film of the thin film transistor,
12. The electro-optical device according to claim 8, wherein the second electrode of the capacitor has the same film thickness as a source electrode or a drain electrode of the thin film transistor.
前記コンデンサの絶縁膜の誘電率は、前記スイッチング素子の構成要素である絶縁膜の誘電率よりも高いことを特徴とする請求項1から12のいずれか一項に記載の電気光学装置。   13. The electro-optical device according to claim 1, wherein a dielectric constant of the insulating film of the capacitor is higher than a dielectric constant of an insulating film that is a component of the switching element. 前記共通電極線は、電気光学装置の外周に沿って配置されていることを特徴とする請求項1から13のいずれか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the common electrode line is disposed along an outer periphery of the electro-optical device. 請求項1から14のいずれか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to claim 1.
JP2005085569A 2005-03-24 2005-03-24 Electrooptical apparatus and electronic equipment Withdrawn JP2006267545A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005085569A JP2006267545A (en) 2005-03-24 2005-03-24 Electrooptical apparatus and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005085569A JP2006267545A (en) 2005-03-24 2005-03-24 Electrooptical apparatus and electronic equipment

Publications (1)

Publication Number Publication Date
JP2006267545A true JP2006267545A (en) 2006-10-05

Family

ID=37203602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005085569A Withdrawn JP2006267545A (en) 2005-03-24 2005-03-24 Electrooptical apparatus and electronic equipment

Country Status (1)

Country Link
JP (1) JP2006267545A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1970958A2 (en) * 2007-03-16 2008-09-17 Samsung SDI Co., Ltd. Organic light emitting display and method for manufacturing the same
CN103529574A (en) * 2012-07-04 2014-01-22 精工爱普生株式会社 Electro-optic device and electronic apparatus

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0219839A (en) * 1988-07-07 1990-01-23 Matsushita Electric Ind Co Ltd Active matrix substrate
JPH05323381A (en) * 1992-05-19 1993-12-07 Casio Comput Co Ltd Thin film transistor formed panel
JPH07175082A (en) * 1993-12-20 1995-07-14 Sharp Corp Active matrix panel and its production
JPH09219527A (en) * 1996-02-13 1997-08-19 Semiconductor Energy Lab Co Ltd Indication device and manufacture thereof
JPH10282525A (en) * 1997-04-03 1998-10-23 Casio Comput Co Ltd Liquid crystal display device
JPH11183904A (en) * 1997-12-22 1999-07-09 Hitachi Ltd Liquid crystal display device
JP2000330135A (en) * 1999-03-15 2000-11-30 Semiconductor Energy Lab Co Ltd Active matrix type liquid crystal display device
JP2001125134A (en) * 1999-10-26 2001-05-11 Nec Corp Active matrix substrate and method of producing the same
JP2001352069A (en) * 2000-06-07 2001-12-21 Nec Kagoshima Ltd Electrostatic protection circuit
JP2002148639A (en) * 2000-11-13 2002-05-22 Casio Comput Co Ltd Active matrix type liquid crystal display element
JP2005011974A (en) * 2003-06-18 2005-01-13 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2005017859A1 (en) * 2003-08-19 2005-02-24 Fuji Electric Holdings Co., Ltd. Display and method for driving same
JP2005077635A (en) * 2003-08-29 2005-03-24 Seiko Epson Corp Electro-optical device and electronic apparatus

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0219839A (en) * 1988-07-07 1990-01-23 Matsushita Electric Ind Co Ltd Active matrix substrate
JPH05323381A (en) * 1992-05-19 1993-12-07 Casio Comput Co Ltd Thin film transistor formed panel
JPH07175082A (en) * 1993-12-20 1995-07-14 Sharp Corp Active matrix panel and its production
JPH09219527A (en) * 1996-02-13 1997-08-19 Semiconductor Energy Lab Co Ltd Indication device and manufacture thereof
JPH10282525A (en) * 1997-04-03 1998-10-23 Casio Comput Co Ltd Liquid crystal display device
JPH11183904A (en) * 1997-12-22 1999-07-09 Hitachi Ltd Liquid crystal display device
JP2000330135A (en) * 1999-03-15 2000-11-30 Semiconductor Energy Lab Co Ltd Active matrix type liquid crystal display device
JP2001125134A (en) * 1999-10-26 2001-05-11 Nec Corp Active matrix substrate and method of producing the same
JP2001352069A (en) * 2000-06-07 2001-12-21 Nec Kagoshima Ltd Electrostatic protection circuit
JP2002148639A (en) * 2000-11-13 2002-05-22 Casio Comput Co Ltd Active matrix type liquid crystal display element
JP2005011974A (en) * 2003-06-18 2005-01-13 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2005017859A1 (en) * 2003-08-19 2005-02-24 Fuji Electric Holdings Co., Ltd. Display and method for driving same
JP2005077635A (en) * 2003-08-29 2005-03-24 Seiko Epson Corp Electro-optical device and electronic apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1970958A2 (en) * 2007-03-16 2008-09-17 Samsung SDI Co., Ltd. Organic light emitting display and method for manufacturing the same
JP2008233843A (en) * 2007-03-16 2008-10-02 Samsung Sdi Co Ltd Organic light emitting display and method for manufacturing same
EP1970958A3 (en) * 2007-03-16 2011-03-02 Samsung Mobile Display Co., Ltd. Organic light emitting display and method for manufacturing the same
CN103529574A (en) * 2012-07-04 2014-01-22 精工爱普生株式会社 Electro-optic device and electronic apparatus
JP2014013301A (en) * 2012-07-04 2014-01-23 Seiko Epson Corp Electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
KR0160062B1 (en) Array substrate for flat display device
KR101346921B1 (en) A flat display device and method of manufacturing the same
US8743330B2 (en) Liquid crystal display device
JP4305486B2 (en) LCD panel
US8395744B2 (en) Display device including dummy pixel region
US20090180069A1 (en) Liquid crystal device and electronic apparatus
US20130148049A1 (en) Display device
US10964284B2 (en) Electronic component board and display panel
JP2007041096A (en) Electrooptical device, its manufacturing method, and electronic equipment
JP2009069768A (en) Liquid crystal display device
JP2007251100A (en) Electro-optical device, electronic apparatus, and semiconductor device
US11340505B2 (en) Display device and substrate of display device
JP4301297B2 (en) Electro-optic device
JP2001281690A (en) Liquid crystal display device and its restoration method
JP4293867B2 (en) IPS liquid crystal display corresponding to pixel enlargement
WO2012090817A1 (en) Display device and method of manufacturing same
JP2011100011A (en) Display device
JP4905136B2 (en) Liquid crystal device
JP4374950B2 (en) Electro-optical device and electronic apparatus
JP2006208137A (en) Defect detection method of matrix structure and defect detection device of matrix structure
JP2006267545A (en) Electrooptical apparatus and electronic equipment
US20210223598A1 (en) Display device
US8698992B2 (en) Normally black mode active matrix liquid crystal display device wherein a part of an edge of a protection transistor provided in a frame portion is covered with a transparent electrode
JP2007219203A (en) Electrooptical apparatus and electronic equipment
KR20060051838A (en) Liquid crystal display device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101206