JP2002148639A - Active matrix type liquid crystal display element - Google Patents

Active matrix type liquid crystal display element

Info

Publication number
JP2002148639A
JP2002148639A JP2000344798A JP2000344798A JP2002148639A JP 2002148639 A JP2002148639 A JP 2002148639A JP 2000344798 A JP2000344798 A JP 2000344798A JP 2000344798 A JP2000344798 A JP 2000344798A JP 2002148639 A JP2002148639 A JP 2002148639A
Authority
JP
Japan
Prior art keywords
liquid crystal
active matrix
sealing material
crystal display
type liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000344798A
Other languages
Japanese (ja)
Inventor
Eiichi Onaka
栄一 尾中
Masao Yoshino
正雄 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2000344798A priority Critical patent/JP2002148639A/en
Publication of JP2002148639A publication Critical patent/JP2002148639A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce a size of an active matrix type liquid crystal display element. SOLUTION: An active matrix substrate 1 and a counter substrate 2 are stuck to each other through an almost rectangular frame shaped sealing material 23. The sealing material 3 is arranged in a position overlapping electrostatic protective elements 12, 13 and a short-circuit line 11. Consequently the size of the liquid crystal display element is made smaller compared with that of arranging the sealing material 3 outside the electrostatic protective elements 12, 13 and the short-circuit line 11. Spherical spacers composed of silica are mixed in the sealing material 3 and spherical spacers composed of a resin are disposed between both substrates 1, 2 inside the sealing material 3. By this arrangement, thins film transistors 6 are obtained and the electrostatic protective elements 12, 13 are hardly destructed and gap control is made certain even when a pressure is applied for sticking both substrates 1, 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はアクティブマトリ
ックス型液晶表示素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】アクティブマトリックス型液晶表示素子
には、静電気を帯びた人体や他の物体と接触しても、薄
膜トランジスタ(スイッチング素子)が静電破壊しない
ようにするために、静電対策を施したものがある。
2. Description of the Related Art An active matrix type liquid crystal display device is provided with a countermeasure against static electricity in order to prevent a thin film transistor (switching device) from being electrostatically damaged even if it comes into contact with a human body or another object charged with static electricity. There is something.

【0003】図6は従来のこのようなアクティブマトリ
ックス型液晶表示素子の一部の等価回路的透過平面図を
示したものである。この液晶表示素子は、アクティブマ
トリックス基板1と対向基板2とがほぼ方形枠状のシー
ル材3を介して貼り合わされ、シール材3の内側におけ
る両基板1、2間に液晶(図示せず)が封入されたもの
からなっている。この場合、アクティブマトリックス基
板1の右辺部および下辺部は対向基板2から突出されて
いる。以下、これらの突出部を右辺突出部1aおよび下
辺突出部1bという。また、シール材3は、一点鎖線で
示す表示領域4の外側に配置されている。
FIG. 6 is a transmission plan view of a part of such a conventional active matrix type liquid crystal display device in an equivalent circuit. In this liquid crystal display element, an active matrix substrate 1 and a counter substrate 2 are bonded together via a substantially rectangular frame-shaped sealing material 3, and a liquid crystal (not shown) is provided between the two substrates 1 and 2 inside the sealing material 3. It consists of a sealed one. In this case, the right side and the lower side of the active matrix substrate 1 protrude from the counter substrate 2. Hereinafter, these protrusions are referred to as a right side protrusion 1a and a lower side protrusion 1b. Further, the sealing material 3 is arranged outside the display area 4 indicated by a dashed line.

【0004】アクティブマトリックス基板1上の表示領
域4には、複数の画素電極5およびこれらの画素電極5
にそれぞれ接続された薄膜トランジスタ6がマトリック
ス状に設けられている。また、アクティブマトリックス
基板1上の表示領域4およびその外側には、薄膜トラン
ジスタ6に走査信号を供給するための複数の走査ライン
7が行方向に延ばされて設けられているとともに、薄膜
トランジスタ6にデータ信号を供給するための複数のデ
ータライン8が列方向に延ばされて設けられている。
The display area 4 on the active matrix substrate 1 includes a plurality of pixel electrodes 5 and these pixel electrodes 5.
Are connected in a matrix. A plurality of scanning lines 7 for supplying a scanning signal to the thin film transistor 6 are provided in the display region 4 on the active matrix substrate 1 and outside thereof so as to extend in the row direction. A plurality of data lines 8 for supplying signals are provided extending in the column direction.

【0005】この場合、走査ライン7の右端部は、アク
ティブマトリックス基板1の右辺突出部1a上の点線で
示す半導体チップ搭載領域9内まで延ばされている。走
査ライン7の左端部は、アクティブマトリックス基板1
の左端縁まで延ばされている。データライン8の下端部
は、アクティブマトリックス基板1の下辺突出部1b上
の点線で示す半導体チップ搭載領域10内まで延ばされ
ている。データライン8の上端部は、アクティブマトリ
ックス基板1の上端縁まで延ばされている。
In this case, the right end of the scanning line 7 extends to the inside of the semiconductor chip mounting area 9 indicated by a dotted line on the right side projection 1a of the active matrix substrate 1. The left end of the scanning line 7 is the active matrix substrate 1
Is extended to the left edge. The lower end of the data line 8 extends to the inside of the semiconductor chip mounting area 10 indicated by a dotted line on the lower side protrusion 1b of the active matrix substrate 1. The upper end of the data line 8 extends to the upper edge of the active matrix substrate 1.

【0006】さらに、アクティブマトリックス基板1上
の表示領域4の外側においてシール材3配置領域の内側
には、リング状の短絡ライン11が設けられている。そ
して、アクティブマトリックス基板1上の表示領域4の
外側において短絡ライン11の左辺部の右側および右辺
部の左側には、それぞれ、複数の静電保護素子12が短
絡ライン11および各走査ライン7に接続されて設けら
れている。また、アクティブマトリックス基板1上の表
示領域4の外側において短絡ライン11の上辺部の下側
および下辺部の上側には、それぞれ、複数の静電保護素
子13が短絡ライン11および各データライン8に接続
されて設けられている。
Further, a ring-shaped short-circuit line 11 is provided outside the display area 4 on the active matrix substrate 1 and inside the area where the sealing material 3 is arranged. A plurality of electrostatic protection elements 12 are connected to the short-circuit line 11 and each scan line 7 on the right side of the left side and the left side of the right side of the short-circuit line 11 outside the display area 4 on the active matrix substrate 1. It is provided. In addition, a plurality of electrostatic protection elements 13 are connected to the short-circuit line 11 and the data lines 8 on the lower side of the upper side of the short-circuit line 11 and on the upper side of the lower side of the short-circuit line 11 outside the display area 4 on the active matrix substrate 1. They are connected and provided.

【0007】次に、このアクティブマトリックス型液晶
表示素子における静電対策について簡単に説明する。例
えば、アクティブマトリックス基板1の左端面あるいは
上端面に外部から静電気が帯電すると、静電保護素子1
2、13が導通し、短絡ライン11、全ての走査ライン
7および全てのデータライン8が同電位となり、これに
より薄膜トランジスタ6が静電破壊しないようにするこ
とができる。
Next, a brief description will be given of measures against static electricity in this active matrix type liquid crystal display device. For example, when static electricity is externally charged on the left end surface or the upper end surface of the active matrix substrate 1, the electrostatic protection element 1
2 and 13 are conducted, and the short-circuit line 11, all the scanning lines 7 and all the data lines 8 have the same potential, thereby preventing the thin film transistor 6 from being electrostatically damaged.

【0008】次に、このアクティブマトリックス型液晶
表示素子の一部(薄膜トランジスタ6および静電保護素
子12、13)の具体的な構造について図7を参照して
説明する。薄膜トランジスタ6は、アクティブマトリッ
クス基板1の上面に設けられたゲート電極21と、その
上面に設けられたゲート絶縁膜22と、ゲート絶縁膜2
2の上面に設けられた真性アモルファスシリコンからな
る半導体薄膜23と、半導体薄膜23の上面中央部に設
けられたブロッキング層24と、ブロッキング層24の
上面両側およびその両側の半導体薄膜23の上面に設け
られたn型アモルファスシリコンからなるコンタクト層
25、26と、コンタクト層25、26の上面に設けら
れたソース電極27およびドレイン電極28とからなっ
ている。この場合、ソース電極27は、ゲート絶縁膜2
2の上面に設けられた画素電極5に接続されている。
Next, a specific structure of a part (the thin film transistor 6 and the electrostatic protection elements 12, 13) of the active matrix type liquid crystal display element will be described with reference to FIG. The thin film transistor 6 includes a gate electrode 21 provided on the upper surface of the active matrix substrate 1, a gate insulating film 22 provided on the upper surface, and a gate insulating film 2
2, a semiconductor thin film 23 made of intrinsic amorphous silicon, a blocking layer 24 provided at the center of the upper surface of the semiconductor thin film 23, and both upper surfaces of the blocking layer 24 and upper surfaces of the semiconductor thin films 23 on both sides thereof. Contact layers 25 and 26 made of n-type amorphous silicon, and a source electrode 27 and a drain electrode 28 provided on the upper surfaces of the contact layers 25 and 26. In this case, the source electrode 27 is
2 is connected to the pixel electrode 5 provided on the upper surface.

【0009】静電保護素子12、13は、ゲート絶縁膜
22の上面に設けられた真性アモルファスシリコンから
なる半導体薄膜31と、半導体薄膜31の上面中央部に
設けられたブロッキング層32と、ブロッキング層32
の上面両側およびその両側の半導体薄膜31の上面に設
けられたn型アモルファスシリコンからなるコンタクト
層33、34と、コンタクト層33、34の上面に設け
られた一方の接続電極35および他方の接続電極36と
からなっている。この場合、一方の接続電極35は短絡
ライン11に接続され、他方の接続電極36は走査ライ
ン7またはデータライン8に接続されている。
The electrostatic protection elements 12 and 13 include a semiconductor thin film 31 made of intrinsic amorphous silicon provided on the upper surface of the gate insulating film 22, a blocking layer 32 provided at the center of the upper surface of the semiconductor thin film 31, and a blocking layer. 32
Contact layers 33 and 34 made of n-type amorphous silicon provided on both sides of the upper surface of the semiconductor thin film 31 and on both sides thereof, and one connection electrode 35 and the other connection electrode provided on the upper surfaces of the contact layers 33 and 34 36. In this case, one connection electrode 35 is connected to the short-circuit line 11 and the other connection electrode 36 is connected to the scanning line 7 or the data line 8.

【0010】次に、このアクティブマトリックス型液晶
表示素子の他の一部の具体的な構造について図8を参照
して説明する。アクティブマトリックス基板1上のシー
ル材3配置領域の内側には配向膜41が画素電極5、デ
ータライン8、静電保護素子12、13などを覆うよう
に設けられている。対向基板2の下面にはブラックマス
ク42、カラーフィルタ(図示せず)、対向電極43、
配向膜44が設けられている。そして、両基板1、2
は、直径3〜10μm、長さ100μm程度のグラスフ
ァイバからなる円柱状のスペーサ45が混入されたシー
ル材3を介して貼り合わされ、その間には液晶46が封
入されている。この場合、両基板1、2の配向膜41、
44間には樹脂からなる直径3〜10μmの球状のスペ
ーサ47が介在されている。
Next, another specific structure of the active matrix type liquid crystal display device will be described with reference to FIG. An alignment film 41 is provided on the active matrix substrate 1 so as to cover the pixel electrode 5, the data line 8, the electrostatic protection elements 12, 13 and the like inside the region where the sealing material 3 is arranged. A black mask 42, a color filter (not shown), a counter electrode 43,
An alignment film 44 is provided. Then, both substrates 1, 2
Are bonded via a sealing material 3 mixed with a columnar spacer 45 made of glass fiber having a diameter of 3 to 10 μm and a length of about 100 μm, and a liquid crystal 46 is sealed between them. In this case, the alignment films 41 of both substrates 1 and 2
A spherical spacer 47 made of resin and having a diameter of 3 to 10 μm is interposed between 44.

【0011】ここで、スペーサ45、47の材料が異な
る理由について説明する。配向膜41、44間に介在さ
れたスペーサ47の材料をグラスファイバとした場合、
殆ど弾性変形しないので、薄膜トランジスタ6や静電保
護素子12、13上に配置されると、両基板1、2を貼
り合わせる際の圧力が加わったとき、薄膜トランジスタ
6や静電保護素子12、13が押しつぶされて破壊され
ることがある。そこで、このスペーサ47を、弾性変形
可能な樹脂によって形成している。一方、シール材3中
に混入されたスペーサ45は、薄膜トランジスタ6や静
電保護素子12、13上に配置されることはないので、
ギャップの制御をより一層確実とするために、弾性変形
しないグラスファイバによって形成している。
Here, the reason why the materials of the spacers 45 and 47 are different will be described. When the material of the spacer 47 interposed between the alignment films 41 and 44 is glass fiber,
Since they are hardly elastically deformed, if they are arranged on the thin film transistor 6 and the electrostatic protection elements 12 and 13, the thin film transistor 6 and the electrostatic protection elements 12 and 13 will not work when pressure is applied for bonding the substrates 1 and 2. May be crushed and destroyed. Therefore, the spacer 47 is formed of an elastically deformable resin. On the other hand, since the spacer 45 mixed in the sealing material 3 is not disposed on the thin film transistor 6 or the electrostatic protection elements 12 and 13,
In order to further ensure the control of the gap, the gap is made of glass fiber which does not deform elastically.

【0012】[0012]

【発明が解決しようとする課題】ところで、上記従来の
アクティブマトリックス型液晶表示素子では、表示領域
4とシール材3配置領域との間に静電保護素子12、1
3および短絡ライン11を設けているので、表示領域4
とシール材3配置領域との間隔が大きくなり、ひいては
液晶表示素子のサイズが大きくなってしまうという問題
があった。この発明の課題は、液晶表示素子のサイズを
小さくすることである。
By the way, in the above-mentioned conventional active matrix type liquid crystal display element, the electrostatic protection elements 12 and 1 are disposed between the display area 4 and the sealing material 3 arrangement area.
3 and the short-circuit line 11, the display area 4
There is a problem that the distance between the liquid crystal display element and the sealing material 3 arrangement region becomes large, and the size of the liquid crystal display element becomes large. An object of the present invention is to reduce the size of a liquid crystal display device.

【0013】[0013]

【課題を解決するための手段】請求項1に記載の発明
は、表示領域に複数の画素電極およびこれらの画素電極
にそれぞれ接続されたスイッチング素子がマトリックス
状に設けられ、前記表示領域の外側に複数の静電保護素
子が前記スイッチング素子にそれぞれ接続されて設けら
れたアクティブマトリックス基板と、前記画素電極に対
向する対向電極が設けられた対向基板とが枠状のシール
材を介して貼り合わされ、前記シール材の内側における
前記両基板間に液晶が封入されたアクティブマトリック
ス型液晶表示素子において、前記シール材を前記静電保
護素子の少なくとも一部と重なる位置に設け、前記シー
ル材中に、当初の径が5μm程度で荷重が0.2gf程
度であるとき変形量が0.12〜0.5μm程度である
圧縮特性を有する材料からなる球状のスペーサを混入さ
せたものである。請求項2に記載の発明は、請求項1に
記載の発明において、前記シール材を前記静電保護素子
の全てと重なる位置に設けたものである。請求項3に記
載の発明は、請求項1または2に記載の発明において、
前記シール材を、前記静電保護素子の全てに接続された
リング状の短絡ラインと重なる位置に設けたものであ
る。請求項4に記載の発明は、請求項1〜3のいずれか
に記載の発明において、前記アクティブマトリックス基
板の前記表示領域の外側に内蔵型のスイッチング素子制
御回路部が前記スイッチング素子に接続されて設けら
れ、前記シール材を前記スイッチング素子制御回路部の
少なくとも一部と重なる位置に設けたものである。請求
項5に記載の発明は、表示領域に複数の画素電極および
これらの画素電極にそれぞれ接続されたスイッチング素
子がマトリックス状に設けられ、前記表示領域の外側に
内蔵型のスイッチング素子制御回路部が前記スイッチン
グ素子に接続されて設けられたアクティブマトリックス
基板と、前記画素電極に対向する対向電極が設けられた
対向基板とが枠状のシール材を介して貼り合わされ、前
記シール材の内側における前記両基板間に液晶が封入さ
れたアクティブマトリックス型液晶表示素子において、
前記シール材を前記スイッチング素子制御回路部の少な
くとも一部と重なる位置に設け、前記シール材中に、当
初の径が5μm程度で荷重が0.2gf程度であるとき
変形量が0.12〜0.5μm程度である圧縮特性を有
する材料からなる球状のスペーサを混入させたものであ
る。請求項6に記載の発明は、請求項4または5に記載
の発明において、前記シール材を前記スイッチング素子
制御回路部の全てと重なる位置に設けたものである。請
求項7に記載の発明は、請求項1〜6のいずれかに記載
の発明において、前記スペーサを、当初の径が5μm程
度で荷重が0.2gf程度であるとき変形量が0.16
5〜0.209程度である圧縮特性を有する材料によっ
て形成したものである。請求項8に記載の発明は、請求
項1〜7のいずれかに記載の発明において、前記スペー
サをシリカによって形成したものである。請求項9に記
載の発明は、請求項1〜8のいずれかに記載の発明にお
いて、前記シール材の内側における前記両基板間に樹脂
からなる球状のスペーサを介在させたものである。請求
項10に記載の発明は、画素電極およびスイッチング素
子を有するアクティブマトリックス基板と、対向基板と
が枠状のシール材を介して貼り合わされ、前記シール材
下に薄膜トランジスタが形成されると共に前記シール材
の内側における前記両基板間に液晶が封入されたアクテ
ィブマトリックス型液晶表示素子において、前記シール
材中にシリカからなるスペーサを混入させたものであ
る。請求項11に記載の発明は、請求項10に記載の発
明において、前記シール材中に樹脂スペーサを混入させ
たものである。請求項12に記載の発明は、請求項10
または11に記載の発明において、前記液晶が封入され
た前記両基板間に樹脂スペーサを分散させたものであ
る。請求項13に記載の発明は、請求項10〜12のい
ずれかに記載の発明において、前記スペーサの直径を3
〜10μmとしたものである。そして、請求項1に記載
の発明によれば、シール材を静電保護素子の少なくとも
一部と重なる位置に設けているので、液晶表示素子のサ
イズを小さくすることができる。この場合、シール材中
に、ある圧縮特性を有する材料からなる球状のスペーサ
を混入させているのは、両基板を貼り合わせる際の圧力
が加わっても、シール材と重ねられた静電保護素子が押
しつぶされにくく破壊されにくいようにするためであ
る。また、請求項5に記載の発明によれば、シール材を
内蔵型のスイッチング素子制御回路部の少なくとも一部
と重なる位置に設けているので、液晶表示素子のサイズ
を小さくすることができる。この場合、シール材中に、
ある圧縮特性を有する材料からなる球状のスペーサを混
入させているのは、両基板を貼り合わせる際の圧力が加
わっても、シール材と重ねられた内蔵型のスイッチング
素子制御回路部が押しつぶされにくく破壊されにくいよ
うにするためである。
According to a first aspect of the present invention, a plurality of pixel electrodes and switching elements respectively connected to these pixel electrodes are provided in a matrix in a display area, and a plurality of switching elements are provided outside the display area. An active matrix substrate provided with a plurality of electrostatic protection elements connected to the switching elements, and a counter substrate provided with a counter electrode facing the pixel electrode are bonded together via a frame-shaped sealing material, In an active matrix liquid crystal display element in which liquid crystal is sealed between the two substrates inside the seal material, the seal material is provided at a position overlapping at least a part of the electrostatic protection element, and the seal material is initially provided in the seal material. A material having a compression characteristic in which the deformation amount is about 0.12 to 0.5 μm when the diameter of the material is about 5 μm and the load is about 0.2 gf Is mixed with a spherical spacer consisting of According to a second aspect of the present invention, in the first aspect of the invention, the sealing material is provided at a position overlapping all of the electrostatic protection elements. The invention according to claim 3 is the invention according to claim 1 or 2,
The sealing material is provided at a position overlapping a ring-shaped short-circuit line connected to all of the electrostatic protection elements. According to a fourth aspect of the present invention, in the first aspect of the present invention, a built-in switching element control circuit is connected to the switching element outside the display area of the active matrix substrate. Wherein the sealing material is provided at a position overlapping at least a part of the switching element control circuit section. According to a fifth aspect of the present invention, in the display area, a plurality of pixel electrodes and switching elements respectively connected to the pixel electrodes are provided in a matrix, and a built-in switching element control circuit section is provided outside the display area. An active matrix substrate provided to be connected to the switching element, and a counter substrate provided with a counter electrode facing the pixel electrode are bonded to each other via a frame-shaped sealing material, and the two substrates inside the sealing material are bonded together. In an active matrix type liquid crystal display device in which liquid crystal is sealed between substrates,
The sealing material is provided at a position overlapping at least a part of the switching element control circuit portion. When the initial diameter is about 5 μm and the load is about 0.2 gf, the amount of deformation is 0.12 to 0 in the sealing material. A spherical spacer made of a material having a compression characteristic of about 0.5 μm is mixed. According to a sixth aspect of the present invention, in the fourth or fifth aspect, the sealing material is provided at a position overlapping with all of the switching element control circuit portions. The invention according to claim 7 is the invention according to any one of claims 1 to 6, wherein the spacer has an initial diameter of about 5 μm and a deformation amount of 0.16 when the load is about 0.2 gf.
It is formed of a material having a compression characteristic of about 5 to 0.209. The invention according to claim 8 is the invention according to any one of claims 1 to 7, wherein the spacer is formed of silica. According to a ninth aspect of the present invention, in the first aspect of the present invention, a spherical spacer made of a resin is interposed between the two substrates inside the sealing material. The invention according to claim 10, wherein an active matrix substrate having a pixel electrode and a switching element and an opposing substrate are bonded via a frame-shaped sealing material, and a thin film transistor is formed below the sealing material and the sealing material is formed. In an active matrix type liquid crystal display device in which liquid crystal is sealed between the two substrates inside the substrate, a spacer made of silica is mixed in the sealing material. According to an eleventh aspect of the present invention, in the invention of the tenth aspect, a resin spacer is mixed in the sealing material. The invention according to claim 12 is the invention according to claim 10
Alternatively, in the invention described in Item 11, a resin spacer is dispersed between the two substrates in which the liquid crystal is sealed. According to a thirteenth aspect of the present invention, in the first aspect of the present invention, the spacer has a diameter of 3 mm.
And 10 μm. According to the first aspect of the invention, the size of the liquid crystal display element can be reduced because the sealing material is provided at a position overlapping at least a part of the electrostatic protection element. In this case, the spherical spacer made of a material having a certain compression characteristic is mixed in the sealing material because the electrostatic protection element overlapped with the sealing material even when the pressure at the time of bonding both substrates is applied. This is to make it hard to be crushed and destroyed. According to the fifth aspect of the present invention, the size of the liquid crystal display element can be reduced because the sealing material is provided at a position overlapping at least a part of the built-in switching element control circuit section. In this case, in the sealing material,
Spherical spacers made of a material having a certain compression characteristic are mixed, so that even when pressure is applied when bonding the two substrates, the built-in switching element control circuit section overlapped with the sealing material is not easily crushed. This is to make it hard to be destroyed.

【0014】[0014]

【発明の実施の形態】(第1実施形態)図1はこの発明
の第1実施形態におけるアクティブマトリックス型液晶
表示素子の一部の等価回路的透過平面図を示したもので
ある。この図において、説明の便宜上、図6と同一名称
部分には同一の符号を付して説明する。この液晶表示素
子は、アクティブマトリックス基板1と対向基板2とが
ほぼ方形枠状のシール材3を介して貼り合わされ、シー
ル材3の内側における両基板1、2間に液晶(図示せ
ず)が封入されたものからなっている。この場合、アク
ティブマトリックス基板1の右辺部および下辺部は対向
基板2から突出されている。以下、これらの突出部を右
辺突出部1aおよび下辺突出部1bという。また、シー
ル材3は、一点鎖線で示す表示領域4の外側に配置され
ている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is a transmission plan view of a part of an active matrix type liquid crystal display device according to a first embodiment of the present invention in the form of an equivalent circuit. In this figure, the same reference numerals are given to the same names as those in FIG. In this liquid crystal display element, an active matrix substrate 1 and a counter substrate 2 are bonded together via a substantially rectangular frame-shaped sealing material 3, and a liquid crystal (not shown) is provided between the two substrates 1 and 2 inside the sealing material 3. It consists of a sealed one. In this case, the right side and the lower side of the active matrix substrate 1 protrude from the counter substrate 2. Hereinafter, these protrusions are referred to as a right side protrusion 1a and a lower side protrusion 1b. Further, the sealing material 3 is arranged outside the display area 4 indicated by a dashed line.

【0015】アクティブマトリックス基板1上の表示領
域4には、複数の画素電極5およびこれらの画素電極5
にそれぞれ接続された薄膜トランジスタ6がマトリック
ス状に設けられている。また、アクティブマトリックス
基板1上の表示領域4およびその外側には、薄膜トラン
ジスタ6に走査信号を供給するための複数の走査ライン
7が行方向に延ばされて設けられているとともに、薄膜
トランジスタ6にデータ信号を供給するための複数のデ
ータライン8が列方向に延ばされて設けられている。
The display area 4 on the active matrix substrate 1 has a plurality of pixel electrodes 5 and these pixel electrodes 5.
Are connected in a matrix. A plurality of scanning lines 7 for supplying a scanning signal to the thin film transistor 6 are provided in the display region 4 on the active matrix substrate 1 and outside thereof so as to extend in the row direction. A plurality of data lines 8 for supplying signals are provided extending in the column direction.

【0016】この場合、走査ライン7の右端部は、アク
ティブマトリックス基板1の右辺突出部1a上の点線で
示す半導体チップ搭載領域9内まで延ばされている。走
査ライン7の左端部は、アクティブマトリックス基板1
の左端縁まで延ばされている。データライン8の下端部
は、アクティブマトリックス基板1の下辺突出部1b上
の点線で示す半導体チップ搭載領域10内まで延ばされ
ている。データライン8の上端部は、アクティブマトリ
ックス基板1の上端縁まで延ばされている。
In this case, the right end of the scanning line 7 extends to the inside of the semiconductor chip mounting area 9 indicated by a dotted line on the right side protrusion 1a of the active matrix substrate 1. The left end of the scanning line 7 is the active matrix substrate 1
Is extended to the left edge. The lower end of the data line 8 extends to the inside of the semiconductor chip mounting area 10 indicated by a dotted line on the lower side protrusion 1b of the active matrix substrate 1. The upper end of the data line 8 extends to the upper edge of the active matrix substrate 1.

【0017】さらに、アクティブマトリックス基板1上
のシール材3配置領域には、リング状の短絡ライン11
が設けられている。そして、アクティブマトリックス基
板1上のシール材3配置領域において短絡ライン11の
左辺部の右側および右辺部の左側には、それぞれ、複数
の静電保護素子12が短絡ライン11および各走査ライ
ン7に接続されて設けられている。また、アクティブマ
トリックス基板1上のシール材3配置領域において短絡
ライン11の上辺部の下側および下辺部の上側には、そ
れぞれ、複数の静電保護素子13が短絡ライン11およ
び各データライン8に接続されて設けられている。
Further, a ring-shaped short-circuit line 11 is provided on the active matrix substrate 1 in a region where the seal material 3 is disposed.
Is provided. A plurality of electrostatic protection elements 12 are connected to the short-circuit line 11 and each scanning line 7 on the right side of the left side and the left side of the right side of the short-circuit line 11 in the seal material 3 arrangement region on the active matrix substrate 1. It is provided. A plurality of electrostatic protection elements 13 are connected to the short-circuit line 11 and each data line 8 on the lower side and the upper side of the upper side of the short-circuit line 11 in the sealing material 3 arrangement region on the active matrix substrate 1, respectively. They are connected and provided.

【0018】次に、このアクティブマトリックス型液晶
表示素子の一部の具体的な構造について図2を参照して
説明する。この図においても、説明の便宜上、図8と同
一名称部分には同一の符号を付して説明する。アクティ
ブマトリックス基板1上のシール材3配置領域の内側に
は配向膜41が画素電極5、データライン8などを覆う
ように設けられている。この場合、静電保護素子12、
13は、配向膜41の外側つまりシール材3配置領域に
配置されている。対向基板2の下面にはブラックマスク
42、カラーフィルタ(図示せず)、対向電極43、配
向膜44が設けられている。
Next, a specific structure of a part of the active matrix type liquid crystal display device will be described with reference to FIG. In this figure also, for convenience of explanation, the same reference numerals are given to the same parts as those in FIG. An alignment film 41 is provided on the active matrix substrate 1 so as to cover the pixel electrodes 5, the data lines 8, and the like inside the region where the sealing material 3 is disposed. In this case, the electrostatic protection element 12,
Reference numeral 13 is arranged outside the alignment film 41, that is, in the region where the sealing material 3 is arranged. On the lower surface of the counter substrate 2, a black mask 42, a color filter (not shown), a counter electrode 43, and an alignment film 44 are provided.

【0019】そして、両基板1、2は、シリカからなる
直径3〜10μmの球状のスペーサ45が混入されたシ
ール材3を介して貼り合わされ、その間には液晶46が
封入されている。この場合、図1にも示すように、シー
ル材3(ただし、その液晶注入口3aの部分を含む。)
は、静電保護素子12、13の全ておよび短絡ライン1
1と重なる位置に設けられている。また、両基板1、2
の配向膜41、44間には、樹脂からなる直径3〜10
μmの球状のスペーサ17が介在されている。
The substrates 1 and 2 are bonded together via a sealing material 3 mixed with a spherical spacer 45 made of silica and having a diameter of 3 to 10 μm, and a liquid crystal 46 is sealed between them. In this case, as shown in FIG. 1, the sealing material 3 (including the liquid crystal injection port 3a).
Represents all of the electrostatic protection elements 12 and 13 and the short-circuit line 1
It is provided at a position overlapping with 1. In addition, both substrates 1, 2
Between the alignment films 41 and 44 of 3 to 10
A μm spherical spacer 17 is interposed.

【0020】このように、この液晶表示素子では、シー
ル材3を静電保護素子12、13の全ておよび短絡ライ
ン11と重なる位置に設けているので、シール材3配置
領域と表示領域4との間隔を可及的に小さくすることが
でき、ひいては液晶表示素子のサイズを小さくすること
ができる。
As described above, in this liquid crystal display element, since the sealing material 3 is provided at a position overlapping with all of the electrostatic protection elements 12 and 13 and the short-circuit line 11, the area where the sealing material 3 is arranged and the display area 4 are not provided. The interval can be made as small as possible, and the size of the liquid crystal display element can be reduced.

【0021】また、シール材3中には、シリカからなる
球状のスペーサ45を混入しているので、両基板1、2
を貼り合わせる際の圧力が加わっても、静電保護素子1
2、13が押しつぶされにくく破壊されにくいようにす
ることができる。すなわち、シール材3中のスペーサ4
5が、従来の如く、長さ100μm程度のグラスファイ
バからなる円柱状のものであると、厚さ方向にグラスフ
ァイバが2個以上重なって配置されることがある。この
ような場合には、両基板1、2を貼り合わせるとき、グ
ラスファイバが静電保護素子12、13を押しつぶして
破壊してしまうことがある。これに対し、シール材3中
のスペーサ45がシリカからなる球状のものであると、
2個以上重なって配置されることはほとんどない上、シ
リカはグラスファイバよりも変形しやすい。したがっ
て、両基板1、2を貼り合わせる際の圧力が加わって
も、静電保護素子12、13が押しつぶされにくく破壊
されにくいようにすることができる。一方、シール材3
中のスペーサ45の材質が樹脂よりも変形しにくいシリ
カであるので、樹脂からなるものと比較して、ギャップ
の制御をより一層確実とすることができる。
Since the spherical spacer 45 made of silica is mixed in the sealing material 3, both substrates 1, 2
Even if pressure is applied when bonding the
2, 13 can be made hard to be crushed and destroyed. That is, the spacer 4 in the sealing material 3
If the glass fiber 5 is a columnar glass fiber having a length of about 100 μm as in the related art, two or more glass fibers may be arranged so as to overlap in the thickness direction. In such a case, when the substrates 1 and 2 are bonded together, the glass fiber may crush the electrostatic protection elements 12 and 13 and break them. On the other hand, if the spacer 45 in the sealing material 3 is a spherical one made of silica,
In addition, it is unlikely that two or more pieces are arranged in an overlapping manner, and silica is more easily deformed than glass fiber. Therefore, even if the pressure at the time of bonding the two substrates 1 and 2 is applied, the electrostatic protection elements 12 and 13 can be made hard to be crushed and broken. On the other hand, the sealing material 3
Since the material of the inner spacer 45 is silica that is less likely to be deformed than the resin, the gap control can be more reliably performed as compared with the resin made of resin.

【0022】なお、シール材3は、図1における4辺の
うち少なくともいずれか1辺における、静電保護素子1
2、13および短絡ライン11と重なる位置に設けるよ
うにしてもよい。このようにしても、図6に示す従来の
場合と比較して、液晶表示素子のサイズを小さくするこ
とができる。
The sealing material 3 is provided on at least one of the four sides in FIG.
You may make it provide in the position which overlaps with 2 and 13 and the short circuit line 11. FIG. Even in this case, the size of the liquid crystal display element can be reduced as compared with the conventional case shown in FIG.

【0023】(第2実施形態)図3はこの発明の第2実
施形態におけるアクティブマトリックス型液晶表示素子
の一部の等価回路的透過平面図を示し、図4はその一部
の断面図を示したものである。これらの図において、図
1および図2と同一名称部分には同一の符号を付し、そ
の説明を適宜省略する。この液晶表示素子では、アクテ
ィブマトリックス基板1の下辺部のみが対向基板2から
突出され、この下辺突出部1bの上面に図示しない外部
接続端子が設けられている。また、アクティブマトリッ
クス基板1の対向基板2と対向する領域における右辺部
上および下辺部上には、薄膜トランジスタ6を制御する
内蔵型の回路部としての、走査信号制御回路部51およ
びデータ信号制御回路部52が設けられている。走査信
号制御回路部51およびデータ信号制御回路部52は薄
膜トランジスタから構成されるシフトレジスタを含むも
のである。この場合、走査信号制御回路部51およびデ
ータ信号制御回路部52に含まれる薄膜トランジスタ
は、平面寸法は異なるものの、薄膜トランジスタ6と同
一のプロセスで形成される。
(Second Embodiment) FIG. 3 is a plan view showing a part of an active matrix type liquid crystal display device according to a second embodiment of the present invention as an equivalent circuit, and FIG. 4 is a sectional view showing a part thereof. It is a thing. In these drawings, the same reference numerals are given to the same parts as those in FIGS. 1 and 2, and the description thereof is omitted as appropriate. In this liquid crystal display element, only the lower side of the active matrix substrate 1 protrudes from the counter substrate 2, and external connection terminals (not shown) are provided on the upper surface of the lower side protruding portion 1b. A scanning signal control circuit section 51 and a data signal control circuit section as built-in circuit sections for controlling the thin film transistor 6 are provided on the right side and the lower side in the region of the active matrix substrate 1 facing the counter substrate 2. 52 are provided. The scanning signal control circuit section 51 and the data signal control circuit section 52 include a shift register composed of a thin film transistor. In this case, the thin film transistors included in the scanning signal control circuit section 51 and the data signal control circuit section 52 are formed in the same process as the thin film transistor 6, although the plane dimensions are different.

【0024】そして、シリカからなる球状のスペーサ4
5が混入されたシール材3(ただし、その液晶注入口3
aの部分を含む。)は、図3において左辺部に設けられ
た静電保護素子12、上辺部に設けられた静電保護素子
13、右辺部に設けられた走査信号制御回路部51、下
辺部に設けられたデータ信号制御回路部52および短絡
ライン11と重なる位置に設けられている。
Then, a spherical spacer 4 made of silica is used.
Sealing material 3 mixed with the liquid crystal injection port 3
a portion. ) Indicates the electrostatic protection element 12 provided on the left side, the electrostatic protection element 13 provided on the upper side, the scanning signal control circuit section 51 provided on the right side, and the data provided on the lower side in FIG. It is provided at a position overlapping the signal control circuit section 52 and the short-circuit line 11.

【0025】このように、この液晶表示素子では、シー
ル材3を内蔵型の走査信号制御回路部51およびデータ
信号制御回路部52と重なる位置に設けているので、内
蔵型の走査信号制御回路部51およびデータ信号制御回
路部52をシール材3の外側に設ける場合と比較して、
液晶表示素子のサイズを小さくすることができる。ま
た、シール材3中には、シリカからなる球状のスペーサ
45を混入しているので、両基板1、2を貼り合わせる
際の圧力が加わっても、内蔵型の走査信号制御回路部5
1およびデータ信号制御回路部52が押しつぶされにく
く破壊されにくいようにすることができる。
As described above, in this liquid crystal display element, since the sealing member 3 is provided at a position overlapping the built-in scanning signal control circuit section 51 and the data signal control circuit section 52, the built-in scanning signal control circuit section is provided. 51 and the data signal control circuit 52 are provided outside the sealing material 3,
The size of the liquid crystal display device can be reduced. Also, since the spherical spacer 45 made of silica is mixed in the sealing material 3, even if pressure is applied when the substrates 1 and 2 are bonded to each other, the built-in scanning signal control circuit unit 5 is provided.
1 and the data signal control circuit section 52 can be made hard to be crushed and broken.

【0026】なお、シール材3は、図3において右辺部
に設けられた静電保護素子12および下辺部に設けられ
た静電保護素子13とも重なる位置に設けるようにして
もよい。また、シール材3は、走査信号制御回路部51
とデータ信号制御回路部52とのうちいずれか一方と重
なる位置に設けるようにしてもよい。
The sealing material 3 may be provided at a position overlapping the electrostatic protection element 12 provided on the right side and the electrostatic protection element 13 provided on the lower side in FIG. Further, the sealing material 3 is provided with a scanning signal control circuit unit 51.
And the data signal control circuit section 52.

【0027】ここで、実験結果について説明する。シリ
カからなる球状のスペーサとして、圧縮特性が異なる4
種類のものを用意した(以下、シリカスペーサ1〜4と
いう。)。また、比較のために、グラスファイバからな
る円柱状のスペーサ(以下、グラスファイバスペーサと
いう。)および樹脂からなる球状のスペーサ(以下、樹
脂スペーサという。)を用意した。シリカスペーサ1〜
4、グラスファイバスペーサおよび樹脂スペーサの当初
の径は5μm程度である。
Here, the experimental results will be described. As a spherical spacer made of silica, the compression characteristics are different.
Various types were prepared (hereinafter, referred to as silica spacers 1 to 4). For comparison, a cylindrical spacer made of glass fiber (hereinafter, referred to as glass fiber spacer) and a spherical spacer made of resin (hereinafter, referred to as resin spacer) were prepared. Silica spacer 1
4. The initial diameter of the glass fiber spacer and the resin spacer is about 5 μm.

【0028】そして、シリカスペーサ1〜4、グラスフ
ァイバスペーサおよび樹脂スペーサの圧縮特性つまり荷
重と変形量との関係について調べたところ、図5に示す
結果が得られた。この図から明らかなように、変形量
は、グラスファイバスペーサ、シリカスペーサ1〜4、
樹脂スペーサの順で大きくなっている。通常、両基板
1、2をシール材3を介して貼り合わせる状態における
スペーサ1個当たりの荷重は0.2gf程度とされてい
るので、この程度の荷重に対する変形量が重要である。
そこで、荷重が0.2gfにおけるグラスファイバスペ
ーサ、シリカスペーサ1〜4および樹脂スペーサの変形
量をみると、それぞれ、0.096μm、0.12μ
m、0.165μm、0.209μm、0.5μm、
0.713μmである。
When the compression properties of the silica spacers 1-4, the glass fiber spacer, and the resin spacer, that is, the relationship between the load and the amount of deformation, were examined, the results shown in FIG. 5 were obtained. As is clear from this figure, the deformation amount is glass fiber spacer, silica spacers 1-4,
It becomes larger in the order of the resin spacer. Normally, the load per spacer in a state where both substrates 1 and 2 are bonded via the sealing material 3 is about 0.2 gf, and therefore the amount of deformation for such a load is important.
Therefore, the deformation amounts of the glass fiber spacer, the silica spacers 1 to 4 and the resin spacer when the load is 0.2 gf are respectively 0.096 μm and 0.12 μm.
m, 0.165 μm, 0.209 μm, 0.5 μm,
0.713 μm.

【0029】上記試料にて、シール材下に配置された静
電保護素子12、13や薄膜トランジスタの破壊の確率
を比較した結果、グラスファイバスペーサの場合には歩
留まりが約70%であったのに対し、シリカスペーサ1
〜4および樹脂スペーサでは、いずれも歩留まりが95
%以上に向上した。特に、シリカスペーサ2〜4および
樹脂スペーサでは、歩留まりが実質的に100%であっ
た。しかし、樹脂スペーサの場合には、アクティブマト
リックス基板1と対向基板2を貼り合わせた際の両基板
間のギャップのばらつきが大きく好ましくない。また、
シリカスペーサ4の場合にも、荷重が0.2gfのとき
の変形量が0.5μmと比較的大きい点に多少難点があ
る。
As a result of comparing the probability of destruction of the electrostatic protection elements 12 and 13 and the thin film transistor arranged under the sealing material in the above sample, the yield was about 70% in the case of the glass fiber spacer. On the other hand, silica spacer 1
-4 and the resin spacer have a yield of 95
% Or more. In particular, with the silica spacers 2 to 4 and the resin spacer, the yield was substantially 100%. However, in the case of a resin spacer, the gap between the two substrates when the active matrix substrate 1 and the counter substrate 2 are bonded to each other is large, which is not preferable. Also,
Also in the case of the silica spacer 4, there is some difficulty in that the deformation amount when the load is 0.2 gf is relatively large, 0.5 μm.

【0030】以上を要約すると、シール材3中に混入す
るスペーサとしては、静電保護素子12、13を破壊せ
ず、且つ、ギャップの制御をより一層確実とするために
は、シリカスペーサ1〜4が好ましく、換言すれば、荷
重が0.2gf程度であるとき変形量が0.12〜0.
5μm程度である圧縮特性を有するものが好ましい。た
だし、グラスファイバスペーサに近い圧縮特性を有する
シリカスペーサ1および樹脂スペーサに近い圧縮特性を
有するシリカスペーサ4はどちらかといえばあまり好ま
しくなく、シリカスペーサ2、3がより一層好ましく、
換言すれば、荷重が0.2gf程度であるとき変形量が
0.165〜0.209μm程度である圧縮特性を有す
るものがより一層好ましい。
To summarize the above, as spacers mixed into the sealing material 3, silica spacers 1 to 3 should be used in order not to destroy the electrostatic protection elements 12 and 13 and to more surely control the gap. 4 is preferable, in other words, when the load is about 0.2 gf, the amount of deformation is 0.12-0.
Those having a compression characteristic of about 5 μm are preferred. However, a silica spacer 1 having a compression characteristic close to a glass fiber spacer and a silica spacer 4 having a compression characteristic close to a resin spacer are rather less preferred, and the silica spacers 2 and 3 are more preferred.
In other words, a material having a compression characteristic in which the amount of deformation is about 0.165 to 0.209 μm when the load is about 0.2 gf is more preferable.

【0031】なお、上記各実施形態では、短絡ライン1
1の内側に静電保護素子12、13を設けた場合につい
て説明したが、これに限らず、短絡ライン11の外側に
静電保護素子12、13を設けるようにしてもよい。ま
た、上記各実施形態では、静電保護素子12、13とし
て、図7に示すような容量型のものを用いた場合につい
て説明したが、これに限らず、薄膜トランジスタや薄膜
抵抗などを用いるようにしてもよい。さらに、上記各実
施形態では、スイッチング素子として薄膜トランジスタ
を用いた場合について説明したが、これに限らず、MI
M素子、MOSトランジスタ、ダイオード、バリスタな
どを用いるようにしてもよい。また、アクティブマトリ
ックス基板は、画素電極に対向する共通電極を有する、
所謂、平面型のものでもよい。また、シール材中には、
シリカスペーサのみならず樹脂スペーサを混入すること
もできる。さらに、液晶が封入されたアクティブマトリ
ックス基板と対向基板間に分散するスペーサは、全てを
樹脂スペーサとする、全てをシリカスペーサとする、あ
るいは樹脂スペーサとシリカスペーサを混入する、のい
ずれとすることもできるものである。
In each of the above embodiments, the short-circuit line 1
Although the case where the electrostatic protection elements 12 and 13 are provided inside 1 has been described, the invention is not limited thereto, and the electrostatic protection elements 12 and 13 may be provided outside the short-circuit line 11. Further, in each of the above embodiments, the case where the capacitive type as shown in FIG. 7 is used as the electrostatic protection elements 12 and 13 has been described. However, the present invention is not limited to this. You may. Further, in each of the above embodiments, the case where the thin film transistor is used as the switching element has been described.
An M element, a MOS transistor, a diode, a varistor, or the like may be used. Also, the active matrix substrate has a common electrode facing the pixel electrode,
A so-called flat type may be used. Also, in the sealing material,
Not only silica spacers but also resin spacers can be mixed. Further, the spacers dispersed between the active matrix substrate in which the liquid crystal is sealed and the opposing substrate may be all resin spacers, all silica spacers, or a mixture of resin spacers and silica spacers. You can do it.

【0032】[0032]

【発明の効果】以上説明したように、請求項1に記載の
発明によれば、シール材を静電保護素子の少なくとも一
部と重なる位置に設けているので、液晶表示素子のサイ
ズを小さくすることができる。また、シール材中に、あ
る圧縮特性を有する材料からなる球状のスペーサを混入
させているので、両基板を貼り合わせる際の圧力が加わ
っても、シール材と重ねられた静電保護素子が押しつぶ
されにくく破壊されにくいようにすることができる。ま
た、請求項5に記載の発明によれば、シール材を内蔵型
のスイッチング素子制御回路部の少なくとも一部と重な
る位置に設けているので、液晶表示素子のサイズを小さ
くすることができる。また、シール材中に、ある圧縮特
性を有する材料からなる球状のスペーサを混入させてい
るので、両基板を貼り合わせる際の圧力が加わっても、
シール材と重ねられた内蔵型のスイッチング素子制御回
路部が押しつぶされにくく破壊されにくいようにするこ
とができる。
As described above, according to the first aspect of the present invention, the size of the liquid crystal display element is reduced because the sealing material is provided at a position overlapping at least a part of the electrostatic protection element. be able to. In addition, since a spherical spacer made of a material having a certain compression characteristic is mixed in the sealing material, the electrostatic protection element overlapped with the sealing material may be crushed even if pressure is applied when bonding both substrates. It is hard to be damaged and destroyed. According to the fifth aspect of the present invention, the size of the liquid crystal display element can be reduced because the sealing material is provided at a position overlapping at least a part of the built-in switching element control circuit section. In addition, since a spherical spacer made of a material having a certain compression characteristic is mixed in the sealing material, even if pressure is applied when both substrates are bonded,
The built-in switching element control circuit portion overlapped with the sealing material can be made hard to be crushed and broken.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施形態におけるアクティブマ
トリックス型液晶表示素子の一部の等価回路的透過平面
図。
FIG. 1 is an equivalent circuit transparent plan view of a part of an active matrix liquid crystal display device according to a first embodiment of the present invention.

【図2】図1に示すアクティブマトリックス型液晶表示
素子の一部の断面図。
FIG. 2 is a cross-sectional view of a part of the active matrix type liquid crystal display device shown in FIG.

【図3】この発明の第2実施形態におけるアクティブマ
トリックス型液晶表示素子の一部の等価回路的透過平面
図。
FIG. 3 is an equivalent circuit transparent plan view of a part of an active matrix type liquid crystal display device according to a second embodiment of the present invention.

【図4】図4に示すアクティブマトリックス型液晶表示
素子の一部の断面図。
4 is a cross-sectional view of a part of the active matrix type liquid crystal display device shown in FIG.

【図5】スペーサの圧縮特性を示す図。FIG. 5 is a diagram showing compression characteristics of a spacer.

【図6】従来のアクティブマトリックス型液晶表示素子
の一部の等価回路的透過平面図。
FIG. 6 is an equivalent circuit transmission plan view of a part of a conventional active matrix type liquid crystal display element.

【図7】図6に示すアクティブマトリックス型液晶表示
素子の一部の断面図。
7 is a cross-sectional view of a part of the active matrix type liquid crystal display device shown in FIG.

【図8】図6に示すアクティブマトリックス型液晶表示
素子の他の一部の断面図。
8 is a sectional view of another part of the active matrix type liquid crystal display element shown in FIG.

【符号の説明】[Explanation of symbols]

1 アクティブマトリックス基板 2 対向基板 3 シール材 4 表示領域 5 画素電極 6 薄膜トランジスタ 7 走査ライン 8 データライン 11 短絡ライン 12、13 静電保護素 45 スペーサ 46 液晶 47 スペーサ 51 走査信号制御回路部 52 データ信号制御回路部 DESCRIPTION OF SYMBOLS 1 Active matrix substrate 2 Counter substrate 3 Sealing material 4 Display area 5 Pixel electrode 6 Thin film transistor 7 Scanning line 8 Data line 11 Short circuit line 12, 13 Electrostatic protection element 45 Spacer 46 Liquid crystal 47 Spacer 51 Scanning signal control circuit part 52 Data signal control Circuit section

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 623Z Fターム(参考) 2H089 LA08 LA41 NA06 NA09 NA24 QA11 QA14 TA04 TA07 TA09 TA12 2H092 JA26 JA34 JA37 JA41 JA47 JB01 JB79 KA05 NA25 PA02 PA03 PA04 PA08 5C094 AA15 AA47 BA03 BA43 CA19 DA07 HA08 5F110 AA22 AA26 BB01 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 21/336 H01L 29/78 623Z F-term (Reference) 2H089 LA08 LA41 NA06 NA09 NA24 QA11 QA14 TA04 TA07 TA09 TA12 2H092 JA26 JA34 JA37 JA41 JA47 JB01 JB79 KA05 NA25 PA02 PA03 PA04 PA08 5C094 AA15 AA47 BA03 BA43 CA19 DA07 HA08 5F110 AA22 AA26 BB01

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 表示領域に複数の画素電極およびこれら
の画素電極にそれぞれ接続されたスイッチング素子がマ
トリックス状に設けられ、前記表示領域の外側に複数の
静電保護素子が前記スイッチング素子にそれぞれ接続さ
れて設けられたアクティブマトリックス基板と、前記画
素電極に対向する対向電極が設けられた対向基板とが枠
状のシール材を介して貼り合わされ、前記シール材の内
側における前記両基板間に液晶が封入されたアクティブ
マトリックス型液晶表示素子において、前記シール材は
前記静電保護素子の少なくとも一部と重なる位置に設け
られ、前記シール材中に、当初の径が5μm程度で荷重
が0.2gf程度であるとき変形量が0.12〜0.5
μm程度である圧縮特性を有する材料からなる球状のス
ペーサが混入されていることを特徴とするアクティブマ
トリックス型液晶表示素子。
1. A plurality of pixel electrodes and switching elements respectively connected to these pixel electrodes are provided in a display area in a matrix, and a plurality of electrostatic protection elements are respectively connected to the switching elements outside the display area. An active matrix substrate provided and a counter substrate provided with a counter electrode facing the pixel electrode are bonded to each other with a frame-shaped sealing material interposed therebetween, and a liquid crystal is provided between the two substrates inside the sealing material. In the sealed active matrix type liquid crystal display element, the seal material is provided at a position overlapping at least a part of the electrostatic protection element, and an initial diameter of about 5 μm and a load of about 0.2 gf is provided in the seal material. When the deformation amount is 0.12 to 0.5
An active matrix type liquid crystal display device comprising a spherical spacer made of a material having a compression characteristic of about μm.
【請求項2】 請求項1に記載の発明において、前記シ
ール材は前記静電保護素子の全てと重なる位置に設けら
れていることを特徴とするアクティブマトリックス型液
晶表示素子。
2. The active matrix type liquid crystal display device according to claim 1, wherein the sealing material is provided at a position overlapping all of the electrostatic protection elements.
【請求項3】 請求項1または2に記載の発明におい
て、前記シール材は、前記静電保護素子の全てに接続さ
れたリング状の短絡ラインと重なる位置に設けられてい
ることを特徴とするアクティブマトリックス型液晶表示
素子。
3. The invention according to claim 1, wherein the sealing material is provided at a position overlapping a ring-shaped short-circuit line connected to all of the electrostatic protection elements. Active matrix liquid crystal display device.
【請求項4】 請求項1〜3のいずれかに記載の発明に
おいて、前記アクティブマトリックス基板の前記表示領
域の外側に内蔵型のスイッチング素子制御回路部が前記
スイッチング素子に接続されて設けられ、前記シール材
は前記スイッチング素子制御回路部の少なくとも一部と
重なる位置に設けられていることを特徴とするアクティ
ブマトリックス型液晶表示素子。
4. The invention according to claim 1, wherein a built-in switching element control circuit is provided outside the display area of the active matrix substrate so as to be connected to the switching element. An active matrix type liquid crystal display element, wherein a sealing material is provided at a position overlapping at least a part of the switching element control circuit section.
【請求項5】 表示領域に複数の画素電極およびこれら
の画素電極にそれぞれ接続されたスイッチング素子がマ
トリックス状に設けられ、前記表示領域の外側に内蔵型
のスイッチング素子制御回路部が前記スイッチング素子
に接続されて設けられたアクティブマトリックス基板
と、前記画素電極に対向する対向電極が設けられた対向
基板とが枠状のシール材を介して貼り合わされ、前記シ
ール材の内側における前記両基板間に液晶が封入された
アクティブマトリックス型液晶表示素子において、前記
シール材は前記スイッチング素子制御回路部の少なくと
も一部と重なる位置に設けられ、前記シール材中に、当
初の径が5μm程度で荷重が0.2gf程度であるとき
変形量が0.12〜0.5μm程度である圧縮特性を有
する材料からなる球状のスペーサが混入されていること
を特徴とするアクティブマトリックス型液晶表示素子。
5. A display area in which a plurality of pixel electrodes and switching elements respectively connected to the pixel electrodes are provided in a matrix, and a built-in switching element control circuit portion outside the display area is provided in the switching element. An active matrix substrate connected and provided, and a counter substrate provided with a counter electrode facing the pixel electrode are bonded together via a frame-shaped sealing material, and a liquid crystal is provided between the two substrates inside the sealing material. In the active matrix type liquid crystal display element in which is sealed, the seal member is provided at a position overlapping at least a part of the switching element control circuit section, and the seal member has an initial diameter of about 5 μm and a load of 0. A spherical shape made of a material having a compressive property with a deformation amount of about 0.12 to 0.5 μm when about 2 gf Active matrix liquid crystal display device, characterized in that spacers are mixed.
【請求項6】 請求項4または5に記載の発明におい
て、前記シール材は前記スイッチング素子制御回路部の
全てと重なる位置に設けられていることを特徴とするア
クティブマトリックス型液晶表示素子。
6. The active matrix type liquid crystal display element according to claim 4, wherein the sealing material is provided at a position overlapping with all of the switching element control circuit sections.
【請求項7】 請求項1〜6のいずれかに記載の発明に
おいて、前記スペーサは、当初の径が5μm程度で荷重
が0.2gf程度であるとき変形量が0.165〜0.
209μm程度である圧縮特性を有する材料からなるこ
とを特徴とするアクティブマトリックス型液晶表示素
子。
7. The spacer according to any one of claims 1 to 6, wherein the spacer has an initial diameter of about 5 μm and a deformation amount of 0.165 to 0.3 when a load is about 0.2 gf.
An active matrix type liquid crystal display device comprising a material having a compression characteristic of about 209 μm.
【請求項8】 請求項1〜7のいずれかに記載の発明に
おいて、前記スペーサはシリカからなることを特徴とす
るアクティブマトリックス型液晶表示素子。
8. An active matrix type liquid crystal display device according to claim 1, wherein said spacer is made of silica.
【請求項9】 請求項1〜8のいずれかに記載の発明に
おいて、前記シール材の内側における前記両基板間に樹
脂からなる球状のスペーサが介在されていることを特徴
とするアクティブマトリックス型液晶表示素子。
9. An active matrix type liquid crystal according to claim 1, wherein a spherical spacer made of resin is interposed between said two substrates inside said sealing material. Display element.
【請求項10】 画素電極およびスイッチング素子を有
するアクティブマトリックス基板と、対向基板とが枠状
のシール材を介して貼り合わされ、前記シール材下に薄
膜トランジスタが形成されると共に前記シール材の内側
における前記両基板間に液晶が封入されたアクティブマ
トリックス型液晶表示素子において、前記シール材中に
シリカからなるスペーサが混入されていることを特徴と
するアクティブマトリックス型液晶表示素子。
10. An active matrix substrate having a pixel electrode and a switching element, and an opposing substrate are bonded to each other via a frame-shaped sealing material, a thin film transistor is formed under the sealing material, and the inside of the sealing material is formed. An active matrix type liquid crystal display device in which liquid crystal is sealed between both substrates, wherein a spacer made of silica is mixed in the sealing material.
【請求項11】 請求項10に記載の発明において、前
記シール材中に樹脂スペーサが混入されていることを特
徴とするアクティブマトリックス型液晶表示素子。
11. The active matrix liquid crystal display device according to claim 10, wherein a resin spacer is mixed in the sealing material.
【請求項12】 請求項10または11に記載の発明に
おいて、前記液晶が封入された前記両基板間に樹脂スペ
ーサが分散されていることを特徴とするアクティブマト
リックス型液晶表示素子。
12. The active matrix type liquid crystal display element according to claim 10, wherein a resin spacer is dispersed between the two substrates in which the liquid crystal is sealed.
【請求項13】 請求項10〜12のいずれかに記載の
発明において、前記スペーサは直径が3〜10μmであ
ることを特徴とするアクティブマトリックス型液晶表示
素子。
13. The active matrix type liquid crystal display device according to claim 10, wherein said spacer has a diameter of 3 to 10 μm.
JP2000344798A 2000-11-13 2000-11-13 Active matrix type liquid crystal display element Pending JP2002148639A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000344798A JP2002148639A (en) 2000-11-13 2000-11-13 Active matrix type liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000344798A JP2002148639A (en) 2000-11-13 2000-11-13 Active matrix type liquid crystal display element

Publications (1)

Publication Number Publication Date
JP2002148639A true JP2002148639A (en) 2002-05-22

Family

ID=18818942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000344798A Pending JP2002148639A (en) 2000-11-13 2000-11-13 Active matrix type liquid crystal display element

Country Status (1)

Country Link
JP (1) JP2002148639A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053971B2 (en) * 2002-07-17 2006-05-30 Citzen Watch Co., Ltd. Liquid crystal display panel
JP2006267545A (en) * 2005-03-24 2006-10-05 Sanyo Epson Imaging Devices Corp Electrooptical apparatus and electronic equipment
CN100399170C (en) * 2004-02-17 2008-07-02 友达光电股份有限公司 Interconnector structure and forming method
JP2010156903A (en) * 2009-01-05 2010-07-15 Epson Imaging Devices Corp Liquid crystal display device and electronic equipment
CN115145079A (en) * 2022-06-30 2022-10-04 昆山国显光电有限公司 Display device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053971B2 (en) * 2002-07-17 2006-05-30 Citzen Watch Co., Ltd. Liquid crystal display panel
CN100399170C (en) * 2004-02-17 2008-07-02 友达光电股份有限公司 Interconnector structure and forming method
JP2006267545A (en) * 2005-03-24 2006-10-05 Sanyo Epson Imaging Devices Corp Electrooptical apparatus and electronic equipment
JP2010156903A (en) * 2009-01-05 2010-07-15 Epson Imaging Devices Corp Liquid crystal display device and electronic equipment
CN115145079A (en) * 2022-06-30 2022-10-04 昆山国显光电有限公司 Display device and manufacturing method thereof
CN115145079B (en) * 2022-06-30 2024-03-29 昆山国显光电有限公司 Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US11852923B2 (en) Liquid crystal display device
JP4386862B2 (en) Liquid crystal display device and manufacturing method thereof
JP4887424B2 (en) Liquid crystal display
KR970007456A (en) Active matrix type liquid crystal display
JP2007041096A (en) Electrooptical device, its manufacturing method, and electronic equipment
EP3497515B1 (en) Display panel, methods of fabricating and repairing the same
JP3180531B2 (en) Liquid crystal display
JPH08248427A (en) Liquid crystal display device
JP2001352069A (en) Electrostatic protection circuit
KR100652049B1 (en) Liquid crystal display device
JP5911267B2 (en) Liquid crystal panel, TFT array substrate and manufacturing method thereof
JP2002148639A (en) Active matrix type liquid crystal display element
JPH11153798A (en) Active matrix type liquid crystal display device
JP3407396B2 (en) Liquid crystal display device
KR20000011559A (en) Liquid crystal display and manufacturing method thereof
JP3265687B2 (en) Liquid crystal display
JP2002023191A (en) Active matrix type liquid crystal display element
JP4765424B2 (en) Liquid crystal display panel and liquid crystal display device using the same
JP3337011B2 (en) Active matrix type liquid crystal display device and manufacturing method thereof
JP2580606B2 (en) Liquid crystal device
JP4237329B2 (en) Liquid crystal display element
JP3089822B2 (en) Liquid crystal cell
KR100675926B1 (en) Liquid crystal display device and method for manufacturing the same
KR100271260B1 (en) Liquid crystal display having means for preventing damage by electrostatic discharge
JPH11249162A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040409

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605