JP4369970B2 - Method for manufacturing compound semiconductor light emitting device and compound semiconductor light emitting device - Google Patents
Method for manufacturing compound semiconductor light emitting device and compound semiconductor light emitting device Download PDFInfo
- Publication number
- JP4369970B2 JP4369970B2 JP2007279987A JP2007279987A JP4369970B2 JP 4369970 B2 JP4369970 B2 JP 4369970B2 JP 2007279987 A JP2007279987 A JP 2007279987A JP 2007279987 A JP2007279987 A JP 2007279987A JP 4369970 B2 JP4369970 B2 JP 4369970B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- light emitting
- emitting device
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
この発明は化合物半導体発光素子の製造方法および化合物半導体発光素子に関するもので、特に青色領域で発光可能な半導体レーザダイオードや発光ダイオードの製造方法および化合物半導体発光素子に関するものである。 The present invention relates to a method for manufacturing a compound semiconductor light emitting device and a compound semiconductor light emitting device, and more particularly to a method for manufacturing a semiconductor laser diode or a light emitting diode capable of emitting light in a blue region and a compound semiconductor light emitting device.
図17は、従来の青色領域で発光可能なAlGaN/InGaN/AlGaN系化合物半導体発光素子(半導体レーザ、発光ダイオード)の模式断面を示す図である。 FIG. 17 is a diagram showing a schematic cross section of a conventional AlGaN / InGaN / AlGaN compound semiconductor light emitting device (semiconductor laser, light emitting diode) capable of emitting light in the blue region.
図を参照して半導体発光素子はサファイア(0001)基板1と、サファイア(0001)基板1上に順に積層されたGaNまたはAlNバッファ層2、n型GaN層3、n型AlZGa1-ZN(0≦Z≦1)下部クラッド層4、ノンドープまたはZnドープInYG
a1-YN(0≦Y≦1)活性層(または発光層とも呼ばれる)5、p型AlZGa1-ZN(
0≦Z≦1)上部クラッド層7およびp型GaNキャップ層8により構成される。またn型GaN層3にはn型電極10が、p型GaNキャップ層8にはp型電極9が形成されている。
Referring to the figure, a semiconductor light emitting device includes a sapphire (0001) substrate 1, a GaN or
a 1-Y N (0 ≦ Y ≦ 1) active layer (also called light emitting layer) 5, p-type Al Z Ga 1-Z N (
0 ≦ Z ≦ 1) The
このような化合物半導体発光素子は一般的には有機金属気相成長法(以下「MOCVD法」という。)により、以下の工程を経て製造される。 Such a compound semiconductor light emitting device is generally manufactured through the following steps by a metal organic chemical vapor deposition method (hereinafter referred to as “MOCVD method”).
(1) 温度約1050℃にてサファイア基板1の表面処理を行なう。
(2) 基板温度を約510℃まで下げ、薄層のGaNまたはAlNバッファ層2を成長させる。
(1) Surface treatment of the sapphire substrate 1 is performed at a temperature of about 1050 ° C.
(2) The substrate temperature is lowered to about 510 ° C., and a thin GaN or
(3) 基板温度を1020℃まで上げ、n型GaN層3を成長させる。
(4) 同温度にて、n型AlGaN下部クラッド層4を成長させる。
(3) Raise the substrate temperature to 1020 ° C. and grow the n-
(4) The n-type AlGaN
(5) 基板温度を約800℃に下げ、ノンドープInGaN系活性層(またはZnドープ発光層)5を約100〜500Åの厚さに成長させる。 (5) The substrate temperature is lowered to about 800 ° C., and the non-doped InGaN-based active layer (or Zn-doped light emitting layer) 5 is grown to a thickness of about 100 to 500 mm.
(6) 基板温度を約1020℃に上げて、p型AlGaN上部クラッド層7を成長させる。
(6) The substrate temperature is raised to about 1020 ° C., and the p-type AlGaN
(7) 同温度にてp型GaNキャップ層8を成長させる。
(8) エッチングを行なった後、p型電極9およびn型電極10を形成する。
(7) The p-type
(8) After etching, the p-
以上に述べた工程において、Inを含む活性層5を成長させるときの温度を約800℃とするのは、Inの蒸気圧は比較的高いため、1000℃以上の成長温度では所望のIn比を得ることができないためである。またAlGaNクラッド層の成長温度を1020℃とするのはAlGaNクラッド層は1000℃以上の温度で成長させないと、良好な結晶品質の膜とすることができないためである。
In the process described above, the temperature when growing the
そのため前述した工程(4)〜(6)間において、発光素子は図16に示される成長温度プロファイルを辿ることになるのである。図16中、横軸は半導体の成長方向を、縦軸は成長温度を示す。 Therefore, the light emitting element follows the growth temperature profile shown in FIG. 16 between the above-described steps (4) to (6). In FIG. 16, the horizontal axis represents the growth direction of the semiconductor, and the vertical axis represents the growth temperature.
しかしながら、上述した従来の化合物半導体の製造方法には、p型AlGaN上部クラッド層7を成長させるため基板温度を約1020℃まで上げたときに、その前の工程で作られたInを含む活性層(発光層)5からInの遊離が生じるという問題点があった。Inの遊離が生じることは、活性層5と上部クラッド層7との界面の悪化を招いたり、活性層5の膜厚やInの混晶比を制御することが困難になるという結果に結び付いていた。
However, in the above-described conventional method for manufacturing a compound semiconductor, when the substrate temperature is raised to about 1020 ° C. in order to grow the p-type AlGaN
この発明は上記問題点を解決するためになされたもので、化合物半導体発光素子の製造工程においてInの遊離を極力抑え、かつ制御性に優れた結晶成長を可能とし、また良質のInを含む活性層および良質の活性層の界面を有する化合物半導体発光素子の製造方法および化合物半導体発光素子を提供することを目的とする。 The present invention has been made to solve the above-described problems. In the manufacturing process of a compound semiconductor light emitting device, the liberation of In is suppressed as much as possible, crystal growth excellent in controllability is possible, and an activity containing high-quality In is provided. It is an object of the present invention to provide a method for producing a compound semiconductor light emitting device having an interface between a layer and a good quality active layer, and a compound semiconductor light emitting device.
本発明のある局面に従うと、化合物半導体発光素子の製造方法は、有機金属気相成長法を用い化合物半導体発光素子の製造方法であって、基板上に、下部クラッド層を形成する第1のステップと、前記下部クラッド層上に、第1の温度でInを含む活性層を形成する第2のステップと、前記活性層上に、前記第1の温度以上の第2の温度でInの蒸発を抑制するための蒸発防止層であるAlXGa1-XN(0<X≦1)層を形成する第3のステップと、前記蒸発防止層上に、前記第2の温度より高い第3の温度で上部クラッド層であるAlzGa1-zN(0≦z≦1)層を形成する第4のステップと、前記上部クラッド層上に、キャップ層を形成する第5のステップとを備え、前記蒸発防止層のAl組成を、前記蒸発防止層と前記上部クラッド層との間の物質の化学組成の明確な差を付けるように前記上部クラッド層のAl組成より大きくすることを特徴とする。
According to one aspect of the present invention, a method for manufacturing a compound semiconductor light emitting device is a method for manufacturing a compound semiconductor light emitting device using metal organic vapor phase epitaxy, and a first step of forming a lower cladding layer on a substrate. A second step of forming an active layer containing In at a first temperature on the lower cladding layer; and evaporation of In at a second temperature equal to or higher than the first temperature on the active layer. A third step of forming an Al X Ga 1-X N (0 <X ≦ 1) layer, which is an evaporation preventing layer for suppressing, and a third step higher than the second temperature on the evaporation preventing layer. comprising a fourth step of forming a Al z Ga 1-z N ( 0 ≦ z ≦ 1) layer at a temperature which is an upper cladding layer, on said upper cladding layer, and a fifth step of forming a cap layer , The Al composition of the evaporation prevention layer, the evaporation prevention layer and the upper cladding The Al composition of the upper cladding layer is larger than the Al composition so as to give a clear difference in chemical composition of the material between the layers.
本発明の他の局面に従うと、化合物半導体発光素子は、基板と、n型下部クラッド層と、Inを含む活性層と、p型上部クラッド層とを含む化合物半導体発光素子であって、前記p型上部クラッド層は、AlzGa1-zN(0≦z≦1)層からなり、前記上部クラッド層上にp型キャップ層を有し、前記活性層と前記p型上部クラッド層の間に蒸発防止層であるp型AlxGa1-xN(0<x≦1)層を有し、前記蒸発防止層は、前記p型上部クラッド層の成長温度より低い温度、かつ、前記活性層の成長温度以上の温度で成長された層であり、前記蒸発防止層のAl組成は、前記蒸発防止層と前記上部クラッド層との間の物質の化学組成の明確な差を付けるように前記上部クラッド層のAl組成より大きいことを特徴とする。
According to another aspect of the present invention, a compound semiconductor light emitting device is a compound semiconductor light emitting device including a substrate, an n-type lower cladding layer, an active layer containing In, and a p-type upper cladding layer, wherein the p The mold upper clad layer is composed of an Al z Ga 1-z N (0 ≦ z ≦ 1) layer, has a p-type cap layer on the upper clad layer, and is formed between the active layer and the p-type upper clad layer. Having a p-type Al x Ga 1-x N (0 <x ≦ 1) layer which is an evaporation preventing layer, the evaporation preventing layer being at a temperature lower than the growth temperature of the p-type upper cladding layer and the active layer A layer grown at a temperature equal to or higher than the growth temperature of the layer, and the Al composition of the evaporation prevention layer is such that the chemical composition of the material between the evaporation prevention layer and the upper cladding layer has a clear difference. It is characterized by being larger than the Al composition of the upper cladding layer.
本発明の化合物半導体発光素子は、活性層上に蒸発防止層を備える。この蒸発防止層の存在により、従来化合物半導体発光素子の製造中に生じていた活性層中のInの遊離が防止される。 The compound semiconductor light emitting device of the present invention includes an evaporation preventing layer on the active layer. Due to the presence of this evaporation preventing layer, the liberation of In in the active layer, which has conventionally occurred during the production of a compound semiconductor light emitting device, is prevented.
以下、本発明の実施例を順に説明する。なお本実施例は成長条件、有機金属化合物ガスの種類、使用材料などを下記のものに限定するものではない。本実施例は特許請求の範囲内において種々の変更を加えることができる。 Hereinafter, embodiments of the present invention will be described in order. In this embodiment, the growth conditions, the type of organometallic compound gas, the materials used, etc. are not limited to the following. This embodiment can be variously modified within the scope of the claims.
(第1の実施例)
第1の実施例ではサファイア(0001)c面が基板として用いられ、MOCVD法により各々の層の成長が行なわれる。またIII族ガス源としてトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)およびトリメチルインジウム(TMI)が用いられ、V族ガス源としてアンモニア(NH3)が用いられ、n型ドーパント源としてモノ
シラン(SiH4)が、p型ドーパント源としてビスシクロペンタジエニルマグネシウム
(Cp2Mg)が各々用いられ、キャリアガスとしてH2が用いられる。
(First embodiment)
In the first embodiment, a sapphire (0001) c plane is used as a substrate, and each layer is grown by MOCVD. Trimethylgallium (TMG), trimethylaluminum (TMA), and trimethylindium (TMI) are used as the group III gas source, ammonia (NH 3 ) is used as the group V gas source, and monosilane (SiH 4 ) as the n-type dopant source. ), Biscyclopentadienyl magnesium (Cp 2 Mg) is used as the p-type dopant source, and H 2 is used as the carrier gas.
図1は本発明の第1の実施例における半導体レーザダイオードの模式断面図である。
図を参照して本実施例における半導体レーザダイオードは、サファイア基板1と、サファイア(0001)c面基板1上に順に形成された、GaNまたはAlNバッファ層2、n型GaN層3、n型Al0.1Ga0.9N下部クラッド層4、ノンドープまたはSiドープIn0.2Ga0.8N活性層(または発光層ともいう)5、薄層p型Al0.05Ga0.95N蒸発防止層6、p型Al0.1Ga0.9N上部クラッド層7、p型GaNキャップ層8により構成される。またn型GaN層3にはn型電極10が、p型GaNキャップ層8にはp型電極9が形成される。
FIG. 1 is a schematic cross-sectional view of a semiconductor laser diode according to a first embodiment of the present invention.
Referring to the drawing, the semiconductor laser diode in this example is formed by sequentially forming a GaN or
この半導体の積層状態が、図17に示される従来の半導体の積層状態と異なる点は、蒸発防止層6が活性層5と上部クラッド層7との間に設けられている点である。
The semiconductor lamination state is different from the conventional semiconductor lamination state shown in FIG. 17 in that the
そして図1に示される半導体レーザは以下に示される工程により形成される。
(1) MOCVD装置内にサファイア基板1を導入し、基板をH2中で基板温度約1
050℃で加熱し、基板の表面処理を行なう。
The semiconductor laser shown in FIG. 1 is formed by the steps shown below.
(1) The sapphire substrate 1 is introduced into the MOCVD apparatus, and the substrate temperature is about 1 in H 2.
The substrate is heated at 050 ° C. for surface treatment.
(2) 基板温度を約500℃まで下げ、GaNまたはAlNバッファ層2を成長させる。このときバッファ層2の層厚はGaNであれば250Å、AlNであれば500Åである。
(2) The substrate temperature is lowered to about 500 ° C., and the GaN or
(3) 基板温度を約1020℃まで上げ、n型GaN層3を約4μm程度の厚さに成長させる。この時点で図3に示される積層構造が形成される。
(3) The substrate temperature is raised to about 1020 ° C., and the n-
(4) 同じ基板温度でn型Al0.1Ga0.9N下部クラッド層4を約1μmの厚さに成長させる。このときの基板の積層状態を図4に示す。
(4) The n-type Al 0.1 Ga 0.9 N
(5) 基板温度を約800℃に下げて、ノンドープ(non−doped )またはSiドープIn0.2Ga0.8N活性層(または発光層)を約200Åの膜厚で成長させる。このときの基板の積層状態を図5に示す。 (5) The substrate temperature is lowered to about 800 ° C., and a non-doped or Si-doped In 0.2 Ga 0.8 N active layer (or light emitting layer) is grown to a thickness of about 200 mm. The laminated state of the substrate at this time is shown in FIG.
(6) 基板温度をノンドープまたはSiドープIn0.2Ga0.8N活性層(または発光層)成長温度以下に下げて、成長温度約500〜800℃にて薄層p型Al0.05Ga0.95N蒸発防止層6を成長させる。このときの基板の積層状態を図6に示す。
(6) A thin p-type Al 0.05 Ga 0.95 N evaporation preventing layer at a growth temperature of about 500 to 800 ° C. by lowering the substrate temperature below the growth temperature of the non-doped or Si-doped In 0.2 Ga 0.8 N active layer (or light emitting layer).
(7) 基板温度を約1020℃まで上げ、p型Al0.1Ga0.9N上部クラッド層7を約1μmの層厚で成長させる。
(7) The substrate temperature is raised to about 1020 ° C., and the p-type Al 0.1 Ga 0.9 N
(8) 次に同温度にてp型電極GaNキャップ層8を約1μmの厚さに成長させる。このときの基板の積層状態を図7に示す。
(8) Next, the p-type electrode
薄層p型Al0.05Ga0.95N蒸発防止層6は、基板温度を約1020℃まで上げる間に良質膜となる。
The thin p-type Al 0.05 Ga 0.95 N
以上のように製造されたウェハには温度約700℃においてN2中で熱アニーリングが
行なわれる。熱アニーリングにより、薄層p型Al0.05Ga0.95N蒸発防止層6、p型Al0.1Ga0.9N上部クラッド層7をおよびp型GaNキャップ層8は高濃度p型層に変化する。
The wafer manufactured as described above is subjected to thermal annealing in N 2 at a temperature of about 700 ° C. By the thermal annealing, the thin p-type Al 0.05 Ga 0.95 N
次に電極付けを行なうために、ウェハの一部はn型GaN層3が露出するまでエッチングされる、その後p型電極9およびn型電極10がそれぞれ形成される。以上の工程を経て図1に示されるAlGaN/InGaN/AlGaN系半導体レーザダイオードは製造される。
Next, in order to perform electrode attachment, a part of the wafer is etched until the n-
図2は図1の半導体レーザダイオードの下部クラッド層4から上部クラッド層7までを形成する間における結晶の成長温度プロファイルを示す図である。
FIG. 2 is a diagram showing a crystal growth temperature profile during the formation of the
このように本実施例における化合物半導体発光素子では活性層5の形成後、活性層5の成長温度以下の温度で蒸発防止層6が形成され、その後基板温度約1020℃にて上部クラッド層7が形成される。そのため活性層5中に含まれるInの遊離が生ずることは防止され、これにより良質のInを含む活性層および良質の活性層の界面を有する化合物半導体発光素子を提供することが可能となり、かつ、その製造工程においては制御性に優れた結晶成長が可能となる。
Thus, in the compound semiconductor light emitting device of this example, after the
図8は本実施例の変形例である発光ダイオードの模式断面図である。図8を参照して発光ダイオードは図1に示される半導体レーザダイオードと異なり、p型電極9が小さく形成される。これは活性層5により発せられた光を上部クラッド層7およびキャップ層8を介して上方にも出力させるためである。
FIG. 8 is a schematic cross-sectional view of a light emitting diode which is a modification of the present embodiment. Referring to FIG. 8, the light emitting diode differs from the semiconductor laser diode shown in FIG. 1 in that p-
(第2の実施例)
図9は本発明の第2の実施例における化合物半導体発光素子の下部クラッド層から上部クラッド層までの成長温度プロファイルを示す図である。
(Second embodiment)
FIG. 9 is a diagram showing a growth temperature profile from the lower cladding layer to the upper cladding layer of the compound semiconductor light emitting device in the second embodiment of the present invention.
本実施例における化合物半導体発光素子の積層構造は図1および図8に示される第1の実施例と同一であるので、ここでの説明を繰返さない。第2の実施例における化合物半導体発光素子は蒸発防止層をInを含む活性層の成長温度以上かつ上部クラッド層の成長温度以下の基板温度で形成することを特徴としている。 Since the laminated structure of the compound semiconductor light emitting device in this example is the same as that of the first example shown in FIGS. 1 and 8, description thereof will not be repeated here. The compound semiconductor light emitting device in the second embodiment is characterized in that the evaporation preventing layer is formed at a substrate temperature not lower than the growth temperature of the active layer containing In and not higher than the growth temperature of the upper cladding layer.
第2の実施例において結晶の成長にはMOCVD法が用いられ、基板としてサファイア(0001)c面が用いられる。またIII族ガス源としてトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)およびトリメチルインジウム(TMI)が用いられ、V族ガス源としてアンモニア(NH3)が用いられる。またn型ドーパント源として
モノシラン(SiH4)が、p型ドーパント源としてビスシクロペンタジエニルマグネシ
ウム(Cp2Mg)が、キャリアガスとしてH2が用いられる。その製造工程を以下に説明する。
In the second embodiment, MOCVD is used for crystal growth, and a sapphire (0001) c plane is used as the substrate. Trimethylgallium (TMG), trimethylaluminum (TMA), and trimethylindium (TMI) are used as the group III gas source, and ammonia (NH 3 ) is used as the group V gas source. Further, monosilane (SiH 4 ) is used as an n-type dopant source, biscyclopentadienyl magnesium (Cp 2 Mg) is used as a p-type dopant source, and H 2 is used as a carrier gas. The manufacturing process will be described below.
(1) MOCVD装置内にサファイア基板を導入し、基板をH2中で基板温度約10
50℃で加熱し、基板の表面処理を行なう。
(1) A sapphire substrate is introduced into the MOCVD apparatus, and the substrate temperature is about 10 in H 2.
The substrate is heated at 50 ° C. to perform surface treatment.
(2) 基板温度を約500℃まで下げ、GaNまたはAlNバッファ層を形成する。このときのバッファ層の層厚はGaNであれば250Å、AlNであれば500Åである。 (2) The substrate temperature is lowered to about 500 ° C., and a GaN or AlN buffer layer is formed. At this time, the thickness of the buffer layer is 250 mm for GaN and 500 mm for AlN.
(3) 基板温度を約1020℃まで上げて、n型GaN層を約4μm程度成長させる。 (3) Raise the substrate temperature to about 1020 ° C. and grow the n-type GaN layer by about 4 μm.
(4) 同じ基板温度でn型Al0.1Ga0.9N下部クラッド層4を約1μm成長させる。
(4) The n-type Al 0.1 Ga 0.9 N lower clad
(5) 基板温度を約800℃に下げ、ノンドープまたはSiドープIn0.2Ga0.8N活性層(または「発光層」ともいう。)を約200Åの膜厚で成長させる。 (5) The substrate temperature is lowered to about 800 ° C., and a non-doped or Si-doped In 0.2 Ga 0.8 N active layer (also referred to as “light emitting layer”) is grown to a thickness of about 200 mm.
(6) 基板温度をノンドープまたはSiドープIn0.2Ga0.8N活性層の成長温度以上かつp型Al0.1Ga0.9N上部クラッド層の成長温度以下である、約900℃にて薄層p型Al0.05Ga0.95N蒸発防止層を成長させる。 (6) Thin layer p-type Al 0.05 at about 900 ° C., where the substrate temperature is above the growth temperature of the non-doped or Si-doped In 0.2 Ga 0.8 N active layer and below the growth temperature of the p-type Al 0.1 Ga 0.9 N upper cladding layer. A Ga 0.95 N evaporation prevention layer is grown.
(7) 基板温度を約1020℃まで上げ、p型Al0.1Ga0.9N上部クラッド層を約1μm成長させる。 (7) The substrate temperature is raised to about 1020 ° C., and a p-type Al 0.1 Ga 0.9 N upper cladding layer is grown to about 1 μm.
(8) p型電極GaNキャップ層を約1μm成長させる。薄層p型Al0.05Ga0.95N蒸発防止層は、基板温度を約1020℃まで上げる間に良質膜となる。 (8) A p-type electrode GaN cap layer is grown by about 1 μm. The thin p-type Al 0.05 Ga 0.95 N evaporation preventive layer becomes a high-quality film while the substrate temperature is raised to about 1020 ° C.
結晶の成長後ウェハには熱アニーリング、エッチングが行なわれた後電極の形成が行なわれる。これらの工程は第1の実施例と同一であるのでここでの説明を繰返さない。 After the crystal growth, the wafer is subjected to thermal annealing and etching, and then an electrode is formed. Since these steps are the same as those of the first embodiment, description thereof will not be repeated here.
以上に述べたように本実施例ではInを含む活性層の形成後、活性層の成長温度以上かつ上部クラッド層の成長温度以下で蒸発防止層を形成するため、Inの遊離を防止することができ、制御性に優れた結晶成長が可能となり、良質のInを含む活性層および活性層の界面を提供することが可能となる。 As described above, in this embodiment, after the formation of the active layer containing In, the evaporation prevention layer is formed at a temperature higher than the growth temperature of the active layer and lower than the growth temperature of the upper cladding layer. Thus, crystal growth with excellent controllability is possible, and it becomes possible to provide an active layer containing good quality In and an interface between the active layers.
(第3の実施例)
第3の実施例において製造される化合物半導体発光素子の積層状態は図1および図8に示される第1の実施例における化合物半導体発光素子の積層状態と同一であるのでここでの説明を繰返さない。
(Third embodiment)
Since the stacked state of the compound semiconductor light emitting device manufactured in the third embodiment is the same as the stacked state of the compound semiconductor light emitting device in the first embodiment shown in FIGS. 1 and 8, description thereof will not be repeated here. .
図10は本発明の第3の実施例における化合物半導体発光素子の下部クラッド層から上部クラッド層の形成の間の温度プロファイルを示す図である。 FIG. 10 is a diagram showing a temperature profile during the formation of the upper cladding layer from the lower cladding layer of the compound semiconductor light emitting device in the third embodiment of the present invention.
本実施例における化合物半導体発光素子の製造工程は、蒸発防止層の成長温度をInを含む活性層の成長温度とほぼ同じにすることを特徴としている。 The manufacturing process of the compound semiconductor light emitting device in the present embodiment is characterized in that the growth temperature of the evaporation prevention layer is made substantially the same as the growth temperature of the active layer containing In.
本実施例において化合物半導体発光素子の製造方法にはMOCVD法が用いられる。また基板としてサファイア(0001)c面が用いられ、III族ガス源としてトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)およびトリメチルインジウム(TMI)が用いられ、V族ガス源としてアンモニア(NH3)が用いられ、n型ドーパン
ト源としてモノシラン(SiH4)が、p型ドーパント源としてビスシクロペンタジエニ
ルマグネシウム(Cp2Mg)が、キャリアガスとしてH2が用いられる。その製造工程を以下に説明する。
In this embodiment, the MOCVD method is used as a method for manufacturing the compound semiconductor light emitting device. Further, a sapphire (0001) c surface is used as a substrate, trimethylgallium (TMG), trimethylaluminum (TMA), and trimethylindium (TMI) are used as a group III gas source, and ammonia (NH 3 ) is used as a group V gas source. Monosilane (SiH 4 ) is used as an n-type dopant source, biscyclopentadienyl magnesium (Cp 2 Mg) is used as a p-type dopant source, and H 2 is used as a carrier gas. The manufacturing process will be described below.
(1) MOCVD装置内にサファイア基板を導入し、基板をH2中で基板温度約10
50℃で加熱し、基板の表面処理を行なう。
(1) A sapphire substrate is introduced into the MOCVD apparatus, and the substrate temperature is about 10 in H 2.
The substrate is heated at 50 ° C. to perform surface treatment.
(2) 基板温度を約500℃まで下げ、GaNまたはAlNバッファ層を成長させる。このときのバッファ層の層厚はGaNであれば250Å、AlNであれば500Åである。 (2) The substrate temperature is lowered to about 500 ° C., and a GaN or AlN buffer layer is grown. At this time, the thickness of the buffer layer is 250 mm for GaN and 500 mm for AlN.
(3) 基板温度を約1020℃まで上げ、n型GaN層を約4μm程度成長させる。
(4) 同じ基板温度でn型Al0.1Ga0.9N下部クラッド層を約1μm成長させる。
(3) The substrate temperature is raised to about 1020 ° C., and an n-type GaN layer is grown to about 4 μm.
(4) An n-type Al 0.1 Ga 0.9 N lower cladding layer is grown by about 1 μm at the same substrate temperature.
(5) 基板温度を約800℃に下げてノンドープまたはSiドープIn0.2Ga0.8N活性層を約200Åの層厚で成長させる。 (5) Lower the substrate temperature to about 800 ° C. and grow a non-doped or Si-doped In 0.2 Ga 0.8 N active layer with a layer thickness of about 200 Å.
(6) ノンドープまたはSiドープIn0.2Ga0.8N活性層の成長温度とほぼ同じ成長温度にて、薄層p型Al0.05Ga0.95N蒸発防止層を成長させる。 (6) A thin p-type Al 0.05 Ga 0.95 N evaporation preventing layer is grown at a growth temperature substantially the same as the growth temperature of the non-doped or Si-doped In 0.2 Ga 0.8 N active layer.
(7) 基板温度を約1020℃まで上げ、p型Al0.1Ga0.9N上部クラッド層を約1μm成長させる。 (7) The substrate temperature is raised to about 1020 ° C., and a p-type Al 0.1 Ga 0.9 N upper cladding layer is grown to about 1 μm.
(8) p型GaNキャップ層を約1μm成長させる。薄層p型Al0.05Ga0.95N蒸発防止層は、基板温度を約1020℃まで上げる間に良質膜となる。 (8) A p-type GaN cap layer is grown by about 1 μm. The thin p-type Al 0.05 Ga 0.95 N evaporation preventive layer becomes a high-quality film while the substrate temperature is raised to about 1020 ° C.
また製造されたウェハは熱アニーリング、エッチングおよび電極形成の工程を経て半導体レーザや発光ダイオードなどの素子とされる。これらの工程は第1の実施例と実質的に同一であるのでここでの説明を繰返さない。 Further, the manufactured wafer is subjected to thermal annealing, etching, and electrode formation processes to be elements such as a semiconductor laser and a light emitting diode. Since these steps are substantially the same as those of the first embodiment, description thereof will not be repeated here.
(第4の実施例)
図11は本発明の第4の実施例における化合物半導体発光素子の模式断面図である。
(Fourth embodiment)
FIG. 11 is a schematic cross-sectional view of a compound semiconductor light emitting device in a fourth embodiment of the present invention.
図を参照して本実施例における化合物半導体発光素子は、積層されたn型電極10、n型GaAs基板11、n型GaAsバッファ層12、n型Al0.8Ga0.2As下部クラッド層13、活性層20、p型(Mgドープ)Al0.8Ga0.2As上部クラッド層17、絶縁層18、p型GaAsキャップ層19およびp型電極9により構成される。また活性層20は図面に対して下からノンドープGaAs層14、ノンドープIn0.15Ga0.85Asひずみ量子井戸活性層15およびノンドープGaAs蒸発防止層16の順に積層された化合物半導体により構成される。
Referring to the figure, the compound semiconductor light emitting device in this example includes an n-
活性層近傍のエネルギレベルを図12に示す。また本実施例における化合物半導体発光素子にはフォトリソグラフィーとウエットエッチングにより幅3μmのリッジ導波構造が形成されている。 The energy level in the vicinity of the active layer is shown in FIG. In the compound semiconductor light emitting device of this embodiment, a ridge waveguide structure having a width of 3 μm is formed by photolithography and wet etching.
本実施例における化合物半導体発光素子はMOCVD法により形成される。本実施例においては基板としてGaAsが用いられ、III族ガス源としてトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)およびトリメチルインジウム(TMI)が用いられ、V族ガス源としてアルシン(AsH3)が用いられ、n型ドーパント源としてS
eが、p型ドーパント源としてMgおよびZnが、キャリアガスとしてH2が用いられる
。そして本実施例における化合物半導体発光素子は以下の工程により製造される。
The compound semiconductor light emitting device in this example is formed by MOCVD. In this embodiment, GaAs is used as the substrate, trimethylgallium (TMG), trimethylaluminum (TMA), and trimethylindium (TMI) are used as the group III gas source, and arsine (AsH 3 ) is used as the group V gas source. S as an n-type dopant source
e is Mg and Zn as a p-type dopant source, and H 2 is used as a carrier gas. And the compound semiconductor light-emitting device in a present Example is manufactured by the following processes.
(1) MOCVD装置内にn型(100)GaAs基板11を導入し、基板温度を約800℃まで上げGaAsバッファ層12を成長させる。GaAsバッファ層の層厚は0.5μmである。
(1) The n-type (100) GaAs substrate 11 is introduced into the MOCVD apparatus, the substrate temperature is raised to about 800 ° C., and the
(2) 同温度にてn型Al0.8Ga0.2As下部クラッド層13を層厚約1.4μmに成長させる。
(2) The n-type Al 0.8 Ga 0.2 As
(3) ノンドープ型GaAs層14を約100Å成長させる。
(4) 基板温度を約630℃に下げてノンドープIn0.15Ga0.85Asひずみ量子井戸活性層15を約110Åの層厚で成長させる。
(3) The
(4) The substrate temperature is lowered to about 630 ° C., and the non-doped In 0.15 Ga 0.85 As strained quantum well
(5) ノンドープ型GaAs蒸発防止層16を約100Åの層厚で成長させる。なお蒸発防止層の成長における基板の温度は図13から図15に示されるいずれの成長温度プロファイルによっても行なうことが可能である。すなわち図13においては蒸発防止層はひずみ量子井戸活性層の成長温度である630℃よりも低い約550℃にて形成される。また図14においては蒸発防止層はひずみ量子井戸活性層の成長温度である約630℃以上かつ上部クラッド層の成長温度である約800℃以下の温度である約700℃で成長させることができる。また図15においては蒸発防止層はひずみ量子井戸活性層の成長温度とほぼ同じ温度である約630℃で成長させることが可能である。
(5) A non-doped GaAs
(6) p型(Mgドープ)Al0.8Ga0.2As上部クラッド層17を約1.4μmの層厚で成長させる。
(6) A p-type (Mg-doped) Al 0.8 Ga 0.2 As
(7) p型(Znドープ)GaAsキャップ層19を約1μmの層厚で成長させる。
以上の工程を経たウェハに対し、従来の技術であるフォトリソグラフィーとウエットエッチングの技術が用いられ、図11に示される幅3μmのリッジ導波構造が形成される。リッジ導波構造が形成されたウェハにはp型およびn型電極が形成され素子化が行なわれる。
(7) A p-type (Zn-doped)
A conventional photolithography and wet etching technique is used for the wafer that has undergone the above steps, and a ridge waveguide structure having a width of 3 μm shown in FIG. 11 is formed. A p-type and n-type electrode is formed on the wafer on which the ridge waveguide structure is formed, and an element is formed.
(第5の実施例)
第5の実施例において形成される化合物半導体発光素子の積層状態は図1および図8に示される第1の実施例における化合物半導体発光素子の積層構造と同一であるのでここでの説明を繰返さない。第5の実施例においてその特徴とするところは蒸発防止層を形成する物質としてAl0.4Ga0.6Nを用いる点である。これにより蒸発防止層と上部クラッド層との間の物質の化学組成の明瞭な差を付けることができ、これにより素子製造後の蒸発防止層の検証が容易となる。
(Fifth embodiment)
Since the stacked state of the compound semiconductor light emitting device formed in the fifth embodiment is the same as the stacked structure of the compound semiconductor light emitting device in the first embodiment shown in FIGS. 1 and 8, description thereof will not be repeated here. . The feature of the fifth embodiment is that Al 0.4 Ga 0.6 N is used as a material for forming the evaporation preventing layer. This makes it possible to make a clear difference in the chemical composition of the material between the evaporation preventing layer and the upper cladding layer, thereby facilitating the verification of the evaporation preventing layer after device fabrication.
本実施例における化合物半導体発光素子の製造にはMOCVD法が用いられ、基板としてサファイア(0001)c面が用いられる。またIII族ガス源としてトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)およびトリメチルインジウム(TMI)が用いられ、V族ガス源としてアンモニア(NH3)が用いられる。またn型ドーパ
ント源としてモノシラン(SiH4)が、p型ドーパント源としてビスシクロペンタジエ
ニルマグネシウム(Cp2Mg)が、キャリアガスとしてH2が用いられる。
The MOCVD method is used for manufacturing the compound semiconductor light emitting device in this example, and a sapphire (0001) c plane is used as a substrate. Trimethylgallium (TMG), trimethylaluminum (TMA), and trimethylindium (TMI) are used as the group III gas source, and ammonia (NH 3 ) is used as the group V gas source. Further, monosilane (SiH 4 ) is used as an n-type dopant source, biscyclopentadienyl magnesium (Cp 2 Mg) is used as a p-type dopant source, and H 2 is used as a carrier gas.
そして本実施例における化合物半導体発光素子は以下の工程を経て形成される。
(1) MOCVD装置内にサファイア基板を導入し、基板温度をH2中で基板温度約
1050℃で加熱し基板の表面処理を行なう。
And the compound semiconductor light-emitting device in a present Example is formed through the following processes.
(1) A sapphire substrate is introduced into the MOCVD apparatus, and the substrate is heated at a substrate temperature of about 1050 ° C. in H 2 to perform surface treatment of the substrate.
(2) 基板温度を約500℃まで下げGaNまたはAlNバッファ層を成長させる。このときバッファ層の層厚はGaNであれば250Å、AlNであれば500Åである。 (2) The substrate temperature is lowered to about 500 ° C., and a GaN or AlN buffer layer is grown. At this time, the thickness of the buffer layer is 250 mm for GaN and 500 mm for AlN.
(3) 基板温度を約1020℃まで上げてn型GaN層を層厚約4μm程度成長させる。 (3) Raise the substrate temperature to about 1020 ° C. and grow an n-type GaN layer with a thickness of about 4 μm.
(4) 同じ基板温度でn型Al0.1Ga0.9N下部クラッド層を層厚約1μmで成長させる。 (4) An n-type Al 0.1 Ga 0.9 N lower cladding layer is grown at a layer thickness of about 1 μm at the same substrate temperature.
(5) 基板温度を約800℃に下げてノンドープまたはSiドープIn0.2Ga0.8N活性層(または発光層ともいう。)を層厚約200Åで成長させる。 (5) The substrate temperature is lowered to about 800 ° C., and a non-doped or Si-doped In 0.2 Ga 0.8 N active layer (also referred to as a light emitting layer) is grown to a thickness of about 200 mm.
(6) 薄層p型Al0.4Ga0.6N蒸発防止層を成長させる。なおこのときの基板温度は約600℃から約900℃の間で任意に選択可能である。たとえば約600℃、約800℃、約900℃等を選択することができる。 (6) A thin p-type Al 0.4 Ga 0.6 N evaporation prevention layer is grown. The substrate temperature at this time can be arbitrarily selected between about 600 ° C. and about 900 ° C. For example, about 600 ° C., about 800 ° C., about 900 ° C., etc. can be selected.
(7) 基板温度を約1020℃まで上げ、p型Al0.1Ga0.9N上部クラッド層を層厚約1μmの厚さに成長させる。 (7) The substrate temperature is raised to about 1020 ° C., and a p-type Al 0.1 Ga 0.9 N upper cladding layer is grown to a thickness of about 1 μm.
(8) p型GaNキャップ層を層厚約1μmの厚さに成長させる。薄層p型Al0.4
Ga0.6N蒸発防止層は、基板温度を約1020℃まで上げる間に良質膜となる。
(8) A p-type GaN cap layer is grown to a thickness of about 1 μm. Thin layer p-type Al 0.4
The Ga 0.6 N evaporation preventing layer becomes a high-quality film while the substrate temperature is raised to about 1020 ° C.
層構造の形成されたウェハには約700℃でN2中にて熱アニーリングが行なわれる。
熱アニーリングにより薄層p型Al0.4Ga0.6N蒸発防止層、p型Al0.1Ga0.9N上部クラッド層およびp型GaNキャップ層は高濃度p型層に変化する。
The wafer having the layer structure is subjected to thermal annealing in N 2 at about 700 ° C.
The thin p-type Al 0.4 Ga 0.6 N evaporation prevention layer, the p-type Al 0.1 Ga 0.9 N upper clad layer, and the p-type GaN cap layer are changed to a high-concentration p-type layer by the thermal annealing.
次にn型の電極を形成するために、n型GaN層が露出するまでエッチングが行なわれ、エッチングされたウェハ上にp型およびn型電極がそれぞれ形成される。 Next, in order to form an n-type electrode, etching is performed until the n-type GaN layer is exposed, and p-type and n-type electrodes are formed on the etched wafer.
なお実施例の説明中結晶の成長にMOCVD法を用いることとしたが、成長方法としてMBE法(分子線エピタキシャル成長法)などを用いることができる。また特許請求の範囲内において使用材料、成長条件などの変更を加えることができる。 In the description of the examples, the MOCVD method is used for crystal growth, but the MBE method (molecular beam epitaxial growth method) or the like can be used as the growth method. In addition, changes in materials used, growth conditions, and the like can be made within the scope of the claims.
さらに第1から第3および第5の実施例において基板としてサファイア(0001)c面を用いることとしたが、基板としてSiC、MgO、ZnOまたはMgAl2O4などを用いることができる。 Further, in the first to third and fifth embodiments, the sapphire (0001) c plane is used as the substrate, but SiC, MgO, ZnO, MgAl 2 O 4 or the like can be used as the substrate.
さらにバッファ層として用いられる物質は化学式AlXGa1-XN(0<X<1)などの物質を用いることができる。 Further, a substance such as a chemical formula Al x Ga 1-X N (0 <X <1) can be used as the buffer layer.
さらに活性層は化学式AlXGaYInZN(X+Y+Z=1かつ0≦X・Y≦1,0<
Z≦1)により構成される物質であれば何を用いてもよい。
Further, the active layer has a chemical formula of Al X Ga Y In Z N (X + Y + Z = 1 and 0 ≦ X · Y ≦ 1,0 <
Any substance may be used as long as it is a substance constituted by Z ≦ 1).
さらに下部クラッド層としてn型AlZGa1-ZN(0≦Z≦1)により構成される物質を用いることが可能であり、上部クラッド層としてp型AlZGa1-ZN(0≦Z≦1)により構成される物質を用いることができる。 Furthermore it is possible to use a substance composed of n-type Al Z Ga 1-Z N ( 0 ≦ Z ≦ 1) as a lower cladding layer, p-type Al Z Ga 1-Z N ( 0 ≦ as an upper cladding layer A substance constituted by Z ≦ 1) can be used.
さらに第4の実施例におけるノンドープ型GaAs層14を構成する物質としてノンドープAlXGa1-XAs(0≦X≦1)により構成される物質を使用することができ、ノンドープIn0.15Ga0.85Asひずみ量子井戸活性層を構成する物質として、ノンドープInyGa1-yAs(0<y≦1)を用いることが可能である。さらに第4の実施例において蒸発防止層としてp型AlXGa1-XAs(0≦X≦1)により構成される物質を使用することができる。
Further, a material composed of non-doped Al x Ga 1-x As (0 ≦ X ≦ 1) can be used as the material constituting the
[実施の形態における効果]
本発明の化合物半導体発光素子によると、蒸発防止層を備えるため、Inの遊離を極力抑えることができ、制御性に優れた結晶成長を可能とし、良質のInを含む活性層(発光層)および活性層の界面を含む化合物半導体発光素子を提供することが可能となる。
[Effects of the embodiment]
According to the compound semiconductor light emitting device of the present invention, since the evaporation preventing layer is provided, the liberation of In can be suppressed as much as possible, crystal growth excellent in controllability can be achieved, and an active layer (light emitting layer) containing good quality In and It becomes possible to provide a compound semiconductor light emitting device including an interface of the active layer.
また、本発明の化合物半導体発光素子の製造方法によれば、活性層中に含まれるInの遊離を極力抑えることができるので、制御性に優れた結晶成長を可能とし、良質のInを含む活性層および活性層の界面を提供することが可能となる。 In addition, according to the method for manufacturing a compound semiconductor light emitting device of the present invention, since the liberation of In contained in the active layer can be suppressed as much as possible, crystal growth with excellent controllability is possible, and an active material containing good quality In is included. It is possible to provide an interface between the layer and the active layer.
1 サファイア(0001)基板、2 GaNまたはAlNバッファ層、3 n型GaN層、4 n型AlZGa1-ZN(0≦Z≦1)下部クラッド層、5 non−dopedまたはSiドープInYGa1-YN(0<Y≦1)活性層(または発光層)、6 薄層p型AlXGa1-XN(0≦X≦1)蒸発防止層、7 p型AlZGa1-ZN(0≦Z≦1)上部クラッド層、8 p型GaNキャップ層、9 p型電極、10 n型電極、11 n型GaAs基板、12 n型GaAsバッファ層、13 n型AlZGa1-ZAs(0≦Z≦1)下部クラッド層、14 ノンドープAlXGa1-XAs(0≦X≦1)層、15 ノンドープInYGa1-YAs(0<Y≦1)ひずみ量子井戸活性層、16 p型AlXGa1-XAs(0≦X≦1)蒸発防止層、17 p型AlZGa1-ZAs(0≦Z≦1)上部クラッド層、18 絶縁層、19 p型GaAsキャップ層、20 活性層。 1 Sapphire (0001) substrate, 2 GaN or AlN buffer layer, 3 n-type GaN layer, 4 n-type Al Z Ga 1 -Z N (0 ≦ Z ≦ 1) lower cladding layer, 5 non-doped or Si-doped In Y Ga 1 -YN (0 <Y ≦ 1) active layer (or light emitting layer), 6 thin p-type Al x Ga 1 -XN (0 ≦ X ≦ 1) evaporation prevention layer, 7 p-type Al Z Ga 1 -ZN (0 ≦ Z ≦ 1) upper cladding layer, 8 p-type GaN cap layer, 9 p-type electrode, 10 n-type electrode, 11 n-type GaAs substrate, 12 n-type GaAs buffer layer, 13 n-type Al Z Ga 1-Z As (0 ≦ Z ≦ 1) lower clad layer, 14 non-doped Al x Ga 1-x As (0 ≦ X ≦ 1) layer, 15 non-doped In Y Ga 1-Y As (0 <Y ≦ 1) strain quantum well active layer, 16 p-type Al X Ga 1-X As ( 0 ≦ X ≦ 1) evaporation prevention layer, 17 p-type A Z Ga 1-Z As (0 ≦ Z ≦ 1) upper clad layer, 18 an insulating layer, 19 p-type GaAs cap layer, 20 an active layer.
Claims (2)
基板上に、下部クラッド層を形成する第1のステップと、
前記下部クラッド層上に、第1の温度でInを含む活性層を形成する第2のステップと、
前記活性層上に、前記第1の温度以上の第2の温度でInの蒸発を抑制するための蒸発防止層であるAlXGa1-XN(0<X≦1)層を形成する第3のステップと、
前記蒸発防止層上に、前記第2の温度より高い第3の温度で上部クラッド層であるAlzGa1-zN(0≦z≦1)層を形成する第4のステップと、
前記上部クラッド層上に、キャップ層を形成する第5のステップとを備え、
前記蒸発防止層のAl組成を、前記蒸発防止層と前記上部クラッド層との間の物質の化学組成の明確な差を付けるように前記上部クラッド層のAl組成より大きくすることを特徴とする、化合物半導体発光素子の製造方法。 A method for producing a compound semiconductor light emitting device using metal organic vapor phase epitaxy,
A first step of forming a lower cladding layer on the substrate;
A second step of forming an active layer containing In at a first temperature on the lower cladding layer;
On the active layer, an Al x Ga 1-X N (0 <X ≦ 1) layer, which is an evaporation preventing layer for suppressing evaporation of In at a second temperature not lower than the first temperature, is formed. 3 steps,
The evaporation preventing layer, a fourth step of forming the second at higher than the temperature of the third temperature is the upper cladding layer Al z Ga 1-z N ( 0 ≦ z ≦ 1) layer,
And a fifth step of forming a cap layer on the upper cladding layer,
The Al composition of the evaporation preventing layer is made larger than the Al composition of the upper cladding layer so as to give a clear difference in chemical composition of the material between the evaporation preventing layer and the upper cladding layer , A method for producing a compound semiconductor light emitting device.
前記p型上部クラッド層は、AlzGa1-zN(0≦z≦1)層からなり、
前記上部クラッド層上にp型キャップ層を有し、
前記活性層と前記p型上部クラッド層の間に蒸発防止層であるp型AlxGa1-xN(0<x≦1)層を有し、
前記蒸発防止層は、前記p型上部クラッド層の成長温度より低い温度、かつ、前記活性層の成長温度以上の温度で成長された層であり、
前記蒸発防止層のAl組成は、前記蒸発防止層と前記上部クラッド層との間の物質の化学組成の明確な差を付けるように前記上部クラッド層のAl組成より大きいことを特徴とする、化合物半導体発光素子。 A compound semiconductor light emitting device including a substrate, an n-type lower cladding layer, an active layer containing In, and a p-type upper cladding layer,
The p-type upper cladding layer is composed of an Al z Ga 1-z N (0 ≦ z ≦ 1) layer,
A p-type cap layer on the upper cladding layer;
A p-type Al x Ga 1-x N (0 <x ≦ 1) layer that is an evaporation preventing layer between the active layer and the p-type upper cladding layer;
The evaporation prevention layer is a layer grown at a temperature lower than the growth temperature of the p-type upper cladding layer and a temperature equal to or higher than the growth temperature of the active layer,
The Al composition of the anti-evaporation layer is greater than the Al composition of the upper cladding layer so as to make a clear difference in the chemical composition of the material between the anti-evaporation layer and the upper cladding layer . Semiconductor light emitting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007279987A JP4369970B2 (en) | 2007-10-29 | 2007-10-29 | Method for manufacturing compound semiconductor light emitting device and compound semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007279987A JP4369970B2 (en) | 2007-10-29 | 2007-10-29 | Method for manufacturing compound semiconductor light emitting device and compound semiconductor light emitting device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007025855A Division JP4108109B2 (en) | 2007-02-05 | 2007-02-05 | Method for manufacturing compound semiconductor light emitting device and compound semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047941A JP2008047941A (en) | 2008-02-28 |
JP4369970B2 true JP4369970B2 (en) | 2009-11-25 |
Family
ID=39181301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007279987A Expired - Lifetime JP4369970B2 (en) | 2007-10-29 | 2007-10-29 | Method for manufacturing compound semiconductor light emitting device and compound semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4369970B2 (en) |
-
2007
- 2007-10-29 JP JP2007279987A patent/JP4369970B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2008047941A (en) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3728332B2 (en) | Compound semiconductor light emitting device | |
JP5048236B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
JP4539752B2 (en) | Method for forming quantum well structure and method for manufacturing semiconductor light emitting device | |
US7550368B2 (en) | Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device | |
JP2000232238A (en) | Nitride semiconductor light-emitting element and manufacture thereof | |
JP4940670B2 (en) | Method for fabricating nitride semiconductor light emitting device | |
US20120241753A1 (en) | Semiconductor device and method for manufacturing same | |
JP2007200933A (en) | Method of manufacturing nitride-based semiconductor element | |
JP4924498B2 (en) | Nitride-based semiconductor light-emitting device, epitaxial wafer, and method for manufacturing nitride-based semiconductor light-emitting device | |
JP4369970B2 (en) | Method for manufacturing compound semiconductor light emitting device and compound semiconductor light emitting device | |
JP4108109B2 (en) | Method for manufacturing compound semiconductor light emitting device and compound semiconductor light emitting device | |
JP4897285B2 (en) | Substrate for semiconductor device and method for manufacturing the same | |
JP6884505B2 (en) | Semiconductor light emitting device and its manufacturing method | |
JP3556593B2 (en) | Compound semiconductor light emitting device and method of manufacturing the same | |
JP2008113056A (en) | Compound semiconductor light emitting element, and method of manufacturing the same | |
JP4057473B2 (en) | Compound semiconductor light emitting device and manufacturing method thereof | |
KR100972974B1 (en) | Surface reformation method of Group ? nitride substrate, Group ? nitride substrate prepared therefrom, and nitride semiconductor light emitting device with the same | |
JP2004080057A (en) | Manufacture of compound semiconductor light emitting device | |
JP4198003B2 (en) | Nitride semiconductor light emitting device | |
JP2011223043A (en) | Semiconductor light-emitting device and method of manufacturing the semiconductor light-emitting device | |
JP2015199663A (en) | Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device | |
JP3456980B2 (en) | Method for forming compound semiconductor layer | |
JP2008078493A (en) | EPITAXIAL WAFER FOR AlGaInP-BASED LIGHT EMITTING DIODE AND PRODUCING METHOD THEREOF | |
JP3867625B2 (en) | Nitride semiconductor light emitting device | |
JP2009026956A (en) | Light emitting device, substrate product for light emitting device, and method of fabricating light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090828 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |