JP2015199663A - Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device - Google Patents
Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device Download PDFInfo
- Publication number
- JP2015199663A JP2015199663A JP2015078431A JP2015078431A JP2015199663A JP 2015199663 A JP2015199663 A JP 2015199663A JP 2015078431 A JP2015078431 A JP 2015078431A JP 2015078431 A JP2015078431 A JP 2015078431A JP 2015199663 A JP2015199663 A JP 2015199663A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- group iii
- iii nitride
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、Alを含むIII族窒化物半導体のバッファ層を有する窒化物半導体エピタキシャル基板及びこれを用いた窒化物半導体デバイスに関する。 The present invention relates to a nitride semiconductor epitaxial substrate having a buffer layer of a group III nitride semiconductor containing Al and a nitride semiconductor device using the same.
サファイア基板、SiC基板などの異種基板上に、GaN等のIII族窒化物半導体層を成長させた窒化物半導体エピタキシャル基板を作製する際に、異種基板とIII族窒化物半導体層との間に、AlNやGaNの低温バッファ層あるいはAlNやAlGaNの高温バッファ層を設けて、III族窒化物半導体層の低転位化を図る技術が知られている。 When producing a nitride semiconductor epitaxial substrate in which a group III nitride semiconductor layer such as GaN is grown on a heterogeneous substrate such as a sapphire substrate or SiC substrate, between the heterogeneous substrate and the group III nitride semiconductor layer, A technique is known in which a low temperature buffer layer of AlN or GaN or a high temperature buffer layer of AlN or AlGaN is provided to reduce the dislocation of the group III nitride semiconductor layer.
高温バッファ層に関する提案として、特許得文献1には、AlNバッファ層(下地膜)の表面に凹凸形状を形成することにより、AlNバッファ層上に形成されるIII族窒化物膜中の転位を低減することができると記載されている。
As a proposal for a high-temperature buffer layer,
しかしながら、上記従来のAlNなどの低温バッファ層や高温バッファ層を設ける方法では、III族窒化物半導体層中の転位を十分に低減することができず、III族窒化物半導体層にクラックが発生してしまうことが多かった。特に、GaN層等のIII族窒化物半導体層の厚さが5μm以上となると、クラックが発生するエピタキシャル基板が急増し、歩留まりが大きく低下していた。 However, the conventional method of providing a low-temperature buffer layer such as AlN or a high-temperature buffer layer cannot sufficiently reduce dislocations in the group III nitride semiconductor layer, and cracks occur in the group III nitride semiconductor layer. It was often. In particular, when the thickness of a group III nitride semiconductor layer such as a GaN layer is 5 μm or more, the number of epitaxial substrates on which cracks are generated increases rapidly, and the yield significantly decreases.
本発明の目的は、低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板及び窒化物半導体デバイスを提供することにある。 An object of the present invention is to provide a nitride semiconductor epitaxial substrate and a nitride semiconductor device having a group III nitride semiconductor layer that has low dislocations and can suppress generation of cracks.
本発明の第1の態様は、基板上にAlを含むIII族窒化物半導体のバッファ層を介して成長した、C面を表面とするIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板であって、前記バッファ層は、その表面にインバージョンドメインを有する窒化物半導体エピタキシャル基板である。 A first aspect of the present invention is a nitride semiconductor epitaxial substrate having a group III nitride semiconductor layer having a C-plane as a surface, which is grown on a substrate through a group III nitride semiconductor buffer layer containing Al. The buffer layer is a nitride semiconductor epitaxial substrate having an inversion domain on its surface.
本発明の第2の態様は、第1の態様の窒化物半導体エピタキシャル基板において、前記バッファ層の表面におけるインバージョンドメインの面密度は、1×104cm−2以上1×1011cm−2以下の範囲にある窒化物半導体エピタキシャル基板である。 According to a second aspect of the present invention, in the nitride semiconductor epitaxial substrate according to the first aspect, the surface density of the inversion domain on the surface of the buffer layer is 1 × 10 4 cm −2 or more and 1 × 10 11 cm −2. It is a nitride semiconductor epitaxial substrate in the following range.
本発明の第3の態様は、第1又は第2の態様の窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層の表面には、インバージョンドメインが存在しない窒化物半導体エピタキシャル基板である。 A third aspect of the present invention is the nitride semiconductor epitaxial substrate according to the first or second aspect, wherein no inversion domain is present on the surface of the group III nitride semiconductor layer.
本発明の第4の態様は、第1〜第3の態様のいずれかの窒化物半導体エピタキシャル基板おいて、前記バッファ層は、Cl、S、Bのうち、いずれか1種または2種以上が1×1015cm−3以上の濃度で添加されている窒化物半導体エピタキシャル基板である。 According to a fourth aspect of the present invention, in the nitride semiconductor epitaxial substrate according to any one of the first to third aspects, the buffer layer is one or more of Cl, S, and B. It is a nitride semiconductor epitaxial substrate added at a concentration of 1 × 10 15 cm −3 or more.
本発明の第5の態様は、第1〜第4の態様のいずれかの窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層の表面の転位密度は、5×108cm−2以下である窒化物半導体エピタキシャル基板である。 According to a fifth aspect of the present invention, in the nitride semiconductor epitaxial substrate according to any one of the first to fourth aspects, a dislocation density on the surface of the group III nitride semiconductor layer is 5 × 10 8 cm −2 or less. This is a nitride semiconductor epitaxial substrate.
本発明の第6の態様は、第1〜第5の態様のいずれかの窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層のX線ロッキングカーブ測定における(0002)面回折、(0004)面回折、及び(10−12)面回折の半値幅は、それぞれ300秒以下、300秒以下、500秒以下である窒化物半導体エピタキシャル基板である。 According to a sixth aspect of the present invention, in the nitride semiconductor epitaxial substrate according to any one of the first to fifth aspects, (0002) plane diffraction in an X-ray rocking curve measurement of the group III nitride semiconductor layer, (0004) The full width at half maximum of surface diffraction and (10-12) surface diffraction is a nitride semiconductor epitaxial substrate that is 300 seconds or shorter, 300 seconds or shorter, and 500 seconds or shorter, respectively.
本発明の第7の態様は、第1〜第6の態様のいずれかの窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層は、5μm以上の厚さであって、表面にクラックがない窒化物半導体エピタキシャル基板である。 According to a seventh aspect of the present invention, in the nitride semiconductor epitaxial substrate according to any one of the first to sixth aspects, the group III nitride semiconductor layer has a thickness of 5 μm or more and has no cracks on the surface. It is a nitride semiconductor epitaxial substrate.
本発明の第8の態様は、第1〜第7の態様のいずれかの窒化物半導体エピタキシャル基板に、デバイス構造を形成した窒化物半導体デバイスである。
本発明の他の態様は、基板上にバッファ層を成長させる工程と、前記バッファ層上にIII族窒化物半導体層を成長させる工程と、を有する窒化物半導体エピタキシャル基板の製造方法であって、前記バッファ層を成長させる工程では、Alを含むIII族窒化物半導体からなり、その表面にインバージョンドメインを有する層を、気相成長法により形成し、前記III族窒化物半導体層を成長させる工程では、前記インバージョンドメイン上に成長する層が前記インバージョンドメイン以外の領域上に成長する層によって埋め込まれてなり、表面がC面である層を、気相成長法により形成する窒化物半導体エピタキシャル基板の製造方法である。
An eighth aspect of the present invention is a nitride semiconductor device in which a device structure is formed on the nitride semiconductor epitaxial substrate of any of the first to seventh aspects.
Another aspect of the present invention is a method for manufacturing a nitride semiconductor epitaxial substrate, comprising: growing a buffer layer on a substrate; and growing a group III nitride semiconductor layer on the buffer layer, In the step of growing the buffer layer, a step of growing the group III nitride semiconductor layer by forming a layer made of a group III nitride semiconductor containing Al and having an inversion domain on the surface thereof by vapor deposition. Then, a nitride semiconductor epitaxial layer in which a layer grown on the inversion domain is buried by a layer grown on a region other than the inversion domain, and a layer whose surface is a C plane is formed by a vapor phase growth method. A method for manufacturing a substrate.
本発明によれば、低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板及び窒化物半導体デバイスが得られる。 ADVANTAGE OF THE INVENTION According to this invention, the nitride semiconductor epitaxial substrate and nitride semiconductor device which have a group III nitride semiconductor layer which is a low dislocation and can suppress generation | occurrence | production of a crack are obtained.
以下に、本発明に係る窒化物半導体エピタキシャル基板および窒化物半導体デバイスの実施形態を説明する。 Embodiments of a nitride semiconductor epitaxial substrate and a nitride semiconductor device according to the present invention will be described below.
(窒化物半導体エピタキシャル基板)
図1は、本発明の一実施形態に係る窒化物半導体エピタキシャル基板を製造する製造工程を示す断面図である。この製造工程を示す図1を用いて、本実施形態の窒化物半導体エピタキシャル基板を説明する。
(Nitride semiconductor epitaxial substrate)
FIG. 1 is a cross-sectional view showing a manufacturing process for manufacturing a nitride semiconductor epitaxial substrate according to an embodiment of the present invention. The nitride semiconductor epitaxial substrate of this embodiment will be described with reference to FIG. 1 showing this manufacturing process.
図1(c)に、製造される窒化物半導体エピタキシャル基板1を示す。窒化物半導体エピタキシャル基板1は、窒化物半導体成長用の基板2上に、Al(アルミニウム)を含むIII族窒化物半導体のバッファ層3を介して、GaN(窒化ガリウム)などのIII族窒化物半導体層4をエピタキシャル成長したものであり、バッファ層3は、その表面にインバージョンドメイン(ID:Inversion Domain)5を有する。ここで、インバージョンドメイン(ID)とは、周囲の結晶とは極性が反転した領域であって、III族窒化物半導体結晶中(Ga極性、Al極性などのIII族極性中)に、極性が反転したN極性を有する領域ないしN極性面が生じた領域をいう。
FIG. 1C shows a nitride semiconductor
まず、図1(a)に示すように、III族窒化物半導体の成長用基板となる基板2を準備する。基板2には、例えば、サファイア基板、ZnO基板、SiC基板、Si基板、GaAs基板、GaN基板、AlN基板、AlGaN基板など、III族窒化物半導体のエピタキシャル成長に適した各種の基板を用いることができる。
また、これらの基板の表面としては、III族窒化物半導体のC面のIII族面を表面とした成長に適した、各種基板の表面を用いて良い。例えば、極性のないサファイア基板ではC面、あるいはC面からA軸、M軸あるいはその中間の方向に0〜2°傾いた表面を用いて良い。また、ZnO基板ではC面のZn面、SiC基板ではC面のSi面、GaN基板、AlN基板、AlGaN基板ではC面のIII族面、およびこれらのC面からA軸、M軸あるいはその中間の方向に0〜2°傾いた表面を用いて良い。Si基板では(111)面、GaAs基板の場合は(111)A面または(111)B面、およびこれらの面から任意の方向に0〜2°傾いた表面を用いて良い。
First, as shown in FIG. 1A, a
Further, as the surfaces of these substrates, the surfaces of various substrates suitable for growth with the group III surface of the group C nitride semiconductor as the surface may be used. For example, in a non-polar sapphire substrate, a C-plane or a surface inclined by 0 to 2 ° from the C-plane toward the A-axis, M-axis, or the middle thereof may be used. In addition, the ZnO substrate has a C-plane Zn plane, the SiC substrate has a C-plane Si plane, a GaN substrate, an AlN substrate, and an AlGaN substrate has a C-plane group III plane, and from these C planes to the A-axis, M-axis, or intermediate A surface inclined by 0 to 2 ° in the direction may be used. In the case of a Si substrate, a (111) plane, in the case of a GaAs substrate, a (111) A plane or a (111) B plane, and a surface inclined by 0 to 2 ° in any direction from these planes may be used.
次に、図1(b)に示すように、この基板2上に、気相成長法により、Alを含むIII族窒化物半導体(AlN、AlGaNなど)のバッファ層3を形成する。気相成長法としては、HVPE法(ハイドライド気相成長法)、MOVPE法(有機金属気相成長法)などが用いられる。
Next, as shown in FIG. 1B, a
基板2上にAlを多く含むバッファ層3を900℃以上の高温で成長した場合、AlN結晶のAl面がN面よりも極めて安定であるため、バッファ層3はIII族面を表面として成長し、バッファ層3の表面にはN族極性領域(ID)は発生しない。
When the
本実施形態では、AlN等のバッファ層3中に不純物を添加することで、AlN等のバッファ層3にIDを発生・導入させ、これがIII族極性層で埋め込まれることなく成長・存続し、バッファ層3の表面に到達するIDが存在するようにしている。AlN等のバッファ層3中に添加する不純物濃度を高くすると、バッファ層3中の応力が増加し、応力を緩和するためにIDが導入され、また、その応力の存在によりIDが安定化しIDが消滅することなく存続するものと考えられる。
バッファ層3中の不純物として、Cl(塩素)、S(硫黄)、B(ホウ素)のうち、いずれか1種または2種以上を1×1015cm−3以上1×1019cm−3以下の濃度で含ませる。これにより、添加する不純物の種類などにもよるが、バッファ層3の表面におけるIDの面密度(個数密度)を、概ね1×104cm−2以上1×1011cm−2以下の範囲に調整することができる。
図1(b)に示すように、バッファ層3の表面にはID5が存在し、バッファ層3の表面は、III族極性面(AlNバッファ層の場合、Al極性面)3a中に所定の面密度でID5のN極性面3bが現れている。
In the present embodiment, by adding impurities into the
As impurities in the
As shown in FIG. 1B, ID5 is present on the surface of the
バッファ層3の気相成長では、HVPE法の場合、一例として、圧力は500Torr(約66661Pa)〜760Torr(約101325Pa、常圧)、V/III比は10以下、成長温度は900℃〜1200℃とする。また、MOVPE法の場合、一例として、圧力は500Torr以下、V/III比は10以下、成長温度は900℃〜1200℃とする。また、原料ガスとしては、HVPE法では、例えば、N原料にはNH3、Al原料にはAlCl3、Ga原料にはGaCl、In原料にはInClを用い、Cl、S、Bの不純物ガスとしては、それぞれHCl、H2S、BCl3を用いる。また、MOVPE法の場合、原料ガスとしては、例えば、N原料にはNH3、Al原料にはTMA(トリメチルアルミニウム)、Ga原料にはTMG(トリメチルガリウム)、In原料にはTMI(トリメチルインジウム)を用い、Cl、S、Bの不純物ガスとしては、それぞれHCl、H2S、B2H6を用いる。また、キャリアガスには、HVPE法、MOVPE法のいずれの場合にも、H2やN2を用いる。
成長速度としては、HVPEの場合には、5〜100nm/分とし、また、MOVPEの場合には、1〜30nm/分とする。
In the vapor phase growth of the
The growth rate is 5 to 100 nm / min in the case of HVPE, and 1 to 30 nm / min in the case of MOVPE.
バッファ層3のAlを含むIII族窒化物半導体としては、AlxGa1−xN(0.5≦x≦1)、より好ましくはAlxGa1−xN(0.9≦x≦1)がよい。即ち、バッファ層3としては、AlN層、或いは高Al組成のAlGaN層が好ましい。
The group III nitride semiconductor containing Al in the
バッファ層3表面やIII族窒化物半導体層4表面のIDの面密度(個数密度)の測定は、例えば、透過型電子顕微鏡(Transmission Electron Microscope:TEM)を用いた収束電子線回折(Convergent Beam Electron Diffraction:CBED)法を用いて極性を判定することにより行うことができる。
The surface density (number density) of IDs on the surface of the
続いて、図1(c)に示すように、表面にID5を有するバッファ層3上に、GaNなどのIII族窒化物半導体層4をエピタキシャル成長する。表面にID5を有するバッファ層3上に結晶成長を行なうと、たとえ、バッファ層3の表面が平坦であっても、結晶成長の初期段階では、図1(c)に示すように、ID5直上のIII族窒化物半導体層4の結晶成長面f1にはピット(窪み)が発生する。これは、バッファ層3表面のN極性面3b(ID5)上に成長するIII族窒化物半導体層4のN極性(ID5)の成長速度が、III族極性(Ga極性など)の成長速度よりも遅いためである。
Subsequently, as shown in FIG. 1C, a group III
C面((0001)面)を表面とするGaN等のIII族窒化物半導体層の成長では、通常、転位は表面に垂直にC軸方向に伝播するため、転位同士が会合・消滅するということはない(貫通転位となる)。しかしながら、本実施形態のように、バッファ層3表面にID5を有する場合、結晶成長面にはピットが発生するため、結晶中の転位がピットの斜面と出会うと、転位の伝播方向が変化し(斜め方向、あるいは表面に平行な方向に変化し)、転位同士が会合する確率が増加し、転位が減少する。このため、IDを含むAlN等のバッファ層3上にGaN等のIII族窒化物半導体層4を成長すると、IDを表面に含まないバッファ層の場合よりも、III族窒化物半導体層4の表面の転位密度が減少し、X線回折のロッキングカーブの半値幅が小さい結晶性の良いIII族窒化物半導体層4が得られる。
具体的には、III族窒化物半導体層4の表面の転位密度が5×108cm−2以下であり、またIII族窒化物半導体層4のX線回折のロッキングカーブ測定における(0002)面、(0004)面、及び(10−12)面での半値幅は、それぞれ300秒以下、300秒以下、500秒以下である窒化物半導体エピタキシャル基板が得られる。なお、X線回折半値幅の測定条件は、X線源にCuKα1を用いて40kV、45mAでX線を発生させ、四結晶法によりX線ビームを平行にすると共に、X線ビームの照射面積は、ビームをスリットで30μm角まで絞り、測定した。
In the growth of a group III nitride semiconductor layer such as GaN having a C-plane ((0001) plane) as a surface, dislocations usually propagate in the C-axis direction perpendicular to the surface, so that dislocations associate and disappear. There is no threading dislocation. However, when ID5 is provided on the surface of the
Specifically, the dislocation density of the surface of the group III
III族窒化物半導体層4の結晶成長の初期段階の結晶成長面f1にはピットが形成されるが、III族極性(GaN層ではGa極性)の方がN極性よりも成長速度が速いので、III極性層によってN極性層(ID5)が埋め込まれ、図1(c)に示すように、更に成長するにつれて結晶成長面f2〜f5は平坦化し、III族窒化物半導体層4の表面にはIDが出現しない。
Pits are formed on the crystal growth surface f1 in the initial stage of crystal growth of the group III
本実施形態のIII族窒化物半導体層4は、デバイスに用いられるIII族極性(Ga極性など)のC面を表面とするIII族窒化物半導体層であり、III族窒化物半導体層4の表面にはID5は存在しない。III族窒化物半導体層4は、GaN、AlN、InN、AlGaN、InGaNなど、AlxGayInzN(x+y+z=1)からなる。また、これらのIII族窒化物半導体層4は、アンドープ層、n型層、p型層のいずれでも良く、またこれらの積層体であっても良い。
The group III
なお、バッファ層の表面が凹凸であっても、バッファ層の表面にIDがない場合には、バッファ層上に成長するIII族窒化物半導体層の結晶成長面は、すぐに平坦となり、上述したピットが形成されることによる転位の会合・消滅は起こらず、III族窒化物半導体層4表面の低転位化、ロッキングカーブの半値幅の低減は図れない。
Even if the surface of the buffer layer is uneven, when there is no ID on the surface of the buffer layer, the crystal growth surface of the group III nitride semiconductor layer grown on the buffer layer immediately becomes flat, as described above. As a result of the formation of pits, dislocations do not associate or disappear, and the surface dislocation of the group III
III族窒化物半導体層4の結晶成長において、結晶成長面にピットが発生する密度は、バッファ層3の表面におけるID5の面密度に対応するものと考えられる。すなわち、ID5を有するバッファ層3上のIII族窒化物半導体層4には、概ねID5の個数に対応する数のピット(谷部)が発生すると共に、隣接するID5、5間には概ねID5の個数に対応する数の島状結晶(山部、一つまたは複数の成長核から成長)が発生すると考えられる。
先に述べたように、上記の島(ピット)の斜面の存在により転位は減少する。このため、ピット密度(すなわち、ID密度)が極端に低い場合(例えば、1×104cm−2未満の場合)には、成長途中のIII族窒化物半導体層4の表面はそのほとんどが平らなC面で、まばらにしかピットが存在しない状態であるため、表面における斜面の割合が低く、本発明の転位低減の効果は得られない。また、ピット密度が極端に高い場合(例えば、1×1011cm−2より大きい場合)には、形成されるピットが小さいため、III族窒化物半導体層4の成長厚が小さい段階で表面が平坦化されてしまう。この場合にも、ピットの存続期間が短いために本発明の転位低減の効果は得られない。
ピット密度が適切な場合(例えば、1×104cm−2以上1×1011cm−2以下の場合)には、成長途中のIII族窒化物半導体層4の表面に十分な割合で斜面が存在し、しかも成長過程の比較的長い期間にわたって存続するため、従来よりも転位密度を低減できる。特に、ピット密度(ID密度)を1×105cm−2以上1×1010cm−2以下とするのが好ましく、更には1×106cm−2以上1×109cm−2以下とするのが転位低減のためには好ましい。
In the crystal growth of the group III
As described above, the dislocation is reduced by the existence of the slope of the island (pit). For this reason, when the pit density (that is, ID density) is extremely low (for example, less than 1 × 10 4 cm −2 ), the surface of the group III
When the pit density is appropriate (for example, 1 × 10 4 cm −2 or more and 1 × 10 11 cm −2 or less), a slope is formed at a sufficient ratio on the surface of the group III
また、本実施形態の窒化物半導体エピタキシャル基板1は、バッファ層3及び基板2側のIII族窒化物半導体層4にID5が存在するため、III族窒化物半導体層4の応力が緩和される。
サファイア等からなる基板2とGaN等からなるIII族窒化物半導体層4との間には、大きな熱膨張率差があるため、III族窒化物半導体層4を成長させた後に室温状態に戻すと、窒化物半導体エピタキシャル基板1には熱膨張率差に起因する反りが発生し、III族窒化物半導体層4に圧縮応力が加わる。このIII族窒化物半導体層4に発生する圧縮応力により、GaN等のIII族窒化物半導体層4の表面にクラックが生じてしまう。従来のバッファ層の表面にIDが存在しない場合、GaN等のIII族窒化物半導体層4の厚さが5μm以上となると、クラック発生数が急激に増大してしまった。
ところが、本実施形態の窒化物半導体エピタキシャル基板1では、バッファ層3及び基板2側のIII族窒化物半導体層4にID5が存在するため、III族極性の結晶のみの場合と比較して、III族極性の結晶とN極性の結晶との間では、殊にIII族極性とN極性の境界部では、圧縮・引張時の伸縮変形等の挙動が変化する。このため、III族極性の結晶のみの場合と比べ、圧縮応力によるバッファ層3及び基板2側のIII族窒化物半導体層4の縮み方が減少し、特に問題となる基板2付近の応力の緩和がなされるものと推測される。バッファ層3及び基板2側のIII族窒化物半導体層4にID5が存在する本実施形態の窒化物半導体エピタキシャル基板1では、GaN等のIII族窒化物半導体層4の厚さを5μm以上とした場合にも、III族窒化物半導体層4の表面にクラックがない窒化物半導体エピタキシャル基板を歩留まり良く製造することができる。
Further, in the nitride
Since there is a large difference in thermal expansion coefficient between the
However, in the nitride
(窒化物半導体デバイス)
本発明の一実施形態に係る窒化物半導体デバイスは、上記実施形態の窒化物半導体エピタキシャル基板1を用い、窒化物半導体エピタキシャル基板1にIII族窒化物半導体層や電極などのデバイス構造を形成して作製される窒化物半導体デバイスである。この窒化物半導体デバイスは、上記実施形態の窒化物半導体エピタキシャル基板1のIII族窒化物半導体層4の表面が低転位であり、X線ロッキングカーブの半値幅も小さいので、従来の窒化物半導体エピタキシャル基板を用いた場合よりも、特性の優れた窒化物半導体デバイスを作製できる。
(Nitride semiconductor devices)
A nitride semiconductor device according to an embodiment of the present invention uses the nitride
窒化物半導体デバイスの一例として、上記実施形態の窒化物半導体エピタキシャル基板1を用いて作製した、図2に示す青色のLED(発光ダイオード)について説明する。
窒化物半導体エピタキシャル基板1は、サファイア基板である基板2上に、IDを有するAlN層であるバッファ層2を介して、III族窒化物半導体層4としてGaN層を形成したものである。このエピタキシャル基板1をMOVPE装置に設置し、エピタキシャル基板1上に青色LED構造の積層半導体を成長する。青色LED構造の積層半導体は、GaNのIII族窒化物半導体層4上に順次積層して成長した、n型GaNクラッド層21と、InGaN/GaN多重量子井戸構造の活性層22と、p型AlGaNクラッド層23と、p型GaNコンタクト層24とからなる。
上記の積層半導体を成長した後に、LED用基板をMOVPE装置より取出し、得られたLED用基板の積層半導体層をRIE(Reactive Ion Etching)により部分的にエッチング除去し、n型GaNクラッド層21の一部を露出する。露出したn型GaNクラッド層21上にn側電極25を形成すると共に、p型GaNコンタクト層24上にp側電極26を形成し、その後、チップ化等を行うことにより、図2に示す構造の青色LEDが作製される。結晶性のよいGaN層からなるIII族窒化物半導体層4上に、n型GaNクラッド層21と、活性層22と、p型AlGaNクラッド層23を有する窒化物半導体エピタキシャル基板1を用いて作製したLEDは、光出力が大きく、駆動電圧が低かった。
As an example of the nitride semiconductor device, a blue LED (light emitting diode) shown in FIG. 2 manufactured using the nitride
The nitride
After the above laminated semiconductor is grown, the LED substrate is taken out from the MOVPE apparatus, and the obtained laminated semiconductor layer of the LED substrate is partially etched away by RIE (Reactive Ion Etching), and the n-type
窒化物半導体デバイスの他の例として、ショットキーバリアダイオード(SBD)について説明する。SBDに用いた窒化物半導体エピタキシャル基板は、上記LEDと同様に、サファイア基板上に、IDを有するAlN層のバッファ層を介して、GaN層を形成したものである。窒化物半導体エピタキシャル基板のGaN層上に、ショットキー電極と、ショットキー電極を囲むようにその外周にオーミック電極とを形成することにより、SBD作製したが、良好な特性のSBDが得られた。 As another example of the nitride semiconductor device, a Schottky barrier diode (SBD) will be described. The nitride semiconductor epitaxial substrate used for SBD is formed by forming a GaN layer on a sapphire substrate via an AlN buffer layer having ID, similarly to the LED. An SBD was fabricated by forming a Schottky electrode and an ohmic electrode around the Schottky electrode so as to surround the Schottky electrode on the GaN layer of the nitride semiconductor epitaxial substrate, but an SBD with good characteristics was obtained.
次に、本発明の実施例に係る窒化物半導体エピタキシャル基板を説明する。 Next, a nitride semiconductor epitaxial substrate according to an embodiment of the present invention will be described.
実施例の窒化物半導体エピタキシャル基板は、図1(c)に示す上記実施形態の窒化物半導体エピタキシャル基板1と同一の断面構造を有し、基板2としてのC面サファイア基板(4インチ径)上に、表面にIDを有するバッファ層3としてのAlNバッファ層を介して、III族窒化物半導体層4としてのGaN層を形成したものである。
AlNバッファ層は、厚さ50nmとし、AlNバッファ層中に不純物としてCl、SまたはBを、大体1×1015cm−3〜1×1020cm−3の濃度範囲で含ませ、表面のID面密度を異にする複数のAlNバッファ層を形成した。そして、これらのAlNバッファ層上に、アンドープGaN層(厚さ8μm)を形成した。AlNバッファ層及びGaN層は、HVPE法により形成した。GaN層の成長は1050℃で1μm/分の成長速度、V/III比20の条件で行った。キャリアガスとしては、水素と窒素の混合ガスを用いた。
The nitride semiconductor epitaxial substrate of the example has the same cross-sectional structure as the nitride
The AlN buffer layer has a thickness of 50 nm, and Cl, S, or B as an impurity is included in the AlN buffer layer in a concentration range of about 1 × 10 15 cm −3 to 1 × 10 20 cm −3 , and the surface ID A plurality of AlN buffer layers having different areal densities were formed. Then, an undoped GaN layer (thickness 8 μm) was formed on these AlN buffer layers. The AlN buffer layer and the GaN layer were formed by the HVPE method. The growth of the GaN layer was performed at 1050 ° C. under the conditions of a growth rate of 1 μm / min and a V / III ratio of 20. As the carrier gas, a mixed gas of hydrogen and nitrogen was used.
また、AlNバッファ層中に不純物を添加しない点を除き、上記実施例の窒化物半導体エピタキシャル基板と同様にして、比較例の窒化物半導体エピタキシャル基板を作製した。 Further, a nitride semiconductor epitaxial substrate of a comparative example was fabricated in the same manner as the nitride semiconductor epitaxial substrate of the above example, except that no impurities were added to the AlN buffer layer.
実施例および比較例の窒化物半導体エピタキシャル基板におけるAlNバッファ層の表面のIDの面密度を、CBED法により測定した。実施例でAlNバッファ層中の不純物濃度が1×1019cm−3以下の場合には、AlNバッファ層の表面には、IDが1×104cm−2〜1×1011cm−2の範囲の面密度で存在していた。一方、AlNバッファ層中の不純物濃度が1×1019cm−3より大きい場合には、ID密度は1×1011cm−2より大きくなった。比較例の不純物を添加しなかったAlNバッファ層の表面には、IDは検出されなかった。また、実施例および比較例のエピタキシャル基板におけるGaN層の表面には、どちらもIDは検出されなかった。 The surface density of the ID of the surface of the AlN buffer layer in the nitride semiconductor epitaxial substrate of the example and the comparative example was measured by the CBED method. In the embodiment, when the impurity concentration in the AlN buffer layer is 1 × 10 19 cm −3 or less, the ID of 1 × 10 4 cm −2 to 1 × 10 11 cm −2 is formed on the surface of the AlN buffer layer. It existed in a range of areal densities. On the other hand, when the impurity concentration in the AlN buffer layer was higher than 1 × 10 19 cm −3 , the ID density was higher than 1 × 10 11 cm −2 . No ID was detected on the surface of the AlN buffer layer to which the impurity of the comparative example was not added. Also, no ID was detected on the surface of the GaN layer in the epitaxial substrates of the examples and comparative examples.
実施例および比較例のエピタキシャル基板のGaN層に対してX線回折を行い、(0002)面、(0004)面、及び(10−12)面のロッキングカーブの半値幅を測定した。図3に、その結果を示す。
図3に示すように、比較例のGaN層(AlNバッファ層の表面にID無し)では、(0002)面および(0004)面のロッキングカーブの半値幅は、いずれも300秒を少し超え、また(10−12)面のロッキングカーブの半値幅は、500秒を少し超えていた。一方、実施例のGaN層では、AlNバッファ層表面のID面密度が1×104cm−2以上1×1011cm−2以下の範囲において、(0002)面および(0004)面のロッキングカーブの半値幅は、いずれも300秒以下であり、また(10−12)面のロッキングカーブの半値幅は、500秒以下であった。更に、AlNバッファ層表面のID面密度が1×105cm−2以上1×1010cm−2以下の範囲では、(0002)面および(0004)面のロッキングカーブの半値幅は、いずれも200秒以下、また(10−12)面のロッキングカーブの半値幅は、300秒以下と小さかった。
X-ray diffraction was performed on the GaN layers of the epitaxial substrates of Examples and Comparative Examples, and the half widths of the rocking curves on the (0002) plane, (0004) plane, and (10-12) plane were measured. FIG. 3 shows the result.
As shown in FIG. 3, in the GaN layer of the comparative example (with no ID on the surface of the AlN buffer layer), the half widths of the rocking curves of the (0002) plane and the (0004) plane both slightly exceed 300 seconds. The half width of the rocking curve on the (10-12) plane was slightly over 500 seconds. On the other hand, in the GaN layer of the example, in the range where the ID surface density on the surface of the AlN buffer layer is 1 × 10 4 cm −2 or more and 1 × 10 11 cm −2 or less, the rocking curves of the (0002) plane and the (0004) plane are used. The half-value width of each was 300 seconds or less, and the half-value width of the rocking curve of the (10-12) plane was 500 seconds or less. Further, in the range where the ID surface density on the AlN buffer layer surface is 1 × 10 5 cm −2 or more and 1 × 10 10 cm −2 or less, the full widths at half maximum of the rocking curves of the (0002) plane and the (0004) plane are both The full width at half maximum of the rocking curve on the (10-12) plane was as small as 300 seconds or less.
また、実施例および比較例のエピタキシャル基板におけるGaN層の表面の転位密度を測定した。図4に、転位密度の測定結果を示す。
図4に示すように、比較例のGaN層表面の転位密度は、5×108cm−2を超えていた。これに対し、実施例のGaN層では、AlNバッファ層表面のID面密度が1×104cm−2以上1×1011cm−2以下の範囲において、GaN層表面の転位密度は5×108cm−2以下であり、更に、AlNバッファ層表面のID面密度が1×106cm−2以上1×109cm−2以下の範囲において、GaN層表面の転位密度は1×108cm−2程度と低かった。
Further, the dislocation density on the surface of the GaN layer in the epitaxial substrates of Examples and Comparative Examples was measured. FIG. 4 shows the measurement result of the dislocation density.
As shown in FIG. 4, the dislocation density on the surface of the GaN layer of the comparative example exceeded 5 × 10 8 cm −2 . In contrast, in the GaN layer of the example, the dislocation density on the surface of the GaN layer is 5 × 10 5 when the ID surface density on the surface of the AlN buffer layer is in the range of 1 × 10 4
AlNバッファ層の厚さを10nm以上300nm以下の範囲で変えて上記と同様の実験を行ったところ、ほぼ同様の結果を得た。
また、GaN層の成長条件において、成長速度を0.1μm/分〜10μm/分、V/III比を1〜1000、成長温度を900℃〜1100℃、キャリアガス中のH2/N2比を0〜100の範囲で変えて上記と同様の実験を行ったところ、ほぼ同様の結果を得た。
An experiment similar to the above was performed by changing the thickness of the AlN buffer layer in the range of 10 nm to 300 nm, and almost the same result was obtained.
Further, under the growth conditions of the GaN layer, the growth rate is 0.1 μm / min to 10 μm / min, the V / III ratio is 1 to 1000, the growth temperature is 900 ° C. to 1100 ° C., and the H 2 / N 2 ratio in the carrier gas. When the experiment similar to the above was performed by changing the value in the range of 0 to 100, almost the same result was obtained.
次に、実施例の窒化物半導体エピタキシャル基板において、AlNバッファ層表面のID面密度が約1×107cm−2であり、GaN層の厚さを約1μm〜10μmの範囲で変更した種々のエピタキシャル基板を作製した。また、比較例の窒化物半導体エピタキシャル基板においても、GaN層の厚さを種々に変更したエピタキシャル基板を作製した。これらの実施例および比較例の窒化物半導体エピタキシャル基板において、GaN層表面のクラック発生の有無を調べた。図5に、GaN層の厚さとクラック歩留(GaN層にクラックが発生していない割合(%))との関係を示す。
図5に示すように、比較例のエピタキシャル基板も実施例のエピタキシャル基板もともに、GaN層の厚さが3μm程度までは、GaN層表面にクラックが発生することがなく、クラック歩留はほぼ100%であった。しかし、比較例のエピタキシャル基板では、GaN層の厚さが概ね5μm以上となると、急激にクラック歩留が低下した。一方、実施例のエピタキシャル基板では、GaN層の厚さが5μmを超えてもクラック歩留の低下は少なく、GaN層の厚さが10μmの時にも、約60%のクラック歩留があった。
ID面密度が1×104cm−2〜1×1011cm−2の範囲にある種々のAlNバッファ層についても、同様の実験を行ったところ、ほぼ同様の結果を得た。
Next, in the nitride semiconductor epitaxial substrate of the example, the ID surface density of the AlN buffer layer surface is about 1 × 10 7 cm −2 , and the thickness of the GaN layer is changed in the range of about 1 μm to 10 μm. An epitaxial substrate was produced. In addition, also in the nitride semiconductor epitaxial substrate of the comparative example, epitaxial substrates having various GaN layer thicknesses were produced. In the nitride semiconductor epitaxial substrates of these examples and comparative examples, the presence or absence of cracks on the surface of the GaN layer was examined. FIG. 5 shows the relationship between the thickness of the GaN layer and crack yield (ratio (%) at which no crack is generated in the GaN layer).
As shown in FIG. 5, in both the epitaxial substrate of the comparative example and the epitaxial substrate of the example, no crack is generated on the surface of the GaN layer until the thickness of the GaN layer is about 3 μm, and the crack yield is almost 100%. %Met. However, in the epitaxial substrate of the comparative example, when the thickness of the GaN layer was approximately 5 μm or more, the crack yield rapidly decreased. On the other hand, in the epitaxial substrate of the example, the decrease in crack yield was small even when the thickness of the GaN layer exceeded 5 μm, and there was about 60% crack yield even when the thickness of the GaN layer was 10 μm.
The same experiment was performed on various AlN buffer layers having an ID surface density in the range of 1 × 10 4 cm −2 to 1 × 10 11 cm −2 , and almost the same results were obtained.
以上の結果から、AlNバッファ層中にCl等の不純物を大体1×1015cm−3〜1×1019cm−3の濃度で含ませ、AlNバッファ層表面のIDを1×104cm−2〜1×1011cm−2の面密度で存在させることで、GaN層のロッキングカーブの半値幅を小さくでき、GaN層の表面(最表面)の転位密度を低減できると共に、GaN層が5μm以上に厚い場合でもGaN層のクラック発生を抑制できることが分かった。 From the above results, impurities such as Cl are contained in the AlN buffer layer at a concentration of about 1 × 10 15 cm −3 to 1 × 10 19 cm −3 , and the ID of the AlN buffer layer surface is 1 × 10 4 cm −. By making it exist at a surface density of 2 to 1 × 10 11 cm −2, the FWHM of the rocking curve of the GaN layer can be reduced, the dislocation density on the surface (outermost surface) of the GaN layer can be reduced, and the GaN layer can be 5 μm. It has been found that cracking of the GaN layer can be suppressed even when it is thicker than above.
1 窒化物半導体エピタキシャル基板
2 基板
3 バッファ層
3a III族極性面
3b N極性面
4 III族窒化物半導体層
5 インバージョンドメイン(ID)
f1〜f5 結晶成長面
DESCRIPTION OF
f1-f5 crystal growth surface
Claims (8)
前記バッファ層を成長させる工程では、Alを含むIII族窒化物半導体からなり、その表面にインバージョンドメインを有する層を、気相成長法により形成し、
前記III族窒化物半導体層を成長させる工程では、前記インバージョンドメイン上に成長する層が前記インバージョンドメイン以外の領域上に成長する層によって埋め込まれてなり、表面がC面である層を、気相成長法により形成することを特徴とする窒化物半導体エピタキシャル基板の製造方法。 A method for producing a nitride semiconductor epitaxial substrate, comprising: growing a buffer layer on a substrate; and growing a group III nitride semiconductor layer on the buffer layer,
In the step of growing the buffer layer, a layer made of a group III nitride semiconductor containing Al and having an inversion domain on its surface is formed by a vapor phase growth method.
In the step of growing the group III nitride semiconductor layer, a layer grown on the inversion domain is embedded by a layer grown on a region other than the inversion domain, and a layer whose surface is a C-plane, A method for manufacturing a nitride semiconductor epitaxial substrate, characterized by forming by a vapor deposition method.
表面における前記インバージョンドメインの面密度が1×104cm−2以上1×1011cm−2以下の範囲にある前記バッファ層を形成することを特徴とする請求項1に記載の窒化物半導体エピタキシャル基板の製造方法。 In the step of forming the buffer layer,
2. The nitride semiconductor according to claim 1, wherein the buffer layer having a surface density of the inversion domain on a surface in a range of 1 × 10 4 cm −2 to 1 × 10 11 cm −2 is formed. Epitaxial substrate manufacturing method.
表面にインバージョンドメインが存在しない前記III族窒化物半導体層を形成することを特徴とする請求項1または2に記載の窒化物半導体エピタキシャル基板の製造方法。 In the step of forming the group III nitride semiconductor layer,
The method for producing a nitride semiconductor epitaxial substrate according to claim 1, wherein the group III nitride semiconductor layer having no inversion domain on the surface is formed.
Cl、S、Bのうち、いずれか1種または2種以上が1×1015cm−3以上の濃度で添加されている前記バッファ層を形成することを特徴とする請求項1〜3のいずれかに記載の窒化物半導体エピタキシャル基板の製造方法。 In the step of forming the buffer layer,
4. The buffer layer according to claim 1, wherein one or more of Cl, S, and B are added at a concentration of 1 × 10 15 cm −3 or more. A method for producing a nitride semiconductor epitaxial substrate according to claim 1.
表面の転位密度が5×108cm−2以下である前記III族窒化物半導体層を形成することを特徴とする請求項1〜4のいずれかに記載の窒化物半導体エピタキシャル基板の製造方法。 In the step of forming the group III nitride semiconductor layer,
5. The method for producing a nitride semiconductor epitaxial substrate according to claim 1, wherein the group III nitride semiconductor layer having a surface dislocation density of 5 × 10 8 cm −2 or less is formed.
X線ロッキングカーブ測定における(0002)面回折、(0004)面回折、及び(10−12)面回折の半値幅がそれぞれ300秒以下、300秒以下、500秒以下である前記III族窒化物半導体層を形成することを特徴とする請求項1〜5のいずれかに記載の窒化物半導体エピタキシャル基板の製造方法。 In the step of forming the group III nitride semiconductor layer,
The group III nitride semiconductor having half-widths of (0002) plane diffraction, (0004) plane diffraction, and (10-12) plane diffraction in X-ray rocking curve measurement of 300 seconds or less, 300 seconds or less, and 500 seconds or less, respectively. The method for producing a nitride semiconductor epitaxial substrate according to claim 1, wherein a layer is formed.
5μm以上の厚さであって、表面にクラックがない前記III族窒化物半導体層を形成することを特徴とする請求項1〜6のいずれかに記載の窒化物半導体エピタキシャル基板の製造方法。 In the step of forming the group III nitride semiconductor layer,
The method for producing a nitride semiconductor epitaxial substrate according to claim 1, wherein the group III nitride semiconductor layer having a thickness of 5 μm or more and having no cracks on the surface is formed.
前記バッファ層を成長させる工程では、Alを含むIII族窒化物半導体からなり、その表面にインバージョンドメインを有する層を、気相成長法により形成し、
前記III族窒化物半導体層を成長させる工程では、前記インバージョンドメイン上に成長する層が前記インバージョンドメイン以外の領域上に成長する層によって埋め込まれてなり、表面がC面である層を、気相成長法により形成することを特徴とする窒化物半導体デバイスの製造方法。 A step of growing a buffer layer on the substrate; a step of growing a group III nitride semiconductor layer on the buffer layer; and a step of forming a device structure on the group III nitride semiconductor layer. A device manufacturing method comprising:
In the step of growing the buffer layer, a layer made of a group III nitride semiconductor containing Al and having an inversion domain on its surface is formed by a vapor phase growth method.
In the step of growing the group III nitride semiconductor layer, a layer grown on the inversion domain is embedded by a layer grown on a region other than the inversion domain, and a layer whose surface is a C-plane, A method of manufacturing a nitride semiconductor device, characterized by forming by a vapor deposition method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015078431A JP6001124B2 (en) | 2015-04-07 | 2015-04-07 | Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015078431A JP6001124B2 (en) | 2015-04-07 | 2015-04-07 | Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011146935A Division JP2013014450A (en) | 2011-07-01 | 2011-07-01 | Nitride semiconductor epitaxial substrate and nitride semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016144720A Division JP6290321B2 (en) | 2016-07-22 | 2016-07-22 | Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015199663A true JP2015199663A (en) | 2015-11-12 |
JP6001124B2 JP6001124B2 (en) | 2016-10-05 |
Family
ID=54551304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015078431A Active JP6001124B2 (en) | 2015-04-07 | 2015-04-07 | Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6001124B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10290489B2 (en) | 2016-10-21 | 2019-05-14 | Sciocs Company Limited | Method for manufacturing group-III nitride substrate and group-III nitride substrate |
JP7535399B2 (en) | 2020-07-08 | 2024-08-16 | 住友化学株式会社 | Group III nitride laminate, semiconductor device, and method for manufacturing group III nitride laminate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003183100A (en) * | 2001-10-09 | 2003-07-03 | Sumitomo Electric Ind Ltd | Single crystal gallium nitride substrate, crystal growth method for single crystal gallium nitride, and production method for single crystal gallium nitride substrate |
JP2008195597A (en) * | 2007-01-16 | 2008-08-28 | Sumitomo Electric Ind Ltd | Process for producing group iii nitride crystal, group iii nitride crystal substrate, and group iii nitride semiconductor device |
JP2008297180A (en) * | 2007-06-01 | 2008-12-11 | Sumitomo Electric Ind Ltd | METHOD FOR GROWING GaN CRYSTAL AND GaN CRYSTAL SUBSTRATE |
JP2010042976A (en) * | 2008-07-16 | 2010-02-25 | Sumitomo Electric Ind Ltd | METHOD FOR GROWING GaN CRYSTAL |
-
2015
- 2015-04-07 JP JP2015078431A patent/JP6001124B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003183100A (en) * | 2001-10-09 | 2003-07-03 | Sumitomo Electric Ind Ltd | Single crystal gallium nitride substrate, crystal growth method for single crystal gallium nitride, and production method for single crystal gallium nitride substrate |
JP2008195597A (en) * | 2007-01-16 | 2008-08-28 | Sumitomo Electric Ind Ltd | Process for producing group iii nitride crystal, group iii nitride crystal substrate, and group iii nitride semiconductor device |
JP2008297180A (en) * | 2007-06-01 | 2008-12-11 | Sumitomo Electric Ind Ltd | METHOD FOR GROWING GaN CRYSTAL AND GaN CRYSTAL SUBSTRATE |
JP2010042976A (en) * | 2008-07-16 | 2010-02-25 | Sumitomo Electric Ind Ltd | METHOD FOR GROWING GaN CRYSTAL |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10290489B2 (en) | 2016-10-21 | 2019-05-14 | Sciocs Company Limited | Method for manufacturing group-III nitride substrate and group-III nitride substrate |
JP7535399B2 (en) | 2020-07-08 | 2024-08-16 | 住友化学株式会社 | Group III nitride laminate, semiconductor device, and method for manufacturing group III nitride laminate |
Also Published As
Publication number | Publication date |
---|---|
JP6001124B2 (en) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9397232B2 (en) | Nitride semiconductor epitaxial substrate and nitride semiconductor device | |
JP4432180B2 (en) | Group III nitride compound semiconductor manufacturing method, group III nitride compound semiconductor device, and group III nitride compound semiconductor | |
JP5944294B2 (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
JP3690326B2 (en) | Method for producing group III nitride compound semiconductor | |
JP5117609B1 (en) | Nitride semiconductor wafer, nitride semiconductor device, and method for growing nitride semiconductor crystal | |
JP5296255B1 (en) | Nitride semiconductor device, nitride semiconductor wafer, and method of forming nitride semiconductor layer | |
JP6242941B2 (en) | Group III nitride semiconductor and method of manufacturing the same | |
JP6302254B2 (en) | Nitride semiconductor device, nitride semiconductor wafer, and method of manufacturing nitride semiconductor device | |
JP5060055B2 (en) | Nitride compound semiconductor substrate and semiconductor device | |
JP5401145B2 (en) | Method for producing group III nitride laminate | |
JP4406999B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
JP2010177552A (en) | Nitride semiconductor growth substrate having polar plane | |
JP6117010B2 (en) | Nitride semiconductor device, nitride semiconductor wafer, and method of forming nitride semiconductor layer | |
JP6001124B2 (en) | Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device | |
JP6290321B2 (en) | Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device | |
JP4016566B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
JP3642001B2 (en) | Nitride semiconductor element, method for producing nitride semiconductor crystal, and nitride semiconductor substrate | |
KR100773559B1 (en) | Semiconductor device and method of fabricating the same | |
JP7205474B2 (en) | Template substrate, electronic device, light-emitting device, template substrate manufacturing method, and electronic device manufacturing method | |
JP2000332293A (en) | Iii-v nitride semiconductor light emitting element and its manufacture | |
KR101850537B1 (en) | Semiconductor device | |
JP4586094B2 (en) | Semiconductor light emitting device | |
JP5898656B2 (en) | Group III nitride semiconductor device | |
JP5705179B2 (en) | Nitride semiconductor wafer, nitride semiconductor device, and method for growing nitride semiconductor crystal | |
JP2007165576A (en) | Base material for semiconductor device, and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151009 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20151120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6001124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |