JP2009026956A - Light emitting device, substrate product for light emitting device, and method of fabricating light emitting device - Google Patents

Light emitting device, substrate product for light emitting device, and method of fabricating light emitting device Download PDF

Info

Publication number
JP2009026956A
JP2009026956A JP2007188519A JP2007188519A JP2009026956A JP 2009026956 A JP2009026956 A JP 2009026956A JP 2007188519 A JP2007188519 A JP 2007188519A JP 2007188519 A JP2007188519 A JP 2007188519A JP 2009026956 A JP2009026956 A JP 2009026956A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
ingan
layer
type
semiconductor
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007188519A
Other languages
Japanese (ja)
Inventor
Masanori Ueno
Yusuke Yoshizumi
昌紀 上野
祐介 善積
Original Assignee
Sumitomo Electric Ind Ltd
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light emitting device including an InGaN layer, which is reduced in influence of distortion, in an active layer. <P>SOLUTION: A first conductivity type InGaN semiconductor layer 15 is provided on a principal surface 13a of a substrate (for example, a sapphire substrate) 13. An InGaN semiconductor layer 19a is provided on the first conductivity type InGaN semiconductor layer 15. A second conductivity type InGaN semiconductor layer 21 is provided on an active region 17. An axis Ax crossing the principal surface 13a of the substrate 13 at right angles crosses a (c) plane C of the InGaN semiconductor layer 19a. The first conductivity type InGaN semiconductor layer 15 has a thickness D1 of ≥1,000 nm. For example, the first conductivity type InGaN semiconductor layer 15 is an n-type and the second conductivity type InGaN system is a p-type. Consequently, the light emitting device is provided which is reducible in influence of a piezoelectric field. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、発光素子、発光素子のための基板生産物、および発光素子を作製する方法に関する。 The present invention relates to a light-emitting element, a substrate product for the light emitting element, and a method of manufacturing a light-emitting element.

特許文献1には、サファイア基板上にAlNバッファ層が設けられた発光ダイオードが記載されている。 Patent Document 1, AlN buffer layer has been described light emitting diode provided on a sapphire substrate. 特許文献2には、サファイア基板を用いる半導体レーザおよび発光ダイオードが記載されている。 Patent Document 2 describes a semiconductor laser and a light emitting diode using a sapphire substrate. サファイア基板上には、GaN、AlGaN、InAlGaN等からなるバッファ層が設けられている。 On the sapphire substrate, GaN, AlGaN, a buffer layer made of InAlGaN and the like. バッファ層上に、GaN、AlGaN、InAlGaN等からなるn型コンタクト層が設けられている。 On the buffer layer, GaN, AlGaN, n-type contact layer made of InAlGaN and the like.
特開平10−4210号公報 JP 10-4210 discloses

活性層のためのInGaN層がGaN層上に設けられた窒化ガリウム系発光素子では、GaNとInGaNとの格子不整合に起因する結晶品質の悪化や歪みの増大によって、発光素子の特性が制限されている。 The gallium nitride based light-emitting element provided InGaN layer on a GaN layer for the active layer, by increasing the degradation and distortion of the crystal quality due to lattice mismatch between GaN and InGaN, characteristics of the light-emitting element is limited ing. サファイア基板といった基板上にn型クラッド層またはn型コンタクト層としてGaNを成長した後に、活性層のためのInGaN層を成長する。 After the growth of GaN as the n-type cladding layer or an n-type contact layer on a substrate such as a sapphire substrate, growing an InGaN layer for the active layer. このInGaN層の成長では、InGaNは下地GaN層にコヒーレントに成長しようとするので、InGaNのa軸の格子定数はGaNのa軸格子定数にほぼ等しい。 In the growth of this InGaN layer, InGaN since attempts to grow coherently underlying GaN layer, the lattice constant of a-axis of InGaN is approximately equal to the a-axis lattice constant of GaN. また、n型GaN層上に厚いInGaN層を形成すると、格子不整合を緩和するために、厚いInGaN層に欠陥が導入される。 Also, when forming a thick InGaN layer n-type GaN layer, in order to relax the lattice mismatch, defects are introduced into the thick InGaN layer. したがって、InGaN本来のa軸の格子定数にほぼ等しい格子定数のInGaN層を得ることができず、InGaN層に歪みが内包される。 Therefore, it is not possible to obtain an InGaN layer of approximately equal lattice constant of InGaN original a-axis, the distortion is contained in the InGaN layer.

本発明は、このような事情を鑑みてなされたものであり、歪みの影響が低減されたInGaN層を活性領域に含む発光素子を提供することを目的とし、またこの発光素子を作製する方法を提供することを目的とし、さらに発光素子のための基板生産物を提供することを目的とする。 The present invention has been made in view of such circumstances, and aims to provide a light emitting device including an InGaN layer influences the distortion is reduced to the active region, also a method of making the light-emitting element It intended to provide further an object to provide a substrate product for the light emitting element.

本発明の一側面に係る発光素子は、(a)III族窒化物と異なる六方晶系の材料からなる主面を有する基板と、(b)前記基板の前記主面上に設けられ第1導電型InGaN半導体層と、(c)前記第1導電型InGaN半導体層上に設けられ活性領域のためのInGaN半導体層と、(d)前記活性領域上に設けられた第2導電型窒化ガリウム系半導体層とを備え、前記基板の前記主面に直交する軸は、前記活性領域の前記InGaN半導体層におけるc面と交差しており、前記第1導電型InGaN層の厚みは1000nm以上である。 Emitting device according to one aspect of the present invention, (a) III Group: a substrate having a main surface of a nitride different hexagonal material, (b) a first conductive provided on the primary surface of the substrate -type InGaN semiconductor layer, (c) the and the InGaN semiconductor layer for the active region disposed on the first conductive InGaN semiconductor layer, (d) the second conductive type gallium nitride-based semiconductor which is provided on the active region and a layer, the axis perpendicular to the main surface of the substrate, intersects the c-plane in the InGaN semiconductor layer of the active region, the thickness of the first conductive InGaN layer is 1000nm or more.

発光素子によれば、厚さ1000nm以上である第1導電型InGaN層上に、活性領域のためのInGaN半導体層を設けているので、活性領域における該InGaN半導体層の歪みの影響が緩和される。 According to the light emitting element, a first conductive InGaN layer is thick 1000nm or more, since there is provided a InGaN semiconductor layer for the active region, the influence of the distortion of the InGaN semiconductor layer in the active region is reduced . 活性領域のInGaN半導体層におけるc面は、基板の主面に直交する軸に交差するように延びているので、これまで通りのc面基板(オフ角を有する基板を含む)を用いて、ピエゾ電界の影響を低減可能な発光素子が提供される。 c plane in InGaN semiconductor layer of the active region, so extend so as to intersect the axis perpendicular to the main surface of the substrate, using a c-plane substrate street (including a substrate having an off angle) before, piezoelectric It can reduce the light emitting device is provided the effect of the electric field.

本発明に係る発光素子は前記基板上に設けられた窒化ガリウム系緩衝層を更に備えることができる。 Light-emitting device according to the present invention may further comprise a gallium nitride-based buffer layer provided on the substrate. 前記第1導電型InGaN層のc軸格子定数は、GaNバルクのc軸格子定数よりも大きい。 c-axis lattice constant of the first conductive InGaN layer is larger than the c-axis lattice constant of GaN bulk.

発光素子によれば、基板の主面が、III族窒化物と異なる六方晶系の材料からなるので、この材料と第1導電型InGaN層との格子定数の違いを補償するために窒化ガリウム系緩衝層が用いられる。 According to the light emitting element, the main surface of the substrate, since a material of a different hexagonal Group III nitride, gallium nitride in order to compensate for differences between the material and the lattice constant between the first conductive InGaN layer buffer layer is used. 第1導電型InGaN層はGaNの影響を受けることが無く成長可能であるので、そのc軸格子定数はGaNバルクのc軸格子定数よりも大きくなる。 Since the first conductive InGaN layer is is not possible growth affected by GaN, the c-axis lattice constant larger than the c-axis lattice constant of GaN bulk.

本発明に係る発光素子は、前記基板上に設けられた窒化ガリウム系緩衝層を更に備えることができる。 Light-emitting device according to the present invention can further comprise a gallium nitride-based buffer layer provided on the substrate. 前記第1導電型InGaN層のa軸格子定数は、GaNバルクのa軸格子定数よりも大きい。 a-axis lattice constant of the first conductive InGaN layer is larger than the a-axis lattice constant of GaN bulk.

発光素子によれば、基板の主面が、III族窒化物と異なる六方晶系の材料からなるので、この材料と第1導電型InGaN層との格子定数の違いを補償するために窒化ガリウム系緩衝層が用いられる。 According to the light emitting element, the main surface of the substrate, since a material of a different hexagonal Group III nitride, gallium nitride in order to compensate for differences between the material and the lattice constant between the first conductive InGaN layer buffer layer is used. 第1導電型InGaN層はGaNの影響を受けることが無く成長可能であるので、そのa軸格子定数はGaNバルクのa軸格子定数よりも大きくなる。 Since the first conductive InGaN layer is is not possible growth affected by GaN, the a-axis lattice constant is larger than the a-axis lattice constant of GaN bulk.

本発明に係る発光素子では、前記窒化ガリウム系緩衝層はInGaNからなることが好ましく、前記窒化ガリウム系緩衝層の厚さは前記第1導電型InGaN層の厚さより小さい。 The light emitting device according to the present invention, the gallium nitride based buffer layer is preferably made of InGaN, the thickness of the gallium nitride based buffer layer is smaller than the thickness of the first conductive InGaN layer. 或いは、本発明に係る発光素子では、前記窒化ガリウム系緩衝層は低温成長InGaNからなることが好ましく、前記窒化ガリウム系緩衝層の厚さは前記第1導電型InGaN層の厚さより小さい。 Alternatively, the light emitting device according to the present invention, the gallium nitride based buffer layer is preferably made of low-temperature grown InGaN, the thickness of the gallium nitride based buffer layer is smaller than the thickness of the first conductive InGaN layer.

本発明に係る発光素子では、前記活性層の前記InGaN半導体層は井戸層であり、前記第1導電型InGaN層のインジウム組成は、前記井戸層のインジウム組成より小さい。 In the light-emitting device according to the present invention, the InGaN semiconductor layer of the active layer is well layer, an indium composition of the first conductive InGaN layer is smaller than the indium composition of the well layer.

本発明に係る発光素子では、前記基板はサファイア基板であることが好ましい。 In the light-emitting device according to the present invention, it is preferable that the substrate is a sapphire substrate. サファイア基板は窒化ガリウム系半導体を成長するために好適である。 Sapphire substrate is suitable for growing gallium nitride-based semiconductor.

本発明の別の側面は、発光素子を作製する方法である。 Another aspect of the present invention is a method of manufacturing a light-emitting element. この方法は、(a)III族窒化物と異なる六方晶系の材料からなる主面を有する基板上に、摂氏500度以上の温度で、第1導電型InGaN膜を形成する工程と、(b)活性領域のためのInGaN半導体層を前記第1導電型InGaN膜上に成長する工程と、(c)前記活性領域上に第2導電型窒化ガリウム系半導体層を成長する工程とを備え、前記基板の前記主面に直交する軸は、前記活性領域の前記InGaN半導体層におけるc面と交差しており、前記第1導電型InGaN膜の厚みは1000nm以上である。 The method includes the steps of forming a (a) III Group and on a substrate having a principal surface made of a material different hexagonal nitride, at a temperature above 500 degrees Celsius, a first conductive InGaN layer, (b ) includes a step of growing an InGaN semiconductor layer on the first conductive InGaN film for the active region, and a step of growing a second conductivity type gallium nitride based semiconductor layer on the (c) the active region, the axis perpendicular to the main surface of the substrate, intersects the c-plane in the InGaN semiconductor layer of the active region, the thickness of the first conductive InGaN layer is 1000nm or more.

この方法によれば、厚さ1000nm以上である第1導電型InGaN層上に、活性領域のためのInGaN半導体層を設けているので、活性領域における該InGaN半導体層の歪みの影響が緩和される。 According to this method, a first conductive InGaN layer is thick 1000nm or more, since there is provided a InGaN semiconductor layer for the active region, the influence of the distortion of the InGaN semiconductor layer in the active region is reduced . 活性領域のInGaN半導体層におけるc面は、基板の主面に直交する軸に交差するように延びているので、これまで通りのc面基板(オフ角を有する基板を含む)を用いて、ピエゾ電界の影響を低減可能な発光素子を作製できる。 c plane in InGaN semiconductor layer of the active region, so extend so as to intersect the axis perpendicular to the main surface of the substrate, using a c-plane substrate street (including a substrate having an off angle) before, piezoelectric capable of reducing the light emitting element the effect of the electric field can be produced.

本発明の方法は、(d)前記第1導電型InGaN膜を形成する前に、摂氏500度未満の温度で、前記サファイア基板の前記主面に直接に窒化ガリウム系緩衝層を成長する工程を更に備えることができる。 The method of the present invention, before forming (d) is the first conductive InGaN film at a temperature below 500 degrees Celsius, the step of growing directly to a gallium nitride-based buffer layer on the main surface of the sapphire substrate It may further comprise.

この方法によれば、第1導電型InGaN膜はGaNの影響を受けることが無く成長可能であるので、そのc軸格子定数はGaNバルクのc軸格子定数よりも大きくなる。 According to this method, the first conductive InGaN film because it is it is not possible growth affected by GaN, the c-axis lattice constant larger than the c-axis lattice constant of GaN bulk.

本発明の方法では、前記窒化ガリウム系緩衝層は低温InGaN緩衝層であることが好ましい。 In the method of the present invention, the gallium nitride based buffer layer is preferably a low temperature InGaN buffer layer. 前記窒化ガリウム系緩衝層の厚さは前記第1導電型InGaN膜の厚さより小さい。 The thickness of the gallium nitride based buffer layer is smaller than the thickness of the first conductive InGaN film.

本発明の更なる別の側面は、発光素子のための基板生産物である。 Still another aspect of the present invention is a substrate product for the light emitting element. この基板生産物は、(a)III族窒化物と異なる六方晶系の材料からなる基板と、(b)前記基板の主面上に設けられIII族としてインジウムを含む第1導電型InGaN膜と、(c)前記第1導電型InGaN膜上に設けられInGaN半導体膜を含む活性領域と、(d)前記活性領域上に設けられた第2導電型窒化ガリウム系半導体膜とを備え、前記基板の前記主面に直交する軸は、前記活性領域の前記InGaN半導体層におけるc面と交差しており、前記第1導電型窒化ガリウム系半導体膜の厚みは1000nm以上である。 The substrate product includes a substrate made of (a) Group III nitride different from hexagonal material, a first conductive InGaN layer containing indium as a Group III provided on a main surface of (b) the substrate , (c) an active region comprising an InGaN semiconductor film provided on the first conductive InGaN film, a; (d) active second conductive type gallium nitride-based semiconductor film provided over a region, the substrate the axes of perpendicular to the main surface, intersects the c-plane in the InGaN semiconductor layer of the active region, the thickness of the first conduction type gallium nitride-based semiconductor film is 1000nm or more.

この基板生産物によれば、厚さ1000nm以上である第1導電型InGaN膜上に、活性領域のためのInGaN半導体膜を設けているので、活性領域における該InGaN半導体膜の歪みの影響が緩和される。 According to this substrate product is thick 1000nm least a first conductive InGaN film, since provided an InGaN semiconductor film for the active region, the influence of the distortion of the InGaN semiconductor film in the active region is alleviated It is. 活性領域のInGaN半導体膜におけるc面は、基板の主面に直交する軸に交差するように延びているので、これまで通りのc面基板(オフ角を有する基板を含む)を用いて、ピエゾ電界の影響を低減可能な発光素子が提供される。 c plane in InGaN semiconductor film of the active region, so extend so as to intersect the axis perpendicular to the main surface of the substrate, using a c-plane substrate street (including a substrate having an off angle) before, piezoelectric It can reduce the light emitting device is provided the effect of the electric field.

本発明の更なる別の側面は、発光素子のための基板生産物である。 Still another aspect of the present invention is a substrate product for the light emitting element. この基板生産物は、前記基板と前記第1導電型InGaN膜との間に設けられたInGaN緩衝層を更に備えることができる。 The substrate product, the InGaN buffer layer provided between the substrate and the first conductive InGaN film can further comprise. 前記窒化ガリウム系緩衝層の厚さは前記第1導電型InGaN膜の厚さより小さい。 The thickness of the gallium nitride based buffer layer is smaller than the thickness of the first conductive InGaN film. この基板生産物によれば、この基板生産物によれば、第1導電型InGaN膜と基盤との間にはInGaN半導体が設けられるので、第1導電型InGaN膜はGaNの影響を受けることが無く成長可能であり、そのc軸格子定数はGaNバルクのc軸格子定数よりも大きくなる。 According to this substrate product, according to the substrate product, because between the first conductive InGaN layer and the base is provided with InGaN semiconductor, the first conductive InGaN film can be affected by GaN is not possible growth, its c-axis lattice constant larger than the c-axis lattice constant of GaN bulk.

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。 These and other objects, features, and advantages of the present invention, from the following detailed description of preferred embodiments of the present invention which proceeds with reference to the accompanying drawings, will become more readily apparent.

以上説明したように、本発明によれば、歪みの影響が低減されたInGaN層を活性領域に含む発光素子が提供される。 As described above, according to the present invention, the light emitting device including an InGaN layer influences the distortion is reduced to the active region is provided. また、本発明によれば、この発光素子を作製する方法が提供される。 Further, according to the present invention, a method of making the light-emitting device is provided. さらに、本発明によれば、発光素子のための基板生産物が提供される。 Furthermore, according to the present invention, the substrate product for the light emitting device is provided.

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。 Findings of the present invention can be readily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. 引き続いて、添付図面を参照しながら、本発明の発光素子、発光素子のための基板生産物、および発光素子を作製する方法に係る実施の形態を説明する。 Referring to the accompanying drawings, the light emitting device of the present invention, illustrating the embodiment of the method of fabricating the substrate product, and the light-emitting elements for the light emitting element. 可能な場合には、同一の部分には同一の符号を付する。 When possible, the same portions will be denoted by the same reference numerals.

図1は、本発明の実施の形態に係る発光素子を概略的に示す図面である。 1, a light emitting device according to an embodiment of the present invention. Referring to FIG. 発光素子11は、基板13と、第1導電型InGaN半導体層15と、活性領域17のためのInGaN半導体層19aと、第2導電型窒化ガリウム系(以下、第2導電型GaN系と記す)半導体層21とを備える。 Emitting element 11 includes a substrate 13, a first conductive InGaN semiconductor layer 15, an InGaN semiconductor layer 19a for the active region 17, a second conductivity-type gallium nitride (hereinafter, referred to as the second conductivity type GaN system) and a semiconductor layer 21. 基板13は、III族窒化物と異なる六方晶系の材料からなる主面13aを有しており、基板13は、例えばサファイア基板、SiC基板等であることができる。 Substrate 13 has a principal surface 13a of a material of the group III nitride different from hexagonal, the substrate 13 may be, for example a sapphire substrate, an SiC substrate or the like. 第1導電型InGaN半導体層15は、基板13の主面13a上に設けられている。 The first conductive InGaN semiconductor layer 15 is provided on the primary surface 13a of the substrate 13. InGaN半導体層19aは、第1導電型InGaN半導体層15上に設けられている。 InGaN semiconductor layer 19a is disposed on the first conductive type InGaN semiconductor layer 15. 第2導電型GaN系半導体層21は活性領域17上に設けられている。 Second conductivity type GaN-based semiconductor layer 21 is provided on the active region 17. 基板13の主面13aに直交する軸Axは、InGaN半導体層19aにおけるc面Cと交差している。 Axis Ax orthogonal to the principal surface 13a of the substrate 13 intersect the c-plane C of the InGaN semiconductor layer 19a. 第1導電型InGaN層15の厚みD1は1000nm以上である。 The thickness D1 of the first conductive InGaN layer 15 is 1000nm or more. 例えば第1導電型InGaN層15はn型を示し、第2導電型GaN系はp型を示す。 For example, the first conductive InGaN layer 15 represents a n-type, the second conductivity type GaN system indicates a p-type.

発光素子11によれば、厚さ1000nm以上である第1導電型InGaN層15上に、活性領域17のためのInGaN半導体層19aを設けているので、該InGaN半導体層19aの歪みの影響が低減される。 According to the light emitting element 11, on the first conductive type InGaN layer 15 is thick 1000nm or more, since there is provided a InGaN semiconductor layer 19a for the active region 17, the influence of distortion of the InGaN semiconductor layer 19a is reduced It is. 活性領域におけるc面Cは、基板の主面に直交する軸に交差するように延びているので、これまで通りのc面基板(オフ角を有する基板を含む)を用いて、ピエゾ電界の影響を低減可能な発光素子が提供される。 c plane C in the active region, so extend so as to intersect the axis perpendicular to the main surface of the substrate, using a c-plane substrate street (including a substrate having an off angle) far, the influence of piezoelectric field It can reduce the light emitting device is provided with. オフ角の範囲は、例えば0.1度以上であることが好ましい。 Range of the off angle is preferably, for example, 0.1 degrees or more. また、オフ角の範囲は、例えば10度以下であることが好ましい。 Further, the range of the off angle is preferably, for example, 10 degrees or less.

第1導電型InGaN層15の厚みD1が1000nm以上であれば、容易に連続膜が得られること、また、素子抵抗を低下させることができる。 If the thickness D1 of the first conductive InGaN layer 15 is 1000nm or more, readily be continuous film is obtained, also, it is possible to reduce the element resistance.

発光素子11では、第1導電型InGaN層15のインジウム組成は、活性領域17に含まれるInGaN層19aのインジウム組成より小さい。 In the light-emitting element 11, the indium composition of the first conductive InGaN layer 15, the indium composition is less than the InGaN layer 19a contained in the active region 17. これにより、InGaN層19aにキャリアの閉じ込めが可能になる。 This enables confinement of carriers in InGaN layer 19a.

本実施例では、活性領域17は、図1に示されるように、量子井戸構造を有しており、InGaN井戸層19aに加えて障壁層19bを含んでいる。 In this embodiment, the active region 17, as shown in FIG. 1 has a quantum well structure includes the barrier layer 19b in addition to the InGaN well layer 19a. 井戸層19aおよび障壁層19bは交互に配列されている。 Well layers 19a and barrier layers 19b are alternately arranged. 障壁層19bは、例えば、InGaNまたはGaNからなる。 Barrier layer 19b is made of, for example, InGaN or GaN. 活性領域17は、本実施例に記載された特定の構造に限定されるものではなく、例えば活性領域17はバルク構造を有することができる。 Active region 17 is not intended to be limited to the particular structure described in this embodiment, for example, active region 17 may have a bulk structure.

発光素子11は基板13の主面13a上に設けられた窒化ガリウム系緩衝層23を更に備えることができる。 Emitting element 11 may further comprise a gallium nitride based buffer layer 23 provided on the main surface 13a of the substrate 13. 第1導電型InGaN層15は窒化ガリウム系緩衝層23上に設けられている。 The first conductive InGaN layer 15 is provided on the gallium nitride based buffer layer 23. 第1導電型InGaN層19aのc軸格子定数は、GaNバルクのc軸格子定数(0.51851nm)よりも大きい。 c-axis lattice constant of the first conductive InGaN layer 19a is greater than the GaN bulk c-axis lattice constant (0.51851nm). この発光素子11によれば、基板13の主面13aが、III族窒化物と異なる六方晶系の材料からなるので、この材料と第1導電型InGaN層19aとの格子定数の違いを補償するために窒化ガリウム系緩衝層23が用いられる。 According to the light emitting element 11, the principal surface 13a of the substrate 13, since a material of the group III nitride different from hexagonal, to compensate for the difference in lattice constant between the material and the first conductive InGaN layer 19a the gallium nitride-based buffer layer 23 is used for. 第1導電型InGaN層19aはGaNの影響を受けることが無く成長可能である。 The first conductive InGaN layer 19a is not possible growth can be affected by GaN. 故に、InGaN層19aのc軸格子定数はGaNバルクのc軸格子定数よりも大きくなる。 Thus, the c-axis lattice constant of the InGaN layer 19a is larger than the c-axis lattice constant of GaN bulk. 上層が下地層上にエピタキシャルに成長されるので、下地層のc軸の格子定数が大きければ、上層のa軸の格子定数が大きくなる。 Since the upper layer is epitaxially grown on the base layer, the larger the lattice constant of c-axis of the underlying layer, the lattice constant of the upper layer of the a-axis becomes large.

また、第1導電型InGaN層19aのa軸格子定数は、GaNバルクのa軸格子定数(0.31893nm)よりも大きい。 Further, a-axis lattice constant of the first conductive InGaN layer 19a is greater than the GaN bulk a-axis lattice constant (0.31893nm). 基板13の主面13aが、III族窒化物と異なる六方晶系の材料からなるので、この材料と第1導電型InGaN層19aとの格子定数の違いを補償するために窒化ガリウム系緩衝層23が用いられる。 The main surface 13a of the substrate 13, since the group III nitride different from hexagonal material, the material and the gallium nitride based buffer layer 23 to compensate for the difference in lattice constant between the first conductive InGaN layer 19a It is used. 第1導電型InGaN層19aはGaNの影響を受けることが無く成長可能である。 The first conductive InGaN layer 19a is not possible growth can be affected by GaN. 故に、InGaN層19aのa軸格子定数はGaNバルクのa軸格子定数よりも大きくなる。 Thus, the a-axis lattice constant of the InGaN layer 19a is larger than the a-axis lattice constant of GaN bulk. 上層が下地層上にエピタキシャルに成長されるので、下地層のa軸の格子定数が大きければ、上層のa軸の格子定数が大きくなる。 Since the upper layer is epitaxially grown on the base layer, the larger the lattice constant of a-axis of the underlying layer, the lattice constant of the upper layer of the a-axis becomes large.

発光素子11では、窒化ガリウム系緩衝層23は低温成長InGaNからなることが好ましく、窒化ガリウム系緩衝層23の厚さD2は第1導電型InGaN層15の厚さD1より小さい。 In the light-emitting element 11, a gallium nitride-based buffer layer 23 is preferably made of a low-temperature growth InGaN, the thickness D2 of the gallium nitride based buffer layer 23 is smaller than the thickness D1 of the first conductive InGaN layer 15. 低温成長InGaNの成長温度は、例えば摂氏800度以下であることができ、また例えば摂氏300度以上であることができる。 Growth temperature of low temperature growth InGaN may be, for example, can be less than or equal to 800 degrees Celsius, also for example, at least 300 degrees Celsius.

発光素子11では、第2導電型GaN系半導体層21は、例えば電子ブロック層であることができる。 In the light-emitting element 11, the second conductivity type GaN-based semiconductor layer 21 can be, for example, an electron block layer. 発光素子11は、さらに、第2導電型GaN系半導体層21上に設けられた第2導電型GaN系半導体層25を含む。 Emitting element 11 further includes a second conductivity type GaN-based semiconductor layer 25 provided on the second conductive type GaN-based semiconductor layer 21. 第2導電型GaN系半導体層21のバンドギャップは、第2導電型GaN系半導体層25のバンドギャップよりも大きい。 The band gap of the second conductivity type GaN-based semiconductor layer 21 is larger than the band gap of the second conductivity type GaN-based semiconductor layer 25.

基板13の主面13aは、活性領域を含む発光素子主要部のためのエリア13bと、第1導電型コンタクト部のためのエリア13cとを含む。 The main surface 13a of the substrate 13 includes an area 13b for the light emitting element main portion including an active region, and an area 13c for the first conductivity type contact portion. エリア13cでは半導体層25、21、17および第1導電型InGaN層15の一部が除去されて、第1導電型InGaN層15が露出される。 Part of the semiconductor layer 25,21,17 and the first conductive type InGaN layer 15 in the area 13c is removed, the first conductive InGaN layer 15 is exposed. 露出された第1導電型InGaN層15上には、第1の電極27が設けられている。 On the first conductive type InGaN layer 15 which is exposed, the first electrode 27 is provided. 第1の電極27は例えばカソードである。 The first electrode 27 is a cathode, for example. 第2導電型GaN系半導体層25上には、第2の電極29が設けられている。 On the second conductive type GaN-based semiconductor layer 25, second electrode 29 is provided. 第2の電極29は例えばアノードである。 The second electrode 29 is an anode, for example.

図2は、本実施の形態に係る、発光素子を作製する方法の主要な工程を示す図面である。 2, according to the present embodiment, is a drawing showing major steps of a method of manufacturing a light-emitting element. 図2の工程フロー100を参照すると、工程S101では、III族窒化物と異なる六方晶系の材料からなる主面を有する基板を準備する。 Referring to the process flow 100 in FIG. 2, in step S101, providing a substrate having a principal surface made of a material of the group III nitride different from hexagonal. 基板としては、例えばサファイア基板である。 As the substrate, a sapphire substrate, for example. 引き続く説明では、基板としてサファイアき板を用いる。 Subsequent description, using sapphire-out plate as the substrate. 工程S103において、エピタキシャルウエハといった基板生産物を作製する。 In step S103, to produce a substrate product such as an epitaxial wafer. 図3および図4は、本実施の形態に係る、エピタキシャルウエハを作製する方法の主要な工程を示す図面である。 3 and 4, according to this embodiment, a drawing showing major steps of a method of fabricating an epitaxial wafer. 工程S105では、図3(a)に示されるようにサファイア基板41を準備した後に、図3(b)に示されるように、摂氏500度未満の温度で、サファイア基板41の主面41aに直接にGaN系緩衝層43を成長する。 In step S105, after preparing a sapphire substrate 41 as shown in FIG. 3 (a), as shown in FIG. 3 (b), at a temperature below 500 degrees Celsius, directly on the main surface 41a of the sapphire substrate 41 growing a GaN-based buffer layer 43. GaN系緩衝層43は低温成長InGaNであることが好ましい。 It is preferable GaN-based buffer layer 43 is grown at a low temperature InGaN. 引き続き成長される第1導電型InGaN膜はGaNの影響を受けることが無く成長可能であり、そのc軸格子定数はGaNバルクのc軸格子定数よりも大きくなる。 Subsequently the first conductive InGaN layer grown is it is not possible growth affected by GaN, the c-axis lattice constant larger than the c-axis lattice constant of GaN bulk. 窒化ガリウム系緩衝層43の厚さD2は、例えば50nm以下であることができ、1nm以上である。 The thickness D2 of the gallium nitride based buffer layer 43 may be, for example, at 50nm or less, it is 1nm or more.

工程S107では、図3(c)に示されるように、サファイア基板41上に、摂氏500度以上の温度で、第1導電型(以下、n型として説明する)InGaN膜45を形成する。 In step S107, as shown in FIG. 3 (c), on a sapphire substrate 41, at a temperature above 500 degrees Celsius, a first conductivity type (hereinafter, described as n-type) to form a InGaN film 45. n型InGaN膜45は、窒化ガリウム系緩衝層よりの厚く成長される。 n-type InGaN layer 45 is grown thicker than the gallium nitride-based buffer layer. このため、InGaN膜45の格子定数は、GaN上に形成されたInGaNに比べて、InGaN本来の格子定数に近くなり、好ましくはほぼ等しい。 Therefore, the lattice constant of the InGaN film 45, as compared with InGaN formed on GaN, closer to the original lattice constant InGaN, preferably substantially equal.

工程S109では、図4(a)に示されるように、活性領域47を成長する。 In step S109, as shown in FIG. 4 (a), it is growing the active region 47. 活性領域47には、n型InGaN膜上に成長されるInGaN半導体層を含む。 The active region 47 comprises InGaN semiconductor layer grown on the n-type InGaN layer. このInGaN半導体層は例えばアンドープ井戸層であり、井戸層に先立って障壁層が成長され、井戸層の成長後に障壁層が成長される。 The InGaN semiconductor layer is, for example, undoped well layer, prior to the well layer is grown barrier layer, the barrier layer is grown after the growth of the well layer. 厚さ1000nm以上である第1導電型InGaN層43上に、活性領域45のためのInGaN半導体層を設けているので、活性領域45における該InGaN半導体層の歪みの影響が緩和される。 Is the thickness 1000nm or more on the first conductive type InGaN layer 43, since there is provided a InGaN semiconductor layer for the active region 45, the influence of distortion of the InGaN semiconductor layer in the active region 45 is relaxed. 基板41の主面41aに直交する軸は、活性領域47のInGaN半導体層におけるc面と交差するので、これまで通りのc面基板を用いて、ピエゾ電界の影響を低減可能な発光素子を作製できる。 Axis perpendicular to the main surface 41a of the substrate 41, so it intersects the c plane in InGaN semiconductor layer of the active region 47, using a c-plane substrate as before, making capable of reducing the light emitting element the effect of piezoelectric field it can. 基板41の主面41aは、六方晶系のc面或いはc面から僅かなオフ角で傾斜した面である。 The main surface 41a of the substrate 41 is a surface inclined from the c-plane or the c-plane at a slight off angle of hexagonal. また、活性領域45のInGaN半導体層におけるc面は、基板41の主面41aに直交する軸に交差するように延びている Further, c plane in InGaN semiconductor layer of the active region 45 extends so as to intersect an axis orthogonal to the principal surface 41a of the substrate 41

工程S111では、図4(b)に示されるように、第2導電型(以下、p型として説明する)の窒化ガリウム系(以下、「GaN系」と記す)半導体層49を活性領域47上に成長する。 In step S111, as shown in FIG. 4 (b), the second conductivity type (hereinafter, described as p-type) gallium nitride (hereinafter, referred to as "GaN-based") the semiconductor layer 49 active region above 47 to grow. p型GaN系半導体層49は、例えば電子ブロック層である。 p-type GaN-based semiconductor layer 49 is, for example, an electron blocking layer.

工程S113では、図4(c)に示されるように、第2導電型窒化ガリウム系(以下、「GaN系」と記す)半導体層51をp型GaN系半導体層49上に成長する。 In step S113, as shown in FIG. 4 (c), second-conductivity-type gallium nitride (hereinafter, referred to as "GaN-based") for growing a semiconductor layer 51 on the p-type GaN-based semiconductor layer 49. p型GaN系半導体層51は、例えばコンタクト層である。 p-type GaN-based semiconductor layer 51 is, for example, a contact layer. これえらの工程により、エピタキシャルウエハが作製された。 This gills steps, an epitaxial wafer was produced.

次いで、工程S115では、エピタキシャルウエハのp型GaN系半導体層51上に半透明電極を形成する。 Next, in step S115, forming a semi-transparent electrode on the p-type GaN-based semiconductor layer 51 of the epitaxial wafer. 工程S117では、エッチングにより、n型InGaN膜45、活性領域47、p型GaN系半導体層49およびp型GaN系半導体層51を除去して、n型InGaN膜45を部分的に露出させる。 In step S117, by etching, the n-type InGaN layer 45, to remove the active region 47, p-type GaN-based semiconductor layer 49 and the p-type GaN-based semiconductor layer 51, partially exposing the n-type InGaN layer 45. 工程S119では、n型InGaN膜45上にn電極を形成する。 In step S119, to form an n-electrode on the n-type InGaN layer 45.

(実施例) (Example)
以下の通り青色発光ダイオード構造を作製した。 It was prepared as a blue light emitting diode structure below. 結晶成長には、有機金属気相成長法を用いた。 The crystal growth, using a metal-organic chemical vapor deposition. 原料にはトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)、アンモニア(NH )、シラン(SiH )、ビスシクロペンタジエニルマグネシウム(CP Mg)を用いた。 Trimethyl gallium raw material (TMG), trimethyl aluminum (TMA), trimethylindium (TMI), ammonia (NH 3), silane (SiH 4), were used bis (cyclopentadienyl) magnesium (CP 2 Mg). サファイア(0001)基板をサセプタ上に配置した。 Sapphire (0001) was the substrate is placed on the susceptor. この後に、炉内圧力を101kPaにコントロールしながら炉内にH とN を導入し、摂氏1050度の基板温度で10分間クリーニングを行った。 Thereafter, introducing the H 2 and N 2 into the furnace while controlling the furnace pressure in the 101 kPa, cleaning was carried out for 10 minutes at a substrate temperature of 1050 degrees Celsius.

次いで、基板温度を降下させた後に、TMG、TMIとNH を炉内に導入して20nmのIn Ga 1−X N緩衝層(インジウム組成X=0.03)を摂氏475度の基板温度で成長した。 Then, after lowering the substrate temperature, TMG, TMI and NH 3 and is introduced into the furnace 20nm In X Ga 1-X N substrate temperature buffer layer (indium composition X = 0.03) and 475 degrees Celsius in the growth. TMG及びTMIの供給を停止した後に、基板温度を上昇する。 After stopping the supply of TMG and TMI, increasing the substrate temperature. TMG、TMI、NH 、SiH を供給して、厚さ5000nmのSiドープIn 0.03 Ga 0.97 N下地層を摂氏900度の基板温度で成長した。 TMG, and supplies TMI, the NH 3, SiH 4, was grown Si-doped In 0.03 Ga 0.97 N undercoat layer having a thickness of 5000nm at a substrate temperature of 900 degrees Celsius.

次に、基板温度を下げる。 Then, the temperature of the substrate is lowered. 摂氏800度の基板温度で、厚さ15nmのGaN障壁層、厚さ3nmのIn 0.14 GaN井戸層を成長した。 At a substrate temperature of 800 degrees Celsius, GaN barrier layer having a thickness of 15 nm, was grown an In 0.14 GaN well layer having a thickness of 3 nm. 成長を繰り返して6周期の多重量子井戸構造からなる発光層を成長した。 It was grown light emitting layer made of multiple quantum well structure of repeated 6 cycles of growth.

その後に、基板温度を上昇した。 It was subsequently raised substrate temperature. TMA、TMG、NH 、CP Mgを導入して、厚さ20nmのMgドープp−AlGaNを摂氏1000度の基板温度で成長した。 TMA, TMG, by introducing NH 3, CP 2 Mg, to grow a Mg-doped p-AlGaN having a thickness of 20nm at the substrate temperature of 1000 degrees Celsius. 次いで、TMI、NH 、CP Mgを導入して、厚さ50nmのp−GaN層を成長した。 Then, TMI, by introducing NH 3, CP 2 Mg, were grown p-GaN layer having a thickness of 50nm.

参考のために、以下に示す通りの方法でGaN下地のエピタキシャルウエハを作製した。 For reference, to produce an epitaxial wafer of GaN foundation in the process as shown below. サファイア基板をクリーニングして、摂氏475度の基板温度で、20nmのGaN低温緩衝層を成長した。 Clean the sapphire substrate at a substrate temperature of 475 degrees Celsius, it was grown GaN low-temperature buffer layer of 20 nm. TMGの供給を停止した後、摂氏1100度の基板温度で、TMG、NH 、SiH を供給して、厚さ5000nmのSiドープGaN下地層を成長した。 After stopping the supply of TMG, at a substrate temperature of 1100 degrees Celsius, by supplying TMG, the NH 3, SiH 4, to grow a Si-doped GaN underlying layer with a thickness of 5000 nm.

エピタキシャルウエハを成長炉から取り出した後、X線回折の2θ−ω法により、(0002)面および(11−20)面の回折を用いて下地InGaN層のc軸およびa軸の格子定数を測定した。 After removing the epitaxial wafer from the growth furnace, the 2 [Theta]-omega method X-ray diffraction, (0002) plane and measuring the lattice constant of c-axis and a-axis of the underlying InGaN layer with diffraction (11-20) plane did. その結果、TMIの供給量に応じて、c軸およびa軸の格子定数が増加していた。 As a result, in accordance with the supply amount of TMI, the lattice constant of c-axis and a-axis was increased.

適切な金属材料でp型GaN層上に半透明p電極を形成し、反応性イオンエッチング(RIE)を用いてn−InGaNの一部を露出させた。 A translucent p-electrode was formed on the p-type GaN layer with a suitable metallic material, to expose part of the n-InGaN using reactive ion etching (RIE). 露出面にn電極を形成した。 To form an n-electrode on the exposed surface. これらの手順により、発光ダイオード(LED)が得られた。 These steps, the light emitting diode (LED) was obtained. 光出力を測定した結果、InGaN下地層を含むLEDは、出力向上を示し、またInGaN下地層を含むLEDのブルーシフト量(電流流入にともなう波長変化)は、GaN下地層を含むLEDのブルーシフト量に比べて小さかった。 A result of measuring the light output, LED containing InGaN base layer represents the output increase, also blue shift amount of the LED including the InGaN base layer (wavelength change due to the current input) is LED blue shift, including GaN underlying layer It was small compared to the amount.

以上説明したように、c面基板上LEDでは、電流注入に伴う発光波長の短波長化が顕著である。 As described above, in the c-plane substrate LED, shortening of the wavelength of the emission wavelength due to current injection is remarkable. このことは、最近の非極性面基板での研究結果からも明らかになってきた通り、活性層の下地から活性層への歪に起因してピエゾ電界が生じる。 This, as has become evident from research results of recent non-polar plane substrate, a piezoelectric field is generated due to distortion by the background of the active layer to the active layer. 非極性面碁板上のLEDの量子効率は、今後も向上されると考えられるが、C面基板上のLEDの量子効率と比べて、まだ低い。 LED quantum efficiency on non-polar surfaces go plate is believed to be improved in the future, as compared with the LED quantum efficiency on the C-plane substrate, still low. 本発明によれば、これまで開発されて来たC面エピタキシャル技術を利用可能である。 According to the present invention, it is available C-plane epitaxial techniques have been developed so far.

GaN系LEDでは、GaNのパンドギャップのためLEDの動作電圧が高い。 In the GaN-based LED, the operating voltage of the LED for the GaN Pando gap is high. 故に、動作電圧を少しでも低減することが必要であり、ピエゾ電界が加わるとバンドを曲げるために電圧ドロップが生じる。 Therefore, it is necessary to reduce the operating voltage at all, a voltage drop occurs in order to bend the band when the piezoelectric field is applied. 本発明によれば、このピエゾ電界の元になる活性層の歪を低減できる。 According to the present invention, it is possible to reduce the strain of the active layer underlying the piezoelectric field.

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。 And it illustrated the principle of the invention in a preferred embodiment has been described, the present invention can be modified in arrangement and detail without departing from such principles will be recognized by those skilled in the art. 本発明は、本実施の形態に開示された特定の構成に限定されるものではない。 The present invention is not intended to be limited to the specific configurations disclosed in the embodiments. したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 We therefore claim all modifications and variations coming within the spirit and scope of the following claims.

図1は、本発明の実施の形態に係る発光素子を概略的に示す図面である。 1, a light emitting device according to an embodiment of the present invention. Referring to FIG. 図2は、本実施の形態に係る、発光素子を作製する方法の主要な工程を示す図面である。 2, according to the present embodiment, is a drawing showing major steps of a method of manufacturing a light-emitting element. 図3は、本実施の形態に係る、エピタキシャルウエハを作製する方法の主要な工程を示す図面である。 3, according to this embodiment, a drawing showing major steps of a method of fabricating an epitaxial wafer. 図4は、本実施の形態に係る、エピタキシャルウエハを作製する方法の主要な工程を示す図面である。 4, according to this embodiment, a drawing showing major steps of a method of fabricating an epitaxial wafer.

符号の説明 DESCRIPTION OF SYMBOLS

11…発光素子、13…基板、15…第1導電型InGaN半導体層、17…活性領域、19a…InGaN半導体層、19b…障壁層、21…第2導電型GaN系半導体層、23…窒化ガリウム系緩衝層、25…第2導電型GaN系半導体層、27…第1の電極、29…第2の電極 11 ... light emitting element, 13 ... substrate, 15 ... first conductive InGaN semiconductor layer, 17 ... active region, 19a ... InGaN semiconductor layer, 19b ... barrier layer, 21 ... second conductivity type GaN-based semiconductor layer, 23 ... gallium nitride system buffer layer, 25 ... second conductivity type GaN-based semiconductor layer, 27 ... first electrode, 29 ... second electrode

Claims (11)

  1. III族窒化物と異なる六方晶系の材料からなる主面を有する基板と、 A substrate having a principal surface composed of a group III nitride different from hexagonal material,
    前記基板の前記主面上に設けられ第1導電型InGaN半導体層と、 A first conductive InGaN semiconductor layer provided on the primary surface of the substrate,
    前記第1導電型InGaN半導体層上に設けられ活性領域のためのInGaN半導体層と、 And the InGaN semiconductor layer for the provided active region to said first conductive InGaN semiconductor layer,
    前記活性領域上に設けられた第2導電型窒化ガリウム系半導体層とを備え、 And a second conductive type gallium nitride based semiconductor layer provided on the active region,
    前記基板の前記主面に直交する軸は、前記活性領域の前記InGaN半導体層におけるc面と交差しており、 Axis perpendicular to the main surface of the substrate, it intersects the c-plane in the InGaN semiconductor layer of the active region,
    前記第1導電型InGaN層の厚みは1000nm以上である、ことを特徴とする発光素子。 The thickness of the first conductive InGaN layer is 1000nm or more, the light emitting device characterized by.
  2. 前記基板上に設けられた窒化ガリウム系緩衝層を更に備え、 Further comprising a gallium nitride based buffer layer provided on the substrate,
    前記第1導電型InGaN層は前記窒化ガリウム系緩衝層上に設けられ、 It said first conductive InGaN layer is provided on the gallium nitride-based buffer layer,
    前記第1導電型InGaN層のc軸格子定数は、GaNバルクのc軸格子定数よりも大きい、ことを特徴とする請求項1に記載された発光素子。 The c-axis lattice constant of the first conductive InGaN layer is larger than the c-axis lattice constant of GaN bulk, light emitting device according to claim 1, characterized in that.
  3. 前記基板上に設けられた窒化ガリウム系緩衝層を更に備え、 Further comprising a gallium nitride based buffer layer provided on the substrate,
    前記第1導電型InGaN層は前記窒化ガリウム系緩衝層上に設けられ、 It said first conductive InGaN layer is provided on the gallium nitride-based buffer layer,
    前記第1導電型InGaN層のa軸格子定数は、GaNバルクのa軸格子定数よりも大きい、ことを特徴とする請求項1に記載された発光素子。 The a-axis lattice constant of the first conductive InGaN layer is larger than the a-axis lattice constant of GaN bulk, light emitting device according to claim 1, characterized in that.
  4. 前記窒化ガリウム系緩衝層はInGaNからなり、 The gallium nitride based buffer layer is made of InGaN,
    前記窒化ガリウム系緩衝層の厚さは前記第1導電型InGaN層の厚さより小さい、ことを特徴とする請求項2または請求項3に記載された発光素子。 The thickness of the gallium nitride based buffer layer is smaller than the thickness of the first conductive InGaN layer, the light emitting device of claim 2 or claim 3, characterized in that.
  5. 前記活性層の前記InGaN半導体層は井戸層であり、 The InGaN semiconductor layer of the active layer is well layer,
    前記第1導電型InGaN層のインジウム組成の最小値は、前記井戸層のインジウム組成より小さい、ことを特徴とする請求項1〜請求項4のいずれか一項に記載された発光素子。 The minimum value of the indium content of the first conductive InGaN layer, the light emitting element described in any one of claims 1 to 4, wherein the indium composition less than the well layer.
  6. 前記基板はサファイア基板である、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された発光素子。 The substrate is a sapphire substrate, the light-emitting element described in any one of claims 1 to 5, characterized in that.
  7. 発光素子を作製する方法であって、 A method of manufacturing a light-emitting element,
    III族窒化物と異なる六方晶系の材料からなる主面を有する基板上に、摂氏500度以上の温度で、第1導電型InGaN膜を形成する工程と、 On a substrate having a principal surface composed of a group III nitride different from hexagonal material, at a temperature above 500 degrees Celsius, forming a first conductive InGaN layer,
    活性領域のためのInGaN半導体層を前記第1導電型InGaN膜上に成長する工程と、 A step of growing an InGaN semiconductor layer for the active region to said first conductive InGaN film,
    前記活性領域上に第2導電型窒化ガリウム系半導体層を成長する工程とを備え、 And a step of growing a second conductivity type gallium nitride based semiconductor layer on the active region,
    前記基板の前記主面に直交する軸は、前記活性領域の前記InGaN半導体層におけるc面と交差しており、 Axis perpendicular to the main surface of the substrate, it intersects the c-plane in the InGaN semiconductor layer of the active region,
    前記第1導電型InGaN膜の厚みは1000nm以上である、ことを特徴とする方法。 The thickness of the first conductive InGaN layer is 1000nm or more, wherein the.
  8. 前記第1導電型InGaN膜を形成する前に、摂氏500度未満の温度で、前記基板の前記主面に直接に窒化ガリウム系緩衝層を成長する工程を更に備える、ことを特徴とする請求項7に記載された方法。 Before forming said first conductive InGaN layer, claims at temperatures below 500 degrees Celsius, further comprising the step of growing directly to a gallium nitride-based buffer layer on the main surface of the substrate, it is characterized by the method described in 7.
  9. 前記窒化ガリウム系緩衝層は低温成長InGaNからなり、 The gallium nitride based buffer layer is made of low-temperature growth InGaN,
    前記窒化ガリウム系緩衝層の厚さは前記第1導電型InGaN膜の厚さより小さい、ことを特徴とする請求項8に記載された方法。 The method of claim 8 the thickness of the gallium nitride based buffer layer, wherein the thickness of less than, the first conductive InGaN film.
  10. 発光素子のための基板生産物であって、 A substrate product for the light emitting element,
    III族窒化物と異なる六方晶系の材料からなる基板と、 A substrate made of a group III nitride different from hexagonal material,
    前記基板の主面上に設けられIII族としてインジウムを含む第1導電型InGaN膜と、 A first conductive InGaN layer containing indium as a Group III provided on a primary surface of the substrate,
    前記第1導電型InGaN膜上に設けられInGaN半導体膜を含む活性領域と、 An active region including an InGaN semiconductor film provided on the first conductive InGaN film,
    前記活性領域上に設けられた第2導電型窒化ガリウム系半導体膜とを備え、 And a second conductive type gallium nitride-based semiconductor film provided on the active region,
    前記基板の前記主面に直交する軸は、前記活性領域の前記InGaN半導体層におけるc面と交差しており、 Axis perpendicular to the main surface of the substrate, it intersects the c-plane in the InGaN semiconductor layer of the active region,
    前記第1導電型窒化ガリウム系半導体膜の厚みは1000nm以上である、ことを特徴とする基板生産物。 The thickness of the first conductive type gallium nitride-based semiconductor film is 1000nm or more, the substrate product, characterized in that.
  11. 前記基板と前記第1導電型InGaN膜との間に設けられたInGaN緩衝膜を更に備え、 Further comprising a InGaN buffer layer provided between the substrate and the first conductive InGaN layer,
    前記窒化ガリウム系緩衝層の厚さは前記第1導電型InGaN膜の厚さより小さい、ことを特徴とする請求項10に記載された基板生産物。 The thickness of the gallium nitride based buffer layer is smaller than the thickness of the first conductive InGaN film, substrate product according to claim 10, characterized in.
JP2007188519A 2007-07-19 2007-07-19 Light emitting device, substrate product for light emitting device, and method of fabricating light emitting device Pending JP2009026956A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007188519A JP2009026956A (en) 2007-07-19 2007-07-19 Light emitting device, substrate product for light emitting device, and method of fabricating light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007188519A JP2009026956A (en) 2007-07-19 2007-07-19 Light emitting device, substrate product for light emitting device, and method of fabricating light emitting device

Publications (1)

Publication Number Publication Date
JP2009026956A true true JP2009026956A (en) 2009-02-05

Family

ID=40398493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007188519A Pending JP2009026956A (en) 2007-07-19 2007-07-19 Light emitting device, substrate product for light emitting device, and method of fabricating light emitting device

Country Status (1)

Country Link
JP (1) JP2009026956A (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167735A (en) * 1994-12-12 1996-06-25 Hitachi Cable Ltd Light emitting element
JPH08228025A (en) * 1994-12-22 1996-09-03 Nichia Chem Ind Ltd Nitride semiconductor light emitting element
JPH08306958A (en) * 1995-05-09 1996-11-22 Sanyo Electric Co Ltd Semiconductor device
JPH09283799A (en) * 1996-04-09 1997-10-31 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
JP2000036620A (en) * 1998-06-05 2000-02-02 Hewlett Packard Co <Hp> Multi-layer indium-contained nitride buffer layer for nitride epitaxy
JP2000058920A (en) * 1998-07-31 2000-02-25 Xerox Corp Semiconductor and its manufacture
JP2000332288A (en) * 1999-05-17 2000-11-30 Toshiba Corp Gallium nitride system semiconductor light emitting element and its manufacture
JP2004336080A (en) * 2004-08-18 2004-11-25 Nichia Chem Ind Ltd Nitride semiconductor device
WO2007012327A1 (en) * 2005-07-29 2007-02-01 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167735A (en) * 1994-12-12 1996-06-25 Hitachi Cable Ltd Light emitting element
JPH08228025A (en) * 1994-12-22 1996-09-03 Nichia Chem Ind Ltd Nitride semiconductor light emitting element
JPH08306958A (en) * 1995-05-09 1996-11-22 Sanyo Electric Co Ltd Semiconductor device
JPH09283799A (en) * 1996-04-09 1997-10-31 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
JP2000036620A (en) * 1998-06-05 2000-02-02 Hewlett Packard Co <Hp> Multi-layer indium-contained nitride buffer layer for nitride epitaxy
JP2000058920A (en) * 1998-07-31 2000-02-25 Xerox Corp Semiconductor and its manufacture
JP2000332288A (en) * 1999-05-17 2000-11-30 Toshiba Corp Gallium nitride system semiconductor light emitting element and its manufacture
JP2004336080A (en) * 2004-08-18 2004-11-25 Nichia Chem Ind Ltd Nitride semiconductor device
WO2007012327A1 (en) * 2005-07-29 2007-02-01 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip

Similar Documents

Publication Publication Date Title
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US20100025684A1 (en) Method for producing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp
US20100055819A1 (en) Method for manufacturing semiconductor light emitting device
WO2008041521A1 (en) Light-emitting device
US20120153252A1 (en) Nano-Structured Light-Emitting Devices
JP2008117922A (en) Semiconductor light-emitting element, and its manufacturing method
JP2008277539A (en) The nitride semiconductor light emitting device
JP2008218746A (en) Group iii nitride-system semiconductor light-emitting device
JP2001267692A (en) Nitride based semiconductor element and manufacturing method
US20070152353A1 (en) Nitride-based light emitting devices and methods of manufacturing the same
US20110309400A1 (en) Nitride semiconductor device and manufacturing method of the device
JPH09293897A (en) Semiconductor element and manufacture thereof
US20100320440A1 (en) Deep ultraviolet light emitting device and method for fabricating same
US20110240957A1 (en) Group lll nitride semiconductor light-emitting device
JP2008258503A (en) Nitride-based semiconductor light emitting element, and method of fabricating nitride-based semiconductor light emitting element
JP2009200337A (en) Group iii nitride light emitting element, and method of manufacturing group iii nitride-based semiconductor light emitting element
JP2007157766A (en) Gallium nitride semiconductor light-emitting element
JP2001077412A (en) Semiconductor element and manufacture thereof
US6552376B1 (en) Group III nitride compound semiconductor device
US20060169990A1 (en) Group III nitride-based compound semiconductor light-emitting device and method for producing the same
JPH1126883A (en) Gallium nitride semiconductor light-emitting device and its manufacture
US20080315180A1 (en) Semiconductor light emitting device
CN1354528A (en) Self-passinvating non-planar junction subgroup III nitride semi-conductor device and its making method
WO2004017432A1 (en) Nitride semiconductor and fabrication method thereof
US20030197169A1 (en) Gallium nitride-based semiconductor light emitting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419