JP4940670B2 - Method for fabricating nitride semiconductor light emitting device - Google Patents
Method for fabricating nitride semiconductor light emitting device Download PDFInfo
- Publication number
- JP4940670B2 JP4940670B2 JP2006016763A JP2006016763A JP4940670B2 JP 4940670 B2 JP4940670 B2 JP 4940670B2 JP 2006016763 A JP2006016763 A JP 2006016763A JP 2006016763 A JP2006016763 A JP 2006016763A JP 4940670 B2 JP4940670 B2 JP 4940670B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- film
- degrees celsius
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、窒化物半導体発光素子を作製する方法に関する。 The present invention relates to a method for manufacturing a nitride semiconductor light emitting device.
特許文献1には、半導体素子の製造方法が記載されている。まず、有機洗浄及び熱処理により処理した単結晶のサファイア基板をMOVPE装置の反応室に載置されたサセプタに装着する。このサファイア基板の主面(a面)上に、AlNから成るバッファ層を形成した。次いで、GaNから成るn型コンタクト層を形成した。この後に、ノンドープGaNから成るn型クラッド層(低キャリア濃度層)を形成した。n型クラッド層を形成した後に、MQW構造の活性層を形成した。井戸層の成膜温度は摂氏730度であり、バリア層の成膜温度は摂氏885度である。基板の温度を摂氏890度に昇温した後にマグネシウム(Mg)をドープしたp型Al0.15Ga0.85Nから成るp型クラッド層を形成した。基板の温度を摂氏1000度に昇温し、Mgをドープしたp型GaNから成るp型コンタクト層7を形成した。これにより、p型半導体層の結晶成長温度を従来より低くして、活性層の物性的劣化を回避又は緩和することにより素子性能(入出力レベル)を向上させる。
サファイア基板上のテンプレート上に、窒化物半導体発光素子を形成すると、期待されるような良い素子特性を示さない。発明者の検討によれば、この理由は、貫通転位密度を1×107cm−2以上含むAlGaN層では、良好なp型特性が得られないからである。 When a nitride semiconductor light emitting device is formed on a template on a sapphire substrate, it does not show good device characteristics as expected. According to the inventor's study, this is because an AlGaN layer containing a threading dislocation density of 1 × 10 7 cm −2 or more cannot obtain good p-type characteristics.
活性層の熱による劣化を抑制するために、大きな貫通転位密度を有する下地の窒化ガリウム系半導体上にp型AlGaNを摂氏950度以下の温度で成長すると、成長表面に(1−10c)面(c:自然数)より構成されるピット(窪み)が形成される。(1−10c)面といったファセット面が形成されると、酸素(O)原子の取り込み量が(0001)面に比べて高くなる。窒化ガリウム系半導体において酸素原子はドナーとして働くので、酸素原子の導入は、p型半導体層の正孔濃度を減少させる。この結果、良好なp型特性が得られない。つまり、活性層の劣化を抑制しても、p型特性が不十分なために発光素子の素子性能が悪化する。 In order to suppress degradation of the active layer due to heat, when p-type AlGaN is grown on a base gallium nitride semiconductor having a large threading dislocation density at a temperature of 950 degrees centigrade or less, a (1-10c) plane ( c: a pit composed of a natural number) is formed. When a facet plane such as the (1-10c) plane is formed, the amount of oxygen (O) atoms taken up becomes higher than that of the (0001) plane. Since oxygen atoms act as donors in gallium nitride semiconductors, the introduction of oxygen atoms reduces the hole concentration in the p-type semiconductor layer. As a result, good p-type characteristics cannot be obtained. That is, even if the degradation of the active layer is suppressed, the device performance of the light emitting device is deteriorated because the p-type characteristics are insufficient.
本発明は、このような事情を鑑みて為されたものであり、p型半導体層の特性を良好にすると共に活性層の劣化を抑制できる、窒化物半導体発光素子を作製する方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and provides a method for manufacturing a nitride semiconductor light-emitting element that can improve the characteristics of a p-type semiconductor layer and suppress deterioration of an active layer. With the goal.
本発明の一側面は、窒化物半導体発光素子を作製する方法である。この方法は、(a)貫通転位密度1×107cm−2以下の領域を含み導電性を示す窒化ガリウム基板を結晶成長装置に配置する工程と、(b) 前記窒化ガリウム基板を前記結晶成長装置に配置した後に、InXAlYGa1−X−YN(0.01≦X<1、0≦Y<1)からなる半導体層を含んでおり325nm以上550nm以下の波長範囲にピーク波長を有する発光スペクトルを示す活性層を形成する工程と、(c)摂氏800度以上摂氏950度以下の範囲内にある成膜温度でp型AlZGa1−ZN(0<Z≦1)膜を前記活性層上に成長する工程とを備える。 One aspect of the present invention is a method for fabricating a nitride semiconductor light emitting device. In this method, (a) a step of arranging a conductive gallium nitride substrate including a region having a threading dislocation density of 1 × 10 7 cm −2 or less in a crystal growth apparatus; and (b) growing the gallium nitride substrate into the crystal. after placement in the apparatus, in X Al Y Ga 1- X-Y N (0.01 ≦ X <1,0 ≦ Y <1) peak wavelength 550nm or less in the wavelength range of 325nm includes a semiconductor layer made of And (c) p-type Al Z Ga 1-Z N (0 <Z ≦ 1) at a film forming temperature in the range of 800 degrees Celsius or higher and 950 degrees Celsius or lower. Growing a film on the active layer.
この方法によれば、p型AlZGa1−ZN膜の成膜温度を摂氏800度以上摂氏950度以下の範囲で行うので、p型AlZGa1−ZN膜を成長する際の熱により活性層が劣化することを小さくできる。この場合にも、貫通転位密度1×107cm−2以下である窒化ガリウム基板を用いるので、上記の成膜温度において成長されたp型AlZGa1−ZN膜は、特定のファセット面を有するピットの密度が少ない。これ故に、p型AlZGa1−ZN膜中の酸素濃度を小さくできる。 According to this method, the deposition temperature of the p-type Al Z Ga 1 -ZN film is set in the range of 800 degrees Celsius or higher and 950 degrees Celsius or lower, so that when the p-type Al Z Ga 1 -ZN film is grown, Deterioration of the active layer due to heat can be reduced. Also in this case, since a gallium nitride substrate having a threading dislocation density of 1 × 10 7 cm −2 or less is used, the p-type Al Z Ga 1-Z N film grown at the above film formation temperature has a specific facet plane. The density of pits with low is low. Therefore, the oxygen concentration in the p-type Al Z Ga 1-Z N film can be reduced.
本発明に係る方法では、前記p型AlZGa1−ZN膜は7×1016cm−3以下の酸素濃度を有することができる。 In the method according to the present invention, the p-type Al Z Ga 1-Z N film may have an oxygen concentration of 7 × 10 16 cm −3 or less.
この方法によれば、窒化ガリウム基板が1×107cm−2以下の貫通転位密度を有するので、p型AlZGa1−ZNの成膜中に取り込まれる酸素を少なくできる。転位密度が高くなると、ピットが形成され、酸素濃度が増加し、p型半導体層特性が悪化する。 According to this method, since the gallium nitride substrate has a threading dislocation density of 1 × 10 7 cm −2 or less, oxygen taken in during the deposition of the p-type Al Z Ga 1 -ZN can be reduced. When the dislocation density increases, pits are formed, the oxygen concentration increases, and the p-type semiconductor layer characteristics deteriorate.
本発明に係る方法では、前記活性層の半導体膜の成膜温度は摂氏650度以上摂氏900度以下の範囲内にあることが好ましい。 In the method according to the present invention, it is preferable that the temperature of the active layer semiconductor film is in the range of 650 degrees Celsius or higher and 900 degrees Celsius or lower.
この方法によれば、InXAlYGa1−X−YN(0.01≦X<1、0≦Y<1)からなる半導体層を含む活性層の結晶品質が良好になる。 According to this method, the crystal quality of In X Al Y Ga 1-X -Y N (0.01 ≦ X <1,0 ≦ Y <1) active layer including a semiconductor layer made of is improved.
本発明に係る方法では、前記p型AlZGa1−ZN膜の貫通転位密度は1×107cm−2以下であることができる。 In the method according to the present invention, the threading dislocation density of the p-type Al Z Ga 1-Z N layer can be not more than 1 × 10 7 cm -2 or less.
この方法によれば、p型AlZGa1−ZN膜中に酸素濃度を小さくできる。 According to this method, it is possible to reduce the p-type Al Z Ga 1-Z N oxygen concentration in the film.
本発明に係る方法は、(d)摂氏800度以上摂氏950度以下の範囲内にある成膜温度でp型AlUGa1−UN(0≦U<Z≦0.25)膜を前記p型AlZGa1−ZN上に成長する工程を更に含むことが好ましい。 In the method according to the present invention, (d) a p-type Al U Ga 1- UN (0 ≦ U <Z ≦ 0.25) film is formed at a film forming temperature in a range of 800 degrees Celsius or higher and 950 degrees Celsius or lower. preferably further comprising the step of growing on a p-type Al Z Ga 1-Z N.
アルミニウム組成が大きいほど、電子の閉じ込め効果は強いが、p型AlGaN層の比抵抗が高くなる。p半導体層を二層構造(例えば、AlGaNとGaN)とすることにより、p層成長温度を950℃以下にしたときの特性の悪化を最小限にすることができる。0.25を越えるアルミニウム組成では、電子の閉じ込め効果の利点よりも他の要因による特性の劣化がある。 The larger the aluminum composition, the stronger the electron confinement effect, but the higher the specific resistance of the p-type AlGaN layer. By making the p semiconductor layer have a two-layer structure (for example, AlGaN and GaN), it is possible to minimize deterioration of characteristics when the p layer growth temperature is 950 ° C. or lower. When the aluminum composition exceeds 0.25, the characteristics are deteriorated due to other factors than the advantage of the electron confinement effect.
本発明に係る方法では、前記p型AlZGa1−ZNの膜厚D(ナノメートル)は、5≦D≦(−5×Z+1.2)×500を満たすことが好ましい。 In the method according to the present invention, the p-type Al Z Ga 1-Z N of thickness D (nm) preferably satisfy 5 ≦ D ≦ (-5 × Z + 1.2) × 500.
この方法によれば、5ナノメートル以上では、電子の閉じ込め効果が実用的なレベルになる。p型AlZGa1−ZNを摂氏950度以下で成長する場合、活性層の劣化を抑制できるので、Z=0の場合には、p型GaN膜を600ナノメートル程度まで厚くできる。光閉じ込め係数が大きくできる点で有利である。p型AlZGa1−ZNの膜厚を薄くすれば、その抵抗の増加が小さくなり、窒化物半導体発光素子の駆動電圧の上昇を小さくできる。 According to this method, the electron confinement effect becomes a practical level at 5 nanometers or more. when growing the p-type Al Z Ga 1-Z N below 950 degrees Celsius, it is possible to suppress the deterioration of the active layer, in the case of Z = 0 is a p-type GaN film can increased to approximately 600 nm. This is advantageous in that the optical confinement factor can be increased. Thinner thickness of the p-type Al Z Ga 1-Z N, the increase in resistance is reduced, it is possible to reduce the increase in the driving voltage of the nitride semiconductor light emitting device.
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。 The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.
以上説明したように、本発明によれば、窒化物半導体発光素子を作製する方法が提供され、この方法によれば、p型半導体層の特性を良好にすると共に活性層の劣化を抑制できる。 As described above, according to the present invention, a method for producing a nitride semiconductor light emitting device is provided. According to this method, the characteristics of the p-type semiconductor layer can be improved and the deterioration of the active layer can be suppressed.
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の窒化物半導体発光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。 The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, an embodiment relating to a method for producing a nitride semiconductor light emitting device of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.
図1(A)に示されるように、第1導電型を有する窒化ガリウム基板11を準備する。この基板11は、1×107cm−2以下の貫通転位密度の窒化ガリウム系半導体領域を提供するために使用される。基板11としては、例えば、n型窒化ガリウム基板等を用いることができる。この窒化ガリウム基板の少なくとも一部は単結晶からなり、該単結晶部分の表面は、1×107cm−2以下の貫通転位密度を有しており、また基板11の全主面11aが1×107cm−2以下の貫通転位密度を有していてもよい。
As shown in FIG. 1A, a
引き続いて、貫通転位密度1×107cm−2以下である窒化物半導体発光素子のための領域を有する基板11上に窒化ガリウム系半導体を堆積する。この堆積のための結晶成長装置として、例えば有機金属気相成長装置10を用いることができる。有機金属気相成長炉10を用いた堆積のために、ガリウム原料としてトリメチルガリウム(TMGa)、アルミニウム原料としてトリメチルアルミニウム(TMAl)、インジウム原料としてトリメチルインジウム(TMIn)、窒素原料としてアンモニア(NH3)n型ドーパントガスとしてシラン(SiH4)およびp型ドーパントガスとして(CP2Mg)を用いることができる。引き続く説明では、基板11として、(0001)面を有するn型窒化ガリウム基板を参照する。このn型窒化ガリウム基板は、1×103cm−2以上1×107cm−2以下の貫通転位密度を有する。
Subsequently, a gallium nitride based semiconductor is deposited on the
窒化ガリウム系半導体の成長に先立って、基板11の主面11aを処理する。この処理は、有機金属気相成長炉10のサセプタ10a上に基板11を配置した後に、NH3およびH2を含む第1のガスG1を有機金属気相成長炉10に供給すると共に、炉内の圧力を101kPaに制御する。炉の温度を摂氏1050度に制御して基板11を熱処理する。熱処理時間は、例えば10分間である。これにより、基板11のサーマルクリーニングが行われる。
Prior to the growth of the gallium nitride based semiconductor, the
図1(B)に示されるように、基板11の主面11a上に、第1導電型を有する窒化ガリウム系半導体からなる中間層13を成長する。中間層13として、例えばn型AlGaN半導体が堆積される。AlGaN半導体は、TMGa、TMAl、NH3およびSiH4を含む第2のガスG2を有機金属気相成長炉10に供給することによって成長される。有機金属気相成長炉10の温度は摂氏1000度〜1100度に制御され、また有機金属気相成長炉10の圧力は10kPa〜101kPaに制御される。この中間層13は、1×107cm−2以下の貫通転位密度を有する領域を含む。中間層13の厚さは、例えば5nm〜500nmであり、具体例としては50nmである。また、その組成例としてはAl0.12Ga0.88Nである。
As shown in FIG. 1B, an
次いで、図2(A)に示されるように、中間層13上に第1導電型を有する窒化ガリウム系半導体層15を成長する。半導体層15として、例えばn型GaN半導体が堆積される。GaN半導体は、TMGa、NH3およびSiH4を含む第3のガスG3を有機金属気相成長炉10に供給することによって成長される。炉内温度は、例えば中間層13の成長温度よりも高い温度に変更される。炉の温度は摂氏1050度〜1130度に制御され、また炉内の圧力は10kPa〜101kPaに制御される。窒化ガリウム系半導体層15は、例えばバッファ層およびクラッド層として働く。窒化ガリウム系半導体層15の厚さは、例えば0.5μm〜10μmであり、また厚みの例としては2μmが示される。半導体層15は、1×107cm−2以下の貫通転位密度を有する領域を含む。
Next, as shown in FIG. 2A, a gallium nitride based
引き続いて、図2(B)に示されるように、窒化ガリウム系半導体層15上に、活性層17を成長する。活性層17は、325nm以上550nm以下の発光波長範囲にピーク波長を有する発光スペクトルを示すように構成されている。炉内温度は、例えば窒化ガリウム系半導体層15の成長温度よりも低い温度に変更される。活性層17のために、例えばInXAlYGa1−X−YN(0.01≦X<1、0≦Y<1)半導体が堆積される。活性層17内の半導体膜の成膜温度は摂氏650度以上摂氏900度以下の範囲内にあることが好ましい。この方法によれば、InXAlYGa1−X−YN(0.01≦X<1、0≦Y<1)からなる半導体層を含む活性層の結晶品質が良好になる。成膜温度は、摂氏650度以上であることが好ましい。650度より低い温度であると、一部で非晶質領域が形成されて欠陥として働くが、650度以上ならば、それらの新たな欠陥の導入を抑制できるという技術的な利点がある。また、成膜温度は、摂氏800度以下であることが好ましい。800度より高い温度であると、InAlGaNが分解し易いことに起因して、N空孔やIn偏析領域などの欠陥の導入が促進されるが、800度以下ならば、それらの新たな欠陥の導入を抑制できるという技術的な利点がある。活性層17内の半導体膜は、例えばInAlGaN半導体、InGaN半導体である。引き続く説明では、活性層のためにInGaN半導体が堆積される。InGaNは、有機金属気相成長炉10にTMGa、TMInおよびNH3を供給することによって成長される。活性層17は、例えば量子井戸構造を有することができる。障壁層19aは、例えばIn0.01Ga0.99N半導体からなる。井戸層21aは、例えばIn0.14Ga0.86N半導体からなる。障壁層19aを成長するために、有機金属気相成長炉10内の圧力は10kPa〜101kPaに制御される。障壁層19aの厚さは、例えば3nm〜30nmであり、また具体例としては15nmである。井戸層21aのために、有機金属気相成長炉10の温度は摂氏650度〜800度に制御され、また炉内の圧力は10kPa〜101kPaに制御される。井戸層21aの厚さは、例えば1nm〜6nmであり、また具体例としては3nmである。引き続き、所望の構造が得られるまで、障壁層および井戸層の成長が交互に繰り返される。本実施例では、障壁層19b、井戸層21bおよび障壁層19cを順に成長する。障壁層19a、19bおよび19cのバンドギャップ波長は、井戸層21a及び21bのバンドギャップ波長より小さい。
Subsequently, as shown in FIG. 2B, an
続けて、図3(A)に示されるように、活性層17上に、p型AlZGa1−ZN半導体層23を成長する。半導体層23として、例えばp型AlGaN半導体が堆積される。AlGaN半導体は、TMGa、TMAl、NH3およびCP2Mgを含む第4のガスG4を有機金属気相成長炉10に供給することによって成長される。成膜温度は、摂氏800度以上であることが好ましい。800度より低い温度であると、平坦性が悪化するために、酸素の混入が促進されて、p型AlGaN半導体の比抵抗が増加するが、800度以上ならば、良好な平坦性を保つために、酸素の混入を避けることができ、p型AlGaN半導体の比抵抗を低く維持することが可能になるという技術的な利点がある。成膜温度は、摂氏950度以下であることが好ましい。950度より高い温度であると、活性層が熱的に劣化することで、LEDの発光出力が低下するという問題があるが、950度以下ならば、活性層の熱的劣化を抑制できるという技術的な利点がある。また、有機金属気相成長炉10の圧力は20kPa以上であることが好ましい。20kPaより低い圧力であると、炭素などの意図しない不純物が混入して比抵抗を増加させるが、20kPa以上であれば、これらの不純物の悪影響を極力低減することが可能であるという技術的な利点がある。有機金属気相成長炉10の圧力は101kPa以下であることが好ましい。TMAlとNH3の気相反応を抑制することが極力可能になり、Al組成を容易に高くすることが可能になるという技術的な利点がある。半導体層23は、例えばクラッド層として働く。窒化ガリウム系半導体層23の厚さは、例えば5nm〜50nmであり、また具体例としては20nmである。
Subsequently, as shown in FIG. 3A, a p-type Al Z Ga 1-Z
p型AlZGa1−ZN膜の成膜温度を摂氏800度以上摂氏950度以下の範囲で行うので、p型AlZGa1−ZN膜を成長する際の熱により活性層が劣化することを抑制できる。この場合にも、貫通転位密度1×107cm−2以下である窒化ガリウム基板を用いるので、上記の成膜温度において成長されたp型AlZGa1−ZN膜中に酸素濃度を小さくできる。 Since the deposition temperature of the p-type Al Z Ga 1 -Z N film is set in the range of 800 degrees Celsius or higher and 950 degrees Celsius or lower, the active layer deteriorates due to heat when growing the p-type Al Z Ga 1 -Z N film. Can be suppressed. Also in this case, since a gallium nitride substrate having a threading dislocation density of 1 × 10 7 cm −2 or less is used, the oxygen concentration is reduced in the p-type Al Z Ga 1 -ZN film grown at the above film formation temperature. it can.
p型AlZGa1−ZN膜23は貫通転位密度1×107cm−2以下である領域を含むことができる。この方法によれば、p型AlZGa1−ZN膜23中に酸素濃度を小さくできる。 The p-type Al Z Ga 1 -Z N film 23 can include a region having a threading dislocation density of 1 × 10 7 cm −2 or less. According to this method, it is possible to reduce the oxygen concentration in the p-type Al Z Ga 1-Z N layer 23.
また、p型AlZGa1−ZN層23は7×1016cm−3以下の酸素濃度を有することができる。この方法によれば、窒化ガリウム基板が1×107cm−2以下の貫通転位密度を有するので、p型AlZGa1−ZN半導体膜23の成膜中に取り込まれる酸素を少なくできる。転位密度が高くなると、ピットが形成され、酸素濃度が増加し、p型半導体層の比抵抗が大きくなる。
Further, p-type Al Z Ga 1-Z N layer 23 can have an oxygen concentration of 7 × 10 16 cm -3 or less. According to this method, since the gallium nitride substrate has a threading dislocation density of 1 × 10 7 cm −2 or less, oxygen taken in during the formation of the p-type Al Z Ga 1-Z
p型AlZGa1−ZN半導体層23の膜厚D(ナノメートル)は、5≦D≦(−5×Z+1.2)×500を満たすことが好ましい。5ナノメートル以上では、電子の閉じ込め効果が実用的なレベルになる。p型AlZGa1−ZNを摂氏950度以下で成長すると活性層17の劣化を抑制できる。Z=0の場合には、p型AlZGa1−ZN膜を600ナノメートル程度まで厚くでき、光閉じ込め係数が大きくできる点で有利である。p型AlZGa1−ZNの膜厚が厚くなると、その抵抗が増加し、窒化物半導体発光素子の駆動電圧が上昇する。
p-type Al Z Ga 1-Z N thickness D of the semiconductor layer 23 (nm) preferably satisfy 5 ≦ D ≦ (-5 × Z + 1.2) × 500. Above 5 nm, the electron confinement effect is at a practical level. The p-type Al Z Ga 1-Z N can suppress the deterioration of the grown
続けて、図3(B)に示されるように、p型AlZGa1−ZN半導体層23上に、p型AlUGa1−UN(0≦U≦0.25)25を成長する。半導体層25として、例えばp型AlGaN半導体またはp型GaN半導体が堆積される。GaN半導体は、TMGa、NH3およびCP2Mgを含む第5のガスG5を有機金属気相成長炉10に供給することによって成長される。成膜温度は、摂氏800度以上であることが好ましい。800度より低い温度であると、平坦性が悪化するために、酸素の混入が促進されて、p型AlGaN半導体の比抵抗が増加するが、800度以上ならば、良好な平坦性を保つために、酸素の混入を避けることができ、p型AlGaN半導体の比抵抗を低く維持することが可能になるという技術的な利点がある。また、成膜温度は、摂氏950度以下であることが好ましい。950度より高い温度であると、活性層が熱的に劣化することで、LEDの発光出力が低下するという問題があるが、950度以下ならば、活性層の熱的劣化を抑制できるという技術的な利点がある。炉内の圧力は20kPa以上であることが好ましい。20kPaより低い圧力であると、炭素などの意図しない不純物が混入して比抵抗を増加させるが、20kPa以上であれば、これらの不純物の悪影響を極力低減することが可能であるという技術的な利点がある。また、炉内の圧力は101kPa以下に制御される。TMAlとNH3の気相反応を抑制することが極力可能になり、Al組成を容易に高くすることが可能になるという技術的な利点がある。半導体層25は、例えばコンタクト層として働く。半導体層25の厚さは、例えば5nm〜200nmであり、また具体例としては50nmである。
Subsequently, as shown in FIG. 3B, a p-type Al U Ga 1- UN (0 ≦ U ≦ 0.25) 25 is grown on the p-type Al Z Ga 1-ZN semiconductor layer 23. To do. For example, a p-type AlGaN semiconductor or a p-type GaN semiconductor is deposited as the
好ましくは、p型AlZGa1−ZN半導体層23のアルミニウム組成は0<Z≦0.25であり、またp型AlUGa1−UN半導体層25のアルミニウム組成はp型AlZGa1−ZNのアルミニウム組成より小さい(U<Z)。アルミニウム組成が大きいほど、p型窒化ガリウム系半導体層の電子の閉じ込め効果は強いが、逆にp型AlGaN層の比抵抗が高くなる。p型半導体層をAlGaNとGaNの二層構造とすることにより、p型半導体層の成長温度を950℃以下にしたときの特性の悪化を小さくできる。0.25を越えるアルミニウム組成では、電子の閉じ込め効果の利点よりも他の要因による特性の劣化がある。
Preferably, the aluminum composition of the p-type Al Z Ga 1-Z
(実施例1)
以下の通り有機金属気相成長法により、青色発光ダイオード(LED)を作製した。成膜原料としては、既に説明したように、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、アンモニア、シラン、シクロペンタジエニルマグネシウムを用いる。GaN(0001)基板とサファイア(0001)基板上n−GaNテンプレート(以下、「GaNテンプレート基板」を記す)を用いる。GaN(0001)基板の貫通転位密度は、GaN基板で1×103cm−2以上1×107cm−2以下であり、またGaNテンプレート基板の貫通転位密度は、3×108cm−2以上1×1010cm−2以下である。これらの基板をサセプタ上に配置する。有機金属気相成長炉の圧力を101kPaに制御しながら炉内にNH3およびH2を成長炉に供給し、摂氏1050度の基板温度で10分間クリーニングを行う。その後、TMG、TMA、NH3、SiH4を有機金属気相成長炉に供給して、両基板上に、厚さ50nmのn型Al0.12Ga0.88N中間層をそれぞれ成長する。基板温度を摂氏1100度に昇温した後、厚さ2000nmのn型GaNバッファ層を成長速度2μm/hで成長する。次に、基板温度を摂氏800度に降温すると共に、TMG、TMIおよびNH3を有機金属気相成長炉に供給して、厚さ15nmのIn0.01Ga0.99N障壁層、厚さ3nmのIn0.14Ga0.86N井戸層を含む多重量子井戸構造(例えば、6周期)で構成される発光層を形成する。
Example 1
A blue light emitting diode (LED) was fabricated by metal organic vapor phase epitaxy as follows. As described above, trimethylgallium, trimethylaluminum, trimethylindium, ammonia, silane, and cyclopentadienylmagnesium are used as the film forming material. An n-GaN template (hereinafter referred to as “GaN template substrate”) on a GaN (0001) substrate and a sapphire (0001) substrate is used. The threading dislocation density of the GaN (0001) substrate is 1 × 10 3 cm −2 to 1 × 10 7 cm −2 in the GaN substrate, and the threading dislocation density of the GaN template substrate is 3 × 10 8 cm −2. The above is 1 × 10 10 cm −2 or less. These substrates are placed on a susceptor. While controlling the pressure of the metal organic vapor phase growth furnace to 101 kPa, NH 3 and H 2 are supplied into the growth furnace and cleaning is performed at a substrate temperature of 1050 degrees Celsius for 10 minutes. Thereafter, TMG, TMA, NH 3 , and SiH 4 are supplied to the metal organic vapor phase growth furnace, and an n-type Al 0.12 Ga 0.88 N intermediate layer having a thickness of 50 nm is grown on both substrates. After raising the substrate temperature to 1100 degrees Celsius, an n-type GaN buffer layer having a thickness of 2000 nm is grown at a growth rate of 2 μm / h. Next, the substrate temperature is lowered to 800 degrees Celsius, and TMG, TMI, and NH 3 are supplied to the metal organic vapor phase epitaxy furnace, and a 15 nm thick In 0.01 Ga 0.99 N barrier layer, A light emitting layer having a multiple quantum well structure (for example, 6 periods) including a 3 nm In 0.14 Ga 0.86 N well layer is formed.
その後、様々な基板温度を用いて、厚さ20nmのMgドープのp型Al0.12Ga0.88N層および厚さ50nmのMgドープのp型GaN層を成長する。摂氏1000度において成長されたp型AlGaN層およびp型GaN層のマグネシウム濃度は、6×1019cm−3であり、ホール測定を用いてキャリア濃度を見積もると、1〜3×1017cm−3の正孔濃度である。また、酸素濃度を二次電子放出質量分析法を用いて評価すると、2×1016cm−3である。 Thereafter, using various substrate temperatures, a 20 nm thick Mg-doped p-type Al 0.12 Ga 0.88 N layer and a 50 nm thick Mg-doped p-type GaN layer are grown. The magnesium concentration of the p-type AlGaN layer and the p-type GaN layer grown at 1000 degrees Celsius is 6 × 10 19 cm −3 , and when the carrier concentration is estimated using hole measurement, 1 to 3 × 10 17 cm − 3 hole concentration. Moreover, it is 2 * 10 < 16 > cm < -3 > when oxygen concentration is evaluated using secondary electron emission mass spectrometry.
室温まで降温した後に、これらのエピタキシャル基板を成長炉から取り出す。金属材料でp型GaN層上に半透明p電極を形成すると共に、n−GaN基板の裏面にn電極を形成する。引き続く説明では、GaN(0001)基板を用いて作製された青色発光ダイオードをLED1として参照すると共に、GaNテンプレート基板を用いて作製された青色発光ダイオードをLED2として参照する After the temperature is lowered to room temperature, these epitaxial substrates are taken out from the growth furnace. A semi-transparent p-electrode is formed on the p-type GaN layer with a metal material, and an n-electrode is formed on the back surface of the n-GaN substrate. In the following description, a blue light-emitting diode manufactured using a GaN (0001) substrate will be referred to as LED1, and a blue light-emitting diode manufactured using a GaN template substrate will be referred to as LED2.
図4は、LED1およびLED2の光出力と、p型半導体層の成長温度との関係を示す図面である。横軸はp型半導体層の成長温度(摂氏)を示しており、縦軸は、LED1およびLED2の光出力を示しており、これらの光出力は、LED1およびLED2の摂氏1000度における光出力の値によりをそれぞれ規格化されている。 FIG. 4 is a drawing showing the relationship between the light output of LED 1 and LED 2 and the growth temperature of the p-type semiconductor layer. The abscissa indicates the growth temperature (Celsius) of the p-type semiconductor layer, and the ordinate indicates the light output of LED1 and LED2, and these light outputs are the light output of LED1 and LED2 at 1000 degrees Celsius. Each value is standardized.
図4から理解されるように、LED1(GaN基板)からの光出力C1は、p型半導体層の成長温度が摂氏800〜950度の範囲において低下していない。成長温度が摂氏900度のLED1の光出力が最も大きい。一方、LED2(サファイア基板)からの光出力C2は、p型半導体層成長温度が摂氏950度以下になると低下する。個々のデータは
温度 規格された光出力(LED1) 規格された光出力(LED2)
摂氏800度 1.0、 0.4
摂氏900度 1.2、 0.8
摂氏950度 1.1、 1.0
摂氏1000度 1.0、 1.0
摂氏1050度 1.0、 1.0
摂氏1100度 0.9、 0.8
摂氏1150度 0.8、 0.6
である。
As understood from FIG. 4, the light output C1 from the LED 1 (GaN substrate) does not decrease when the growth temperature of the p-type semiconductor layer is in the range of 800 to 950 degrees Celsius. The light output of the LED 1 having a growth temperature of 900 degrees Celsius is the largest. On the other hand, the light output C2 from the LED 2 (sapphire substrate) decreases when the p-type semiconductor layer growth temperature becomes 950 degrees Celsius or lower. Individual data is temperature Standardized light output (LED1) Standardized light output (LED2)
800 degrees Celsius 1.0, 0.4
900 degrees Celsius 1.2, 0.8
950 degrees Celsius 1.1, 1.0
1000 degrees Celsius 1.0, 1.0
1050 degrees Celsius 1.0, 1.0
1100 degrees Celsius 0.9, 0.8
1150 degrees Celsius 0.8, 0.6
It is.
図5は、LED1およびLED2のためのそれぞれ成長されたp型半導体層の比抵抗とp型半導体層の成長温度との関係を示す。LED1(GaN基板)のp型半導体層(Al0.12Ga0.88N)の比抵抗C3は、p型半導体層の成長温度にあまり依存せず、約2(Ω・cm)の値である。一方、LED2(GaNテンプレート基板)のp型半導体層の比抵抗C4は、このp型半導体層の成長温度が摂氏950度以下では増加した。
温度 比抵抗(LED1) 比抵抗(LED2)
摂氏800度 4、 20
摂氏900度 2、 8
摂氏950度 3、 5
摂氏1000度 2、 2
摂氏1050度 2、 2
摂氏1100度 2、 2
摂氏1150度 2、 2
である。
FIG. 5 shows the relationship between the resistivity of the grown p-type semiconductor layer for LED 1 and LED 2 and the growth temperature of the p-type semiconductor layer. The specific resistance C3 of the p-type semiconductor layer (Al 0.12 Ga 0.88 N) of LED1 (GaN substrate) does not depend much on the growth temperature of the p-type semiconductor layer, and is a value of about 2 (Ω · cm). is there. On the other hand, the specific resistance C4 of the p-type semiconductor layer of LED2 (GaN template substrate) increased when the growth temperature of this p-type semiconductor layer was 950 degrees Celsius or less.
Temperature Specific resistance (LED1) Specific resistance (LED2)
800
900 degrees Celsius 2, 8
950
1000 degrees Celsius 2, 2
1050 degrees Celsius 2, 2
1100 degrees Celsius 2, 2
1150 degrees Celsius 2, 2
It is.
図4および図5から、p型半導体層の成長温度が摂氏950度以下において、LED2ではp型半導体層の比抵抗の増加により光出力が低下していると考えられる。 From FIG. 4 and FIG. 5, it is considered that the light output of the LED 2 is lowered due to the increase of the specific resistance of the p-type semiconductor layer when the growth temperature of the p-type semiconductor layer is 950 degrees Celsius or less.
図6は、LED1(GaN基板)のためのp型半導体層の表面を撮影した走査型電子顕微鏡像を示す。図7は、LED2(GaNテンプレート基板)のためのp型半導体層の表面を撮影した走査型電子顕微鏡像を示す。図6に示されるように、LED1のためのp型半導体層の表面ラフネスは小さく平坦である。一方、図7に示されるようにLED2のためのp型半導体層の表面では、(1−10c)面で構成されるピットが観察される。(1−10c)面では酸素(O)原子の取り込みが増加する。これ故に、平均酸素原子濃度が7×1016cm−3以上に増加する。また、酸素原子はドナーとして作用するので、LED2のためのp型半導体層の比抵抗が増加すると考えられる。LED1のためのp型半導体層の貫通転位密度が1×107cm−2以下であるので、p型半導体層の表面にピットが形成されていないと推測される。以上のことから、貫通転位密度を1×107cm−2以下に制御するとともに、p型半導体層を摂氏800〜950度の範囲で成長することによって、活性層の熱劣化と、活性層上に成長されるp型半導体層の特性の悪化を同時に克服し、従来よりも良好な光出力を達成できる。 FIG. 6 shows a scanning electron microscope image obtained by photographing the surface of the p-type semiconductor layer for the LED 1 (GaN substrate). FIG. 7 shows a scanning electron microscope image obtained by photographing the surface of the p-type semiconductor layer for the LED 2 (GaN template substrate). As shown in FIG. 6, the surface roughness of the p-type semiconductor layer for the LED 1 is small and flat. On the other hand, as shown in FIG. 7, pits composed of the (1-10c) plane are observed on the surface of the p-type semiconductor layer for the LED 2. In the (1-10c) plane, uptake of oxygen (O) atoms increases. Therefore, the average oxygen atom concentration increases to 7 × 10 16 cm −3 or more. Further, since oxygen atoms act as donors, it is considered that the specific resistance of the p-type semiconductor layer for the LED 2 increases. Since the threading dislocation density of the p-type semiconductor layer for the LED 1 is 1 × 10 7 cm −2 or less, it is estimated that no pits are formed on the surface of the p-type semiconductor layer. From the above, by controlling the threading dislocation density to 1 × 10 7 cm −2 or less and growing the p-type semiconductor layer in the range of 800 to 950 degrees Celsius, the thermal degradation of the active layer and the The deterioration of the characteristics of the p-type semiconductor layer grown at the same time can be overcome at the same time, and a light output better than the conventional one can be achieved.
以上説明したように、1×107cm−2以下の貫通転位密度といった低貫通転位密度の窒化ガリウム領域を有する導電性窒化ガリウム基板を用いて、半導体発光素子を作製するとき、インジウムを含む窒化ガリウム系半導体層を含む活性層を形成した後では、摂氏800〜950度の範囲でp型窒化ガリウム系半導体層の成長温度を行うので、p型窒化ガリウム系半導体層への酸素の取り込みが小さくなる。これ故に、p型窒化ガリウム系半導体層の比抵抗を小さくできる。この結果、半導体発光素子からの光出力が良好になる。一方、1×107cm−2以上の貫通転位密度を有する基板を用いて摂氏950度を越える成長温度でp型半導体層を成長すると、(1−10c)面で構成されるピットが生成される。この結果、p型半導体層中の酸素濃度を制御できず、p型半導体の特性が悪化する。 As described above, when a semiconductor light emitting device is manufactured using a conductive gallium nitride substrate having a gallium nitride region having a low threading dislocation density such as a threading dislocation density of 1 × 10 7 cm −2 or less, nitridation containing indium is performed. After the active layer including the gallium-based semiconductor layer is formed, the growth temperature of the p-type gallium nitride-based semiconductor layer is in the range of 800 to 950 degrees Celsius, so that the oxygen uptake into the p-type gallium nitride-based semiconductor layer is small. Become. Therefore, the specific resistance of the p-type gallium nitride based semiconductor layer can be reduced. As a result, the light output from the semiconductor light emitting element is improved. On the other hand, when a p-type semiconductor layer is grown at a growth temperature exceeding 950 degrees Celsius using a substrate having a threading dislocation density of 1 × 10 7 cm −2 or more, pits composed of (1-10c) planes are generated. The As a result, the oxygen concentration in the p-type semiconductor layer cannot be controlled, and the characteristics of the p-type semiconductor are deteriorated.
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
10…有機金属気相成長装置、10a…サセプタ、11…窒化ガリウム基板、11a…基板主面、13…中間層、15…窒化ガリウム系半導体層、17…活性層、19a、19b、19c…障壁層、21a、21b…井戸層、23…p型AlZGa1−ZN半導体層、25…p型AlUGa1−UN、
DESCRIPTION OF
Claims (6)
貫通転位密度1×107cm−2以下の領域を含み導電性を示す窒化ガリウム基板を結晶成長装置に配置する工程と、
前記窒化ガリウム基板を前記結晶成長装置に配置した後に、InXAlYGa1−X−YN(0.01≦X<1、0≦Y<1)からなる半導体層を含んでおり325nm以上550nm以下の波長範囲にピーク波長を有する発光スペクトルを示す活性層を形成する工程と、
摂氏800度以上摂氏950度以下の範囲内にある成膜温度でp型AlZGa1−ZN(0<Z≦1)膜を前記活性層上に成長する工程と、
コンタクト層として、摂氏800度以上摂氏950度以下の範囲内にある成膜温度でMgドープのp型AlUGa1−UN(0≦U<Z≦0.25)膜を前記p型AlZGa1−ZN膜上に成長する工程と、
前記p型AlUGa1−UN膜上のp電極を形成する工程と、
を備え、
前記p型AlUGa1−UN膜の表面は、(1―10c)面(cは自然数)より構成されるピットを含まず、
前記p型AlUGa1−UN膜の厚さは5nm〜200nmの範囲にあり、
前記p型AlZGa1−ZN膜は7×1016cm−3以下の酸素濃度を有する、ことを特徴とする方法。 A method for producing a nitride semiconductor light emitting device, comprising:
Disposing a gallium nitride substrate including a region having a threading dislocation density of 1 × 10 7 cm −2 or less and exhibiting conductivity in a crystal growth apparatus;
After the gallium nitride substrate is placed in the crystal growth apparatus, the semiconductor layer is made of In X Al Y Ga 1- XYN (0.01 ≦ X <1, 0 ≦ Y <1), and is 325 nm or more Forming an active layer exhibiting an emission spectrum having a peak wavelength in a wavelength range of 550 nm or less;
And growing a p-type Al Z Ga 1-Z N ( 0 <Z ≦ 1) layer on the active layer at a deposition temperature which is within the range of not less 950 degrees 800 degrees Celsius,
As the contact layer, an Mg-doped p-type Al U Ga 1- UN (0 ≦ U <Z ≦ 0.25) film at a film forming temperature in the range of 800 ° C. or higher and 950 ° C. or lower is used as the p-type Al. a step of growing on Z Ga 1-Z N layer,
Forming a p-electrode on the p - type Al U Ga 1- UN film;
With
The surface of the p-type Al U Ga 1- UN film does not include a pit composed of a (1-10c) plane (c is a natural number),
The p-type Al U Ga 1- UN film has a thickness in the range of 5 nm to 200 nm,
The p-type Al Z Ga 1-Z N layer has an oxygen concentration of 7 × 10 16 cm -3 or less, wherein the.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006016763A JP4940670B2 (en) | 2006-01-25 | 2006-01-25 | Method for fabricating nitride semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006016763A JP4940670B2 (en) | 2006-01-25 | 2006-01-25 | Method for fabricating nitride semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007201099A JP2007201099A (en) | 2007-08-09 |
JP4940670B2 true JP4940670B2 (en) | 2012-05-30 |
Family
ID=38455388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006016763A Expired - Fee Related JP4940670B2 (en) | 2006-01-25 | 2006-01-25 | Method for fabricating nitride semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4940670B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5222355B2 (en) * | 2008-04-09 | 2013-06-26 | 暁東 馬 | Method for forming nanowires |
JP4844596B2 (en) * | 2008-07-03 | 2011-12-28 | 住友電気工業株式会社 | Method for fabricating group III nitride light emitting device and method for fabricating epitaxial wafer |
JP4900336B2 (en) * | 2008-07-10 | 2012-03-21 | 住友電気工業株式会社 | Method for manufacturing group III nitride light emitting device, and group III nitride light emitting device |
JP2010123920A (en) | 2008-10-20 | 2010-06-03 | Sumitomo Electric Ind Ltd | Method for manufacturing nitride semiconductor light emitting element, and method for manufacturing epitaxial wafer |
JP5708033B2 (en) * | 2011-02-28 | 2015-04-30 | 住友電気工業株式会社 | Group III nitride semiconductor device and method for manufacturing group III nitride semiconductor device |
CN106463576B (en) * | 2014-06-13 | 2019-05-17 | 优志旺电机株式会社 | Nitride semiconductor luminescent element |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3201475B2 (en) * | 1998-09-14 | 2001-08-20 | 松下電器産業株式会社 | Semiconductor device and method of manufacturing the same |
JP3609661B2 (en) * | 1999-08-19 | 2005-01-12 | 株式会社東芝 | Semiconductor light emitting device |
JP3859069B2 (en) * | 2000-11-21 | 2006-12-20 | 日亜化学工業株式会社 | Nitride semiconductor device |
JP3753369B2 (en) * | 2001-06-22 | 2006-03-08 | シャープ株式会社 | Nitride semiconductor light emitting device |
JP4547933B2 (en) * | 2003-02-19 | 2010-09-22 | 日亜化学工業株式会社 | Nitride semiconductor device |
-
2006
- 2006-01-25 JP JP2006016763A patent/JP4940670B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007201099A (en) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5048236B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
EP2164115A1 (en) | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor | |
WO2011125449A1 (en) | Nitrogen compound semiconductor light emitting element and manufacturing method thereof | |
US8728237B2 (en) | Crystal growth method for nitride semiconductor having a multiquantum well structure | |
JP2011151074A (en) | Method for manufacturing nitride semiconductor device | |
US20070026551A1 (en) | Production method of gallium nitride-based compound semiconductor multilayer structure | |
US7521777B2 (en) | Gallium nitride-based compound semiconductor multilayer structure and production method thereof | |
US7601979B2 (en) | Gallium nitride-based compound semiconductor multilayer structure and production method thereof | |
JP4940670B2 (en) | Method for fabricating nitride semiconductor light emitting device | |
JPH11112030A (en) | Production of iii-v compound semiconductor | |
JP5234814B2 (en) | Manufacturing method of nitride semiconductor light emitting device | |
US20120241753A1 (en) | Semiconductor device and method for manufacturing same | |
JP5105738B2 (en) | Method for producing gallium nitride compound semiconductor laminate | |
JP2005277401A (en) | Gallium nitride-based compound semiconductor laminate and manufacturing method thereof | |
WO2010041485A1 (en) | Method for fabricating p-type gallium nitride-based semiconductor, method for fabricating nitride-based semiconductor element, and method for fabricating epitaxial wafer | |
JP2006344930A (en) | Manufacturing method of group iii nitride semiconductor device | |
JP2006128653A (en) | Group iii-v compound semiconductor, its manufacturing method and its use | |
US9564552B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
JP3753369B2 (en) | Nitride semiconductor light emitting device | |
JP3785059B2 (en) | Manufacturing method of nitride semiconductor | |
JP2008227103A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT | |
JP2010021360A (en) | Method of manufacturing group iii nitride light-emitting element, and group iii nitride light-emitting element | |
JP4844596B2 (en) | Method for fabricating group III nitride light emitting device and method for fabricating epitaxial wafer | |
JP2010278262A (en) | Method of manufacturing epitaxial wafer for light-emitting diode | |
JP4057473B2 (en) | Compound semiconductor light emitting device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4940670 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |