JP4362300B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP4362300B2 JP4362300B2 JP2003065943A JP2003065943A JP4362300B2 JP 4362300 B2 JP4362300 B2 JP 4362300B2 JP 2003065943 A JP2003065943 A JP 2003065943A JP 2003065943 A JP2003065943 A JP 2003065943A JP 4362300 B2 JP4362300 B2 JP 4362300B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- analog
- cpu
- protection level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電力変換装置に係り、特に装置における保護レベル設定の信頼性並びに精度の向上を計ることができる電力変換装置に関する。
【０００２】
【従来の技術】
信頼性の高い電力変換装置を実現するためには、電力変換装置の電流、電圧、温度等の状態信号をフィードバックして装置の状態を把握し、これが所定の値を超えた時に保護を行う構成が必要不可欠である。保護の仕組みとしては装置の状態信号をアナログ信号、またはデジタル信号として取り込み、予め設定された保護レベルと比較し、状態信号がこの設定された保護レベルを超えたとき保護信号を出力し、装置を停止することが一般的に行われている（例えば、特許文献１参照。）。
【０００３】
また、最近の電力変換装置では、制御用にＣＰＵが用いられ、保護レベルの設定についてもこのＣＰＵを介して行う場合があるが、ＣＰＵ等の演算回路が故障しても確実に保護が行えるように、保護検出および装置停止の処理はＣＰＵのソフト処理によらないで、主にアナログによる手段が用いられてきた。この場合、ＣＰＵからのデジタル信号をシリアル伝送で受け、これをラッチしてアナログ信号として出力するタイプのデジタルアナログ変換器（以下ＤＡ変換器と称する。）が用いられている（例えば非特許文献１参照。）。
【０００４】
【特許文献１】
特許第３２３１４５０号公報（第２頁、図５）
【０００５】
【非特許文献１】
“ＭＡＸＩＭＵＭ 出力バッファ内蔵オクタル８ビットシリアルＤＡＣ”、ＭＡＸ５２８／ＭＡＸ５２９、カタログ番号１９−４１９３；Ｒｅｖ３；９／９６、マキシム・ジャパン株式会社、［平成１５年１月６日検索］、インターネット＜ＵＲＬ：http://pdfserv.maxim-ic.com/arpdf/1322J.pdf＞
【０００６】
【発明が解決しようとする課題】
上述した従来の技術では、保護レベルの設定が正しく行われたことを確認する手段が無く、正常運転中に保護レベルを誤検出して装置が停止する場合や、異常にも関わらず保護動作を行うことができない場合があった。これは、電力変換装置の初期化処理時に行う保護レベルの設定が、例えばノイズ等の影響で正常に動作しなかった場合に生じていた。
【０００７】
また、これらの保護レベル信号や状態信号などが、回路に内在する誤差の影響でずれて、保護が設定したレベルで動作しない場合にも同様の問題を生じていた。
【０００８】
本発明は以上の点を鑑みてなされたものであり、上記問題点を解決するため、自己診断機能を具備し、装置の保護レベル設定の信頼性並びに精度の向上を計った電力変換装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の発明は、交流または直流電源の出力を他の交流または直流出力に変換する変換器と、この変換器を制御する制御手段から構成され、前記制御手段は、信号の演算処理を行うＣＰＵと、前記変器の状態信号をアナログ信号として検出するアナログ検出器と、前記変器の状態信号に応じて前記ＣＰＵが決定した保護レベルデジタル信号をＤＡ変換して保護レベル信号を出力するアナログ出力器と、前記アナログ検出器の出力が前記保護レベル信号より大きいとき、装置の保護信号を出力する比較器と、前記保護レベル信号をＡＤ変換して前記ＣＰＵにフィードバックするアナログ入力器とを具備し、前記アナログ入力器の出力と、前記アナログ出力器に前記ＣＰＵが書き込んだ保護レベルデジタル信号との偏差が所定値を超えたとき、前記ＣＰＵが再度前記保護レベルデジタル信号を前記アナログ出力器へ出力するようにしたことを特徴としている。
【００１０】
また、本発明の第２の発明は、交流または直流電源の出力を他の交流または直流出力に変換する変換器と、この変換器を制御する制御手段から構成され、前記制御手段は、信号の演算処理を行うＣＰＵと、前記変換器の複数の状態信号を夫々アナログ信号に変換する複数のアナログ検出器と、前記変換器の複数の状態信号に応じて前記ＣＰＵが夫々決定した保護レベルデジタル信号を夫々ＤＡ変換して保護レベル信号を出力する複数のアナログ出力器と、前記複数のアナログ検出器の夫々の出力が前記夫々の複数の保護レベル信号より大きいとき、装置の夫々の保護信号を出力する複数の比較器と、前記複数の保護レベル信号の平均値をＡＤ変換して前記ＣＰＵにフィードバックするアナログ入力器とを具備し、前記アナログ入力器の出力と、前記アナログ出力器に前記ＣＰＵが書き込んだ複数の保護レベルデジタル信号の平均値との偏差が所定値を超えたとき、前記ＣＰＵが再度夫々の保護レベルデジタル信号を前記複数のアナログ出力器へ夫々出力するようにしたことことを特徴としている。
【００１１】
更に本発明の第３の発明は、交流または直流電源の出力を他の交流または直流出力に変換する変換器と、この変換器を制御する制御手段から構成され、前記制御手段は、信号の演算処理を行うＣＰＵと、前記変換器の状態信号をアナログ信号として検出するアナログ検出器と、前記変換器の状態信号に応じて前記ＣＰＵが決定した保護レベルデジタル信号をＤＡ変換して保護レベル信号を出力するアナログ出力器と、前記アナログ検出器の出力が前記保護レベル信号より大きいとき、装置の保護信号を出力する比較器と、前記ＣＰＵから出力されるオフセット補正信号をＤＡ変換して前記アナログ検出器の出力に加算補正するアナログオフセット出力器と、前記アナログ検出器の出力をＡＤ変換して前記ＣＰＵにフィードバックするフィードバック信号検出器と、前記アナログ出力器の出力をＡＤ変換して前記ＣＰＵに読み込むアナログ入力器とを具備し、
前記アナログ入力器の出力と前記アナログ出力器に前記ＣＰＵが書き込んだ保護レベルデジタル信号との偏差が所定値を超えたとき、前記ＣＰＵが再度前記保護レベルデジタル信号を前記アナログ出力器へ出力するようにしたことを特徴としている。
【００１２】
本発明によれば、電力変換装置の保護設定が正しく行われたかどうかを自動検出し、また保護回路のオフセット誤差補正を自動で行うことが可能となるので、装置の保護レベル設定の信頼性並びに精度の向上を計ることができる。
【００１３】
【発明の実施の形態】
（第1の実施の形態）
以下に本発明による電力変換装置の第1の実施の形態を図１に示した本発明の電力変換装置のブロック構成図を参照して説明する。
【００１４】
変換器１により、商用電源を任意の電圧及び周波数の電力に変換し、交流電動機２を駆動している。変換器１は詳細を後述する制御・保護回路３により制御されている。この制御を行うために、変換器１の各部の電圧、電流などの状態信号が、フィードバック信号として制御・保護回路３に与えられている。図示していないが、これらの状態信号には交流電動機２の速度信号が含まれる場合もある。
【００１５】
以下、制御・保護回路３の内部構成について説明する。制御回路４は、ＣＰＵ５と連携し、変換器１の制御を行う。制御の中心は、ＣＰＵ５から与えられた速度、あるいはトルク等の指令値に追随するように、フィードバック信号である状態信号を用いた閉ループ制御を行うことである。この閉ループ制御の結果、変換器１には制御・保護回路３から適切なゲート制御信号が与えられる。
【００１６】
上述の制御のうち、ＣＰＵ５は、デジタル演算処理が必要な部分を担当する。また、ＣＰＵ５は変換器１の状態信号が異常となった場合、変換器１のゲート制御信号をブロックして保護を行うための保護レベルデジタル信号をデジタルアナログ変換（以下ＤＡ変換と称する。）し、アナログ出力器６に出力する。一方、変換器１の状態信号は、制御回路４を介してアナログ検出器７に入力される。このアナログ検出器７の出力である装置検出信号と、前記アナログ出力器６の出力である保護レベル信号を比較器８で比較する。装置検出信号が保護レベル信号を超えた場合は、比較器８より保護信号を出力し、制御回路４を介して変換器１のゲート制御信号をブロックして装置を保護する。
【００１７】
アナログ入力器９は前記保護レベル信号をアナログデジタル変換（以下ＡＤ変換と称する。）し、設定された保護レベル信号をＣＰＵ５へフィードバックする。ＣＰＵ５は定期的に、例えば変換器１の毎日の運転開始時に、アナログ入力器９の出力を読み込み、前記ＣＰＵ５自らが設定した保護レベルデジタル信号と、実際に設定された保護レベル信号を比較する。若し、ここで比較された偏差が所定値以上となっている場合、ＣＰＵ５は再度保護レベルデジタル信号を出力し、保護レベルの再設定を行う。再設定が正常に行えたかどうかは、ＣＰＵ５が再度アナログ入力器９の出力を読み込むことにより確認することができる。
【００１８】
以上のように、本発明の電力変換装置によれば、ノイズ等の影響で装置の保護レベル信号が誤設定された場合でも、これを自己診断し、正しい値に再度設定することが可能となる。また、保護レベル設定が確実に再設定されたことを、アナログ入力器９のフィードバックにより直ちに確認できる。若し、何回か上記の再設定動作を繰り返しても前記偏差が所定値以内とならなかった場合には、設定回路異常としてアラームを出力するなどの対策をとることもできる。
【００１９】
以上説明したように、本発明によれば、装置の保護レベル設定をフィードバック確認する自己診断機能を有するので、装置の保護レベル設定の信頼性並びに精度の向上を計ることができる。
【００２０】
（第２の実施の形態）
図２は、本発明による電力変換装置の第２の実施の形態を示すブロック構成図である。この第２の実施の形態の各部について、図１の第１の実施の形態に係る電力変換装置の各部と同一部分は同一符号で示し、その説明は省略する。この第２の実施の形態が、第１の実施の形態と異なる点は、図１のアナログ出力器６、アナログ検出器７及び比較器８を夫々複数のアナログ出力器６ａ及び６ｂ、アナログ検出器７ａ及び７ｂ、及び比較器８ａ及び８ｂに置き換えた点と、アナログ出力器６ａ、６ｂの各々の出力である保護レベル信号を入力とし、この平均値を演算する平均値演算器１０を追加し、この平均値演算器１０の出力をアナログ入力器９の入力とするようにした点である。
【００２１】
ＣＰＵ５は自らが設定した複数の状態信号に応じた複数の保護レベルデジタル信号の平均値を算出しておき、前述の保護レベル信号の平均値と比較し、この偏差が所定値以上になったかどうか判定することによって保護レベルの誤設定を検知することが可能となる。
【００２２】
この構成を採用すれば、保護レベルを検出するアナログ入力器９のチャンネル数が限られている場合であっても、第１の実施の形態と同様に、装置の保護レベル設定の信頼性及び精度の向上を計ることが可能となる。
【００２３】
尚、図２においては、状態信号が２個の場合を示しているが、これが３個以上ある場合でも同様の平均値演算を行うようにすれば良い。
【００２４】
（第３の実施の形態）
図３は、本発明による電力変換装置の第３の実施の形態を示すブロック構成図である。この第３の実施の形態の各部について、図１の第１の実施の形態に係る電力変換装置の各部と同一部分は同一符号で示し、その説明は省略する。この第３の実施の形態が、第１の実施の形態と異なる点は、ＣＰＵ５からオフセット補正信号を受け、装置検出信号を補正するようにしたアナログオフセット出力器１１、及びアナログ出力器７の出力をＡＤ変換してＣＰＵ５にフィードバックするフィードバック信号検出器１２が追加されている点である。
【００２５】
以下本実施の形態の動作と、オフセット補正信号の決定方法について述べる。
【００２６】
まず、オフセット補正信号が零の状態でＣＰＵ５はフィードバック信号検出器１２によって装置検出信号の値を読み取り、この装置検出信号の値よりも十分小さい値を保護レベルデジタル信号としてアナログ出力器６へ出力する。次に比較器８から保護信号が検出されるレベルに到達するまで前記保護レベルデジタル信号を徐々に増加させる。比較器８の出力である前記保護信号が制御回路４経由ＣＰＵ５で検出されたとき、前記保護レベルデジタル信号と前記フィードバック信号検出器１２の出力が等しければ回路内に誤差は存在しないことが分かる。
【００２７】
逆に、前記保護レベルデジタル信号と前記フィードバック信号検出器１２の出力が異なっている場合は、回路内に誤差が存在しているためこれを補正する必要がある。この場合、前記保護レベルデジタル信号と前記フィードバック信号検出器１２の出力の差をオフセット信号として設定し、この出力をアナログオフセット出力器１１によってＤＡ変換して装置検出信号に加算補正することにより、オフセット誤差を補正することが可能となる。
【００２８】
以上説明したように、本発明の第３の実施の形態によれば、アナログ出力器６などに内在する信号変換時のオフセット誤差を補正できるので、装置の保護レベル設定の精度の向上を計ることができる。
【００２９】
また、オフセット補正信号の設定を定期的に行うようにすれば、回路の経年変化に起因するオフセットの補正を行うことも可能となる。
【００３０】
（第４の実施の形態）
図４は、本発明による電力変換装置の第４の実施の形態を示すブロック構成図である。この第４の実施の形態の各部について、図３の第３の実施の形態に係る電力変換装置の各部と同一部分は同一符号で示し、その説明は省略する。この第４の実施の形態が、第３の実施の形態と異なる点は、アナログ検出器７の入力を零にするための切換器１３が追加されている点である。
【００３１】
切換器１３により、フィードバック信号である状態信号のアナログ検出器７への入力を零とし、且つオフセット補正信号も零の状態で、ＣＰＵ５から出力される保護レベルデジタル信号をマイナス側から徐々に増加させる。比較器８が動作し、保護信号が制御回路４経由ＣＰＵ５で検出された時点の保護レベルデジタル信号の値をオフセット補正信号として設定し、この値をＣＰＵ５から出力してアナログオフセット出力器でＤＡ変換して装置検出信号に加算補正することによって、オフセット誤差を補正することが可能となる。
【００３２】
上記の構成によれば、オフセットを零点で補正するようにしたので、より精度良くオフセットの補正を行うことが可能となる。
【００３３】
尚、オフセット補正信号の設定を定期的に行うようにすれば、回路の経年変化に起因するオフセットの補正を行うことも可能となることは、第３の実施の形態の場合と同様である。
【００３４】
以上の本発明の第１乃至第４の実施の形態に係る電力変換装置においては、変換器１は商用電源を受け、この周波数／電圧を他の交流出力に変換し、負荷である交流電動機２に電力を供給する例で説明したが、変換器１の入力は商用電源に限ることはなく、任意の交流または直流電源でも良い。また変換器１の出力は交流に限らず直流でも良く、更に変換器１の負荷は必ずしも電動機に限らない。
【００３５】
【発明の効果】
以上説明したように本発明によれば、電力変換装置の保護設定が正しく行われたかどうかを自動検出し、また保護回路のオフセット誤差補正を自動的に行うことが可能となるので、装置の保護レベル設定の信頼性並びに精度の向上を計ることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係る電力変換装置のブロック構成図。
【図２】 本発明の第２の実施の形態に係る電力変換装置のブロック構成図。
【図３】 本発明の第３の実施の形態に係る電力変換装置のブロック構成図。
【図４】 本発明の第４の実施の形態に係る電力変換装置のブロック構成図。
【符号の説明】
１ 変換器
２ 交流電動機
３ 制御・保護回路
４ 制御回路
５ ＣＰＵ
６ アナログ出力器
７ アナログ検出器
８ 比較器
９ アナログ入力器
10 平均値演算器
11 アナログオフセット出力器
12 フィードバック信号検出器
【発明の属する技術分野】
本発明は電力変換装置に係り、特に装置における保護レベル設定の信頼性並びに精度の向上を計ることができる電力変換装置に関する。
【０００２】
【従来の技術】
信頼性の高い電力変換装置を実現するためには、電力変換装置の電流、電圧、温度等の状態信号をフィードバックして装置の状態を把握し、これが所定の値を超えた時に保護を行う構成が必要不可欠である。保護の仕組みとしては装置の状態信号をアナログ信号、またはデジタル信号として取り込み、予め設定された保護レベルと比較し、状態信号がこの設定された保護レベルを超えたとき保護信号を出力し、装置を停止することが一般的に行われている（例えば、特許文献１参照。）。
【０００３】
また、最近の電力変換装置では、制御用にＣＰＵが用いられ、保護レベルの設定についてもこのＣＰＵを介して行う場合があるが、ＣＰＵ等の演算回路が故障しても確実に保護が行えるように、保護検出および装置停止の処理はＣＰＵのソフト処理によらないで、主にアナログによる手段が用いられてきた。この場合、ＣＰＵからのデジタル信号をシリアル伝送で受け、これをラッチしてアナログ信号として出力するタイプのデジタルアナログ変換器（以下ＤＡ変換器と称する。）が用いられている（例えば非特許文献１参照。）。
【０００４】
【特許文献１】
特許第３２３１４５０号公報（第２頁、図５）
【０００５】
【非特許文献１】
“ＭＡＸＩＭＵＭ 出力バッファ内蔵オクタル８ビットシリアルＤＡＣ”、ＭＡＸ５２８／ＭＡＸ５２９、カタログ番号１９−４１９３；Ｒｅｖ３；９／９６、マキシム・ジャパン株式会社、［平成１５年１月６日検索］、インターネット＜ＵＲＬ：http://pdfserv.maxim-ic.com/arpdf/1322J.pdf＞
【０００６】
【発明が解決しようとする課題】
上述した従来の技術では、保護レベルの設定が正しく行われたことを確認する手段が無く、正常運転中に保護レベルを誤検出して装置が停止する場合や、異常にも関わらず保護動作を行うことができない場合があった。これは、電力変換装置の初期化処理時に行う保護レベルの設定が、例えばノイズ等の影響で正常に動作しなかった場合に生じていた。
【０００７】
また、これらの保護レベル信号や状態信号などが、回路に内在する誤差の影響でずれて、保護が設定したレベルで動作しない場合にも同様の問題を生じていた。
【０００８】
本発明は以上の点を鑑みてなされたものであり、上記問題点を解決するため、自己診断機能を具備し、装置の保護レベル設定の信頼性並びに精度の向上を計った電力変換装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の発明は、交流または直流電源の出力を他の交流または直流出力に変換する変換器と、この変換器を制御する制御手段から構成され、前記制御手段は、信号の演算処理を行うＣＰＵと、前記変器の状態信号をアナログ信号として検出するアナログ検出器と、前記変器の状態信号に応じて前記ＣＰＵが決定した保護レベルデジタル信号をＤＡ変換して保護レベル信号を出力するアナログ出力器と、前記アナログ検出器の出力が前記保護レベル信号より大きいとき、装置の保護信号を出力する比較器と、前記保護レベル信号をＡＤ変換して前記ＣＰＵにフィードバックするアナログ入力器とを具備し、前記アナログ入力器の出力と、前記アナログ出力器に前記ＣＰＵが書き込んだ保護レベルデジタル信号との偏差が所定値を超えたとき、前記ＣＰＵが再度前記保護レベルデジタル信号を前記アナログ出力器へ出力するようにしたことを特徴としている。
【００１０】
また、本発明の第２の発明は、交流または直流電源の出力を他の交流または直流出力に変換する変換器と、この変換器を制御する制御手段から構成され、前記制御手段は、信号の演算処理を行うＣＰＵと、前記変換器の複数の状態信号を夫々アナログ信号に変換する複数のアナログ検出器と、前記変換器の複数の状態信号に応じて前記ＣＰＵが夫々決定した保護レベルデジタル信号を夫々ＤＡ変換して保護レベル信号を出力する複数のアナログ出力器と、前記複数のアナログ検出器の夫々の出力が前記夫々の複数の保護レベル信号より大きいとき、装置の夫々の保護信号を出力する複数の比較器と、前記複数の保護レベル信号の平均値をＡＤ変換して前記ＣＰＵにフィードバックするアナログ入力器とを具備し、前記アナログ入力器の出力と、前記アナログ出力器に前記ＣＰＵが書き込んだ複数の保護レベルデジタル信号の平均値との偏差が所定値を超えたとき、前記ＣＰＵが再度夫々の保護レベルデジタル信号を前記複数のアナログ出力器へ夫々出力するようにしたことことを特徴としている。
【００１１】
更に本発明の第３の発明は、交流または直流電源の出力を他の交流または直流出力に変換する変換器と、この変換器を制御する制御手段から構成され、前記制御手段は、信号の演算処理を行うＣＰＵと、前記変換器の状態信号をアナログ信号として検出するアナログ検出器と、前記変換器の状態信号に応じて前記ＣＰＵが決定した保護レベルデジタル信号をＤＡ変換して保護レベル信号を出力するアナログ出力器と、前記アナログ検出器の出力が前記保護レベル信号より大きいとき、装置の保護信号を出力する比較器と、前記ＣＰＵから出力されるオフセット補正信号をＤＡ変換して前記アナログ検出器の出力に加算補正するアナログオフセット出力器と、前記アナログ検出器の出力をＡＤ変換して前記ＣＰＵにフィードバックするフィードバック信号検出器と、前記アナログ出力器の出力をＡＤ変換して前記ＣＰＵに読み込むアナログ入力器とを具備し、
前記アナログ入力器の出力と前記アナログ出力器に前記ＣＰＵが書き込んだ保護レベルデジタル信号との偏差が所定値を超えたとき、前記ＣＰＵが再度前記保護レベルデジタル信号を前記アナログ出力器へ出力するようにしたことを特徴としている。
【００１２】
本発明によれば、電力変換装置の保護設定が正しく行われたかどうかを自動検出し、また保護回路のオフセット誤差補正を自動で行うことが可能となるので、装置の保護レベル設定の信頼性並びに精度の向上を計ることができる。
【００１３】
【発明の実施の形態】
（第1の実施の形態）
以下に本発明による電力変換装置の第1の実施の形態を図１に示した本発明の電力変換装置のブロック構成図を参照して説明する。
【００１４】
変換器１により、商用電源を任意の電圧及び周波数の電力に変換し、交流電動機２を駆動している。変換器１は詳細を後述する制御・保護回路３により制御されている。この制御を行うために、変換器１の各部の電圧、電流などの状態信号が、フィードバック信号として制御・保護回路３に与えられている。図示していないが、これらの状態信号には交流電動機２の速度信号が含まれる場合もある。
【００１５】
以下、制御・保護回路３の内部構成について説明する。制御回路４は、ＣＰＵ５と連携し、変換器１の制御を行う。制御の中心は、ＣＰＵ５から与えられた速度、あるいはトルク等の指令値に追随するように、フィードバック信号である状態信号を用いた閉ループ制御を行うことである。この閉ループ制御の結果、変換器１には制御・保護回路３から適切なゲート制御信号が与えられる。
【００１６】
上述の制御のうち、ＣＰＵ５は、デジタル演算処理が必要な部分を担当する。また、ＣＰＵ５は変換器１の状態信号が異常となった場合、変換器１のゲート制御信号をブロックして保護を行うための保護レベルデジタル信号をデジタルアナログ変換（以下ＤＡ変換と称する。）し、アナログ出力器６に出力する。一方、変換器１の状態信号は、制御回路４を介してアナログ検出器７に入力される。このアナログ検出器７の出力である装置検出信号と、前記アナログ出力器６の出力である保護レベル信号を比較器８で比較する。装置検出信号が保護レベル信号を超えた場合は、比較器８より保護信号を出力し、制御回路４を介して変換器１のゲート制御信号をブロックして装置を保護する。
【００１７】
アナログ入力器９は前記保護レベル信号をアナログデジタル変換（以下ＡＤ変換と称する。）し、設定された保護レベル信号をＣＰＵ５へフィードバックする。ＣＰＵ５は定期的に、例えば変換器１の毎日の運転開始時に、アナログ入力器９の出力を読み込み、前記ＣＰＵ５自らが設定した保護レベルデジタル信号と、実際に設定された保護レベル信号を比較する。若し、ここで比較された偏差が所定値以上となっている場合、ＣＰＵ５は再度保護レベルデジタル信号を出力し、保護レベルの再設定を行う。再設定が正常に行えたかどうかは、ＣＰＵ５が再度アナログ入力器９の出力を読み込むことにより確認することができる。
【００１８】
以上のように、本発明の電力変換装置によれば、ノイズ等の影響で装置の保護レベル信号が誤設定された場合でも、これを自己診断し、正しい値に再度設定することが可能となる。また、保護レベル設定が確実に再設定されたことを、アナログ入力器９のフィードバックにより直ちに確認できる。若し、何回か上記の再設定動作を繰り返しても前記偏差が所定値以内とならなかった場合には、設定回路異常としてアラームを出力するなどの対策をとることもできる。
【００１９】
以上説明したように、本発明によれば、装置の保護レベル設定をフィードバック確認する自己診断機能を有するので、装置の保護レベル設定の信頼性並びに精度の向上を計ることができる。
【００２０】
（第２の実施の形態）
図２は、本発明による電力変換装置の第２の実施の形態を示すブロック構成図である。この第２の実施の形態の各部について、図１の第１の実施の形態に係る電力変換装置の各部と同一部分は同一符号で示し、その説明は省略する。この第２の実施の形態が、第１の実施の形態と異なる点は、図１のアナログ出力器６、アナログ検出器７及び比較器８を夫々複数のアナログ出力器６ａ及び６ｂ、アナログ検出器７ａ及び７ｂ、及び比較器８ａ及び８ｂに置き換えた点と、アナログ出力器６ａ、６ｂの各々の出力である保護レベル信号を入力とし、この平均値を演算する平均値演算器１０を追加し、この平均値演算器１０の出力をアナログ入力器９の入力とするようにした点である。
【００２１】
ＣＰＵ５は自らが設定した複数の状態信号に応じた複数の保護レベルデジタル信号の平均値を算出しておき、前述の保護レベル信号の平均値と比較し、この偏差が所定値以上になったかどうか判定することによって保護レベルの誤設定を検知することが可能となる。
【００２２】
この構成を採用すれば、保護レベルを検出するアナログ入力器９のチャンネル数が限られている場合であっても、第１の実施の形態と同様に、装置の保護レベル設定の信頼性及び精度の向上を計ることが可能となる。
【００２３】
尚、図２においては、状態信号が２個の場合を示しているが、これが３個以上ある場合でも同様の平均値演算を行うようにすれば良い。
【００２４】
（第３の実施の形態）
図３は、本発明による電力変換装置の第３の実施の形態を示すブロック構成図である。この第３の実施の形態の各部について、図１の第１の実施の形態に係る電力変換装置の各部と同一部分は同一符号で示し、その説明は省略する。この第３の実施の形態が、第１の実施の形態と異なる点は、ＣＰＵ５からオフセット補正信号を受け、装置検出信号を補正するようにしたアナログオフセット出力器１１、及びアナログ出力器７の出力をＡＤ変換してＣＰＵ５にフィードバックするフィードバック信号検出器１２が追加されている点である。
【００２５】
以下本実施の形態の動作と、オフセット補正信号の決定方法について述べる。
【００２６】
まず、オフセット補正信号が零の状態でＣＰＵ５はフィードバック信号検出器１２によって装置検出信号の値を読み取り、この装置検出信号の値よりも十分小さい値を保護レベルデジタル信号としてアナログ出力器６へ出力する。次に比較器８から保護信号が検出されるレベルに到達するまで前記保護レベルデジタル信号を徐々に増加させる。比較器８の出力である前記保護信号が制御回路４経由ＣＰＵ５で検出されたとき、前記保護レベルデジタル信号と前記フィードバック信号検出器１２の出力が等しければ回路内に誤差は存在しないことが分かる。
【００２７】
逆に、前記保護レベルデジタル信号と前記フィードバック信号検出器１２の出力が異なっている場合は、回路内に誤差が存在しているためこれを補正する必要がある。この場合、前記保護レベルデジタル信号と前記フィードバック信号検出器１２の出力の差をオフセット信号として設定し、この出力をアナログオフセット出力器１１によってＤＡ変換して装置検出信号に加算補正することにより、オフセット誤差を補正することが可能となる。
【００２８】
以上説明したように、本発明の第３の実施の形態によれば、アナログ出力器６などに内在する信号変換時のオフセット誤差を補正できるので、装置の保護レベル設定の精度の向上を計ることができる。
【００２９】
また、オフセット補正信号の設定を定期的に行うようにすれば、回路の経年変化に起因するオフセットの補正を行うことも可能となる。
【００３０】
（第４の実施の形態）
図４は、本発明による電力変換装置の第４の実施の形態を示すブロック構成図である。この第４の実施の形態の各部について、図３の第３の実施の形態に係る電力変換装置の各部と同一部分は同一符号で示し、その説明は省略する。この第４の実施の形態が、第３の実施の形態と異なる点は、アナログ検出器７の入力を零にするための切換器１３が追加されている点である。
【００３１】
切換器１３により、フィードバック信号である状態信号のアナログ検出器７への入力を零とし、且つオフセット補正信号も零の状態で、ＣＰＵ５から出力される保護レベルデジタル信号をマイナス側から徐々に増加させる。比較器８が動作し、保護信号が制御回路４経由ＣＰＵ５で検出された時点の保護レベルデジタル信号の値をオフセット補正信号として設定し、この値をＣＰＵ５から出力してアナログオフセット出力器でＤＡ変換して装置検出信号に加算補正することによって、オフセット誤差を補正することが可能となる。
【００３２】
上記の構成によれば、オフセットを零点で補正するようにしたので、より精度良くオフセットの補正を行うことが可能となる。
【００３３】
尚、オフセット補正信号の設定を定期的に行うようにすれば、回路の経年変化に起因するオフセットの補正を行うことも可能となることは、第３の実施の形態の場合と同様である。
【００３４】
以上の本発明の第１乃至第４の実施の形態に係る電力変換装置においては、変換器１は商用電源を受け、この周波数／電圧を他の交流出力に変換し、負荷である交流電動機２に電力を供給する例で説明したが、変換器１の入力は商用電源に限ることはなく、任意の交流または直流電源でも良い。また変換器１の出力は交流に限らず直流でも良く、更に変換器１の負荷は必ずしも電動機に限らない。
【００３５】
【発明の効果】
以上説明したように本発明によれば、電力変換装置の保護設定が正しく行われたかどうかを自動検出し、また保護回路のオフセット誤差補正を自動的に行うことが可能となるので、装置の保護レベル設定の信頼性並びに精度の向上を計ることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係る電力変換装置のブロック構成図。
【図２】 本発明の第２の実施の形態に係る電力変換装置のブロック構成図。
【図３】 本発明の第３の実施の形態に係る電力変換装置のブロック構成図。
【図４】 本発明の第４の実施の形態に係る電力変換装置のブロック構成図。
【符号の説明】
１ 変換器
２ 交流電動機
３ 制御・保護回路
４ 制御回路
５ ＣＰＵ
６ アナログ出力器
７ アナログ検出器
８ 比較器
９ アナログ入力器
10 平均値演算器
11 アナログオフセット出力器
12 フィードバック信号検出器
Claims (6)
- 交流または直流電源の出力を他の交流または直流出力に変換する変換器と、
この変換器を制御する制御手段から構成され、
前記制御手段は、
信号の演算処理を行うＣＰＵと、
前記変換器の状態信号をアナログ信号として検出するアナログ検出器と、
前記変換器の状態信号に応じて前記ＣＰＵが決定した保護レベルデジタル信号をＤＡ変換して保護レベル信号を出力するアナログ出力器と、
前記アナログ検出器の出力が前記保護レベル信号より大きいとき、装置の保護信号を出力する比較器と、
前記保護レベル信号をＡＤ変換して前記ＣＰＵにフィードバックするアナログ入力器とを具備し、
前記アナログ入力器の出力と、前記アナログ出力器に前記ＣＰＵが書き込んだ保護レベルデジタル信号との偏差が所定値を超えたとき、前記ＣＰＵが再度前記保護レベルデジタル信号を前記アナログ出力器へ出力するようにしたことを特徴とする電力変換装置。 - 交流または直流電源の出力を他の交流または直流出力に変換する変換器と、
この変換器を制御する制御手段から構成され、
前記制御手段は、
信号の演算処理を行うＣＰＵと、
前記変換器の複数の状態信号を夫々アナログ信号に変換する複数のアナログ検出器と、
前記変換器の複数の状態信号に応じて前記ＣＰＵが夫々決定した保護レベルデジタル信号を夫々ＤＡ変換して保護レベル信号を出力する複数のアナログ出力器と、
前記複数のアナログ検出器の夫々の出力が前記夫々の複数の保護レベル信号より大きいとき、装置の夫々の保護信号を出力する複数の比較器と、
前記複数の保護レベル信号の平均値をＡＤ変換して前記ＣＰＵにフィードバックするアナログ入力器とを具備し、
前記アナログ入力器の出力と、前記アナログ出力器に前記ＣＰＵが書き込んだ複数の保護レベルデジタル信号の平均値との偏差が所定値を超えたとき、前記ＣＰＵが再度夫々の保護レベルデジタル信号を前記複数のアナログ出力器へ夫々出力するようにしたことを特徴とする電力変換装置。 - 交流または直流電源の出力を他の交流または直流出力に変換する変換器と、
この変換器を制御する制御手段から構成され、
前記制御手段は、
信号の演算処理を行うＣＰＵと、
前記変換器の状態信号をアナログ信号として検出するアナログ検出器と、
前記変換器の状態信号に応じて前記ＣＰＵが決定した保護レベルデジタル信号をＤＡ変換して保護レベル信号を出力するアナログ出力器と、
前記アナログ検出器の出力が前記保護レベル信号より大きいとき、装置の保護信号を出力する比較器と、
前記ＣＰＵから出力されるオフセット補正信号をＤＡ変換して前記アナログ検出器の出力に加算補正するアナログオフセット出力器と、
前記アナログ検出器の出力をＡＤ変換して前記ＣＰＵにフィードバックするフィードバック信号検出器と、
前記アナログ出力器の出力をＡＤ変換して前記ＣＰＵに読み込むアナログ入力器とを具備し、
前記アナログ入力器の出力と前記アナログ出力器に前記ＣＰＵが書き込んだ保護レベルデジタル信号との偏差が所定値を超えたとき、前記ＣＰＵが再度前記保護レベルデジタル信号を前記アナログ出力器へ出力するようにしたことを特徴とする電力変換装置。 - 前記オフセット補正信号は、
前記オフセット補正信号が零の状態で前記比較器から保護信号が出力されたときの前記保護レベルデジタル信号と、前記フィードバック信号検出器の出力との差分に設定したことを特徴とする請求項３に記載の電力変換装置。 - 前記オフセット補正信号は、
状態信号が零で且つ前記オフセット補正信号が零の状態で、前記比較器から保護信号が出力されたときの前記保護レベルデジタル信号の値に設定したことを特徴とする請求項３に記載の電力変換装置。 - 前記ＣＰＵが前記保護レベルデジタル信号を複数回出力しても前記アナログ入力器の出力と前記アナログ出力器に前記ＣＰＵが書き込んだ保護レベルデジタル信号との偏差が所定値以下とならないとき、
回路異常アラーム信号を出力するようにしたことを特徴とする請求項１または請求項２記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065943A JP4362300B2 (ja) | 2003-03-12 | 2003-03-12 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065943A JP4362300B2 (ja) | 2003-03-12 | 2003-03-12 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004274960A JP2004274960A (ja) | 2004-09-30 |
| JP4362300B2 true JP4362300B2 (ja) | 2009-11-11 |
Family
ID=33126785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003065943A Expired - Lifetime JP4362300B2 (ja) | 2003-03-12 | 2003-03-12 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4362300B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012039835A (ja) * | 2010-08-11 | 2012-02-23 | Fuji Electric Co Ltd | 電力変換器の制御装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271601B2 (en) * | 2005-07-11 | 2007-09-18 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Current fault detection for light emitters |
| JP2012070531A (ja) * | 2010-09-24 | 2012-04-05 | Hitachi Appliances Inc | インバータ装置 |
| WO2014077596A1 (ko) * | 2012-11-14 | 2014-05-22 | 포스코에너지 주식회사 | 인버터의 리플 및 옵셋 보상 장치 및 그 방법 |
| JP2016187289A (ja) * | 2015-03-27 | 2016-10-27 | 株式会社日立産機システム | 電力変換装置及びその制御方法 |
-
2003
- 2003-03-12 JP JP2003065943A patent/JP4362300B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012039835A (ja) * | 2010-08-11 | 2012-02-23 | Fuji Electric Co Ltd | 電力変換器の制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004274960A (ja) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006003307A (ja) | エンコーダ、及び、その信号調整方法 | |
| US20110173497A1 (en) | Safety output device | |
| US7583210B2 (en) | Differential offset correction circuit | |
| JP4362300B2 (ja) | 電力変換装置 | |
| US20110178612A1 (en) | Safety input device | |
| TWI492546B (zh) | 信號監測系統與其方法 | |
| KR100982078B1 (ko) | 샘플링 주파수 제어 방식 및 보호 계전기 | |
| US10044363B2 (en) | Semiconductor device and AD conversion device | |
| JP4616370B2 (ja) | シリアルデータの劣化検出回路を有する制御回路 | |
| US7372391B1 (en) | Pipeline ADC with memory effects achieving one cycle absolute over-range recovery | |
| JP5445392B2 (ja) | 電力変換器の制御装置 | |
| JP6641920B2 (ja) | 電力変換装置 | |
| JPH1038615A (ja) | 多回転アブソリュートエンコーダ | |
| JP6962245B2 (ja) | アブソリュートエンコーダの故障検出装置 | |
| US9417644B2 (en) | Apparatus for and method of controlling power supply system | |
| JP3805850B2 (ja) | Ａ／ｄコンバータ | |
| JP2020035129A (ja) | 産業機器用の機能安全モジュール | |
| WO2015136699A1 (ja) | 電力変換装置の監視装置 | |
| JPH03268610A (ja) | アナログ・デジタル変換装置 | |
| JPS63116523A (ja) | Ａ／ｄ変換システム | |
| JP5865087B2 (ja) | 信号発生装置、情報処理装置、及び信号調整方法 | |
| JP2005337893A (ja) | 回転角検出装置 | |
| EP3557553B1 (en) | Transmitter | |
| JP2005006407A (ja) | ディジタル保護リレー装置 | |
| JP2003092534A (ja) | Ａ／ｄ変換装置及び該装置を用いた保護継電器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4362300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |