JP2012039835A - 電力変換器の制御装置 - Google Patents

Abstract

【課題】保護に用いるアナログ検出信号および保護回路の自己診断と故障箇所の特定を行う。
【解決手段】ＣＰＵ２１は、所定のアナログ信号を出力するＤ／Ａ出力部２５と、電力変換器１０で検出したアナログ検出信号をアナログ信号変換部２６を介して入力するＡ／Ｄ入力部２２とを備え、アナログ信号変換部２６の出力は、Ａ／Ｄ入力部２２と比較器３０とに接続され、比較器３０は、所定値を超えるレベルのアナログ検出信号を検出したとき動作する保護回路であるゲート遮断回路３２および開閉器１２用の保護動作指令回路３３に接続されている。Ｄ／Ａ出力部２５が出力してアナログ信号変換部２６を経由したアナログ信号がどのように変化してＡ／Ｄ入力部２２に入力されたか、Ｄ／Ａ出力部２５が出力したアナログ信号でどのように保護回路が動作したかを確認することによりアナログ信号変換部２６および比較器３０の自己診断と故障箇所の特定が可能になる。
【選択図】図１

Description

本発明は交流または直流電力を交流電力に変換して電動機等の負荷を駆動する電力変換器の制御装置に関し、特に保護回路が働いたときに自己診断を行う電力変換器の制御装置に関する。

電力変換器は、複数のスイッチング素子を備え、制御装置がこれらのスイッチング素子をオン（導通）またはオフ（遮断）するよう制御することによって直流電力を交流電力に変換している。その制御装置は、また、電力変換器が出力した電圧値および電流値をアナログ信号として検出し、その電圧値および電流値が所定の値になるように制御している。さらに、制御装置は、過電圧や過電流があるときには、入力電力を遮断したり、スイッチング素子への出力を停止したりする保護回路を有し、電力変換器を保護している。

保護回路としては、近年、電力変換器の信頼性向上や保守性向上の要求から、制御装置の回路動作が正常であることを確認するためと、正常でない場合に不具合箇所の特定を容易にするための自己診断機能を備えるようになってきている。

制御装置の回路動作が正常であることを確認する自己診断機能を有する保護回路の例として、特許文献１が知られている。この特許文献１に記載の保護回路によれば、電力変換器の状態信号が正常であるかどうかを比較判断するための保護レベルをＣＰＵ（Central Processing Unit）が設定しているが、その保護レベルの設定は、見直しながら行っている。すなわち、ＣＰＵは、設定した保護レベル信号をフィードバックして正常であるかどうかをチェックし、その保護レベル信号が正常でなければ、再設定することにしている。この保護レベル信号を確認する自己診断機能を備えたことにより、保護レベル信号がノイズ等の影響で誤設定されたような場合でも、正しい保護レベル信号に再設定することができる。

また、電力変換器の故障箇所を特定する例として、特許文献２が知られている。この特許文献２に記載の保護回路によれば、電力変換器において異常の生じたスイッチング素子がどれであるのかを特定し、その特定されたスイッチング素子の異常が短絡破壊であるのかオープン破壊であるのかを自己診断するものである。その自己診断の方法としては、３相の電力変換器を構成する６個のスイッチング素子に対し、予め定めた所定の複数の組み合わせパターンのゲート信号を印加し、そのときに得られる電流検出器の出力の有無によって異常なスイッチング素子を特定している。

特許第４３６２３００号公報 特開平８−３０８２４４号公報

しかしながら、特許文献１に記載の技術においては、電力変換装置の保護設定が正しく行われたかどうかの確認は行えるが、アナログ検出信号の確認を行うことはできない。また、特許文献２においては、スイッチング素子の故障箇所を特定することはできるが、制御に用いるアナログ信号の故障箇所を特定することはできないという問題点があった。

本発明はこのような点に鑑みてなされたものであり、保護に用いるアナログ検出信号および保護回路の自己診断と故障箇所の特定を行うことにより信頼性向上と保守性向上を図った電力変換器の制御装置を提供することを目的とする。

本発明では上記の課題を解決するために、交流または直流電源の出力から交流または直流電源の出力に変換する電力変換器の制御装置において、信号の演算処理を行うＣＰＵと、前記ＣＰＵにより所定の値のアナログ信号を出力するアナログ信号出力手段と、前記アナログ信号出力手段が出力したアナログ信号と前記電力変換器にて検出されたアナログ検出信号とを加算し、さらに所定のオフセット設定値を加算し、所定のゲイン設定値を乗じて前記ＣＰＵが取り込むアナログ信号に変換するアナログ信号変換部と、を備え、前記アナログ信号出力手段がアナログ信号を出力したときに前記ＣＰＵが前記アナログ信号変換部から取り込んだアナログ信号に基づいて前記アナログ信号変換部の動作を確認することを特徴とする電力変換器の制御装置が提供される。

このような電力変換器の制御装置によれば、アナログ信号出力手段がアナログ信号変換部に所定の値のアナログ信号を与えたときにＣＰＵに戻ってきたアナログ信号がどのように変化したかを見る。これにより、アナログ信号変換部が正常かどうかを自己診断することができる。

上記構成の電力変換器の制御装置は、ＣＰＵがアナログ信号出力手段から出力し、アナログ信号変換部を経由してＣＰＵに入力されたアナログ信号を基にアナログ信号変換部の動作を確認するようにしたことで、電力変換器のアナログ検出信号をＣＰＵに取り込むアナログ信号変換部の自己診断が可能になる。

この電力変換器の制御装置は、アナログ信号変換部を経由した信号から得られた値とアナログ信号変換部に設定した設定値とを比較することにより、アナログ信号変換部の内部の故障箇所を特定することができる。

この電力変換器の制御装置は、また、アナログ信号変換部を経由してＣＰＵに入力されたアナログ信号のレベルを比較器で所定値と比較し、その比較結果により保護回路が動作したかどうかを確認することで、比較器の自己診断が可能となる。

この電力変換器の制御装置は、さらに、アナログ信号変換部および比較器を複数備えることができ、この場合のこれらの動作確認は、分配手段がアナログ信号出力手段の出力するアナログ信号を複数のアナログ信号変換部の１つに分配することにより個別に行うことができる。

上記の電力変換器の制御装置では、保護に用いるアナログ検出信号および保護回路の自己診断と故障箇所の特定を行うことが可能となることから、電力変換器の制御装置の信頼性向上と保守性向上を図ることができる。

第１の実施の形態に係る電力変換装置を示す回路図である。 自己診断を行うときにＣＰＵが行う処理の流れを示す制御フロー図である。 第２の実施の形態に係る電力変換装置を示す回路図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は第１の実施の形態に係る電力変換装置を示す回路図、図２は自己診断を行うときにＣＰＵが行う処理の流れを示す制御フロー図である。

この第１の実施の形態に係る電力変換装置は、直流電源の出力を交流電源の出力に変換する電力変換器１０と、この電力変換器１０を制御する制御装置２０とを備えている。電力変換器１０は、直流入力電力を受ける受電部１１に接続されている。電力変換器１０は、受電部１１からの直流入力電力を投入または開放する開閉器１２と、直流入力電圧を安定にするフィルタ１３および平滑コンデンサ１４と、直流入力電力を３相の交流電力に変換するインバータ１５とを備えている。インバータ１５の出力は、負荷１６に接続されている。そして、電力変換器１０は、直流入力電圧や平滑コンデンサ１４の電圧を検出する電圧検出器１７と、３相の交流電流を検出する電流検出器１８とを備えている。開閉器１２、インバータ１５、電圧検出器１７および電流検出器１８は、制御装置２０に接続されている。

制御装置２０は、電圧検出器１７および電流検出器１８によって検出されたアナログ信号を基に負荷１６に所望の交流電力を与えるようインバータ１５を制御するもので、信号の各種演算処理を行うＣＰＵ２１を備えている。このＣＰＵ２１は、アナログ信号の取り込みを行うＡ／Ｄ入力部２２と、インバータ１５のスイッチング素子のＰＷＭ（Pulse Width Modulation）出力を行うＰＷＭ出力部２３と、デジタル信号の入出力を行うＤＩＯ部２４とを有している。また、ＣＰＵ２１は、自己診断のときに必要なアナログ信号の出力を行うアナログ信号出力手段としてのＤ／Ａ出力部２５を有している。ＣＰＵ２１は、電力変換器１０の制御処理に特化したデジタルシグナルプロセッサとすることができる。また、Ａ／Ｄ入力部２２は、この実施の形態では、電圧検出器１７からの出力である電圧値のアナログ信号を入力している。

制御装置２０は、また、この実施の形態では、電流検出器１８からのアナログ信号の出力である電流値をＣＰＵ２１が取り込むアナログ信号に変換するアナログ信号変換部２６を備えている。このアナログ信号変換部２６は、電流検出器１８からのアナログ信号を受けるアナログ信号端子２７と、信号加算器２８と、アナログ検出器２９とを有している。信号加算器２８は、アナログ信号端子２７の出力とＣＰＵ２１のＤ／Ａ出力部２５の出力とを加算し、アナログ検出器２９は、信号加算器２８の出力に対してＣＰＵ２１に取り込めるようにオフセットおよびゲインを調整する。

アナログ検出器２９の出力は、ＣＰＵ２１のＡ／Ｄ入力部２２と、比較器３０の一方の入力とにそれぞれ入力される。比較器３０の他方の入力には、比較電圧Ｖｒｅｆの電圧源３１が接続されている。比較器３０では、アナログ検出器２９の出力が、予め設定された比較電圧Ｖｒｅｆを超えたときに過電流保護動作を行うための出力を出す。

比較器３０の出力は、保護回路手段としてのゲート遮断回路３２および保護動作指令回路３３に入力される。ゲート遮断回路３２は、ＣＰＵ２１のＰＷＭ出力部２３の出力を遮断し、インバータ１５のスイッチング素子の動作を停止させる保護動作を行う。スイッチング素子の動作の停止は、負荷１６への電力供給がなくなるため、電流検出器１８で３相の電流値がゼロとなることで検知することができる。保護動作指令回路３３では、比較器３０からの出力によって開閉器１２の開放を行う。開閉器１２が開放されたかどうかは、開閉器１２の補助接点信号の出力を保護動作検出回路３４が検出してデジタル信号として出力し、このデジタル信号をＣＰＵ２１のＤＩＯ部２４が検出することによって検知することができる。電流検出器１８および保護動作検出回路３４は、保護回路手段が動作したことを検出する保護動作検出手段を構成している。Ｄ／Ａ出力部２５の出力電圧であるアナログ出力電圧は、Ａ／Ｄ入力部２２により検出することで、所望のアナログ出力電圧が出ていることおよびＡ／Ｄ入力値が正しいことを確認することができる。

次に、ＣＰＵ２１が自己診断処理を行うときの動作について、図２に示した制御フロー図を参照して説明を行う。この自己診断処理は、比較器３０が電力変換器１０の負荷１６への過電流を検出して、ゲート遮断回路３２がインバータ１５のスイッチング素子の動作を停止させ、保護動作指令回路３３が開閉器１２の開放を実施させることによって開始される。

最初に、ＣＰＵ２１は、Ｄ／Ａ出力部２５の出力電圧がゼロのときの、アナログ信号変換部２６が出力した値を、Ａ／Ｄ入力部２２が入力電圧Ｖｉｎ０として読み込む（ステップＳ１）。すなわち、アナログ信号変換部２６では、信号加算器２８がアナログ信号端子２７に入力した信号Ｖｄｅｔにゼロを加算して出力し、アナログ検出器２９がオフセット値設定値βを加算し、ゲイン設定値αを乗じて、Ａ／Ｄ入力部２２の入力電圧Ｖｉｎ０を出力する。このとき、Ｖｉｎ０およびＶｄｅｔの関係は、式１となる。

Ｖｉｎ０＝α（Ｖｄｅｔ＋β）・・・（式１）
次に、ＣＰＵ２１は、Ｄ／Ａ出力部２５から試験電圧ＶＴ１を出力し（ステップＳ２）、そのとき、アナログ信号変換部２６が出力してＡ／Ｄ入力部２２が受けた値を入力電圧Ｖｉｎ１として読み込む（ステップＳ３）。なお、試験電圧ＶＴ１は、比較器３０の比較電圧Ｖｒｅｆに対し、式２の関係を満たすものとする。

Ｖｒｅｆ＞α（Ｖｄｅｔ＋ＶＴ１＋β）・・・（式２）
さらに、ＣＰＵ２１は、Ｄ／Ａ出力部２５から試験電圧ＶＴ２を出力し（ステップＳ４）、そのとき、アナログ信号変換部２６が出力してＡ／Ｄ入力部２２が受けた値を入力電圧Ｖｉｎ２として読み込む（ステップＳ５）。なお、試験電圧ＶＴ２は、試験電圧ＶＴ１より大きく、比較器３０の比較電圧Ｖｒｅｆに対し、式３の関係を満たすものとする。

Ｖｒｅｆ＜α（Ｖｄｅｔ＋ＶＴ２＋β）・・・（式３）
ここで、ＣＰＵ２１は、Ａ／Ｄ入力部２２が受けた入力電圧Ｖｉｎ０，Ｖｉｎ１，Ｖｉｎ２の各値の大小関係（Ｖｉｎ０＜Ｖｉｎ１＜Ｖｉｎ２）を確認する（ステップＳ６）。まず、関係（Ｖｉｎ０＜Ｖｉｎ１＜Ｖｉｎ２）が成立していないときは、入力電圧Ｖｉｎ０，Ｖｉｎ１，Ｖｉｎ２の各値が等しいかどうかを判断する（ステップＳ７）。入力電圧Ｖｉｎ０，Ｖｉｎ１，Ｖｉｎ２の各値が等しいときには、アナログ信号変換部２６の出力値が一定値なので、短絡故障と判断する（ステップＳ８）。入力電圧Ｖｉｎ０，Ｖｉｎ１，Ｖｉｎ２の各値が等しくなく、各値の大小関係が異常なときには、アナログ信号変換部２６の出力値が不定値なので、開放故障と判断する（ステップＳ９）。

上記のステップＳ６の判断にて、関係（Ｖｉｎ０＜Ｖｉｎ１＜Ｖｉｎ２）が成立している場合は、自己診断結果から求めた値とアナログ検出器２９の設定値とが等しいかどうかを判断する。

まず、ＣＰＵ２１は、Ａ／Ｄ入力部２２の検出値から、自己診断結果による比例係数値α’を求め、その比例係数値α’がアナログ検出器２９に設定してあるゲイン設定値αと等しいかどうかを判断する（ステップＳ１０）。自己診断結果による比例係数値α’は、式４から求めることができる。

α’＝（Ｖｉｎ２−Ｖｉｎ１）／（ＶＴ２−ＶＴ１）・・・（式４）
ステップＳ１０の判断にて、自己診断結果による比例係数値α’とアナログ検出器２９のゲイン設定値αとが等しくない場合、ＣＰＵ２１は、アナログ検出器２９のゲイン設定値が異常と判断する（ステップＳ１１）。

次に、ステップＳ１０の判断にて、自己診断結果による比例係数値α’とアナログ検出器２９のゲイン設定値αとが等しい場合、アナログ検出器２９のオフセット設定値βについて自己診断を行う。すなわち、ＣＰＵ２１は、Ａ／Ｄ入力部２２の検出値から、自己診断結果によるオフセット値β’を求め、そのオフセット値β’がアナログ検出器２９に設定してあるオフセット設定値βと等しいかどうかを判断する（ステップＳ１２）。自己診断結果によるオフセット値β’は、式５から求めることができる。

β’＝Ｖｉｎ０／α’−Ｖｄｅｔ・・・（式５）
ステップＳ１２の判断にて、自己診断結果によるオフセット値β’とアナログ検出器２９のオフセット設定値βとが等しくない場合、ＣＰＵ２１は、アナログ検出器２９のオフセット設定値βが異常と判断する（ステップＳ１３）。

ステップＳ１２の判断にて、自己診断結果によるオフセット値β’とアナログ検出器２９のオフセット設定値βとが等しい場合、ＣＰＵ２１は、アナログ信号変換部２６が正常であると判断する（ステップＳ１４）。

なお、以上のステップＳ６，Ｓ７，Ｓ１０，Ｓ１２の判断にて、正常または等しいと看做す値として使用される値は、所定の誤差許容値（例えば±５％）を持っているものとする。また、以上の自己診断処理を実行するプログラムおよびアナログ検出器２９に設定したゲイン設定値αおよびオフセット設定値βは、ＣＰＵ２１が備える図示しないメモリに格納されている。したがって、ＣＰＵ２１は、メモリからプログラムおよびゲイン設定値αおよびオフセット設定値βを読み出し、プログラムを実行することによって自己診断処理を実現することができる。

以上のアナログ信号変換部２６の自己診断に用いたＡ／Ｄ入力部２２の検出値とそれによる保護動作の有無とによって、比較器３０を診断することができる。その保護動作の自己診断の内容を表１に示す。

この表１によれば、アナログ信号変換部２６が正常であると判断された場合に、ＣＰＵ２１のＡ／Ｄ入力部２２が所定の入力電圧Ｖｉｎ０，Ｖｉｎ１，Ｖｉｎ２をそれぞれ受けたときに保護動作をするかどうかによって比較器３０の自己診断を可能にしている。

例えば、Ａ／Ｄ入力部２２が入力電圧Ｖｉｎ０，Ｖｉｎ１を検出しているときに、保護動作が無く、入力電圧Ｖｉｎ２を検出しているときに、保護動作がある場合、ＣＰＵ２１は、比較器３０およびその電圧源３１の比較電圧Ｖｒｅｆが正常であると判断する。これに対し、Ａ／Ｄ入力部２２が入力電圧Ｖｉｎ２を検出しているときに、保護動作が無い場合には、ＣＰＵ２１は、比較器３０の短絡故障（出力値が一定値）または電圧源３１の比較電圧Ｖｒｅｆが高すぎると判断する。また、Ａ／Ｄ入力部２２が入力電圧Ｖｉｎ０，Ｖｉｎ１，Ｖｉｎ２のいずれを受けたときにも保護動作をする場合には、ＣＰＵ２１は、比較器３０の短絡故障（出力値が一定値）または電圧源３１の比較電圧Ｖｒｅｆが低すぎると判断する。

Ａ／Ｄ入力部２２が入力電圧Ｖｉｎ２を受けたときに正常に保護動作をする場合でも、入力電圧Ｖｉｎ０，Ｖｉｎ１の一方を受けたときに保護動作をしてしまう場合には、ＣＰＵ２１は、比較器３０の開放故障（出力値が不定値）と判断する。さらに、Ａ／Ｄ入力部２２が入力電圧Ｖｉｎ２を受けたときに保護動作をしない場合に、入力電圧Ｖｉｎ０，Ｖｉｎ１の少なくとも一方を受けたときに保護動作をする場合には、ＣＰＵ２１は、比較器３０の開放故障（出力値が不定値）と判断する。

以上のように、Ａ／Ｄ入力部２２におけるアナログ信号検出値と保護動作との関係から表１を用いることによって比較器３０の正常・異常判断および異常時の故障要因の特定が可能となる。

図３は第２の実施の形態に係る電力変換装置を示す回路図である。なお、この図３において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

この第２の実施の形態に係る電力変換装置では、電力変換器１０は、交流電源の出力を交流電源の出力に変換する構成を有し、制御装置２０は、２つのアナログ信号変換部２６，３５を有している。

電力変換器１０では、開閉器１２が交流電源１１ａから交流入力電力を受け、コンバータ１９にて直流電力に変換される。電圧検出器１７は、コンバータ１９によって変換された直流電圧や平滑コンデンサ１４の電圧を検出する。

制御装置２０において、アナログ信号変換部３５は、アナログ信号変換部２６と同様にアナログ信号端子、信号加算器およびアナログ検出器を有している。アナログ信号変換部３５のアナログ検出器の出力は、比較器３６の一方の入力に接続され、比較器３６の他方の入力には、比較電圧を出力する電圧源３７が接続されている。比較器３０，３６の出力は、論理回路３８の入力に接続され、論理回路３８の出力は、ゲート遮断回路３２および保護動作指令回路３３に接続されている。ＣＰＵ２１のＤ／Ａ出力部２５は、分配手段とする分配器３９を介してアナログ信号変換部２６，３５に接続されている。分配器３９は、ＣＰＵ２１のＤＩＯ部２４に接続されており、Ｄ／Ａ出力部２５の出力をアナログ信号変換部２６に接続するかアナログ信号変換部３５に接続するかの切り換えをＤＩＯ部２４から受ける切換信号によって行う。

以上の構成の電力変換装置において、制御装置２０のアナログ信号変換部２６，３５の自己診断は、分配器３９によってＤ／Ａ出力部２５の出力を切り換えながら、それぞれ図２に示した制御フローに従って個別に行われる。同様に、比較器３０，３６の自己診断は、分配器３９によってＤ／Ａ出力部２５の出力を切り換えながら、それぞれ表１に示した保護動作の自己診断内容に従って行われる。

なお、この第２の実施の形態では、制御装置２０のアナログ信号変換部を２つとしたが、必要に応じて複数設けることができる。そのアナログ信号変換部に入力されるアナログ信号として、電圧検出器１７による、例えば、定常的にはほぼ同じ電圧がかかるコンバータ１９の出力の電圧値と平滑コンデンサ１４の電圧値とすることができる。これにより入力された電圧値を比較することにより、アナログ信号変換部の不具合である値の変化を精度良く検出することが可能となり、より正確な故障箇所の特定ができる。

さらに、アナログ信号変換部に入力されるアナログ信号として、電流検出器１８が検出した３相の出力電流とすることができる。ＣＰＵ２１は、３相の電流の和がゼロになる特徴を利用することで、第１の実施の形態の場合よりも許容誤差値を減らすことができ（例えば±１％）、アナログ信号変換部の出力値の変化を精度良く検出することができ、より正確な故障箇所の特定が可能になる。

１０ 電力変換器
１１ 受電部
１１ａ 交流電源
１２ 開閉器
１３ フィルタ
１４ 平滑コンデンサ
１５ インバータ
１６ 負荷
１７ 電圧検出器
１８ 電流検出器
１９ コンバータ
２０ 制御装置
２１ ＣＰＵ
２２ Ａ／Ｄ入力部
２３ ＰＷＭ出力部
２４ ＤＩＯ部
２５ Ｄ／Ａ出力部
２６ アナログ信号変換部
２７ アナログ信号端子
２８ 信号加算器
２９ アナログ検出器
３０ 比較器
３１ 電圧源
３２ ゲート遮断回路
３３ 保護動作指令回路
３４ 保護動作検出回路
３５ アナログ信号変換部
３６ 比較器
３７ 電圧源
３８ 論理回路
３９ 分配器

Claims (6)

1. 交流または直流電源の出力から交流または直流電源の出力に変換する電力変換器の制御装置において、
   信号の演算処理を行うＣＰＵと、
   前記ＣＰＵにより所定の値のアナログ信号を出力するアナログ信号出力手段と、
   前記アナログ信号出力手段が出力したアナログ信号と前記電力変換器にて検出されたアナログ検出信号とを加算し、さらに所定のオフセット設定値を加算し、所定のゲイン設定値を乗じて前記ＣＰＵが取り込むアナログ信号に変換するアナログ信号変換部と、
   を備え、前記アナログ信号出力手段がアナログ信号を出力したときに前記ＣＰＵが前記アナログ信号変換部から取り込んだアナログ信号に基づいて前記アナログ信号変換部の動作を確認することを特徴とする電力変換器の制御装置。
2. 前記アナログ信号出力手段は、値の異なる複数のアナログ信号を出力し、前記ＣＰＵは、前記アナログ信号出力手段の出力に対応して取り込んだ複数のアナログ信号の大小関係を比較することにより、前記アナログ信号変換部が正常、出力短絡故障または出力開放故障を判断することを特徴とする請求項１記載の電力変換器の制御装置。
3. 前記ＣＰＵは、前記アナログ信号出力手段が出力したアナログ信号と取り込んだアナログ信号とから得られた比例係数値と前記アナログ信号変換部に設定していた前記ゲイン設定値とを比較して前記ゲイン設定値の異常を判断する機能を有していることを特徴とする請求項２記載の電力変換器の制御装置。
4. 前記ＣＰＵは、前記アナログ信号出力手段が出力したアナログ信号と取り込んだアナログ信号とから得られたオフセット値と前記アナログ信号変換部に設定していた前記オフセット設定値とを比較して前記オフセット設定値の異常を判断する機能を有していることを特徴とする請求項２記載の電力変換器の制御装置。
5. 前記アナログ信号変換部を出力して前記ＣＰＵが取り込んだアナログ信号と所定の値とを比較する比較器と、
   前記ＣＰＵが取り込んだアナログ信号のレベルが所定の値を超えたことを前記比較器が検出したときに前記電力変換器の保護動作を行う保護回路手段と、
   前記保護回路手段が動作したことを検出する保護動作検出手段と、
   を備え、前記アナログ信号出力手段がアナログ信号を出力したときに前記保護回路手段の保護動作を前記保護動作検出手段に検出させることにより前記比較器、前記保護回路手段および前記保護動作検出手段の動作を確認することを特徴とする請求項２記載の電力変換器の制御装置。
6. 前記アナログ信号変換部および前記比較器を複数備えている場合に、
   前記アナログ信号出力手段が出力するアナログ信号を複数の前記アナログ信号変換部の１つに分配する分配手段と、
   前記比較器のそれぞれの出力を前記保護回路手段に接続する論理回路と、
   を備え、前記分配手段により複数の前記アナログ信号変換部および前記比較器の動作を個別に確認することを特徴とする請求項５記載の電力変換器の制御装置。

Images